JP7459971B2 - キャパシタ - Google Patents

キャパシタ Download PDF

Info

Publication number
JP7459971B2
JP7459971B2 JP2022565262A JP2022565262A JP7459971B2 JP 7459971 B2 JP7459971 B2 JP 7459971B2 JP 2022565262 A JP2022565262 A JP 2022565262A JP 2022565262 A JP2022565262 A JP 2022565262A JP 7459971 B2 JP7459971 B2 JP 7459971B2
Authority
JP
Japan
Prior art keywords
conductive
substrate
layer
fibrous
conductive core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022565262A
Other languages
English (en)
Other versions
JPWO2022113843A1 (ja
Inventor
真己 永田
康弘 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2022113843A1 publication Critical patent/JPWO2022113843A1/ja
Application granted granted Critical
Publication of JP7459971B2 publication Critical patent/JP7459971B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/022—Electrolytes; Absorbents
    • H01G9/025—Solid electrolytes
    • H01G9/032—Inorganic semiconducting electrolytes, e.g. MnO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22—Electrodes
    • H01G11/30—Electrodes characterised by their material
    • H01G11/32—Carbon-based
    • H01G11/36—Nanostructures, e.g. nanofibres, nanotubes or fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/10—Metal-oxide dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/14—Organic dielectrics
    • H01G4/18—Organic dielectrics of synthetic material, e.g. derivatives of cellulose
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/008—Terminals
    • H01G9/012—Terminals specially adapted for solid capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/022—Electrolytes; Absorbents
    • H01G9/025—Solid electrolytes
    • H01G9/028—Organic semiconducting electrolytes, e.g. TCNQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H01G9/042—Electrodes or formation of dielectric layers thereon characterised by the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H01G9/048—Electrodes or formation of dielectric layers thereon characterised by their structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/08—Housing; Encapsulation
    • H01G9/10—Sealing, e.g. of lead-in wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/15—Solid electrolytic capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/15—Solid electrolytic capacitors
    • H01G9/153—Skin fibre

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、キャパシタ、より詳細には、導電体－誘電体－導電体の構造を有するキャパシタに関する。
従来、垂直配向カーボンナノチューブ（Vertically aligned carbon nanotubes、以下、「ＶＡＣＮＴ」とも言う）は、電気二重層キャパシタなどに使用可能であることが知られている（例えば特許文献１参照）。
より詳細には、特許文献１には、触媒を付着させた合成基板上にＶＡＣＮＴを成長させた後、別途準備した導電層（導電性接着剤層）を有する基材に対して、合成基板上のＶＡＣＮＴを導電層に押し付けて接着し、合成基板を剥離することによって、ＶＡＣＮＴを転写し、この結果、ＶＡＣＮＴが導電層を介して基材に固定された構造体を製造できることが開示されている。
他方、固体電解コンデンサが知られている（例えば特許文献２参照）。固体電解コンデンサは、大きい比表面積を有する一方の電極上に誘電体層を有し、該誘電体層と他方の電極との間が固体電解質で充填されている。
特開２００４－１２７７３７号公報 国際公開第２００４／０７０７５０号
ＶＡＣＮＴは、大きい比表面積を有する導電体である。よって、かかるＶＡＣＮＴを、導電体－誘電体－導電体の構造を有するキャパシタにおいて、一方の導電体として使用し、ＶＡＣＮＴのうち基材の導電層から露出した部分、および基材のうちＶＡＣＮＴが露出している導電層の表面領域を誘電体層および導電性高分子層で順次被覆すれば、大きい容量が得られると考えられる。しかしながら、本発明者らの研究により、このようにしてキャパシタを製造すると、ユーザーによる使用中に加えられる熱応力によって、基材の導電層と導電性高分子層との間において誘電体層にクラックが発生し得、該クラックを介して基材の導電層と導電性高分子層との間でショートが発生し得、高い信頼性が得られないという問題があることが判明した（より詳細には図５を参照して後述する）。
上記のような現象は、ＶＡＣＮＴに限られず、複数のファイバー状導電性芯材のうち基材の導電層から露出した部分、および基材のうち複数のファイバー状導電性芯材が露出している導電層の表面領域を誘電体層および導電性高分子層で順次被覆されているキャパシタに共通して起こり得るものである。
本発明の目的は、複数のファイバー状導電性芯材を備えるキャパシタであって、高い信頼性を有するキャパシタを実現することにある。
本発明の１つの要旨によれば、
基板の少なくとも一方の主面に第１導電部を有し、該第１導電部の表面に絶縁性樹脂層を有する基材と、
複数のファイバー状導電性芯材の一方の端部が、前記絶縁性樹脂層を通って前記第１導電部と接触し、複数のファイバー状導電性芯材の他方の端部が、前記基材から露出している、複数のファイバー状導電性芯材と、
前記複数のファイバー状導電性芯材のうち前記基材から露出した部分、および前記基材のうち前記複数のファイバー状導電性芯材が露出している表面領域を被覆する誘電体層と、
前記誘電体層を被覆する導電性高分子層であって、前記複数のファイバー状導電性芯材の間に空隙が設けられた導電性高分子層と、
前記導電性高分子層のうち前記複数のファイバー状導電性芯材の他方の端部に対応する頂部に接触して配置された第２導電部と
を含むキャパシタが提供される。
本発明の１つの態様において、前記絶縁性樹脂層が熱可塑性樹脂を含み得る。
本発明の１つの態様において、前記誘電体層と前記基板との線膨張係数の差の絶対値が１×１０－７／Ｋ以上であり得、前記基板のヤング率が１０ＧＰａ以上であり得、かつ、前記誘電体層の厚さに対する前記基板の厚さの比が１００以上であり得る。
本発明の１つの態様において、前記誘電体層が、酸化アルミニウム、酸化シリコン、チタン酸バリウム、窒化シリコン、および酸化ハフニウムからなる群より選択される少なくとも１種から成り得る。
本発明の１つの態様において、前記基板が、シリコン、銅、アルミニウム、およびニッケルからなる群より選択される少なくとも１種から成り得る。
本発明の１つの態様において、前記複数のファイバー状導電性芯材の各々が、導電性のナノチューブまたは導電性のナノロッドであり得、好ましくは、カーボンナノチューブであり得る。
本発明のキャパシタは、複数のファイバー状導電性芯材を含み、そして、基板の少なくとも一方の主面に第１導電部を有し、第１導電部の表面に絶縁性樹脂層を有する基材を使用することを１つの特徴とする。かかる特徴により、複数のファイバー状導電性芯材のうち基材から露出した部分、および基材のうち複数のファイバー状導電性芯材が露出している表面領域が、誘電体層および導電性高分子層で順次被覆され、複数のファイバー状導電性芯材の間に空隙が導電性高分子層に設けられていても、ショートの発生を効果的に防止できる。すなわち、本発明によれば、複数のファイバー状導電性芯材を備えるキャパシタであって、高い信頼性を有するキャパシタが実現される。
本発明の１つの実施形態における１つの例示的なキャパシタの概略断面模式図を示す。 本発明の１つの実施形態におけるもう１つの例示的なキャパシタの概略断面模式図を示す。 本発明の１つの実施形態における更にもう１つの例示的なキャパシタの概略断面模式図を示す。 本発明のもう１つの実施形態におけるキャパシタの概略断面模式図を示す。 （ａ）は、本発明に対する比較の目的で本明細書にて説明された１つの例示的なキャパシタの概略断面模式図を示し、（ｂ）は、（ａ）中に点線にて示す領域Ｘの拡大図を示す。
本発明の２つの実施形態におけるキャパシタについて、以下、図面を参照しながら詳述するが、本発明はこれら実施形態に限定されない。
（実施形態１）
本実施形態は、複数のファイバー状導電性芯材が、基材に対して垂直に配向している態様に関する。
図１を参照して、本実施形態のキャパシタ２０は、
互いに対向する２つの主面１ａ（表面）および１ｂ（裏面）を有する基板１の少なくとも一方の主面１ａに第１導電部３を有し、第１導電部３の表面に絶縁性樹脂層５を有する基材７と、
複数のファイバー状導電性芯材９の一方の端部Ｅａが、絶縁性樹脂層５を通って第１導電部３と接触し、ファイバー状導電性芯材９の他方の端部が、基材７から露出している、ファイバー状導電性芯材９と、
ファイバー状導電性芯材９のうち基材７から露出した部分、および基材７のうちファイバー状導電性芯材９が露出している表面領域を被覆する誘電体層１１と、
誘電体層１１を被覆する導電性高分子層１３であって、ファイバー状導電性芯材９の間に空隙Ｇが設けられた導電性高分子層１３と、
導電性高分子層１３のうちファイバー状導電性芯材９の他方の端部Ｅｂに対応する頂部１３ｂに接触して配置された第２導電部１５と
を含む。本実施形態のキャパシタ２０は、第２導電部１５を、導電性高分子層１３と反対側にて被覆する樹脂層１７を更に含み得るが、樹脂層１７は本発明に必須でない。
複数のファイバー状導電性芯材９は導電性を有し（代表的には、導電体であり）、これらは、第１導電部３を介して、互いに同一の電位または電圧にあり得る。よって、ファイバー状導電性芯材９、誘電体層１１および導電性高分子層１３により、導電体－誘電体－導電体の構造が形成される。かかる導電体－誘電体－導電体の構造は、いわゆるＭＩＭ構造（金属－絶縁体－金属の構造）に相応するものとして理解可能である。かかる構造を有するキャパシタ２０は、ファイバー状導電性芯材９の大きい比表面積により、大きい容量を得ることができる。本実施形態を限定するものではないが、ファイバー状導電性芯材９は陽極として、導電性高分子層１３は陰極として利用され得る。
キャパシタ２０において、導電性高分子層１３には、ファイバー状導電性芯材９の間に空隙Ｇが設けられる。図１に例示的に示す態様において、空隙Ｇは、ファイバー状導電性芯材９の間の空間に対応し得る。かかる空隙Ｇは、ファイバー状導電性芯材９のうち基材７から露出した部分（換言すれば、ファイバー状導電性芯材９のうち基材埋設部９ａを除く部分、本実施形態では、ファイバー状導電性芯材９のうち絶縁性樹脂層５から第１導電部３と反対側に露出した部分）と、基材７のうちファイバー状導電性芯材９が露出している表面領域（本実施形態では、絶縁性樹脂層５のうち第１導電部３と反対側の表面領域）とが、誘電体層１１および導電性高分子層１３で順次被覆されることにより、ファイバー状導電性芯材９の間の空間に対応して残されたものであり得る。しかしながら、本実施形態はこれに限定されず、導電性高分子層１３は、ファイバー状導電性芯材９の間に空隙Ｇが設けられていればよい。
本実施形態のキャパシタ２０は、基板１の主面１ａに第１導電部３を有し、該第１導電部３の表面に絶縁性樹脂層５を有する基材７を使用することを１つの特徴とする。本実施形態によれば、かかる特徴により、ファイバー状導電性芯材９のうち基材７から露出した部分と、基材７のうちファイバー状導電性芯材９が露出している表面領域とが、誘電体層１１および導電性高分子層１３で順次被覆され、ファイバー状導電性芯材９の間に空隙Ｇが導電性高分子層１３に設けられていながらも、ユーザーによる使用中に印加され得る熱応力に起因してショートが発生することを効果的に防止できる。
比較の目的で、図５（ａ）～（ｂ）に、基板１の主面１ａに第１導電部６３が形成された基材６７を使用し、ファイバー状導電性芯材６９のうち基材の第１導電部６３から露出した部分および基材６７のうちファイバー状導電性芯材６９が露出している第１導電部６３の表面領域を誘電体層７１および導電性高分子層７３で順次被覆したキャパシタ６０を示す。かかるキャパシタ６０は、例えば特許文献１に記載されるような従来既知の方法を適用して製造され得、本実施形態のキャパシタ２０と同様に、導電性高分子層７３の頂部７３ｂに接触して第２導電性１５が配置され、第２導電部１５を樹脂層１７が被覆している。キャパシタ６０では、ユーザーによる使用中に印加され得る熱応力によって、基材６７の第１導電部６３と導電性高分子層７３との間において誘電体層７１にクラック７２が発生し得、クラック７２を介して基材６７の第１導電部６３と導電性高分子層７３との間でショートが発生し得る。
本発明者らの研究の結果、上記のような問題は、ファイバー状導電性芯材６９のうち基材６７の第１導電部６３から露出した部分および基材６７のうちファイバー状導電性芯材６９が露出している第１導電部６３の表面領域を誘電体層７１および導電性高分子層７３で順次被覆する場合に特有の問題であることが判明した。この場合、ファイバー状導電性芯材６９の間に空隙Ｇが導電性高分子層７３に存在し、このような状態でユーザーによる使用中に、外部から熱が供給され、および／またはキャパシタ６０の通電によって熱が発生すると、導電性高分子層７３の空隙Ｇの底部に位置する誘電体層７１の部分（基材６７の第１導電部６３と導電性高分子層７３との間に位置する部分）において、誘電体層７１と基板６７との線膨張係数の差に起因する熱応力が加えられてクラック７２が発生し易く、（場合により、クラック７２に導電性高分子層７３から導電性高分子が入り込んで基材６７の第１導電部６３と接触して）基材６７の第１導電部６３と導電性高分子層７３との間でショートが発生するものと考えられる。かかる知見は、本発明者らが独自に得たものである。
なお、特許文献２に記載されるような従来既知の固体電解コンデンサでは、大きい比表面積を有する一方の電極（弁作用金属層）上に形成された誘電体層（酸化皮膜）と、他方の電極との間の空間は、固体電解質で充填されており、空隙が存在しない。空隙が存在しない場合、熱応力が誘電体層の特定の部分に限定的に加えられないので、誘電体層にクラックが発生し難いものと考えられる。
これに対して、本実施形態のキャパシタ２０（図１参照）は、上記特徴により、誘電体層１１が第１導電部３と直接接触しないので、このような状態で、ユーザーによる使用中に、外部から熱が供給され、および／またはキャパシタの通電によって熱が発生し、導電性高分子層１３の空隙Ｇの底部に位置する誘電体層１１の部分（基材７の絶縁性樹脂層５と導電性高分子層１３との間に位置する部分）において熱応力が印加され、仮にクラックが発生したとしても、絶縁性樹脂層５の存在により、基材７の第１導電部３（基板１が導電性材料から成る場合は基板１、以下同様）と導電性高分子層１３との間でショートが発生することを効果的に低減できる。また、絶縁性樹脂層５の存在により、誘電体層１１の部分（基材７の絶縁性樹脂層５と導電性高分子層１３との間に位置する部分）において印加される熱応力を緩和することもでき、クラックの発生それ自体を低減することもできる。換言すれば、高い信頼性を有するキャパシタ２０を実現することができる。
本実施形態において、複数のファイバー状導電性芯材９は、その長手方向（より詳細には、複数のファイバー状導電性芯材９の基材埋設部９ａを除く部分の長手方向）が、基材７に対して垂直に配向している。なお、「垂直」とは、基材７の表面（いわゆる主面）に対して実質的に垂直（例えば±１５度以内の範囲、好ましくは±１０度以内の範囲）であることを意味する。なお、キャパシタに存在する全てのファイバー状導電性芯材９が、基材７の表面に対して垂直である必要はなく、比較的少ない割合のファイバー状導電性芯材９は、湾曲、屈曲および／または傾斜していてもよい。
ファイバー状導電性芯材９（複数のファイバー状導電性芯材９の各々）は、その長手方向寸法（長さ）が該長手方向に垂直な断面最大寸法に比して（好ましくは著しく）大きいもの、概略的には細長い糸状のもの、であれば特に限定されない。
ファイバー状導電性芯材９の長さは、より長いほうが、面積あたりの容量密度を大きくできるので好ましい。ファイバー状導電性芯材９の長さは、例えば、数μｍ以上、２０μｍ以上、５０μｍ以上、１００μｍ以上、５００μｍ以上、７５０μｍ以上、１０００μｍ以上、または２０００μｍ以上であり得る。ファイバー状導電性芯材９の長さの上限は適宜選択され得るが、ファイバー状導電性芯材９の長さは、例えば、１０ｍｍ以下、５ｍｍ以下、または３ｍｍ以下であり得る。
ファイバー状導電性芯材９の断面最大寸法は、例えば、０．１ｎｍ以上、１ｎｍ以上、または１０ｎｍ以上であり得る。ファイバー状導電性芯材９の断面最大寸法は、例えば、１ｎｍ以上、または１０ｎｍ以上であり得る。ファイバー状導電性芯材９の断面最大寸法は、１０００ｎｍ未満、８００ｎｍ以下、または６００ｎｍ以下であり得る。
隣接するファイバー状導電性芯材９の間の距離は、より小さいほうが、面積あたりの容量密度を大きくできるので好ましい。隣接するファイバー状導電性芯材９の間の距離は、例えば、１０ｎｍ以上１μｍ以下であり得る。
ファイバー状導電性芯材３は、好ましくは、導電性のナノファイバー（断面最大寸法がナノスケール（１ｎｍ以上１０００ｎｍ未満）のもの）である。導電性のナノファイバーは、例えば導電性のナノチューブ（中空、好ましくは円筒状）または導電性のナノロッド（中実、好ましくは円柱状）であってよい。導電性（半導電性を含む）を有するナノロッドは、ナノワイヤとも称される。
本発明に利用可能な導電性のナノファイバーとしては、特に限定されないが、カーボンナノファイバー等が挙げられる。本発明に利用可能な導電性のナノチューブとしては、特に限定されないが、金属系ナノチューブ、有機系導電性ナノチューブ、無機系導電性ナノチューブ等が挙げられる。典型的には、導電性のナノチューブは、カーボンナノチューブ、またはチタニアカーボンナノチューブであり得る。本発明に利用可能な導電性のナノロッド（ナノワイヤ）としては、特に限定されないが、シリコンナノワイヤ、銀ナノワイヤ等が挙げられる。
好ましくは、ファイバー状導電性芯材９は、カーボンナノチューブである。カーボンナノチューブは、導電性および熱伝導性を有する。カーボンナノチューブは、強度および可撓性が高く、垂直に配向した状態を維持しやすい。
カーボンナノチューブのカイラリティは、特に限定されず、半導体型または金属型のいずれであってもよく、または、これらを混合して用いてもよい。抵抗値を低減する観点からは、金属型の比率が高いほうが好ましい。
カーボンナノチューブの層数は、特に限定されず、１層のＳＷＣＮＴ（single-walled carbon nanotube）または２層以上のＭＷＣＮＴ（multi-walled carbon nanotube）のいずれであってもよい。
好ましくは、複数のファイバー状導電性芯材３は、垂直配向カーボンナノチューブ（ＶＡＣＮＴ）である。ＶＡＣＮＴは、大きな比表面積を有し、後述するように、合成基板上に垂直に配向した状態で成長させて製造できるという利点がある。
ファイバー状導電性芯材９の一方の端部Ｅａは、基材７に埋設され、より詳細には、絶縁性樹脂層５を通って（貫通して）、第１導電部３と接触している。ファイバー状導電性芯材９の一方の端部Ｅａは、第１導電部３と当接（面接触）していても、第１導電部３に部分的に埋設されていてもよい。複数のファイバー状導電性芯材９の基材埋設部９ａの各長さは、実質的に同じであっても、異なっていても（長いものと短いものが混在していても）よい。なお、添付の図面においては、模式的に７つのファイバー状導電性芯材９を示しているが、本実施形態はこれに限定されない。
基材７は、基板１の主面１ａに第１導電部３および絶縁性樹脂層５をこの順で有する。基材７は、第１導電部３を有する基板１と、基板１の第１導電部３上に配置された絶縁性樹脂層５とから構成されるものとして理解してもよい。
基板１は、互いに対向する２つの主面１ａ（表面）および１ｂ（裏面）を有し、例えば板状（基板）、箔状、フィルム状、ブロック状などの形態であり得る。
基板１を構成する材料は、適宜選択され得るが、例えば、シリコンなどの半導体材料、金属（銅、アルミニウム、ニッケル）等の導電性材料、セラミック（酸化シリコン）や樹脂等の絶縁性（または比較的導電性が低い）材料であり得る。基板１は、一種の材料から成っていても、二種以上の材料の混合物から成っていても、二種以上の材料から構成される複合体であってもよい。
基板１の厚さｔ１は、特に限定されず、キャパシタ２０の用途により様々であり得る。
本実施形態を限定するものではないが、基板１のヤング率Ｅ１、線膨張係数α１および厚さｔ１は、代表的には下記であり得る。
ヤング率 Ｅ１：約１００ＧＰａ
線膨張係数 α１：約５×１０－６／Ｋ
厚さ ｔ１：１００μｍ以上
第１導電部３は、少なくともその最外表面（絶縁性樹脂層５と接触する表面）が導電性を有するものであればよい。例えば、第１導電部３は、層の形態を有していてよく、代表的には、金属層（単層であっても積層体であってもよい）であってよい。金属層は、チタン、金、銀、銅、アルミニウム、ニッケルなどからなる群より選択される少なくとも１つ（単体金属または合金）から成り得る。また例えば、第１導電部３は、第１導電部３の最外表面が金属層から成り、第１導電部３の最外表面以外に他の層を含む任意の積層体であってもよい。他の層は、例えば金属酸化物や酸化シリコン等のセラミックからなり得る。金属層および存在する場合には他の層は、面全体に亘って延在する層であっても、パターン形成されていてもよい。
第１導電部３の厚さは、基板１の厚さに比して顕著に小さい。第１導電部３の厚さは、例えば１μｍ以下、特に５００ｎｍ以下であり得る。第１導電部３の厚さの下限は適宜選択され得るが、第１導電部３の厚さは、例えば１００ｎｍ以上であり得る。第１導電部３が基板１上に、このような範囲の厚さで設けられる場合、第１導電部３（より詳細には、少なくともその最外表面）を、基板１よりも低温で軟化可能な金属で構成すること（例えば金属層とすること）により、後述するファイバー状導電性芯材９の転写の際に、第１導電部３の金属を比較的低温で軟化させられるので、ファイバー状導電性芯材９の酸化を実質的に招かずに、ファイバー状導電性芯材９と第１導電部３との間でより良好な（電気的および物理的）接続が得られる。
しかしながら、基板１が導電性材料から成るとき、基板１および第１導電部３は、互いに異なる導電性材料から構成されていても、同一の導電性材料（例えば金属）から一体的に構成されていてもよい。基板１が、第１導電部３を構成する導電性材料とは異なる導電性材料から成る場合、基板１は、第１導電部３と同様の機能も果たし得、複数のファイバー状導電性芯材９は、基板１および／または第１導電部３を介して、互いに同一の電位または電圧にあり得る。基板１が、第１導電部３を構成する導電性材料と同じ導電性材料から成り、基板１と第１導電部３とが一体的に構成されている場合、基板１と第１導電部３との境界（換言すれば、基板１の主面（表面）１ａ）を明確に認識することはできず、よって、同じ導電性材料で一体的に構成された部材の全体を基板１かつ第１導電部３と理解してよい。（あるいは、同じ導電性材料で一体的に構成された部材の主面（裏面）１ｂ側の仮想的部分を基板１と理解し、一体的に構成された部材の主面（裏面）１ｂと反対側の仮想的部分を第１導電部３と理解してもよい。）いずれにせよ、同じ導電性材料で一体的に構成された部材が、基板１の機能および第１導電部３の機能を果たし得、複数のファイバー状導電性芯材９は、同じ導電性材料で一体的に構成された部材を介して、互いに同一の電位または電圧にあり得る。なおこの場合、上述した基板１のヤング率Ｅ１、線膨張係数α１および厚さｔ１は、同じ導電性材料で一体的に構成された部材（基板１として機能する）のヤング率、線膨張係数および厚さを適用する（第１導電層３の厚さは、便宜的にゼロと考えて差し支えない）。
絶縁性樹脂層５は、絶縁性を有する樹脂材料から成り得、該樹脂材料は、絶縁性樹脂に加え、場合により、任意の適切な他の成分を（絶縁性を維持し得るように比較的少量で）含んでいてよい。かかる樹脂材料（ひいては絶縁性樹脂層５）は、熱可塑性樹脂（例えば、ポリエチレン、ポリプロピレン等のポリオレフィン系樹脂や、ポリアミド系樹脂）または熱硬化性樹脂（例えば、フェノール系樹脂やエポキシガラス）を含み得る。例えば、一般的に「絶縁性接着剤」として既知のものを使用してよい。
絶縁性樹脂層５は、熱可塑性樹脂を含むことが好ましい。絶縁性樹脂層５が熱可塑性樹脂を含む場合、ユーザーによる使用中に印加され得る熱応力に起因してショートが発生することをより一層効果的に低減できる。より詳細には、絶縁性樹脂層５が熱可塑性樹脂を含む場合、ユーザーによる使用中に、外部から熱が供給され、および／またはキャパシタ２０の通電によって熱が発生すると、絶縁性樹脂層５の熱可塑性樹脂が熱により塑性変形し得、絶縁性樹脂層５においてクラックが発生し難いので、導電性高分子層１３の空隙Ｇの底部に位置する誘電体層１１の部分において、仮にクラックが発生したとしても、基材７の第１導電部３と導電性高分子層１３との間でショートが発生することを一層効果的に低減できる。絶縁性樹脂層５は、熱可塑性樹脂を５０質量％より多く、例えば６０質量％以上で含み得、好ましくは熱可塑性樹脂から成り得る。
絶縁性樹脂層５の厚さは、好ましくは１μｍ以上１００μｍ以下、より好ましくは５μｍ以上５０μｍ以下であり得る。
誘電体層１１を構成する誘電性材料としては、適宜選択され得るが、例えば、二酸化シリコン、酸化アルミニウム、窒化シリコン、酸化タンタル、酸化ハフニウム、チタン酸バリウム、ジルコン酸チタン酸鉛等が挙げられる。これらは単独で用いてもよく、２種以上を（例えば積層して）用いてもよい。
誘電体層１１の厚さｔ２は、５ｎｍ以上が好ましく、１０ｎｍ以上がより好ましい。誘電体層の厚さを５ｎｍ以上とすることにより、誘電性を高めることができ、漏れ電流を小さくすることが可能になる。また、誘電体層１１の厚さｔ２は、例えば１μｍ以下であり得、１００ｎｍ以下が好ましく、５０ｎｍ以下がより好ましい。誘電体層１１の厚さｔ２を１μｍ以下とすることにより、より大きな静電容量を得ることが可能になる。
本実施形態を限定するものではないが、誘電体層１１のヤング率Ｅ２、線膨張係数α２および厚さｔ２は、代表的には下記であり得る。
ヤング率 Ｅ２：約３５０ＧＰａ
線膨張係数 α２：約７×１０－６／Ｋ
厚さ ｔ２：１００ｎｍ以下
本実施形態のキャパシタ２０において、絶縁性樹脂層５の存在により、基材７の第１導電部３と導電性高分子層１３との間でショートが発生することを効果的に低減できるという上述の効果は、導電性高分子層１３の空隙Ｇの底部に位置する誘電体層１１の部分においてクラックが発生し易い場合に特に有効である。
本発明者らの研究により、基板１および誘電体層１１が、下記の条件（１）～（３）を全て満たす場合、誘電体層１１の上記部分において印加され得る熱応力が比較的大きく、クラックが発生し易いものと考えられ、よって、絶縁性樹脂層５の存在によるショート発生低減の効果が著しい。
条件：
（１）｜α１－α２｜≧１×１０－７／Ｋ
（２）Ｅ１≧１０ＧＰａ
（３）ｔ１／ｔ２≧１００
なお、これら条件は、ユーザーの使用によるキャパシタ２０の温度を１００℃、誘電体層１１の誘電体弾性強度を０．１２ＧＰａと仮定して算出した。
また、本発明者らの研究により、基板１および誘電体層１１は、例えば下記の材料から成る場合、誘電体層１１の上記部分において印加され得る熱応力が比較的大きく、クラックが発生し易いものと考えられ、よって、絶縁性樹脂層５の存在によるショート発生低減の効果が著しい。
基板１が、シリコン、銅、アルミニウム、およびニッケルからなる群より選択される少なくとも１種から成る。
誘電体層１１が、酸化アルミニウム、酸化シリコン、チタン酸バリウム、窒化シリコン、および酸化ハフニウムからなる群より選択される少なくとも１種から成る。
導電性高分子層１３は、導電性高分子（導電性を有するおよび／または導電性が付与された高分子材料であり、有機導電性材料とも称される）から成り得る。導電性高分子は、クラックが導入され難いので好ましい。かかる導電性高分子としては、ＰＥＤＯＴ（ポリエチレンジオキシチオフェン）、ＰＰｙ（ポリピロール）、ＰＡＮＩ（ポリアニリン）などが挙げられ、これらは、適宜、有機スルホン酸系化合物、例えばポリビニルスルホン酸、ポリスチレンスルホン酸、ポリアリルスルホン酸、ポリアクリルスルホン酸、ポリメタクリルスルホン酸、ポリ－２－アクリルアミド－２－メチルプロパンスルホン酸、ポリイソプレンスルホン酸などのドーパントがドープされ得る。なかでも、ポリスチレンスルホン酸がドープされたポリ（３，４－エチレンジオキシチオフェン）（ＰＥＤＯＴ－ＰＳＳ）が好ましい。
導電性高分子層１３の厚さは、ファイバー状導電性芯材９の間に空隙Ｇが残るように、適宜選択され得る。導電性高分子層１３の厚さは、例えば３ｎｍ以上、好ましくは１０ｎｍ以上であり得る。導電性高分子層１３の厚さを３ｎｍ以上とすることにより、導電性高分子層１３自体の抵抗値を小さくすることができる。また、導電性高分子層１３の厚さは、例えば５００ｎｍ以下、特に１００ｎｍ以下であり得る。
第２導電部１５は、層の形態を有していてよく、例えば導電性ペーストから形成され得る。導電性ペーストは、特に限定されず、既知の導電性ペーストを使用でき、例えばカーボンペースト、銀ペーストなどであり得る。
樹脂層１７は、キャパシタ２０の素子構造（導電体－誘電体－導電体の構造）を封止する外装樹脂であり得る。樹脂層１７は、任意の適切な樹脂材料から形成され得る。樹脂材料は、特に限定されず、既知の封止用樹脂材料を使用でき、例えば、熱硬化性エポキシ樹脂に、シリカなどの微粒子を分散させたものであり得る。
第２導電部１５および樹脂層１７の厚さは、所望により適宜選択され得る。
本実施形態を限定するものではないが、キャパシタ２０は、例えば下記のようにして製造され得る。なお、下記ではファイバー状導電性芯材９がＶＡＣＮＴである例示的な場合について説明するが、本実施形態においてファイバー状導電性芯材９はＶＡＣＮＴに限定されず、使用するファイバー状導電性芯材９に応じて任意の適切な方法を利用してキャパシタ２０を製造してよい。
・基材の作製
まず、第１導電部３を主面１ａに有する基板１を準備する。第１導電部３は、上述のように、例えば金属層（単層または積層体）であり得、場合により、最外表面以外に他の層を含んでいてよい。第１導電部３は、例えば、スパッタ、物理気相成長法（ＰＶＤ）、原子層堆積法（ＡＬＤ）、塗布、メッキ等を用いて形成することができる。
次いで、第１導電部３の上に絶縁性樹脂層５を形成する。絶縁性樹脂層５は、絶縁性を有する樹脂材料を第１導電部３の上に塗布することにより形成され得る。絶縁性を有する樹脂材料は、上述のように、熱可塑性樹脂または熱硬化性樹脂を含み得る。塗布する方法は特に限定されない。なお、絶縁性樹脂層５が熱硬化性樹脂を含む場合、この時点では、熱硬化性樹脂は完全硬化しておらず、未硬化または半硬化の状態とする。
これにより、基板１の主面１ａ上に第１導電部３を有し、第１導電部３の表面に絶縁性樹脂層５を有する基材７が作製される。
・合成基板上でのＶＡＣＮＴの作製
他方、ファイバー状導電性芯材９としてＶＡＣＮＴを成長させるための合成基板を準備する。合成基板の材料は、特に限定されず、例えば、酸化シリコン、シリコン、ガリウム砒素、アルミニウム、ＳＵＳなどを用いることができる。
次いで、合成基板の上に触媒を付着させる。触媒としては、鉄、ニッケル、白金、コバルト、またはこれらを含む合金などが用いられる。合成基板に触媒を付着させる方法には、スパッタ、ＰＶＤ、ＡＬＤなどを使用でき、場合により、かかる技術を、リソグラフィやエッチングなどの技術と組み合わせてもよい。
そして、触媒を付着させた合成基板上にＶＡＣＮＴを成長させる。ＶＡＣＮＴを成長させる方法は、特に限定されず、化学気相成長法（ＣＶＤ）やプラズマ強化ＣＶＤなどを、必要に応じて加熱下にて用いることができる。使用するガスは、特に限定されず、例えば一酸化炭素、メタン、エチレンおよびアセチレンからなる群より選択される少なくとも一種、あるいは、これらの少なくとも一種と水素および／またはアンモニアとの混合物などを用いることができる。所望される場合には、ＶＡＣＮＴを成長させる際の周囲雰囲気中に、水分を存在させてもよい。これにより、合成基板上に、触媒を核としてＶＡＣＮＴが成長する。合成基板の触媒を付着させた側のＶＡＣＮＴの端は、合成基板に（一般的には触媒を介して）固定されている固定端であり、ＶＡＣＮＴの反対側の端が、成長点である自由端である。ＶＡＣＮＴの長さおよび径は、ガス濃度、ガス流量、温度等のパラメータに応じて異なり得る。即ち、これらのパラメータを適宜選択することにより、ＶＡＣＮＴの長さおよび径を調整することができる。
本実施形態に必要ではないが、ＶＡＣＮＴを成長させた後、ＶＡＣＮＴの先端（自由端）に金属を、例えばスパッタなどで付着させてもよい。これにより、後述するＶＡＣＮＴの転写の際に、ファイバー状導電性芯材９としてのＶＡＣＮＴと第１導電部３との間でより良好な（電気的および物理的）接続が得られる。
この結果、合成基板上にＶＡＣＮＴが作製される。
・ＶＡＣＮＴの基材への転写
上記で準備した基材７に、合成基板上に作製したＶＡＣＮＴを転写する。転写する方法は特に限定されないが、例えば次のようにして実施される。
絶縁性樹脂層５が熱可塑性樹脂を含む場合、基材７を加熱して、絶縁性樹脂層５の熱可塑性樹脂（および場合により第１導電部３の金属）を軟化させる。そして、基材７の絶縁性樹脂層５とＶＡＣＮＴの自由端とを対向させた状態で、基材７に対してＶＡＣＮＴ付き合成基板を押し当てて、ＶＡＣＮＴを基材７に突き刺す。このとき、ファイバー状導電性芯材９としてのＶＡＣＮＴの一方の端部（自由端）Ｅａが、絶縁性樹脂層５を貫通して第１導電部３と接触する（当接する／埋設される）。このようにＶＡＣＮＴを基材７に突き刺した状態で、基材７を冷却して、絶縁性樹脂層５の熱可塑性樹脂を固くし、これにより、ＶＡＣＮＴを基材７に固定する。その後、ファイバー状導電性芯材９としてのＶＡＣＮＴの他方の端部Ｅｂ（固定端）に付着している合成基板を除去する。絶縁性樹脂層５が熱可塑性樹脂を含む場合、ファイバー状導電性芯材９としてのＶＡＣＮＴの一方の端部Ｅａは、第１導電部３に部分的に埋設されていることが好ましい。
あるいは、絶縁性樹脂層５が（この時点では未硬化または半硬化の）熱硬化性樹脂を含む場合、基材７の絶縁性樹脂層５とＶＡＣＮＴの自由端とを対向させた状態で、基材７に対してＶＡＣＮＴ付き合成基板を押し当てて、ＶＡＣＮＴを基材７に突き刺す。このとき、ファイバー状導電性芯材９としてのＶＡＣＮＴの一方の端部（自由端）Ｅａが、絶縁性樹脂層５を貫通して第１導電部３と接触する（当接する／埋設される）。このようにＶＡＣＮＴを基材７に突き刺した状態で、基材７を加熱して、絶縁性樹脂層５の熱硬化性樹脂を硬化させ、これにより、ＶＡＣＮＴを基材７に固定する。その後、ファイバー状導電性芯材９としてのＶＡＣＮＴの他方の端部Ｅｂ（固定端）に付着している合成基板を除去する。
これにより、ファイバー状導電性芯材９としてのＶＡＣＮＴの一方の端部Ｅａが基材７に埋設されて、ファイバー状導電性芯材９が基材７に固定された構造体が得られる。この構造体において、複数のファイバー状導電性芯材９の他方の端部Ｅｂの高さ（例えば基材７の表面からの高さ）は、実質的に均一であり得る（合成基板の同一面上に位置する固定端であったことによる）。
・素子構造形成からキャパシタ完成まで
上記で作製した構造体のうちファイバー状導電性芯材９が露出している側の表面に、誘電体層１１および導電性高分子層を順次形成する。誘電体層１１および導電性高分子層１３は、ファイバー状導電性芯材９の間に空隙Ｇが導電性高分子層１３に最終的に残るように形成する必要がある。
より詳細には、まず、ファイバー状導電性芯材９のうち基材７から露出した部分、および基材７のうちファイバー状導電性芯材９が露出している表面領域（即ち、絶縁性樹脂層５の露出表面）を誘電体層１１で被覆する。このとき、誘電体層１１が、ファイバー状導電性芯材９のうち基材７から露出した部分、および基材７のうちファイバー状導電性芯材９が露出している表面領域（即ち、絶縁性樹脂層５の露出表面）を連続的に被覆し、かつ、ファイバー状導電性芯材９の間の空間に対応する第１トレンチ構造を有し得るようにして、誘電体層１１を形成する。
誘電体層１１は、上述のように、誘電性材料から成り得る。誘電体層１１の成膜法は、特に限定されず、ＡＬＤ、スパッタ、ＣＶＤ、ＰＶＤ、ゾルゲル法、超臨界流体を用いた成膜法等を用いることができる。誘電体層１１が金属酸化物から成る場合には、メッキと表面酸化処理とを組み合わせた方法を用いてもよい（ファイバー状導電性芯材９と誘電体層１１との間に金属層が残存していても、残族していなくてもよい）。
次に、上記で形成した誘電体層１１を導電性高分子層１３で被覆する。このとき、導電性高分子層１３が、誘電体層１１を連続的に被覆し、かつ、誘電体層１１の第１トレンチ構造に対応する第２トレンチ構造を有し得、よって、ファイバー状導電性芯材９の間に空隙Ｇを有するようにして、導電性高分子層１３を形成する。
導電性高分子層１３は、上述のように、導電性高分子から成り得る。導電性高分子層１３の成膜法は、例えば、導電性高分子を任意の適切な溶媒に分散または溶解させた分散液または溶液を誘電体層１１上に適用し、溶媒を気化させて除去する方法を用いることができる。分散液（または溶液、以下同様）を誘電体層１１上に適用する方法は、誘電体層１１の第１トレンチ構造に分散液を含侵させ得る限り任意の適切な方法をであってよく、例えばディップ、噴霧、スピンコートなどを用いることができる。溶媒を気化させる方法は、加熱による蒸発や揮発であってよい。溶媒が除去されると、ファイバー状導電性芯材９の間に空隙Ｇが導電性高分子層１３に残される。
ファイバー状導電性芯材９は（例えば特許文献２の一方の電極である弁作用金属層に比べて）比表面積が大きく、ファイバー状導電性芯材９の間の空間ひいては誘電体層１１の第１トレンチ構造は（例えば特許文献２の弁作用金属層上に形成された誘電体層の凹凸に比べて）狭くて深いため、誘電体層１１上に適用する分散液の粘性を小さくする必要があり、よって、導電性高分子の濃度が小さい（溶媒の割合が大きい）分散液が用いられる。かかる分散液を用いて、溶媒が除去された後に形成される導電性高分子層１３は非常に薄く、この結果、空隙Ｇが残されることとなる。
もし仮に導電性高分子層に空隙が存在せず、導電性高分子層が誘電体層の第１トレンチ構造を埋めるように延在して形成されたとすると、熱応力が加わり易い箇所、換言すれば、誘電体層のうちクラックが発生し易い部分が、基材の第１導電部と導電性高分子層との間における誘電体層の部分のみでなくなるため望ましくない。（この場合、ファイバー状導電性芯材の長手方向に平行な導電性高分子層と誘電体層との境界付近において、導電性高分子層と誘電体層との熱膨張率の違いに起因して熱応力が加わり得、誘電体層にクラックが発生し得ると考えられる。）
その後、第２導電部１５を、導電性高分子層１３の頂部１３ｂに接触させて形成する。第２導電部１５は、上述のように、導電性ペーストから形成され得る。第２導電部１３の形成方法は、導電性ペーストを導電性高分子層１３の頂部１３ｂに跨って適用するものであってよい。導電性ペーストは、粘性が比較的高く、空隙Ｇに侵入し難いため、空隙Ｇを維持し得る。導電性ペーストの適用方法は、特に限定されず、例えばブレード、コーターなどを使用するものであってよく、適宜、乾燥、加熱などの後処理が実施され得る。
最後に、第２導電部１５の上に樹脂層１７を形成する。樹脂層１７は、上述のように、任意の適切な樹脂材料から形成され得る。樹脂層１７の形成方法は、既知の樹脂封止方法、例えばポッティングなどを用い得る。
以上により、本実施形態のキャパシタ２０は製造可能であるが、これに限定されない。
本実施形態のキャパシタ２０は、ファイバー状導電性芯材９、誘電体層１１および導電性高分子層１３により、導電体－誘電体－導電体の構造を有する。ファイバー状導電性芯材９と、導電性高分子層１３とは、互いに直接接触せず、誘電体層１１を介して対向する。本実施形態のキャパシタ２０において、ファイバー状導電性芯材９および導電性高分子層１３は、任意の適切な態様で、それぞれ外部に電気的に接続される。より詳細には、ファイバー状導電性芯材９から、第１導電部３（および該当する場合には基板１、例えば主面（裏面）１ｂ）を介してコンタクトを取ることができる。他方、導電性高分子層１３から、第２導電部１５を介してコンタクトを取ることができる。
本実施形態のキャパシタ２０は、本発明の範囲を逸脱せずに、種々の改変が可能である。図１に例示的に示すキャパシタ２０においては、空隙Ｇは、複数のファイバー状導電性芯材９の間の空間の全てに対応するものとして図示したが、空隙Ｇは、ファイバー状導電性芯材９の間の空間の必ずしも全てに対応したものでなくてよい。例えば、図２に例示的に示すキャパシタ２０’や図３に例示的に示すキャパシタ２０’’のように、複数のファイバー状導電性芯材９の間の空間のいくつかおよび／または一部は、導電性高分子層１３で埋まっていてもよい。
（実施形態２）
本実施形態は、複数のファイバー状導電性芯材が、基材に対して必ずしも垂直に配向していない態様に関する。本実施形態において特に断りのない限り、実施形態１における説明が本実施形態にも当て嵌まり得る。
図４を参照して、本実施形態のキャパシタ３０において、複数のファイバー状導電性芯材９が、基材７に対して垂直に配向していないファイバー状導電性芯材を含む。例えば、複数のファイバー状導電性芯材９のうち、少なくとも一部のファイバー状導電性芯材９は、基材７から露出した部分（基材埋設部９ａを除く部分）において、真っすぐでなくてよく、例えば、湾曲、屈曲および／または傾斜等していてよい。また、例えば、複数のファイバー状導電性芯材９のうち、任意の２つ以上のファイバー状導電性芯材９が、基材７から露出した部分（基材埋設部９ａを除く部分）において、互いに接触（または交差）していてよい。複数のファイバー状導電性芯材９の他方の端部Ｅｂの高さ（例えば基材７の表面からの高さ）は、実質的に均一であっても、均一でなくても（揃っていなくても）よい。
本実施形態においても、複数のファイバー状導電性芯材９のうち基材７から露出した部分、および基材７のうち複数のファイバー状導電性芯材９が露出している表面領域が誘電体層１１で被覆され、そして、誘電体層１１は導電性高分子層１３で被覆される。例えば上述のように、複数のファイバー状導電性芯材９のうち、任意の２つまたはそれ以上のファイバー状導電性芯材９が、基材７から露出した部分（基材埋設部９ａを除く部分）において、互いに接触（または交差）している場合には、接触点およびその近傍では、２つまたはそれ以上のファイバー状導電性芯材９の接触点のまわりに誘電体層１１および導電性高分子層１３が成膜される。
本実施形態においても、複数のファイバー状導電性芯材９、誘電体層１１および導電性高分子層１３により、導電体－誘電体－導電体の構造（いわゆるＭＩＭ構造に相応する）が形成され、本実施形態のキャパシタ３０は、キャパシタとして動作できる。
以上、本実施形態の特徴について、例示的に、図１を参照して上述した実施形態１を改変した場合として図４を参照して説明したが、本実施形態の特徴は、図２～３を参照して上述した実施形態１の改変例と組み合わせてもよい。
本発明のキャパシタは、任意の適切な用途に利用され得、例えば、ユーザーによる使用中に熱応力が加えられ得る場合に好適に利用され得る。
本願は、２０２０年１１月２７日付けで日本国にて出願された特願２０２０－１９７３２７に基づく優先権を主張し、その記載内容の全てが、参照することにより本明細書に援用される。
１ 基板
１ａ 主面（表面）
１ｂ 主面（裏面）
３ 第１導電部
５ 絶縁性樹脂層
７ 基材
９ 複数のファイバー状導電性芯材
９ａ 基材埋設部
１１ 誘電体層
１３ 導電性高分子層
１３ｂ 頂部
１５ 第２導電部
１７ 樹脂層
２０、２０’、２０’’、３０ キャパシタ
Ｇ 空隙
Ｅａ、Ｅｂ 端部
ｔ１、ｔ２ 厚さ

Claims (7)

  1. 基板の少なくとも一方の主面に第１導電部を有し、該第１導電部の表面に絶縁性樹脂層を有する基材と、
    複数のファイバー状導電性芯材の一方の端部が、前記絶縁性樹脂層を通って前記第１導電部と接触し、複数のファイバー状導電性芯材の他方の端部が、前記基材から露出している、複数のファイバー状導電性芯材と、
    前記複数のファイバー状導電性芯材のうち前記基材から露出した部分、および前記基材のうち前記複数のファイバー状導電性芯材が露出している表面領域を被覆する誘電体層と、
    前記誘電体層を被覆する導電性高分子層であって、前記複数のファイバー状導電性芯材の間に空隙が設けられた導電性高分子層と、
    前記導電性高分子層のうち前記複数のファイバー状導電性芯材の他方の端部に対応する頂部に接触して配置された第２導電部と
    を含むキャパシタ。
  2. 前記絶縁性樹脂層が熱可塑性樹脂を含む、請求項１に記載のキャパシタ。
  3. 前記誘電体層と前記基板との線膨張係数の差の絶対値が１×１０－７／Ｋ以上であり、前記基板のヤング率が１０ＧＰａ以上であり、かつ、前記誘電体層の厚さに対する前記基板の厚さの比が１００以上である、請求項１または２に記載のキャパシタ。
  4. 前記誘電体層が、酸化アルミニウム、酸化シリコン、チタン酸バリウム、窒化シリコン、および酸化ハフニウムからなる群より選択される少なくとも１種から成る、請求項１～３のいずれかに記載のキャパシタ。
  5. 前記基板が、シリコン、銅、アルミニウム、およびニッケルからなる群より選択される少なくとも１種から成る、請求項１～４のいずれかに記載のキャパシタ。
  6. 前記複数のファイバー状導電性芯材の各々が、導電性のナノチューブまたは導電性のナノロッドである、請求項１～５のいずれかに記載のキャパシタ。
  7. 前記複数のファイバー状導電性芯材の各々が、カーボンナノチューブである、請求項１～６のいずれかに記載のキャパシタ。
JP2022565262A 2020-11-27 2021-11-17 キャパシタ Active JP7459971B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020197327 2020-11-27
JP2020197327 2020-11-27
PCT/JP2021/042212 WO2022113843A1 (ja) 2020-11-27 2021-11-17 キャパシタ

Publications (2)

Publication Number Publication Date
JPWO2022113843A1 JPWO2022113843A1 (ja) 2022-06-02
JP7459971B2 true JP7459971B2 (ja) 2024-04-02

Family

ID=81754566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022565262A Active JP7459971B2 (ja) 2020-11-27 2021-11-17 キャパシタ

Country Status (3)

Country Link
US (1) US20230245837A1 (ja)
JP (1) JP7459971B2 (ja)
WO (1) WO2022113843A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003168745A (ja) 2001-11-28 2003-06-13 Ind Technol Res Inst 集積回路素子の容量を増加させる方法
US20050219788A1 (en) 2004-03-18 2005-10-06 Nanosys, Inc. Nanofiber surface based capacitors
US20060214262A1 (en) 2005-03-24 2006-09-28 Intel Corporation Capacitor with carbon nanotubes
JP2010506391A (ja) 2006-10-04 2010-02-25 エヌエックスピー ビー ヴィ Ｍｉｍキャパシタ
US20100181646A1 (en) 2009-01-22 2010-07-22 Hynix Semiconductor Inc. Semiconductor device and method for fabricating the same
US20110045349A1 (en) 2009-08-24 2011-02-24 Applied Materials, Inc. 3d approach on battery and supercapacitor fabrication by initiation chemical vapor deposition techniques
JP2011165794A (ja) 2010-02-08 2011-08-25 Sanyo Electric Co Ltd コンデンサ及びその製造方法
WO2020080993A1 (en) 2018-10-18 2020-04-23 Smoltek Ab Discrete metal-insulator-metal (mim) energy storage component and manufacturing method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4293437B2 (ja) * 2003-09-18 2009-07-08 パナソニック株式会社 キャパシタ内蔵基板及び電子回路用キャパシタ
JP4911620B2 (ja) * 2007-09-13 2012-04-04 三洋電機株式会社 固体電解コンデンサおよびその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003168745A (ja) 2001-11-28 2003-06-13 Ind Technol Res Inst 集積回路素子の容量を増加させる方法
US20050219788A1 (en) 2004-03-18 2005-10-06 Nanosys, Inc. Nanofiber surface based capacitors
US20060214262A1 (en) 2005-03-24 2006-09-28 Intel Corporation Capacitor with carbon nanotubes
JP2010506391A (ja) 2006-10-04 2010-02-25 エヌエックスピー ビー ヴィ Ｍｉｍキャパシタ
US20100181646A1 (en) 2009-01-22 2010-07-22 Hynix Semiconductor Inc. Semiconductor device and method for fabricating the same
US20110045349A1 (en) 2009-08-24 2011-02-24 Applied Materials, Inc. 3d approach on battery and supercapacitor fabrication by initiation chemical vapor deposition techniques
JP2011165794A (ja) 2010-02-08 2011-08-25 Sanyo Electric Co Ltd コンデンサ及びその製造方法
WO2020080993A1 (en) 2018-10-18 2020-04-23 Smoltek Ab Discrete metal-insulator-metal (mim) energy storage component and manufacturing method

Also Published As

Publication number Publication date
WO2022113843A1 (ja) 2022-06-02
US20230245837A1 (en) 2023-08-03
JPWO2022113843A1 (ja) 2022-06-02

Similar Documents

Publication Publication Date Title
McCoul et al. Recent advances in stretchable and transparent electronic materials
JP5679565B2 (ja) 透明導電膜、透明導電膜付き基材、及びそれを用いた有機エレクトロルミネッセンス素子
KR20100096625A (ko) 커패시터 및 그 제조방법
JP5531163B2 (ja) 誘電体薄膜、誘電体薄膜素子および薄膜コンデンサ
TWI601330B (zh) 電極材料及能量儲存設備
US8027145B2 (en) Capacitor element and method of manufacturing capacitor element
KR20140138701A (ko) 세장형 몸체들을 갖는 전도성 엘리먼트들의 어레이를 포함하는 마이크로스케일 및 나노스케일 커패시터들
Li et al. Indium tin oxide modified transparent nanotube thin films as effective anodes for flexible organic light-emitting diodes
KR101479830B1 (ko) 슈퍼커패시터용 그래핀/전도성 고분자 필름 및 이의 제조방법
TWI832909B (zh) 離散金屬-絕緣體-金屬(mim)能量儲存構件及製造方法
CN105810746A (zh) N型薄膜晶体管
CN101228646A (zh) 制造电元件的方法
US9159464B2 (en) Thermally and electrically conductive structure comprising a carbon nanotube, a graphite sheet and a metal layer; and method of reducing a contact resistance of same
US11749463B2 (en) Capacitor and method for manufacturing the same
US20160260544A1 (en) Flexible dielectric structure and method of making same
US20230005663A1 (en) Structural body
JP7459971B2 (ja) キャパシタ
US20110260293A1 (en) Variable capacitance device and method of fabricating the same
JP7485082B2 (ja) キャパシタ
WO2023210134A1 (ja) キャパシタおよびキャパシタの製造方法
KR20210029332A (ko) 섬유형 박막 트랜지스터 및 그 제조 방법
WO2024095537A1 (ja) キャパシタ
JP5705446B2 (ja) キャパシタ型蓄電池及びキャパシタ型蓄電池用蓄電層
JP2024051956A (ja) キャパシタ
WO2023095391A1 (ja) 半導体素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240304

R150 Certificate of patent or registration of utility model

Ref document number: 7459971

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150