JP7485082B2 - キャパシタ - Google Patents

キャパシタ Download PDF

Info

Publication number
JP7485082B2
JP7485082B2 JP2022563726A JP2022563726A JP7485082B2 JP 7485082 B2 JP7485082 B2 JP 7485082B2 JP 2022563726 A JP2022563726 A JP 2022563726A JP 2022563726 A JP2022563726 A JP 2022563726A JP 7485082 B2 JP7485082 B2 JP 7485082B2
Authority
JP
Japan
Prior art keywords
layer
fibrous core
core materials
capacitor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022563726A
Other languages
English (en)
Other versions
JPWO2022107696A1 (ja
Inventor
康弘 清水
真己 永田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2022107696A1 publication Critical patent/JPWO2022107696A1/ja
Application granted granted Critical
Publication of JP7485082B2 publication Critical patent/JP7485082B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/14Organic dielectrics
    • H01G4/16Organic dielectrics of fibrous material, e.g. paper
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/224Housing; Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/10Metal-oxide dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Laminated Bodies (AREA)

Description

本発明は、キャパシタ、より詳細には、導電体-誘電体-導電体の構造を有し得るキャパシタに関する。
従来、垂直配向カーボンナノチューブ(Vertically aligned carbon nanotubes、以下、「VACNT」とも言う)は、電気二重層キャパシタの電極や、電界放出型冷陰極などに使用可能であることが知られている(例えば特許文献1~2参照)。
より詳細には、特許文献1~2には、触媒を付着させた合成基板上にVACNTを成長させた後、別途準備した導電性接着剤層(または導電性バインダー)を有する基材に対して、合成基板上のVACNTを接着剤層に押し付けて接着し、合成基板を剥離することによって、VACNTを転写し、この結果、VACNTが接着剤層を介して基材に固定された構造体を製造できることが開示されている。
特開2004-127737号公報 特開2004-281388号公報
VACNTは、大きい比表面積を有する導電体である。よって、かかるVACNTを、導電体-誘電体-導電体の構造を有するキャパシタにおいて、一方の導電体(換言すれば誘電体の下地)として、または一方の導電体の下地として使用できれば、大きい容量が得られると考えられる。しかしながら、本発明者らの研究により、上述のような従来既知の方法によって、VACNTが接着剤層(固定層)を介して基材に固定されているキャパシタを製造すると、キャパシタの製造過程および/またはユーザーによる使用中に印加され得る熱応力や機械応力によって、VACNTが接着剤層(固定層)から剥離する現象が起こり得るという問題があることが判明した(より詳細には図7を参照して後述する)。VACNTが接着剤層から剥離すると、キャパシタにおいて所望の容量が得られず、製品の不良および/または故障を招き、高い信頼性を得ることができない。
上記のような現象は、VACNTに限られず、複数のファイバー状芯材が固定層を介して基材に固定されているキャパシタに共通して起こり得るものである。
本発明の目的は、複数のファイバー状芯材が固定層を介して基材に固定されているキャパシタであって、高い信頼性を有するキャパシタを実現することにある。
本発明の1つの要旨によれば、
基材と、
複数のファイバー状芯材と、
互いに対向する2つの主面を有し、一方の主面が前記基材の表面に接するように配置された固定層であって、前記複数のファイバー状芯材の一方の端部を埋設して固定する固定層と
を含み、
前記複数のファイバー状芯材の各々が、少なくとも前記一方の端部を(誘電体層から)露出させた状態で、誘電体層で(直接的または間接的に)被覆され、
前記誘電体層が導電体層で被覆され、
前記複数のファイバー状芯材のうち前記固定層に埋設された部分の長さが、前記複数のファイバー状芯材と前記固定層の他方の主面との接触部と、前記固定層の前記一方の主面との間の距離より大きい、キャパシタが提供される。
本発明の1つの態様において、前記複数のファイバー状芯材の各々において、前記誘電体層で被覆された部分と前記誘電体層から露出した部分との境界が、前記固定層の外部に位置する。
本発明の1つの態様において、前記複数のファイバー状芯材の各々が、ナノチューブまたはナノロッドであり得、好ましくは、カーボンナノチューブであり得る。
本発明の1つの態様において、前記基材の少なくとも前記表面が、金属から成り得る。
本発明の1つの態様において、前記導電体層が、前記誘電体層のうち前記複数のファイバー状芯材と反対側の表面の凹凸を埋めるように延在していてよい。
本発明の1つの態様において、前記複数のファイバー状芯材および前記固定層が、導電性を有していてよい。
本発明のもう1つの態様において、前記固定層の前記他方の主面および前記複数のファイバー状芯材のうち前記固定層に埋設されていない部分の表面が、別の導電体層で被覆されていてよく、および、
前記別の導電体層が、前記誘電体層および前記導電体層で順次被覆されていてよい。
本発明の1つの態様において、前記基材の前記表面が、凹凸を有し得る。
本発明のキャパシタは、基材と、複数のファイバー状芯材と、互いに対向する2つの主面を有し、一方の主面が前記基材の表面に接するように配置された固定層であって、前記複数のファイバー状芯材の一方の端部を埋設して固定する固定層とを含み、前記複数のファイバー状芯材の各々が、少なくとも前記一方の端部を露出させた状態で、誘電体層で被覆され、前記誘電体層が導電体層で被覆されている。そして、本発明のキャパシタにおいては、複数のファイバー状芯材のうち固定層に埋設された部分の長さが、複数のファイバー状芯材と固定層の前記他方の主面との接触部と、固定層の前記一方の主面との間の距離より大きく、これにより、複数のファイバー状芯材が固定層から剥離する現象を効果的に防止できる。すなわち、本発明によれば、複数のファイバー状芯材が固定層を介して基材に固定されているキャパシタであって、高い信頼性を有するキャパシタが実現される。
本発明の1つの実施形態における1つの例示的なキャパシタの概略断面模式図を示す。 本発明の1つの実施形態におけるもう1つの例示的なキャパシタの概略断面模式図を示す。 本発明の1つの実施形態における改変例のキャパシタの概略断面模式図を示す。 本発明のもう1つの実施形態における1つの例示的なキャパシタの概略断面模式図を示す。 本発明のもう1つの実施形態における改変例のキャパシタの概略断面模式図を示す。 本発明の更にもう1つの実施形態におけるキャパシタの概略断面模式図を示す。 本発明に対する比較の目的で本明細書にて説明された1つの例示的なキャパシタの概略断面模式図を示す。
本発明の3つの実施形態におけるキャパシタについて、以下、図面を参照しながら詳述するが、本発明はこれら実施形態に限定されない。
(実施形態1)
本実施形態は、複数のファイバー状芯材が、誘電体層で直接的に被覆されている態様に関する。
図1~2を参照して、本実施形態のキャパシタ20は、
基材2と、
複数のファイバー状芯材3と、
互いに対向する2つの主面4a、4bを有し、一方の主面4aが基材2の表面2aに接するように配置された固定層4であって、複数のファイバー状芯材3の一方の端部Eを埋設して固定する固定層4と
を含む。本実施形態において、固定層4は、複数のファイバー状芯材3を基材2に対して垂直に配向した状態で固定するように、複数のファイバー状芯材3の一方の端部Eを埋設し得るが、このことは本発明に必須でない。
本実施形態のキャパシタ20において、複数のファイバー状芯材3の各々は、少なくとも一方の端部Eを露出させた状態で(換言すれば、少なくとも一方の端部Eを除く部分において)、誘電体層5で、本実施形態では直接的に被覆される。そして、誘電体層5は、導電体層(第1導電体層)7で被覆される。よって、複数のファイバー状芯材3の一方の端部Eは、誘電体層5および導電体層7から露出し、かつ、固定層4に埋設されている。
本実施形態において、複数のファイバー状芯材3は導電性を有し(換言すれば、導電体であり)、固定層4および/または基材2を介して同一の電位または電圧にあり得る。よって、複数のファイバー状芯材3、誘電体層5および導電体層7により、導電体-誘電体-導電体の構造が形成される。かかる導電体-誘電体-導電体の構造は、いわゆるMIM構造(金属-絶縁体-金属の構造)に相応するものとして理解可能である。かかる構造を有するキャパシタ20は、複数のファイバー状芯材3の大きい比表面積により、大きい容量を得ることができる。
加えて、本実施形態のキャパシタ20は、複数のファイバー状芯材3のうち固定層4に埋設された部分(固定層埋設部)3aの長さLが、複数のファイバー状芯材と固定層の上記他方の主面4bとの接触部X(換言すれば、他方の主面4bを含む面におけるファイバー状芯材の断面)と、固定層4の上記一方の主面4aとの間の距離Dより大きいことを特徴とする。接触部Xは、固定層4の他方の主面4b上に位置することから、固定層の厚さtが均一である場合には、接触部Xと主面4aとの間の距離Dは、固定層の厚さtに等しいと考えてよい。かかる特徴により、(距離Dひいては固定層4の厚さtを大きくしなくても)複数のファイバー状芯材3と固定層4との間の接触面積を十分に大きくすること、更に、アンカー効果を得ることができて、これらの間の接着強度を高めることができる。このため、キャパシタ20の製造過程および/またはユーザーによる使用中に熱応力や機械応力が印加されても、複数のファイバー状芯材3が固定層4から剥離する現象が起こることを効果的に防止でき、製品(キャパシタ20)の不良および/または故障を効果的に低減できる。換言すれば、高い信頼性を有するキャパシタ20を実現することができる。
本発明において、複数のファイバー状芯材のうち固定層に埋設された部分(本明細書において「固定層埋設部」とも言う)の長さLが、複数のファイバー状芯材と固定層の他方の主面との接触部Xと、固定層の一方の主面との間の距離Dより大きいとは、下記の式(1)を満たすことを意味する。
AVE-2σ > D ・・・(1)
式中、各記号は下記の意味である。
AVE:100本のファイバー状芯材の固定層埋設部の長さの平均値
σ:100本のファイバー状芯材の固定層埋設部の長さの標準偏差
D:100本のファイバー状芯材と固定層の他方の主面との接触部と、固定層の一方の主面との間の距離の平均値(固定層の厚さtが均一である場合には、距離Dに代えて、厚さtを適用してよい)
100本のファイバー状芯材の固定層埋設部の長さ、ならびに100本のファイバー状芯材と固定層の他方の主面との接触部と、固定層の一方の主面との間の距離(以下、これらを総称して「100本のファイバー状芯材の固定層埋設部の長さ等」とも言う)は、下記のようにして測定される。まず、固定層の厚さ方向断面を切り出すことによって、少なくとも100本のファイバー状芯材を露出させる。これにより得られた断面を走査電子顕微鏡(SEM)で撮像し、このSEM写真から、上記のようにして露出したもののうち100本のファイバー状芯材の固定層埋設部の長さを測定する。また、このSEM写真から、上記100本のファイバー状芯材について、固定層の他方の主面との接触部(各ファイバー状芯材の他方の主面上の断面とし得る)を決定し、該接触部と固定層の一方の主面との間の距離を測定する。固定層の厚さが均一(または実質的に均一)である場合には、100本のファイバー状芯材と固定層の他方の主面との接触部と、固定層の一方の主面との間の距離の測定を省略して、固定層の厚さを適用してよい。固定層の厚さは、上記で切り出した厚さ方向断面から、走査電子顕微鏡(SEM)を使用して測定される。固定層の厚さが均一でない場合、便宜的に、上記断面における最大厚さを適用してもよい。なお、「厚さ方向」とは、基材の表面(後述するように凹凸を有する場合はいわゆる主面)に対して垂直な方向を意味する。固定層の厚さ方向断面の切り出しおよびファイバー状芯材の固定層埋設部の長さ等の測定は、最終的に合計100本のファイバー状芯材の固定層埋設部の長さ等を測定できれば特に限定されず、例えば、上記切り出しおよび長さ等の測定の組み合わせを1回で実施しても、複数回に分けて順次実施してもよい。
上記の式(1)を満たすことにより、統計学上、ファイバー状芯材の固定層埋設部の長さが正規分布に従うものと仮定すれば、「68-95-99.7則」から、全てのファイバー状芯材のうち97.5%(=95%+5/2%)が、L>Dを満たすものと理解される。このことから、複数のファイバー状芯材が固定層から剥離する現象が起こる確率、換言すれば、剥離に起因する(剥離により所望の容量が得られないことで生じる)製品の不良および/または故障の確率を2.5%以下にできるものと考えられる。
なお、本発明において、複数のファイバー状芯材3の固定層埋設部3aの長さLが、複数のファイバー状芯材3と固定層4の他方の主面4bとの接触部Xと、固定層4の一方の主面4aとの間の距離Dより大きいとは、上記の式(1)を満たせばよく、キャパシタに存在する全てのファイバー状芯材3が、L>Dを満たす必要はないことに留意されたい。
比較の目的で、図7に、複数のファイバー状芯材63の固定層埋設部63aの長さL’が、複数のファイバー状芯材63と固定層64の他方の主面64bとの接触部Xと、固定層64の一方の主面64aとの間の距離D(固定層の厚さtが均一である場合には、距離Dに代えて、厚さtが適用され得る)より小さいキャパシタ60を示す。かかるキャパシタ60は、例えば特許文献1または2に記載されるような従来既知の方法を適用して製造され得る。キャパシタ60では、キャパシタの製造過程および/またはユーザーによる使用中に印加され得る熱応力や機械応力によって、複数のファイバー状芯材63が固定層64から剥離する現象が起こり得、この結果、キャパシタ60において所望の容量が得られず、製品の不良および/または故障を招き、高い信頼性を得ることができない。本発明者らの知見によれば、上記現象が起こる理由は、複数のファイバー状芯材63が、固定層64に対して垂直方向にのみ埋設されているためであると考えられる。複数のファイバー状芯材63の固定層埋設部63aの長さL’が、複数のファイバー状芯材63と固定層64の他方の主面64bとの接触部Xと、固定層64の一方の主面64aとの間の距離Dより小さいキャパシタ60において、複数のファイバー状芯材63の剥離を防止するには、距離Dひいては固定層64の厚さを大きくし、これにより、固定層埋設部63aと固定層64との間の接触面積を大きくして、これらの間の接着強度を高めることが考えられる。しかしながら、この場合、距離Dひいては固定層64の厚さが大きくなることで、キャパシタ60のサイズ(より詳細には高さ)の増大を招き、キャパシタ60の体積当たりの有効比表面積が犠牲になるという別の問題を招くこととなる。これは、市場要求である小型化(より詳細には低背化)に反するので好ましくない。
これに対して、本実施形態のキャパシタ20(図1~2参照)は、上記特徴により、距離Dひいては固定層4の厚さtを大きくしなくても、複数のファイバー状芯材3と固定層4との間の接触面積を十分に大きくすることができて、これらの間の接着強度を高めることができる。よって、体積あたりの有効比表面積を犠牲にすることなく、高い信頼性を有するキャパシタ20を実現することができる。別の観点からみれば、高い静電容量密度が得られ、かつ、小型(より詳細には低背)のキャパシタ20を実現することができる。
本実施形態のキャパシタ20において、複数のファイバー状芯材3の端部Eaの各々が向いている方向は、図1に例示的に示すように揃っていても、図2に例示的に示すように揃っていなくても(ランダムであっても)よい。いずれの場合にも、複数のファイバー状芯材3の固定層埋設部3aの長さは、実質的に同じであっても、異なっていても(長いものと短いものが混在していても)よい。なお、添付の図面においては、模式的に3つのファイバー状芯材3を示しているが、本実施形態はこれに限定されない。
本実施形態において、複数のファイバー状芯材3は、その長手方向(より詳細には、複数のファイバー状芯材3の固定層埋設部3aを除く部分の長手方向)が、基材2に対して垂直に配向している。なお、「垂直」とは、基材の表面(いわゆる主面)に対して実質的に垂直(例えば±15度以内の範囲、好ましくは±10度以内の範囲)であることを意味する。なお、キャパシタに存在する全てのファイバー状芯材3が、基材の表面に対して垂直である必要はなく、比較的少ない割合のファイバー状芯材3は、湾曲、屈曲および/または傾斜等していてもよい。
ファイバー状芯材3(複数のファイバー状芯材3の各々)は、その長手方向寸法(長さ)が該長手方向に垂直な断面最大寸法に比して(好ましくは著しく)大きいもの、概略的には細長い糸状のもの、であれば特に限定されない。
ファイバー状芯材3の長さおよび断面最大寸法(略円形断面を有する場合は直径、以下も同様)は、特に限定されない。
ファイバー状芯材3の長さは、より長いほうが、面積あたりの容量密度を大きくできるので好ましい。ファイバー状芯材3の長さは、例えば、数μm以上、20μm以上、50μm以上、100μm以上、500μm以上、750μm以上、1000μm以上、または2000μm以上であり得る。ファイバー状芯材3の長さの上限は適宜選択され得るが、ファイバー状芯材の長さは、例えば、10mm以下、5mm以下、または3mm以下であり得る。
ファイバー状芯材3の断面最大寸法は、例えば、0.1nm以上、1nm以上、または10nm以上であり得る。ファイバー状芯材3の断面最大寸法は、1000nm以下、800nm以下、または600nm以下であり得る。
隣接するファイバー状芯材3の間の距離は、より小さいほうが、面積あたりの容量密度を大きくできるので好ましい。隣接するファイバー状芯材3の間の距離は、例えば、10nm以上1μm以下であり得る。
ファイバー状芯材3は、好ましくはナノファイバー(断面最大寸法がナノスケール(1nm以上1000nm未満)のもの)である。ナノファイバーは、例えばナノチューブ(中空、好ましくは円筒状)またはナノロッド(中実、好ましくは円柱状)であってよい。導電性(半導電性を含む)を有するナノロッドは、ナノワイヤとも称される。
本発明に利用可能なナノファイバーとしては、特に限定されないが、カーボンナノファイバー、セルロースナノファイバー等が挙げられる。本発明に利用可能なナノチューブとしては、特に限定されないが、金属系ナノチューブ、有機系ナノチューブ、無機系ナノチューブ等が挙げられる。典型的には、ナノチューブは、カーボンナノチューブ、またはチタニアカーボンナノチューブであり得る。本発明に利用可能なナノロッド(ナノワイヤ)としては、特に限定されないが、シリコンナノワイヤ、銀ナノワイヤ等が挙げられる。
本実施形態に利用可能なファイバー状芯材3は、上述したもののうち、導電性を有するものである。導電性を有するファイバー状芯材3は、導電体-誘電体-導電体の構造において一方の導電体として機能し得る。
好ましくは、ファイバー状芯材3は、カーボンナノチューブである。カーボンナノチューブは、導電性および熱伝導性を有する。カーボンナノチューブは、強度および可撓性が高く、垂直に配向した状態を維持しやすい。
カーボンナノチューブのカイラリティは、特に限定されず、半導体型または金属型のいずれであってもよく、または、これらを混合して用いてもよい。抵抗値を低減する観点からは、金属型の比率が高いほうが好ましい。
カーボンナノチューブの層数は、特に限定されず、1層のSWCNT(single-walled carbon nanotube)または2層以上のMWCNT(multi-walled carbon nanotube)のいずれであってもよい。
カーボンナノチューブの製造方法は、特に限定されず、任意の適切な方法を利用してよい。
好ましくは、複数のファイバー状芯材3は、垂直配向カーボンナノチューブ(VACNT)である。VACNTは、大きな比表面積を有し、合成基板上に垂直に配向した状態で成長させて製造できるという利点がある。
VACNTの製造方法は、特に限定されず、化学気相成長法(CVD)やプラズマ強化CVDなどを、必要に応じて加熱下にて用いることができる。この場合、触媒としては、鉄、ニッケル、白金、コバルト、またはこれらを含む合金などが用いられる。触媒を付着させる合成基板の材料は、特に限定されず、例えば、酸化シリコン、シリコン、ガリウム砒素、アルミニウム、SUSなどを用いることができる。合成基板に触媒を付着させる方法には、スパッタ、物理気相成長法(PVD)などを使用でき、場合により、かかる技術を、リソグラフィやエッチングなどの技術と組み合わせてもよい。使用するガスは、特に限定されず、例えば一酸化炭素、メタン、エチレンおよびアセチレンからなる群より選択される少なくとも一種、あるいは、これらの少なくとも一種と水素および/またはアンモニアとの混合物などを用いることができる。触媒を付着させた合成基板上に、触媒を核としてVACNTが成長する。合成基板の触媒を付着させた側のVACNTの端は、合成基板に(一般的には触媒を介して)固定されている固定端であり、VACNTの反対側の端が、成長点である自由端である。VACNTの長さおよび径は、ガス濃度、ガス流量、温度等のパラメータに応じて異なり得る。即ち、これらのパラメータを適宜選択することにより、VACNTの長さおよび径を調整することができる。所望される場合には、VACNTを成長させる際の周囲雰囲気中に、水分を存在させてもよい。
しかしながら、本実施形態はこれに限定されず、複数のファイバー状芯材3は、例えば分散液中で一定方向に配向させて製造してもよい。
基材2は、互いに対向する表面2aおよび裏面2bを有し、例えば板状(基板)、箔状、フィルム状、ブロック状などの形態であり得る。基材2の表面2aおよび/または裏面2bは、平滑であっても凹凸を有していてもよい。基材2の表面2aが、凹凸を有する場合、基材2aと固定層4との間の接着強度を高めることができる。凹凸は、例えば表面処理(粗面化処理)により形成され得、好ましくは微細な凹凸であり得る。凹凸の寸法は特に限定されず、例えば±5μmであり得る。
基材2の厚さは、特に限定されず、キャパシタ20の用途により様々であり得る。
基材2を構成する材料は、特に限定されず、例えば金属等の導電性材料、セラミックや樹脂等の絶縁性(または比較的導電性が低い)材料であり得る。基材2は、一種の材料から成っていても、二種以上の材料の混合物から成っていても、二種以上の材料から構成される複合体であってもよい。例えば、基材2は、金属(例えばアルミニウムや銅等)から成る箔または板であってよい。また例えば、基材2は、絶縁性材料から成る支持材の表面側および/または裏面側に金属層を形成したものであってもよい。金属層は、例えば、原子層堆積法(ALD)、スパッタ、塗布、メッキ等を用いて形成することができる。金属層は、面全体に亘って延在する層であっても、パターン形成されていてもよい。
基材2の表面2aに固定層4が(一方の主面4aが表面2aに接するように)配置される。固定層4は、(本実施形態においては、複数のファイバー状芯材3を基材2に対して垂直に配向した状態で固定するように)複数のファイバー状芯材3の一方の端部Eaを埋設する。固定層4内において、複数のファイバー状芯材3の固定層埋設部3aは任意の形状であり得、例えば湾曲および/または屈曲していてよい。複数のファイバー状芯材3の固定層埋設部3aは、基材2に接触していても、いなくてもよい。複数のファイバー状芯材3の固定層埋設部3aは、互いに接触および/または絡み合っていても、いなくてもよいが、互いに接触および/または絡み合っている場合には、上記剥離現象をより一層効果的に防止できる。
固定層4の厚さtは、好ましくは1μm以上100μm以下、より好ましくは5μm以上50μm以下であり得、距離Dも同様であり得る。
固定層4を構成する材料は、特に限定されないが、任意の適切な硬化性材料(いわゆる接着剤)であり得る。固定層4は、複数のファイバー状芯材3を(本実施形態においては、基材2に対して垂直に配向した状態で)接着する接着層としても理解され得る。
本発明に利用可能な硬化性材料は、熱、光、放射線、湿気等で硬化可能な材料であり得、好ましくは熱硬化性材料である。硬化性材料は、既知の接着剤や接着ペーストであり得、導電性フィラーを含んでいても、いなくてもよい。
本実施形態において、固定層4は導電性を有することが好ましい。複数のファイバー状芯材3および固定層4が導電性を有することにより、複数のファイバー状芯材3を確実に同一の電位または電圧にすることができる。
固定層4が導電性を有する場合、固定層4を構成する材料として、導電性の硬化性材料が選択される。
導電性の硬化性材料としては、導電性フィラーを任意の適切な硬化性樹脂/高分子に分散させせたものや、導電性かつ硬化性の樹脂/高分子などが挙げられる。前者の例としては、金、銀、ニッケル、銅、錫もしくはパラジウム等の金属フィラーまたはカーボンフィラーを、例えば、エポキシ樹脂、ポリイミド樹脂、シリコーン樹脂、ポリウレタン樹脂等の樹脂に分散させた材料が挙げられる。後者の例としては、例えば、ポリピロール、ポリピロール誘導体、ポリアニリン、ポリアニリン誘導体、ポリチオフェン、ポリチオフェン誘導体等が挙げられる。
硬化性材料は、ペースト状、シート状、ゲル状または液状であり得る。複数のファイバー状芯材3の間隙に硬化性材料を導入しやすいように、液状またはゲル状の硬化性材料、あるいは加熱時に粘度が一旦低下して液状またはゲル状になり得る熱硬化性材料が好ましい。
複数のファイバー状芯材3を(本実施形態においては、基材2に対して垂直に配向した状態で)固定するように、複数のファイバー状芯材3の一方の端部Eaを固定層4に埋設する方法は、特に限定されず、任意の適切な方法を適用し得る。
より詳細には、複数のファイバー状芯材3としてVACNT(可撓性である)を用いる場合、例えば、以下の埋設方法1~3のいずれかを適用してよい。
・埋設方法1
(1-a)まず、上述したように、VACNTを合成基板上に成長させる。
(1-b)別途、基材2の表面2a上に硬化性材料を適切な厚さで塗布する。
(1-c)上記(1-a)で合成基板上に成長させたVACNTと、上記(1-b)で表面2aに硬化性材料を塗布した基材2とを、VACNTの自由端と硬化性材料とが対向し、かつ、VACNTの長手方向が基材2に対して垂直になるように配置する。
(1-d)そして、VACNT付きの合成基板を、基材2に向かって押圧する。このとき、実質的に真っすぐに成長したVACNTの元の長さより、VACNTの固定端が位置する合成基板表面と基材2の表面2aとの間の距離が小さくなるように押圧することで、VACNTが硬化性材料内に押圧挿入され、かつ、VACNTの自由端(端部Ea)が基材2の表面2aと接触して硬化性材料内にて曲げられる。この結果、複数のファイバー状芯材3(VACNT)の端部Eaの各々が向いている方向はランダムになり得る。
(1-e)上記(1-d)の状態で、硬化性材料を硬化させて固定層4を形成する。
(1-f)その後、合成基板を剥離する。
・埋設方法2
(2-a)まず、上述したように、VACNTを合成基板上に成長させる。
(2-b)別途、基材2の表面2a上に硬化性材料を適切な厚さで塗布する。
(2-c)上記(2-a)で合成基板上に成長させたVACNTと、上記(b)で表面2aに硬化性材料を塗布した基材2とを、VACNTの長手方向が基材2に対して垂直であるが、VACNTの自由端が硬化性材料を塗布した基材2の側方に位置するように配置する。このとき、実質的に真っすぐに成長したVACNTの元の長さより、VACNTの固定端が位置する合成基板表面と基材2の表面2aとの間の距離が小さくなるようにする。
(2-d)そして、VACNT付きの合成基板を、基材2に対して平行にスライドさせる。このとき、実質的に真っすぐに成長したVACNTの元の長さより、VACNTの固定端が位置する合成基板表面と基材2の表面2aとの間の距離が小さい状態でスライドされるので、VACNTが硬化性材料内にスライド挿入され、かつ、VACNTの自由端(端部Ea)近傍の側面が基材2の表面2aと接触して硬化性材料内にて曲げられる。この結果、複数のファイバー状芯材3(VACNT)の端部Eaの各々が向いている方向はスライド方向に揃い得る。
(2-e)上記(2-d)の状態で、硬化性材料を硬化させて固定層4を形成する。
(2-f)その後、合成基板を剥離する。
・埋設方法3
(3-a)まず、上述したように、VACNTを合成基板上に成長させる。
(3-b)上記(3-a)で合成基板上に成長させたVACNTと、基材2とを、VACNTの長手方向が基材2に対して垂直であるが、VACNTの自由端が基材2の側方に位置するように配置する。このとき、実質的に真っすぐに成長したVACNTの元の長さより、VACNTの固定端が位置する合成基板表面と基材2の表面2aとの間の距離が小さくなるようにする。
(3-c)そして、VACNT付きの合成基板を、基材2に対して平行にスライドさせる。このとき、実質的に真っすぐに成長したVACNTの元の長さより、VACNTの固定端が位置する合成基板表面と基材2の表面2aとの間の距離が小さい状態でスライドされるので、VACNTの自由端(端部Ea)近傍の側面が基材2の表面2aと接触して曲げられる。この結果、複数のファイバー状芯材3(VACNT)の端部Eaの各々が向いている方向はスライド方向に揃い得る。
(3-d)上記(3-c)の状態で、基材2の表面2a上に硬化性材料を適切な厚さで流し込む。この結果、VACNTの端部Eaが硬化性材料内に沈められる。
(3-e)上記(3-d)の状態で、硬化性材料を硬化させて固定層4を形成する。
(3-f)その後、合成基板を剥離する。
上述した埋設方法1~3は、いずれも、VACNTの自由端が端部Eaとして固定層4内に埋設され、VACNTの固定端が固定層4の外部に配置される。VACNTの固定端は、元々、同一面上に存在していたものであるので、基材2の表面2aから均一な高さに存在することとなる。換言すれば、基材2の面内における、複数のファイバー状芯材の高さのバラつきを小さくする(好ましくは均一にする)ことができる。
本実施形態において、複数のファイバー状芯材3、基材2および固定層4の各々を構成する材料は、固定層4、誘電体層5および導電体層7を形成する方法(温度等の条件を含む)、ならびにキャパシタ20の用途等に応じて適宜選択され得る。
複数のファイバー状芯材3として、カーボンナノチューブなどの熱伝導性物質を用い、かつ、熱硬化性材料を用いて固定層4を加熱形成する場合、基材2は、少なくとも表面2aが金属から成ることが好ましい。複数のファイバー状芯材3が熱伝導性を有すると、放熱性が高くなるが、基材2の少なくとも表面2aを金属で構成することで、基材2の表面2aに配置される熱硬化性材料を均一に加熱できて、安定した加熱硬化を実現できる。その結果、これにより形成される固定層4の面内における、複数のファイバー状芯材3の接着強度のバラつきを低減する(好ましくは均一にする)ことができる。少なくとも表面2aが金属から成る基材2は、基材2の全部が金属から成っていても(例えば金属箔または金属板)、表面2aにおいて金属層を有していてもよい。
再び図1~2を参照して、複数のファイバー状芯材3の各々は、固定層埋設部3aを除く部分において、誘電体層5で被覆され、そして、誘電体層5は導電体層7で被覆される。
別の観点からみれば、複数のファイバー状芯材3の各々において、誘電体層5で被覆された部分と誘電体層5から露出した部分との境界が、固定層4の内部に存在せず、よって、固定層4の外部(表面上であってもよい)に位置する。本実施形態では、複数のファイバー状芯材3の各々において、誘電体層5で被覆された部分と誘電体層5から露出した部分との境界が、固定層4の外表面と同一面上に位置する。
誘電体層5の厚さは、5nm以上が好ましく、10nm以上がより好ましい。誘電体層の厚みを5nm以上とすることにより、誘電性を高めることができ、漏れ電流を小さくすることが可能になる。また、誘電体層5の厚さは、100nm以下が好ましく、50nm以下がより好ましい。誘電体層5の厚さを100nm以下とすることにより、より大きな静電容量を得ることが可能になる。
誘電体層5を構成する誘電性材料(または絶縁性材料)としては、特に限定されないが、例えば、二酸化シリコン、酸化アルミニウム、窒化シリコン、酸化タンタル、酸化ハフニウム、チタン酸バリウム、ジルコン酸チタン酸鉛等が挙げられる。これらは単独で用いてもよく、2種以上を(例えば積層して)用いてもよい。
誘電体層5の成膜法は、特に限定されず、ALD、スパッタ、CVD、PVD、ゾルゲル法、超臨界流体を用いた成膜法等を用いることができる。
導電体層7の厚さは、例えば3nm以上、好ましくは10nm以上であり得る。導電体層7の厚さを3nm以上とすることにより、導電体層7自体の抵抗値を小さくすることができる。また、導電体層7の厚さは、例えば500nm以下、特に100nm以下であり得る。本実施形態において、導電体層7には、図示するように、複数のファイバー状芯材3の間の空間に対応する空隙(または第1トレンチ構造)が設けられ得る。しかしながら、導電体層7の厚さは、後述する改変例のように、より厚いものであってもよい。
導電体層7を構成する導電性材料としては、特に限定されないが、例えば金属、導電性高分子などであってよい。これらは単独で用いてもよく、2種以上を用いてもよい。金属は、銀、金、銅、白金、アルミニウム、またはこれらの少なくとも2種を含む合金が挙げられる。導電性高分子としては、PEDOT(ポリエチレンジオキシチオフェン)、PPy(ポリピロール)、PANI(ポリアニリン)などが挙げられ、これらは、適宜、有機スルホン酸系化合物、例えばポリビニルスルホン酸、ポリスチレンスルホン酸、ポリアリルスルホン酸、ポリアクリルスルホン酸、ポリメタクリルスルホン酸、ポリ-2-アクリルアミド-2-メチルプロパンスルホン酸、ポリイソプレンスルホン酸などのドーパントがドープされ得る。導電体層7は、導電性材料が異なる複数の層の積層体であってもよい。
導電体層7の成膜法は、特に限定されず、ALD、スパッタ、CVD、塗布、メッキ等を用いることができる。
以上により、本実施形態のキャパシタ20は製造可能であるが、これに限定されない。
本実施形態のキャパシタ20は、複数のファイバー状芯材3、誘電体層5および導電体層7により、導電体-誘電体-導電体の構造を有する。複数のファイバー状芯材3と、導電体層7とは、互いに直接接触せず、誘電体層5を介して対向する。本実施形態のキャパシタ20において、複数のファイバー状芯材3および導電体層7は、任意の適切な態様で、それぞれ外部に電気的に接続される。
例えば、固定層4が導電性を有し、かつ、基材2の全部が金属から成ることが好ましい。これにより、複数のファイバー状芯材3から、固定層4を通じて、基材2(例えば裏面2b)から容易にコンタクトを取ることができる。基材2の全部が金属から成ることにより、キャパシタ20の抵抗値を低減することができ、更に、高い耐熱性が得られる。
また例えば、固定層4が導電性を有し、かつ、基材2がその表面2aに金属層を備えていてよい。これにより、複数のファイバー状芯材3から、固定層4を通じて、基材2の表面2aの金属層からコンタクトを取ることができる。金属層は、パターン形成された配線および/または電極であってよい。場合により、基材2は、裏面2bに金属層を更に備えていてもよく、表面2aの金属層と裏面2bの金属層は、例えばビア等により、電気接続されていてよい。
しかしながら、これらの例に限定されず、複数のファイバー状芯材3が基材2の表面2aに接触している場合には、固定層4は必ずしも導電性でなくてよい。この場合、固定層4を構成する材料は、例えばアクリル系非導電性接着剤やエポキシ系の非導電性接着剤であり得る。
他方、導電体層7は、その露出表面からコンタクトを取ることができる。例えば、導電体層7は、必要に応じて配線を介して、外部電極に接続され得る。
また例えば、導電体層7のうち複数のファイバー状芯材3の他方の端部Eに対応する頂部に接触して、追加の導電層(図示せず)を配置して、該追加の導電層からコンタクトを取ってもよい(この場合、上記空隙が残存していてよい)。かかる追加の導電層は、例えば導電性ペーストから形成されてよい。導電性ペーストは、特に限定されず、既知の導電性ペーストを使用でき、例えばカーボンペースト、銀ペーストなどであり得る。必要に応じて、かかる追加の導電層を、導電体層7と反対側にて樹脂層(図示せず)で被覆してよい。樹脂層は、キャパシタ20の素子構造(導電体-誘電体-導電体の構造)を封止する外装樹脂であり得る。樹脂層は、任意の適切な樹脂材料から形成され得る。樹脂材料は、特に限定されず、既知の封止用樹脂材料を使用でき、例えば、熱硬化性エポキシ樹脂に、シリカなどの微粒子を分散させたものであり得る。
本実施形態のキャパシタ20は、種々の改変が可能である。例えば図3に示すキャパシタ20’のように、導電体層7’が、誘電体層5のうち複数のファイバー状芯材3と反対側の表面の凹凸を埋めるように延在していてよい。この場合、導電体層7’からより容易にコンタクトを取ることができる。
(実施形態2)
本実施形態は、複数のファイバー状芯材が、誘電体層で間接的に被覆されている態様に関する。本実施形態において特に断りのない限り、実施形態1における説明が本実施形態にも当て嵌まり得る。
図4を参照して、本実施形態のキャパシタ30において、複数のファイバー状芯材3の各々は、少なくとも一方の端部Eを露出させた状態で(換言すれば、少なくとも一方の端部Eを除く部分において)、誘電体層5で、本実施形態では間接的に(別の導電体層9を介在させて)被覆される。そして、誘電体層5は、導電体層(第1導電体層)7で被覆される。
より詳細には、本実施形態のキャパシタ30において、固定層4のうち基材2と反対側の表面および複数のファイバー状芯材3のうち固定層4に埋設されていない部分の表面が、別の導電体層(第2導電体層)9で被覆され、および、
別の導電体層(第2導電体層)9が、誘電体層5および導電体層(第1導電体層)7で順次被覆されている。
本実施形態において、第2導電体層9、誘電体層5および第1導電体層7により、導電体-誘電体-導電体の構造が形成される。かかる導電体-誘電体-導電体の構造は、いわゆるMIM構造(金属-絶縁体-金属の構造)に相応するものとして理解可能である。かかる構造を有するキャパシタ30は、複数のファイバー状芯材3の大きい比表面積により、その上に存在する第2導電体層9も大きい比表面積を有するので、大きい容量を得ることができる。複数のファイバー状芯材3は、導電性を有していても、有していなくてもよい。複数のファイバー状芯材3が導電性を有していても、導電性が低い場合、第2導電体層9を設けることにより、第2導電体層9がない場合に比べて、キャパシタ30の抵抗値を低減することができる。複数のファイバー状芯材3が、導電性を有してない場合、複数のファイバー状芯材3は、第2導電体層9の下地として機能する。
再び図4を参照して、複数のファイバー状芯材3の各々は、固定層埋設部3aを除く部分において、第2導電体層9で被覆され、第2導電体層9は誘電体層5で被覆され、そして、誘電体層5は第1導電体層7で被覆される。
別の観点からみれば、複数のファイバー状芯材3の各々において、誘電体層5で被覆された部分と誘電体層5から露出した部分との境界が、固定層4の内部に存在せず、よって、固定層4の外部に位置する。本実施形態では、複数のファイバー状芯材3の各々において、誘電体層5で被覆された部分と誘電体層5から露出した部分との境界が、固定層4の外表面よりも外側に位置する。
第2導電体層9の厚さは、例えば3nm以上、好ましくは10nm以上であり得る。第2導電体層9の厚さを3nm以上とすることにより、第2導電体層9自体の抵抗値を小さくすることができる。また、第2導電体層9の厚さは、例えば500nm以下、特に100nm以下であり得る。
第2導電体層9を構成する導電性材料としては、特に限定されないが、第1導電体層7について実施形態1にて上述したものから選択され得る。第2導電体層9を構成する導電性材料は、第1導電体層7を構成する導電性材料と同じであっても、異なっていてもよい。
本実施形態のキャパシタ30は、実施形態1にて上述したキャパシタ20の製造方法において、複数のファイバー状芯材3の一方の端部Eaを固定層4に埋設して固定した後、かつ、誘電層5を成膜する前に、第2導電体層9を成膜することにより製造してよい。第2導電体層9の成膜法は、特に限定されず、ALD、スパッタ、CVD、塗布、メッキ等を用いることができる。
本実施形態のキャパシタ30は、第2導電体層9、誘電体層5および第1導電体層7により、導電体-誘電体-導電体の構造を有する。第2導電体層9と、第1導電体層7とは、互いに直接接触せず、誘電体層5を介して対向する。本実施形態のキャパシタ30において、第2導電体9および第1導電体層7は、任意の適切な態様で、それぞれ外部に電気的に接続される。
例えば、固定層4が導電性を有し、かつ、基材2の全部が金属から成ることが好ましい。これにより、第2導電体層9から、固定層4を通じて、基材2(例えば裏面2b)から容易にコンタクトを取ることができる。基材2の全部が金属から成ることにより、キャパシタ20の抵抗値を低減することができ、更に、高い耐熱性が得られる。
また例えば、固定層4が導電性を有し、かつ、基材2がその表面2aに金属層を備えていてよい。これにより、第2導電体層9から、固定層4を通じて、基材2の表面2aの金属層からコンタクトを取ることができる。金属層は、パターン形成された配線および/または電極であってよい。場合により、基材2は、裏面2bに金属層を更に備えていてもよく、表面2aの金属層と裏面2bの金属層は、例えばビア等により、電気接続されていてよい。
しかしながら、これらの例に限定されず、第2導電体層9から直接的にコンタクトを取ってよい。第2導電体層9は、必要に応じて配線を介して、外部電極に接続され得る。この場合、固定層4および基材2は必ずしも導電性でなくてよい。
他方、第1導電体層7は、実施形態1にて上述したものと同様にして、その露出表面からコンタクトを取っても、追加の導電層を介してコンタクトを取ってもよい。
本実施形態のキャパシタ30は、種々の改変が可能である。例えば図5に示すキャパシタ30’のように、第1導電体層7’が、誘電体層5のうち複数のファイバー状芯材3(および第2導電体層9)と反対側の表面の凹凸を埋めるように延在していてよい。
(実施形態3)
本実施形態は、複数のファイバー状芯材が、基材に対して必ずしも垂直に配向していない態様に関する。本実施形態において特に断りのない限り、実施形態1または2における説明が本実施形態にも当て嵌まり得る。
図6を参照して、本実施形態のキャパシタ20’’において、複数のファイバー状芯材3が、基材2に対して垂直に配向していないファイバー状芯材を含む。換言すれば、固定層4は、複数のファイバー状芯材3を基材2に対して任意の状態で固定しつつ、複数のファイバー状芯材3の一方の端部Eを埋設していてよい。例えば、複数のファイバー状芯材3のうち、少なくとも一部のファイバー状芯材3は、基材2から露出した部分(固定層埋設部3aを除く部分)において、真っすぐでなくてよく、例えば、湾曲、屈曲および/または傾斜等していてよい。また、例えば、複数のファイバー状芯材3のうち、任意の2つ以上のファイバー状芯材3が、基材2から露出した部分(固定層埋設部3aを除く部分)において、互いに接触(または交差)していてよい。複数のファイバー状芯材3の他方の端部Eの高さ(例えば基材2の表面からの高さ)は、実質的に均一であっても、均一でなくても(揃っていなくても)よい。
本実施形態においても、複数のファイバー状芯材3の各々は、少なくとも一方の端部Eを露出させた状態で(換言すれば、少なくとも一方の端部Eを除く部分において)誘電体層5で被覆され、そして、誘電体層5は導電体層(第1導電体層)7で被覆される。例えば上述のように、複数のファイバー状芯材3のうち、任意の2つまたはそれ以上のファイバー状芯材3が、基材2から露出した部分(固定層埋設部3aを除く部分)において、互いに接触(または交差)している場合には、接触点およびその近傍では、2つまたはそれ以上のファイバー状芯材3の接触点のまわりに誘電体層5および導電体層7が成膜される。
本実施形態においても、複数のファイバー状芯材3、誘電体層5および導電体層7により、導電体-誘電体-導電体の構造(いわゆるMIM構造に相応する)が形成され、本実施形態のキャパシタ20’’は、キャパシタとして動作できる。
以上、本実施形態の特徴について、例示的に、図1~図2を参照して上述した実施形態1を改変した場合として図6を参照して説明したが、本実施形態の特徴は、図3を参照して上述した実施形態1の改変例、図4を参照して上述した実施形態2、および図5を参照して上述した実施形態2の改変例と組み合わせてもよい。
本発明のキャパシタは、任意の適切な用途に利用され得るが、例えば、キャパシタの製造過程および/またはユーザーによる使用中に熱応力や機械応力が加えられ得る場合にも好適に利用され得る。本発明のキャパシタは、体積当たりの有効比表面積が大きく、小型化(より詳細には低背化)が要求される場合に好適に利用され得る。
本願は、2020年11月19日付けで日本国にて出願された特願2020-192342に基づく優先権を主張し、その記載内容の全てが、参照することにより本明細書に援用される。
2 基材
2a 表面
2b 裏面
3 ファイバー状芯材
3a 固定層埋設部
4 固定層
4a、4b 主面
5 誘電体層
7、7’ 導電体層(第1導電体層)
9 別の導電体層(第2導電体層)
20、20’、20’’、30、30’ キャパシタ
、E 端部
L 長さ
D 距離
X 接触部
t 厚さ

Claims (9)

  1. 基材と、
    複数のファイバー状芯材と、
    互いに対向する2つの主面を有し、一方の主面が前記基材の表面に接するように配置された固定層であって、前記複数のファイバー状芯材の一方の端部を埋設して固定する固定層と
    を含み、
    前記複数のファイバー状芯材の各々が、少なくとも前記一方の端部を露出させた状態で、誘電体層で被覆され、
    前記誘電体層が導電体層で被覆され、
    前記複数のファイバー状芯材のうち前記固定層に埋設された部分の長さが、前記複数のファイバー状芯材と前記固定層の他方の主面との接触部と、前記固定層の前記一方の主面との間の距離より大きい、キャパシタ。
  2. 前記複数のファイバー状芯材の各々において、前記誘電体層で被覆された部分と前記誘電体層から露出した部分との境界が、前記固定層の外部に位置する、請求項1に記載のキャパシタ。
  3. 前記複数のファイバー状芯材の各々が、ナノチューブまたはナノロッドである、請求項1または2に記載のキャパシタ。
  4. 前記複数のファイバー状芯材の各々が、カーボンナノチューブである、請求項1~3のいずれかに記載のキャパシタ。
  5. 前記基材の少なくとも前記表面が、金属から成る、請求項1~4のいずれかに記載のキャパシタ。
  6. 前記導電体層が、前記誘電体層のうち前記複数のファイバー状芯材と反対側の表面の凹凸を埋めるように延在している、請求項1~5のいずれかに記載のキャパシタ。
  7. 前記複数のファイバー状芯材および前記固定層が、導電性を有する、請求項1~6のいずれかに記載のキャパシタ。
  8. 前記固定層の前記他方の主面および前記複数のファイバー状芯材のうち前記固定層に埋設されていない部分の表面が、別の導電体層で被覆され、および、
    前記別の導電体層が、前記誘電体層および前記導電体層で順次被覆されている、請求項1~6のいずれかに記載のキャパシタ。
  9. 前記基材の前記表面が、凹凸を有する、請求項1~8のいずれかに記載のキャパシタ。
JP2022563726A 2020-11-19 2021-11-12 キャパシタ Active JP7485082B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020192342 2020-11-19
JP2020192342 2020-11-19
PCT/JP2021/041733 WO2022107696A1 (ja) 2020-11-19 2021-11-12 キャパシタ

Publications (2)

Publication Number Publication Date
JPWO2022107696A1 JPWO2022107696A1 (ja) 2022-05-27
JP7485082B2 true JP7485082B2 (ja) 2024-05-16

Family

ID=81708063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022563726A Active JP7485082B2 (ja) 2020-11-19 2021-11-12 キャパシタ

Country Status (3)

Country Link
US (1) US20230253155A1 (ja)
JP (1) JP7485082B2 (ja)
WO (1) WO2022107696A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003168745A (ja) 2001-11-28 2003-06-13 Ind Technol Res Inst 集積回路素子の容量を増加させる方法
JP2004146520A (ja) 2002-10-23 2004-05-20 Fujitsu Ltd キャパシタ
JP2010506391A (ja) 2006-10-04 2010-02-25 エヌエックスピー ビー ヴィ Mimキャパシタ
JP2011204749A (ja) 2010-03-24 2011-10-13 Fujitsu Ltd シート状構造体、電子機器及び電子機器の製造方法
JP2011219343A (ja) 2010-03-26 2011-11-04 Aisin Seiki Co Ltd カーボンナノチューブ複合体およびその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5444912B2 (ja) * 2009-07-24 2014-03-19 富士通株式会社 電子機器及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003168745A (ja) 2001-11-28 2003-06-13 Ind Technol Res Inst 集積回路素子の容量を増加させる方法
JP2004146520A (ja) 2002-10-23 2004-05-20 Fujitsu Ltd キャパシタ
JP2010506391A (ja) 2006-10-04 2010-02-25 エヌエックスピー ビー ヴィ Mimキャパシタ
JP2011204749A (ja) 2010-03-24 2011-10-13 Fujitsu Ltd シート状構造体、電子機器及び電子機器の製造方法
JP2011219343A (ja) 2010-03-26 2011-11-04 Aisin Seiki Co Ltd カーボンナノチューブ複合体およびその製造方法

Also Published As

Publication number Publication date
WO2022107696A1 (ja) 2022-05-27
US20230253155A1 (en) 2023-08-10
JPWO2022107696A1 (ja) 2022-05-27

Similar Documents

Publication Publication Date Title
US6911373B2 (en) Ultra-high capacitance device based on nanostructures
US9406442B2 (en) Micro- and nanoscale capacitors that incorporate an array of conductive elements having elongated bodies
CN108962599B (zh) 多层陶瓷电容器
TWI832909B (zh) 離散金屬-絕緣體-金屬(mim)能量儲存構件及製造方法
KR20160112245A (ko) 도선 및 반도체 소자 배선용 나노 카본 재료 및 육방정계 질화붕소 적층구조물 및 이의 제조 방법
US11749463B2 (en) Capacitor and method for manufacturing the same
WO2021059570A1 (ja) ナノ構造集合体およびその製造方法
JP7485082B2 (ja) キャパシタ
US20160260544A1 (en) Flexible dielectric structure and method of making same
JP5951568B2 (ja) 半導体装置及びその製造方法
US20100177461A1 (en) Well defined structures for capacitor applications
US20230005663A1 (en) Structural body
KR101442458B1 (ko) 투명 전극 및 이를 포함하는 전자 재료
JP7459971B2 (ja) キャパシタ
CN118786499A (zh) 电容器以及电容器的制造方法
WO2024095537A1 (ja) キャパシタ
JP5705446B2 (ja) キャパシタ型蓄電池及びキャパシタ型蓄電池用蓄電層
KR101627050B1 (ko) 미세 구조체를 갖는 기판, 및 그 제조 방법
JP2024051956A (ja) キャパシタ
WO2024095536A1 (ja) キャパシタ
WO2024143218A1 (ja) 電解コンデンサ
JP5940138B2 (ja) キャパシタ型蓄電池用絶縁膜
JP2020053592A (ja) 固体電解コンデンサおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240415

R150 Certificate of patent or registration of utility model

Ref document number: 7485082

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150