JP5951568B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5951568B2 JP5951568B2 JP2013178713A JP2013178713A JP5951568B2 JP 5951568 B2 JP5951568 B2 JP 5951568B2 JP 2013178713 A JP2013178713 A JP 2013178713A JP 2013178713 A JP2013178713 A JP 2013178713A JP 5951568 B2 JP5951568 B2 JP 5951568B2
- Authority
- JP
- Japan
- Prior art keywords
- carbon nanotube
- cnt
- groove
- semiconductor device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 31
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 181
- 239000002041 carbon nanotube Substances 0.000 claims description 141
- 229910021393 carbon nanotube Inorganic materials 0.000 claims description 130
- 239000010410 layer Substances 0.000 claims description 111
- 229910021389 graphene Inorganic materials 0.000 claims description 49
- 239000003054 catalyst Substances 0.000 claims description 40
- 239000000758 substrate Substances 0.000 claims description 20
- 239000011229 interlayer Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 238000010030 laminating Methods 0.000 claims description 5
- 239000002994 raw material Substances 0.000 claims description 5
- 239000002184 metal Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000000463 material Substances 0.000 description 9
- 239000007789 gas Substances 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 239000000969 carrier Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 239000003575 carbonaceous material Substances 0.000 description 3
- 239000012159 carrier gas Substances 0.000 description 3
- 229910052742 iron Inorganic materials 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000009830 intercalation Methods 0.000 description 2
- 230000002687 intercalation Effects 0.000 description 2
- 239000002648 laminated material Substances 0.000 description 2
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 125000001997 phenyl group Chemical group [H]C1=C([H])C([H])=C(*)C([H])=C1[H] 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000004215 Carbon black (E152) Substances 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- HSFWRNGVRCDJHI-UHFFFAOYSA-N alpha-acetylene Natural products C#C HSFWRNGVRCDJHI-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 150000001721 carbon Chemical class 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 125000002534 ethynyl group Chemical group [H]C#C* 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 150000002430 hydrocarbons Chemical class 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1068—Formation and after-treatment of conductors
- H01L2221/1094—Conducting structures comprising nanotubes or nanowires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/70—Nanostructure
- Y10S977/754—Dendrimer, i.e. serially branching or "tree-like" structure
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/902—Specified use of nanostructure
- Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Carbon And Carbon Compounds (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明の実施形態は、カーボンナノチューブ（以下、ＣＮＴと称す）をコンタクトビアに用いた半導体装置及びその製造方法に関する。
近年、半導体装置の多層配線のビアホール内にカーボンナノチューブ（ＣＮＴ）を形成することにより、配線抵抗の低減をはかる方法が提案されている。ＣＮＴは、その量子化伝導特性により金属配線に替わるＬＳＩ用低抵抗配線として使用することが期待できる。さらに、ＣＮＴの構造が筒状であり、ＣＶＤ法にて垂直に成膜することが可能であることから、従来のデバイスの縦方向配線形成プロセスと優れた整合性を持つ。
このように、ＣＮＴは縦方向配線として優れた電気特性を期待される新規材料であり、特に長距離配線において低抵抗な配線を実現する可能性がある。他方、ＣＮＴをコンタクトに適用するためには、バリスティック（Ballistic）長を長くするための施策が重要になる。例えば、ＣＮＴ中にＢｒやＮ等の元素をドーピングして、輸送されるキャリアを増加させる施策が挙げられる。
発明が解決しようとする課題は、中空構造のＣＮＴに安定して元素ドーピングを行うことができ、ＣＮＴを用いた配線の更なる低抵抗化をはかり得る半導体装置及びその製造方法を提供することである。
実施形態の半導体装置は、基板上に設けられ、配線接続のためのコンタクトビア用溝が形成された層間絶縁膜と、前記コンタクトビア用溝の底面に形成されたＣＮＴ成長のための触媒層と、前記触媒層が形成された前記コンタクトビア用溝内に複数本のＣＮＴを埋め込んで形成されたＣＮＴビアと、を具備している。そして、前記ＣＮＴは、複数のグラフェン層を前記コンタクトビア用溝の深さ方向から傾けた状態で積層して形成され、且つ前記コンタクトビア用溝の側壁に前記グラフェン層の末端が露出するように形成され、前記ＣＮＴ中に少なくとも１種類の元素が含まれている。
以下、実施形態の半導体装置及びその製造方法を、図面を参照して説明する。
（第１の実施形態）
図１は、第１の実施形態に係わる半導体装置の概略構成を示す断面図である。
図１は、第１の実施形態に係わる半導体装置の概略構成を示す断面図である。
本実施形態は、トランジスタやキャパシタ等の半導体素子が形成された基板上に、半導体素子と配線層又は配線層間を接続するためのコンタクト層が形成され、コンタクト層材料にＣＮＴビアを用いた構造である。さらに、少なくとも１種類以上の元素をドーピングした、グラフェン壁末端がＣＮＴ層側壁に露出したＣＮＴをコンタクトに適用した構造である。
図中の１０はトランジスタやキャパシタ等の素子が形成されたＳｉ基板（半導体基板）であり、この基板１０上にストッパ絶縁膜として機能するＳｉＯ2 ，ＳｉＯＣ等のキャップ層１１及びＳｉＯ2 等の配線層絶縁膜１２が形成されている。そして、絶縁膜１２に配線溝が形成され、配線溝内に金属膜を埋め込んで下層配線１５が形成されている。
なお、キャップ層１１及び後述するキャップ層２１，４１は、下地の絶縁膜がＲＩＥダメージに強い膜、例えばＴＥＯＳや微小空孔を含まないＳｉＯＣ等の場合は、省略することも可能である。
下層配線１５を形成した基板１０上に、ＳｉＮ等のキャップ層２１及びＳｉＯ2 等の層間絶縁膜２２が形成されている。下層配線１５上で層間絶縁膜２２には、コンタクト用溝２３が形成されている。
コンタクト用溝２３内には、ＴｉやＴｉＮ等の補助触媒層３１及びＮｉやＣｏ等の触媒層３２を介して複数本のＣＮＴ３３が埋め込み形成され、これにより上下の配線層を接続するためのＣＮＴビア３０が構成されている。ここで、各々のＣＮＴ３３は、触媒層３２の底部から上側に成長している。
上記のようにＣＮＴビア３０を形成した基板上に、ＳｉＮ等のキャップ層４１、ＳｉＯ2 等の絶縁膜４２及びＣｕ等の上層配線層４５が形成されている。
なお、絶縁膜４２は、配線層絶縁膜と層間絶縁膜の積層であっても良いし、層間絶縁膜の単独であっても良い。積層の場合は、配線用溝を有する配線層絶縁膜を形成した後に溝内に金属膜を埋め込んで上層配線４５を形成し、その上に層間絶縁膜を形成する。単独の場合は、上層配線層４５を形成した後に、これを埋め込むように層間絶縁膜を形成すれば良い。
触媒下地層３１はＣＮＴ層の形成を容易にするための補助膜であり、触媒層３２の絶縁膜及び下層コンタクト中への拡散を防止する。代表的な触媒下地層材料としてＴａ，Ｔｉ，Ｒｕ，Ｗ，Ａｌなどが挙げられる。また、これらの膜の窒化物や酸化物、更にはこれらの膜を含む積層材料も用いることが可能である。
触媒層３２はＣＮＴを形成するために必要な層であり、触媒材料にはＣｏ，Ｎｉ，Ｆｅ、Ｒｕ、Ｃｕなどの単体金属、又は少なくともこれらの何れかを含む合金、或いはこれらの炭化物等が好ましい。ＣＮＴの触媒層としては、分散状態となった不連続膜であることが望ましい。ここで、コンタクトビアに形成したＣＮＴを固定化する目的で、例えばＣＶＤ法により形成した絶縁膜や金属を埋め込んでも良い。
また、図示しない拡散防止層（Diffusion Barrier）が配線構造を被覆するように成膜されてもよい。拡散防止層には、例えばＳｉＮなどが用いられる。また、用いるＣＮＴとしては、ＣＮＴ最外周にグラフェン壁が複数存在し、構成元素がＣ単体でないことを特徴とする。
ＣＮＴビア３０の各々のＣＮＴ３３は、図２に示すように、複数のグラフェン層３３ａをコンタクトビア用溝２３の深さ方向から傾けた状態で積層して形成され、側壁にグラフェン層３３ａの末端が露出するカップスタック型に形成されている。一つのグラフェン層３３ａの高さは５ｎｍ以上となっている。そして、ＣＮＴ３３の側壁からグラフェン層３３ａに少なくとも１種類の元素５１がドーピングされている。
ここで、グラフェンとはベンゼン環が平面状に規則的に並んだ膜が１〜１００層程度積層した極めて薄い炭素材料である。また、通常のＣＮＴは、ベンゼン環が平面上に規則的に並んだ膜の積層炭素材料であるグラフェンが直径１０〜１００ｎｍの筒状構造になっている炭素材料である。
本実施形態のように、グラフェン壁末端がＣＮＴ層側壁に露出したＣＮＴとしては、例えばカップスタック型のＣＮＴなどのように試験管のような形状のグラフェン層のスタック構造が挙げられる。その特徴としては、１層のグラフェン層がＣＮＴの末端から末端まで接続していないことに起因して単体ではバリスティック長が短く高抵抗になることが知られているが、ＣＮＴ層末端が側壁に位置するため、元素のドーピングパスがＣＮＴ側壁に存在する。また、構造の観点からはＣＮＴの長さ方向に広がることにより他元素が存在可能な安定位置を確保することが可能となる。
上記特性により、ＣＮＴ中に元素を十分にドーピングすることが可能であり、輸送されるキャリアを増加させることにより、コンタクトビアでの低抵抗化を実現できる構造である。また、プロセスの観点からはグラフェン壁末端がＣＮＴ層側壁に露出したＣＮＴは低温での成長が可能であり、多様なデバイスへの適用を可能とするプロセスを実現できる利点がある。
図３は、グラフェンの体積抵抗率と線幅との関係を示す図であり、Ｂｒのドーピングによる低抵抗化を表している。ドーピング無しＡに比べドーピング有りＢでは、２桁ほど体積抵抗率が下がっている。
グラフェンのドーピングに関しては、図４（ａ）に示すように基板６１上にグラフェン層６２を積層したものの場合、図４（ｂ）に示すように、横方向からＢｒをドーピングすることにより、グラフェン層６２の側壁や欠陥から原子５１が侵入し、グラフェン層間が広がり、抵抗を小さくすることができる。
一方、図５に示すように、中空構造のＣＮＴ６３の場合、先端からしか原子５１が侵入できないため、径が広がらずグラフェンと同様の低抵抗化をはかることは極めて困難である。即ち、中空構造のＣＮＴへの適用を行った場合、最外殻のＣＮＴ層以外へのドーピングパスとしてはＣＮＴの先端或いは外殻ＣＮＴの欠陥部分しかなく、ＣＮＴの径は殆ど広がらない。このため、安定してＣＮＴ中に元素ドーピングすることはできず、十分な効果を得ることは困難である。
これに対し本実施形態では、前記図２に示すように、ＣＮＴビア３０を通常のＣＮＴではなく、グラフェンをビア用溝の深さ方向から傾けた状態で積層したカップスタックＣＮＴ３３で構成している。このため、ＣＮＴ３３の側面にグラフェンの末端が露出することになり、ＣＮＴ３３の側面から元素５１のドーピングを行うことができ、ＣＮＴビア３０の低抵抗化をはかることができる。
このように本実施形態によれば、ＣＮＴビア３０を構成する各ＣＮＴ３３をカップスタック型構造としているため、ＣＮＴ３３の側面からＢｒ等の元素を効率良くドーピングすることができ、ＣＮＴビア３０の更なる低抵抗化をはかることができる。このため、ＣＮＴビア３０を用いた半導体装置において、配線抵抗の更なる低抵抗化をはかることができる。
（第２の実施形態）
図６及び図７は、第２の実施形態に係わる半導体装置の製造工程を示す断面図である。
図６及び図７は、第２の実施形態に係わる半導体装置の製造工程を示す断面図である。
なお、本実施形態で作製する半導体装置は、前記図１に示す構造と同様とする。また、説明を簡単にするために、キャップ層は省略している。
まず、図６（ａ）に示すように、トランジスタやキャパシタ等の半導体素子が形成されたＳｉ基板１０上に配線層絶縁膜１２及び下地配線層１５を形成する。このとき、配線層絶縁膜１２には例えばＴＥＯＳ膜を用い、下地配線層１５の材料には例えばＷやＣｕやＡｌなどの金属を用いる。ここで、下地配線層１５は、太さ・幅共に複数種類が存在するものとする。
続いて、絶縁膜１２及び配線層１５上に層間絶縁膜２２を成膜する。絶縁膜２２は、例えばＳｉＯＣ膜からなり、例えばＣＶＤ法や塗布法により成膜される。この絶縁膜２２は、誘電率を下げる目的で微小空孔（Pore）を含んだ膜であっても良い。その後、図示しないレジスト塗布・リソグラフィの工程を経て、ＣＮＴビアを形成するコンタクトのみＲＩＥ加工によりビアホール２３を開孔する。
次いで、図６（ｂ）に示すように、ＣＮＴの作製を容易にするための補助膜となる補助触媒層３１を、ビアホール２３内及び絶縁膜２２上に形成する。補助触媒層３１は、ビアホール底部と側面において均一に形成されることが望ましく、成膜法としては、例えばＣＶＤ法を用いれば良い。代表的な材料としては、Ｔａ，Ｔｉ，Ｒｕ，Ｗ，Ａｌなどが挙げられる。これらの膜の窒化物や酸化物、これらの膜を含む積層材料を用いることも可能である。
次いで、図６（ｃ）に示すように、ＣＮＴ成長のための触媒層３２を補助触媒層３１上に形成する。これにより、ビアホール２３では底部及び側壁に補助触媒層３１及び触媒層３２が形成されることになる。触媒層３２の成膜法には、例えばＣＶＤ法を用いる。触媒層３２の材料にはＣｏ，Ｎｉ，Ｆｅ、Ｒｕ、Ｃｕなどの単体金属、又は少なくともこれらの何れかを含む合金、或いはこれらの炭化物等が好ましい。触媒層３２は分散状態となる不連続膜となることが望ましい。
次いで、図７（ｄ）に示すように、電気伝導配線層となるＣＮＴ３３を形成する。ＣＮＴ３３の成膜にはＣＶＤ法を用い、炭素源にはメタン、アセチレン等の炭化水素系ガス又はその混合ガス、キャリアガスには水素や希ガスをそれぞれ使用する。ＣＮＴ３３は不連続膜となった触媒層３２上にのみ成膜されることに特徴がある。ここで、特にＣＮＴ３３の構造をグラフェン壁末端がＣＮＴ層側壁に露出した構造にするために、ＣＮＴ３３の成長時の温度・原料濃度やキャリアガス種・濃度を制御することによって制御する。これにより、前記図２に示す構造のカップスタック構造のＣＮＴ３３が得られる。特に、成長時の温度を４００℃以下にすることでカップスタック構造となり、温度を変えることでグラフェン層の高さを変えたりＣＮＴの長さ方向に対するグラフェン層の傾きを変えたりすることができる。
ＣＮＴ３３の成長後は、例えばＢｒなどの原子をＣＮＴ３３へドーピングする。ドーピング元素はＢｒの他にＮ，Ｃｌなどの１４〜１７族元素が望ましく、これらの少なくとも１種を用いる。キャリアをより多く生成する目的で上記元素のうち多種を用いてもよい。
本工程によるドーピングは特にフェルミエネルギーの増大によるキャリア増加を目的とした工程となっているが、更にエネルギー準位を形成する目的で、例えばＣｒ，Ｆｅ等の金属原子やそれらの錯体を用いることも可能である。
１４〜１７族元素や金属原子、その錯体のドーピング方法としては、ＣＮＴ成長と同時の場合は、ＣＮＴをＣＶＤで成長する際、ドーピング元素を含む原料を原料ガスとして混入すれば良い。また、ＣＮＴ成長後のインターカレーションの場合は、減圧・高温下に作成したＣＮＴを含有する基板とインターカレーションに用いる元素を含む材料を同一雰囲気に晒す方法がある。例えば、室温でのドーピング元素ガスの基板への暴露や高温下、或いはプラズマ雰囲気中でのドーピングガス暴露などが挙げられる。特に、低温で十分なドーピング量を得るためには、プラズマ雰囲気中での元素ガス暴露が好ましい。また、このドーピングはＣＮＴ形成工程と同時に行ってもよい。
ＣＮＴ３３の成長後は、図７（ｅ）に示すように、ＣＭＰによりフィールド領域のＣＮＴ３３、触媒層３２、及び触媒下地層３１などを除去する。この時、ＣＮＴ３３を固定化するために絶縁膜や金属などをＣＮＴ中に含浸させてもよい。
最後に、図７（ｆ）に示すように、上部配線層４５及び絶縁膜４２等を形成することにより、前記図１に示す構造が完成することになる。
このように本実施形態によれば、配線抵抗の極めて低いＣＮＴビア３０を作製することができ、半導体装置におけるコンタクトビアの低抵抗化をはかることができる。また、ＣＮＴ３３の成膜条件を変えるのみで、Ｂｒ等のドーピングに適したカップスタック型のＣＮＴを作製できるので、製造プロセスの大幅な変更を要することなく実現することが可能である。
（第３の実施形態）
本実施形態では、ＣＮＴビアに用いるＣＮＴの最適構造及びその作り方について説明する。
本実施形態では、ＣＮＴビアに用いるＣＮＴの最適構造及びその作り方について説明する。
第１及び第２の実施形態では、ＣＮＴビア３０をカップスタック型のＣＮＴ３３で形成している。ここで、Ｃ単元素のみから形成されたグラフェン壁末端がＣＮＴ層側壁に露出したＣＮＴは、中空構造ＣＮＴに比べて電子伝導方向のグラフェン層の長さが低いことから、中空構造よりも導電率が低くなることが知られている。他方、ドーピングによる低抵抗化への効果については、前記図３に示したグラフェンの場合と同様に、ＣＮＴの筒を開いた形状で同等の電気特性を有するグラフェンの場合で、２桁の低減効果が報告されている。
本構造におけるビア抵抗は上記グラフェン層の高さに起因する導電率とドーピングによる低抵抗化の効果とにより決まる。ドーピングにより抵抗が２桁低減すると仮定すると、現在のＣＮＴのターゲットとする平均自由長５００ｎｍ（これでＷプラグと同程度の抵抗）より低抵抗を実現するには、一つのグラフェン層の高さ（平均自由帳）＝５００ｎｍ／１００＝５ｎｍ以上であればよい。即ち、従来の金属ビアや中空構造ＣＮＴと同等か、それ以上の効果を有するためには、前記図２に示すように高さが５ｎｍ以上のグラフェン層をスタックすることが有効である。
このような構造を作製するためには、例えばＣＮＴの成長時の温度・原料濃度やキャリアガス種・濃度を制御することによって制御する。より具体的には、ＣＮＴの構造をグラフェン壁末端がＣＮＴ層側壁に露出したＣＮＴにするために、例えば成膜条件において温度を４００℃以下の低温に制御したり、原料を過剰に供給するなどの制御を行う。これにより、前記図２に示す構造のカップスタック構造のＣＮＴ３３が得られる。
（変形例）
なお、本発明は上述した各実施形態に限定されるものではない。
なお、本発明は上述した各実施形態に限定されるものではない。
ＣＮＴにドーピングする元素はＢｒに限るものではなく、ＮやＣｌを用いることも可能である。さらに、これらの複数種をドーピングしても良い。また、ＣＮＴの成膜条件は、仕様に応じて適宜変更可能であり、ＣＮＴを構成する各々のグラフェンの高さが５ｎｍ以上となる条件であれば良い。
実施形態では、コンタクトビア用溝の底面及び側面に触媒層を形成したが、側面の触媒層は必ずしも必要なく、底面のみに触媒層を形成しても良い。また、実施形態では、触媒層の下地に補助触媒層を形成したが、触媒層３２から下層コンタクト中への拡散が問題とならない場合は、補助触媒層は省略することも可能である。
第２の実施形態では、ＣＮＴビアの形成後に元素のドーピングを行ったが、ＣＮＴビアの形成時に元素のドーピングを行うことも可能である。具体的には、前記図７（ｄ）に示す工程において、ＣＶＤのソースガス中にＢｒ，Ｎ，Ｃｌ等の原子を添加しておくことにより、作製されるＣＮＴ中に元素ドーピングが可能となる。ドーピングを同時に行う場合は、ドーピング元素の供給量を制御することによって、グラフェン壁末端がＣＮＴ層側壁に露出したＣＮＴを形成することが可能である。
本発明の幾つかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１０…Ｓｉ基板（半導体基板）
１１，２１，４１…キャップ層
１２…配線層絶縁膜
１５…下地配線層
２２…層間絶縁膜
２３…コンタクト用溝
３０…ＣＮＴビア
３１…補助触媒層
３２…触媒層
３３…ＣＮＴ
３３ａ…グラフェン層
４２…絶縁膜
４５…上部配線層
５１…元素
６１…基板
６２…グラフェン層
６３…中空構造ＣＮＴ
１１，２１，４１…キャップ層
１２…配線層絶縁膜
１５…下地配線層
２２…層間絶縁膜
２３…コンタクト用溝
３０…ＣＮＴビア
３１…補助触媒層
３２…触媒層
３３…ＣＮＴ
３３ａ…グラフェン層
４２…絶縁膜
４５…上部配線層
５１…元素
６１…基板
６２…グラフェン層
６３…中空構造ＣＮＴ
Claims (12)
- 第１の配線が設けられた基板と、
前記基板上に設けられ、且つ前記第１の配線に対するコンタクトビア用溝が形成された層間絶縁膜と、
前記コンタクトビア用溝の底面に形成されたカーボンナノチューブ成長のための触媒層と、
前記触媒層が形成された前記コンタクトビア用溝内に複数本のカーボンナノチューブを埋め込んで形成されたカーボンナノチューブビアと、
前記層間絶縁膜上に設けられ、前記カーボンナノチューブに接続された第２の配線と、
を具備し、
前記カーボンナノチューブは、高さが５ｎｍ以上の複数のグラフェン層を前記コンタクトビア用溝の深さ方向から傾けた状態で積層したカップスタック型の構造に形成され、且つ前記コンタクトビア用溝の側壁に前記グラフェン層の末端が露出するように形成され、前記カーボンナノチューブ中に、Ｂｒ，Ｃｌ，又はＮが含まれていることを特徴とする半導体装置。 - 基板上に設けられ、配線接続のためのコンタクトビア用溝が形成された層間絶縁膜と、
前記コンタクトビア用溝の底面に形成されたカーボンナノチューブ成長のための触媒層と、
前記触媒層が形成された前記コンタクトビア用溝内に複数本のカーボンナノチューブを埋め込んで形成されたカーボンナノチューブビアと、
を具備し、
前記カーボンナノチューブは、複数のグラフェン層を前記コンタクトビア用溝の深さ方向から傾けた状態で積層して形成され、且つ前記コンタクトビア用溝の側壁に前記グラフェン層の末端が露出するように形成され、前記カーボンナノチューブ中に少なくとも１種類の元素が含まれていることを特徴とする半導体装置。 - 前記基板に第１の配線が設けられ、
前記層間絶縁膜上に第２の配線が設けられ、
前記カーボンナノチューブは、前記第１及び第２の配線を接続していることを特徴とする請求項２記載の半導体装置。 - 前記グラフェン層のもう一方の末端は、前記カーボンナノチューブの中央側に位置していることを特徴とする請求項１乃至３の何れかに記載の半導体装置。
- 前記カーボンナノチューブに含まれた元素は、Ｂｒ，Ｃｌ，又はＮであることを特徴とする、請求項２乃至４の何れかに記載の半導体装置。
- 前記カーボンナノチューブは、高さが５ｎｍ以上の前記グラフェン層をスタックしたカップスタック型の構造であることを特徴とする、請求項２乃至５の何れかに記載の半導体装置。
- 基板内にコンタクトビア用溝を形成する工程と、
前記溝の底面にカーボンナノチューブ成長のための触媒層を形成する工程と、
前記触媒層が形成された前記コンタクトビア用溝内に、複数のグラフェン層を該グラフェン層の末端が側壁に露出するように前記コンタクトビア用溝の深さ方向から傾けた状態で積層して複数本のカーボンナノチューブを形成し、且つ前記カーボンナノチューブに少なくとも１種類の元素をドーピングすることにより、カーボンナノチューブビアを形成する工程と、
を有し、前記カーボンナノチューブの成長を４００℃以下の温度、又は原料過剰の条件下で行うことを特徴とする特徴とする半導体装置の製造方法。 - 基板上に層間絶縁膜を形成する工程と、
前記層間絶縁膜に、配線接続のためのコンタクトビア用溝を形成する工程と、
前記溝の底面にカーボンナノチューブ成長のための触媒層を形成する工程と、
前記触媒層が形成された前記コンタクトビア用溝内に、複数のグラフェン層を該グラフェン層の末端が側壁に露出するように前記コンタクトビア用溝の深さ方向から傾けた状態で積層して複数本のカーボンナノチューブを形成し、且つ前記カーボンナノチューブに少なくとも１種類の元素をドーピングすることにより、カーボンナノチューブビアを形成する工程と、
を含むことを特徴とする特徴とする半導体装置の製造方法。 - 前記カーボンナノチューブにドーピングする元素として、Ｂｒ，Ｃｌ，又はＮを用いることを特徴とする、請求項７又は８に記載の半導体装置の製造方法。
- 前記カーボンナノチューブの成長を４００℃以下の温度、又は原料過剰の条件下で行うことを特徴とする、請求項８に記載の半導体装置の製造方法。
- 前記カーボンナノチューブへの前記元素のドーピングを、前記カーボンナノチューブの形成の後に行うことを特徴とする、請求項７乃至１０の何れかに記載の半導体装置の製造方法。
- 前記カーボンナノチューブへの前記元素のドーピングを、前記カーボンナノチューブの形成と同時に行うことを特徴とする、請求項７乃至１０の何れかに記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013178713A JP5951568B2 (ja) | 2013-08-29 | 2013-08-29 | 半導体装置及びその製造方法 |
| TW103107900A TWI541970B (zh) | 2013-08-29 | 2014-03-07 | 半導體裝置及其製造方法 |
| US14/202,683 US8981561B1 (en) | 2013-08-29 | 2014-03-10 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013178713A JP5951568B2 (ja) | 2013-08-29 | 2013-08-29 | 半導体装置及びその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2015050209A JP2015050209A (ja) | 2015-03-16 |
| JP2015050209A5 JP2015050209A5 (ja) | 2015-10-01 |
| JP5951568B2 true JP5951568B2 (ja) | 2016-07-13 |
Family
ID=52582071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013178713A Active JP5951568B2 (ja) | 2013-08-29 | 2013-08-29 | 半導体装置及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8981561B1 (ja) |
| JP (1) | JP5951568B2 (ja) |
| TW (1) | TWI541970B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6129772B2 (ja) * | 2014-03-14 | 2017-05-17 | 株式会社東芝 | 半導体装置及び半導体装置の製造方法 |
| JP6330415B2 (ja) * | 2014-03-27 | 2018-05-30 | 富士通株式会社 | 半導体装置の製造方法 |
| JP6181224B1 (ja) | 2016-03-04 | 2017-08-16 | 株式会社東芝 | グラフェン配線構造とその作製方法 |
| JP6717056B2 (ja) * | 2016-05-30 | 2020-07-01 | 株式会社Ihi | 可飽和吸収素子の製造方法及び部材 |
| KR102350640B1 (ko) * | 2019-07-29 | 2022-01-14 | 에스케이하이닉스 주식회사 | 반도체 장치 및 이의 제조 방법 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3953276B2 (ja) * | 2000-02-04 | 2007-08-08 | 株式会社アルバック | グラファイトナノファイバー、電子放出源及びその作製方法、該電子放出源を有する表示素子、並びにリチウムイオン二次電池 |
| JP3634781B2 (ja) * | 2000-09-22 | 2005-03-30 | キヤノン株式会社 | 電子放出装置、電子源、画像形成装置及びテレビジョン放送表示装置 |
| JP3768908B2 (ja) * | 2001-03-27 | 2006-04-19 | キヤノン株式会社 | 電子放出素子、電子源、画像形成装置 |
| JP3768937B2 (ja) * | 2001-09-10 | 2006-04-19 | キヤノン株式会社 | 電子放出素子、電子源及び画像表示装置の製造方法 |
| US20100244262A1 (en) * | 2003-06-30 | 2010-09-30 | Fujitsu Limited | Deposition method and a deposition apparatus of fine particles, a forming method and a forming apparatus of carbon nanotubes, and a semiconductor device and a manufacturing method of the same |
| JP3944155B2 (ja) * | 2003-12-01 | 2007-07-11 | キヤノン株式会社 | 電子放出素子、電子源及び画像表示装置の製造方法 |
| US7135773B2 (en) * | 2004-02-26 | 2006-11-14 | International Business Machines Corporation | Integrated circuit chip utilizing carbon nanotube composite interconnection vias |
| JP4167212B2 (ja) * | 2004-10-05 | 2008-10-15 | 富士通株式会社 | カーボンナノチューブ構造体、半導体装置、および半導体パッケージ |
| JP4596878B2 (ja) * | 2004-10-14 | 2010-12-15 | キヤノン株式会社 | 構造体、電子放出素子、２次電池、電子源、画像表示装置、情報表示再生装置及びそれらの製造方法 |
| DE102007050843A1 (de) * | 2006-10-26 | 2008-05-21 | Samsung Electronics Co., Ltd., Suwon | Integrierte Schaltung mit Kohlenstoffnanoröhren und Verfahren zu deren Herstellung unter Verwendung von geschützten Katalysatorschichten |
| FR2910706B1 (fr) * | 2006-12-21 | 2009-03-20 | Commissariat Energie Atomique | Element d'interconnexion a base de nanotubes de carbone |
| JP5181512B2 (ja) * | 2007-03-30 | 2013-04-10 | 富士通セミコンダクター株式会社 | 電子デバイスの製造方法 |
| KR100827524B1 (ko) * | 2007-04-06 | 2008-05-06 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| US8350160B2 (en) * | 2008-08-25 | 2013-01-08 | Kabushiki Kaisha Toshiba | Structure, electronic device, and method for fabricating a structure |
| US8518542B2 (en) * | 2009-05-26 | 2013-08-27 | Life Technology Research Institute, Inc. | Carbon film and carbon film structure |
| JP2011061026A (ja) * | 2009-09-10 | 2011-03-24 | Toshiba Corp | カーボンナノチューブ配線及びその製造方法 |
| JP2011204769A (ja) | 2010-03-24 | 2011-10-13 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2011238726A (ja) * | 2010-05-10 | 2011-11-24 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2012038888A (ja) * | 2010-08-06 | 2012-02-23 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP5468496B2 (ja) * | 2010-08-25 | 2014-04-09 | 株式会社東芝 | 半導体基板の製造方法 |
| US20130072077A1 (en) * | 2011-09-21 | 2013-03-21 | Massachusetts Institute Of Technology | Systems and methods for growth of nanostructures on substrates, including substrates comprising fibers |
| JP5591784B2 (ja) * | 2011-11-25 | 2014-09-17 | 株式会社東芝 | 配線及び半導体装置 |
-
2013
- 2013-08-29 JP JP2013178713A patent/JP5951568B2/ja active Active
-
2014
- 2014-03-07 TW TW103107900A patent/TWI541970B/zh active
- 2014-03-10 US US14/202,683 patent/US8981561B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015050209A (ja) | 2015-03-16 |
| TWI541970B (zh) | 2016-07-11 |
| TW201508891A (zh) | 2015-03-01 |
| US20150061131A1 (en) | 2015-03-05 |
| US8981561B1 (en) | 2015-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5951568B2 (ja) | 半導体装置及びその製造方法 | |
| JP5755618B2 (ja) | 半導体装置 | |
| US9117885B2 (en) | Graphene interconnection and method of manufacturing the same | |
| JP5550515B2 (ja) | グラフェン配線およびその製造方法 | |
| JP5637795B2 (ja) | 装置 | |
| TWI461349B (zh) | Carbon nanotube wiring and its manufacturing method | |
| JP2011096980A (ja) | 半導体装置およびその製造方法 | |
| JP2011204769A (ja) | 半導体装置及びその製造方法 | |
| JP2014183210A (ja) | グラフェン配線 | |
| US9209125B2 (en) | Semiconductor device and manufacturing method of the same | |
| JP2014183211A (ja) | 半導体装置及びその製造方法 | |
| JP6180977B2 (ja) | グラフェン配線及び半導体装置 | |
| US10910309B2 (en) | Nanotube structure based metal damascene process | |
| JP2015138901A (ja) | 半導体装置及びその製造方法 | |
| JP6077076B1 (ja) | グラフェン配線構造及びグラフェン配線構造の作製方法 | |
| JP5921475B2 (ja) | 半導体装置及びその製造方法 | |
| JP2006108210A (ja) | 配線接続構造およびその形成方法 | |
| JP5649494B2 (ja) | 半導体基板、その製造方法、および電子装置 | |
| JP2014175451A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150812 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150812 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160223 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160414 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160510 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160608 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5951568 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |