TWI541970B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI541970B
TWI541970B TW103107900A TW103107900A TWI541970B TW I541970 B TWI541970 B TW I541970B TW 103107900 A TW103107900 A TW 103107900A TW 103107900 A TW103107900 A TW 103107900A TW I541970 B TWI541970 B TW I541970B
Authority
TW
Taiwan
Prior art keywords
semiconductor device
cnt
carbon nanotube
layer
catalyst layer
Prior art date
Application number
TW103107900A
Other languages
English (en)
Other versions
TW201508891A (zh
Inventor
斎藤達朗
和田真
磯林厚伸
梶田明広
宮崎久生
酒井忠司
Original Assignee
東芝股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東芝股份有限公司 filed Critical 東芝股份有限公司
Publication of TW201508891A publication Critical patent/TW201508891A/zh
Application granted granted Critical
Publication of TWI541970B publication Critical patent/TWI541970B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1094—Conducting structures comprising nanotubes or nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/754—Dendrimer, i.e. serially branching or "tree-like" structure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Carbon And Carbon Compounds (AREA)

Description

半導體裝置及其製造方法
本說明書記載的實施例是有關半導體裝置及其製造方法。
近年來，藉由在半導體裝置的多層配線的通孔內形成碳奈米管(carbon nanotube)(CNT)來謀求配線電阻的低減之方法被提案。CNT是藉由其量子化傳導特性，可期待作為取代金屬配線之LSI用低電阻配線使用。而且，CNT的構造為筒狀，可以CVD法來垂直成膜，具有與以往的裝置的縱方向配線形成製程良好的整合性。
如此，CNT是作為縱方向配線被期待良好的電氣特性之新穎材料，特別是在長距離配線中有可能實現低電阻的配線。另一方面，為了將CNT適用於接觸，用以拉長彈道(Ballistic)長的措施變得重要。例如，可舉在CNT中摻雜Br或N等的元素，使被輸送的載子增加的措施。
若根據本實施形態，則為一種將CNT使用在接觸通孔的半導體裝置，具備：基板，其係具有接觸通孔用溝；CNT成長用的觸媒層，其係形成於前述溝的底面；及CNT通孔，其係將複數根的CNT埋入至形成有前述觸媒層的前述溝內而形成。
而且，前述CNT係使複數的石墨烯層自前述溝的深度方向傾斜的狀態下層疊形成，且以前述石墨烯層的末端露出於側壁的方式形成。並且，至少1種類的元素係從前述CNT的側壁摻雜至該CNT中。
10‧‧‧Si基板(半導體基板)
11，21，41‧‧‧蓋層
12‧‧‧配線層絕緣膜
15‧‧‧下層配線
22‧‧‧絕緣膜
23‧‧‧接觸通孔用溝
30‧‧‧CNT通孔
31‧‧‧輔助觸媒層
32‧‧‧觸媒層
33‧‧‧CNT
33a‧‧‧石墨烯層
42‧‧‧絕緣膜
45‧‧‧上層配線層
51‧‧‧原子
61‧‧‧基板
62‧‧‧石墨烯層
63‧‧‧CNT
圖1是表示第1實施形態的半導體裝置的概略構成的剖面圖。
圖2A，2B是表示使用在圖1的半導體裝置的CNT的擴大構成及元素摻雜的情況的模式圖。
圖3是表示石墨烯的線寬與體積電阻率的關係的特性圖。
圖4A，4B是表示對石墨烯之元素摻雜的例子的剖面圖。
圖5是表示對CNT之元素摻雜的例子的模式圖。
圖6A~6F是表示第2實施形態的半導體裝置的製造工程的剖面圖。
以下，參照圖面來說明實施形態的半導體裝置及其製造方法。
(第1實施形態)
圖1是表示第1實施形態的半導體裝置的概略構成的剖面圖。
本實施形態是在形成有電晶體或電容器等的半導體元件的基板上形成有用以連接半導體元件與配線層或配線層間的接觸層之構造。其中特別是在接觸層材料使用CNT通孔之構造。並且，將至少摻雜1種類以上的元素，石墨烯壁末端露出於CNT層側壁的CNT適用在接觸之構造。
圖中的10是形成有電晶體或電容器等的元件之Si基板(半導體基板)。在此基板10上形成有作為阻擋絕緣膜機能的SiO2，SiOC等的蓋層11，及SiO2等的配線層絕緣膜12。而且，在絕緣膜12形成有配線溝，藉由在配線溝內埋入金屬膜來形成下層配線15。
另外，蓋層11及後述的蓋層21，41是底層的絕緣膜耐於RIE損傷的膜，例如TEOS或不含微小空孔的SiOC等時是亦可省略。
在形成下層配線15的基板10上形成有SiN等的蓋層21及SiO2等的層間絕緣膜22。在下層配線15上，層間絕緣膜22中是形成有接觸通孔用溝23。
在接觸通孔用溝23內是隔著Ti或TiN等的輔助觸媒 層31及Ni或Co等的觸媒層32來埋入形成複數根的CNT33。藉此，構成用以連接上下的配線層之CNT通孔30。在此，各CNT33是從觸媒層32的底部成長至上側。
在如上述般形成CNT通孔30的基板上，形成有SiN等的蓋層41，SiO2等的絕緣膜42，及Cu等的上層配線層45。
另外，絕緣膜42是亦可為配線層絕緣膜與層間絕緣膜的層疊，或單獨層間絕緣膜。層疊時是在形成具有配線用溝的配線層絕緣膜之後在溝內埋入金屬膜而形成上層配線45，且在其上形成層間絕緣膜。單獨時是在形成上層配線層45之後，只要予以埋入的方式形成層間絕緣膜即可。
輔助觸媒層31是用以使CNT的形成為容易的輔助膜，防止從觸媒層32往絕緣膜及下層接觸中的擴散。輔助觸媒層31的代表性的材料，可舉Ta，Ti，Ru，W，Al等。並且，該等的膜的氮化物或氧化物，甚至含該等的膜的層疊材料也可使用。
觸媒層32是用以形成CNT所必要的層。觸媒層32的觸媒材料是Co，Ni，Fe，Ru，Cu等的單體金屬，或至少含該等的任一個的合金，或該等的碳化物等為理想。CNT的觸媒層是最好成為分散狀態的不連續膜。在此，基於使形成於接觸通孔的CNT固定化之目的，亦可例如埋入藉由CVD法所形成的絕緣膜或金屬。
並且，未圖示的擴散防止層(Diffusion Barrier)亦 可成膜成被覆配線構造。擴散防止層是例如使用SiN等。並且，使用的CNT其特徵是在CNT最外周存在複數石墨烯壁，構成元素不為C單體。
CNT通孔30的各CNT33是如圖2A所示般，使複數的石墨烯層33a自接觸通孔用溝23的深度方向傾斜的狀態下層疊形成，形成石墨烯層33a的末端於露出側壁的杯堆疊型。一個石墨烯層33a的高度是成為5nm以上。而且，如圖2B所示般，至少1種類的元素51會從CNT33的側壁摻雜至石墨烯層33a。
在此，所謂石墨烯是苯環平面狀規則性排列的膜會層疊1~100層程度之極薄的碳材料。並且，通常的CNT是苯環規則性地排列於平面上的膜的層疊碳材料之石墨烯會形成直徑10~100nm的筒狀的構造。
像本實施形態那樣，石墨烯壁末端露出於CNT層側壁的CNT，例如杯堆疊型的CNT等那樣，可舉試管那樣的形狀的石墨烯層的堆疊構造。其特徵是起因於1層的石墨烯層從CNT的末端到末端未連接，就單體而言彈道長為短形成高電阻的情形為人所知。但，由於CNT的末端位於側壁，因此元素的摻雜路徑存在於CNT側壁。並且，由構造的觀點來看，CNT會擴展於長度方向，藉此可確保其他元素所能存在的安定位置。
藉由上述特性，可在CNT中充分地摻雜元素，因此可使被輸送的載子增加。亦即，為可實現在接觸通孔的低電阻化之構造。並且，由製程的觀點來看，石墨烯壁末端 露出於CNT層側壁的CNT可在低溫成長。因此，具有可實現能夠適用至多樣的裝置之製程的優點。
圖3是表示石墨烯的體積電阻率與線寬的關係圖，顯示Br的摻雜所產生的低電阻化。相較於無摻雜A，有摻雜B是2位數程度體積電阻率下降。
有關石墨烯的摻雜是如圖4A所示般，在基板61上層疊石墨烯層62者時，如圖4B所示般，由橫方向來摻雜Br。藉此，原子51會從石墨烯層62的側壁或缺陷侵入，石墨烯層間擴展，可縮小電阻。
另一方面，如圖5所示般，中空構造的CNT63時，原子51只能從前端侵入。因此，直徑不會擴展，極難謀求與石墨烯同樣的低電阻化。亦即，進行適用至中空構造的CNT時，作為往最外殼的CNT層以外的摻雜路徑是只有CNT的前端或外殼CNT的缺陷部分，CNT的直徑幾乎不會擴展。因此，無法安定在CNT中進行元素摻雜，難以取得充分的效果。
對於此，在本實施形態中，如前述圖2A，2B所示般，不是通常的CNT，而是以使石墨烯自通孔用溝的深度方向傾斜的狀態下層疊的杯堆疊CNT33來構成CNT通孔30。因此，石墨烯的末端會露出於CNT33的側面，可由CNT33的側面來安定進行元素51的摻雜。藉此，可謀求CNT通孔30的低電阻化。
若如此根據本實施形態，則由於將構成CNT通孔30的各CNT33設為杯堆疊型構造，因此可由CNT33的側面 來效率佳摻雜Br等的元素，藉此可謀求CNT通孔30的更低電阻化。從而，可在使用CNT通孔30的半導體裝置中謀求配線電阻的更低電阻化。
(第2實施形態)
圖6A~6F是表示第2實施形態的半導體裝置的製造工程的剖面圖。
另外，在本實施形態製作的半導體裝置是與前述圖1所示的構造同樣。並且，為了使說明簡單，而省略蓋層。
首先，如圖6A所示般，在形成有電晶體或電容器等的半導體元件之Si基板10上形成配線層絕緣膜12及底層配線層15。此時，配線層絕緣膜12是例如使用TEOS膜，底層配線層15的材料是例如使應W或Cu或Al等的金屬。在此，底層配線層15是設為粗度．寬度皆存在複數種類者。
接著，在絕緣膜12及配線層15上形成層間絕緣膜22。絕緣膜22是例如由SiOC膜所構成，例如藉由CVD法或塗佈法來成膜。此絕緣膜22基於降低介電常數的目的，亦可為含微小空孔(Pore)的膜。之後，經由未圖示的光阻劑塗佈．微影技術(Lithography)的工程，僅形成CNT通孔的接觸，藉由RIE加工來開鑿通孔23。
其次，如圖6B所示般，將用以使CNT的製作形成容易的輔助膜之輔助觸媒層31形成於通孔23內及絕緣膜22上。輔助觸媒層31是最好在通孔底部及側面形成均 一。成膜法是例如只要使用CVD法即可。輔助觸媒層31的代表性的材料是可舉Ta，Ti，Ru，W，Al等。亦可使用該等的膜的氮化物或氧化物，含該等的膜的層疊材料。
其次，如圖6C所示般，將CNT成長用的觸媒層32形成於輔助觸媒層31上。藉此，在通孔23中，輔助觸媒層31及觸媒層32會被形成於底部及側壁。觸媒層32的成膜法是例如使用CVD法。觸媒層32的材料是Co，Ni，Fe，Ru，Cu等的單體金屬，或至少含該等的任一個的合金，或該等的碳化物等為理想。觸媒層32是最好成為分散狀態的不連續膜。
其次，如圖6D所示般，形成成為電氣傳導配線層的CNT33。CNT33的成膜是利用CVD法。碳源是使用甲烷，乙炔等的碳化氫系氣體或其混合氣體，載氣是使用氫或稀有氣體。CNT33是有只在成為不連續膜的觸媒層32上成膜的特徵。在此，特別是為了使CNT33的構造形成石墨烯壁末端露出於CNT層側壁的構造，而藉由控制CNT33的成長時的溫度．原料濃度或載氣種類．濃度來進行控制。藉此，可取得如前述圖2A，2B所示的構造的杯堆疊構造的CNT33。特別是可藉由將成長時的溫度形成400℃以下來成為杯堆疊構造，可藉由改變溫度來改變石墨烯層的高度或石墨烯層對CNT的長度方向的傾斜。
CNT33的成長後是例如將Br等的原子摻雜至CNT33。摻雜元素是除了Br以外，最好是N，Cl等的14~17族元素，使用該等的至少1種。基於生成更多載子 的目的，亦可使用上述元素的其中多種。
本工程的摻雜，特別是成為以費米能量的增大所產生的載子增加為目的的工程。除此以外，更基於形成能量準位的目的，例如亦可使用Cr，Fe等的金屬原子或該等的錯合物。
14~17族元素或金屬原子，其錯合物的摻雜方法與CNT成長同時的情況，是以CVD來使CNT成長時，只要混入含摻雜元素的原料作為原料氣體即可。並且，CNT成長後的插入的情況，有將含有在減壓．高溫下作成的CNT的基板及包含使用於插入的元素的材料暴露於同一環境的方法。例如，可舉在室溫的摻雜元素氣體朝基板的暴露，或高溫下或電漿環境中的摻雜氣體暴露等。特別是為了在低溫取得充分的摻雜量，在電漿環境中之元素氣體暴露為理想。並且，此摻雜是亦可與CNT形成工程同時進行。
CNT33的成長後是如圖6E所示般，藉由CMP來除去場區的CNT33，觸媒層32，及輔助觸媒層31等。此時，為了使CNT33固定化，亦可使絕緣膜或金屬等含浸於CNT中。
最後，如圖6F所示般，藉由形成上部配線層45及絕緣膜42等來完成前述圖1所示的構造。
若如此根據本實施形態，則可製造配線電阻極低的CNT通孔30，可謀求半導體裝置的接觸通孔的低電阻化。並且，僅變更CNT33的成膜條件，便可製作適於Br等的摻雜之杯堆疊型的CNT，因此可不須製造製程的大幅 度的變更來實現。
(第3實施形態)
在本實施形態是說明有關使用在CNT通孔之CNT的最適構造及其製作方法。
在第1及第2實施形態中，是以杯堆疊型的CNT33來形成CNT通孔30。在此，只由C的單元素形成的石墨烯壁末端露出於CNT層側壁的CNT是比中空構造更低導電率為人所知。這是因為相較於中空構造CNT，電子傳導方向的石墨烯層的長度短。另一方面，有關摻雜對低電阻化的效果是與前述圖3所示的石墨烯的情況同樣。亦即，以打開CNT的筒之形狀具有同等的電氣特性的石墨烯的情況，藉由摻雜，有2位數的降低效果被報告。
本構造的通孔電阻是依據上述石墨烯層的高度所引起的導電率及摻雜所產生的低電阻化的效果而定。若假定電阻藉由摻雜而降低2位數，則為了實現比作為現在的CNT的目標之平均自由長500nm(在此與W柱塞同程度的電阻)更低電阻，只要將一個石墨烯層的高度(平均自由長)形成5nm以上即可(500nm/100=5nm)。亦即，為了具有與以往的金屬通孔或中空構造CNT同等或以上的效果，如前述圖2A，2B所示般堆疊高度為5nm以上的石墨烯層有效。
為了製造如此的構造，例如藉由控制CNT的成長時的溫度．原料濃度或載子氣體種類．濃度來進行控制。更具 體而言，為了將CNT的構造形成石墨烯壁末端露出於CNT層側壁的CNT，例如在成膜條件中將溫度控制於400℃以下的低溫，或進行過度供給原料等的控制。藉此，可取得前述圖2所示的構造的杯堆疊構造的CNT33。
(變形例)
另外，本發明並非限於上述的各實施形態。
摻雜於CNT的元素並不限於Br，亦可使用N或Cl。而且，亦可摻雜該等的複數種。並且，CNT的成膜條件是可按規格適當變更，只要構成CNT的各石墨烯的高度為5nm以上的條件即可。
在實施形態中，是在接觸通孔用溝的底面及側面形成觸媒層，但側面的觸媒層是不一定需要，亦可只在底面形成觸媒層。並且，在實施形態中，是在觸媒層的底層形成輔助觸媒層，但當從觸媒層32往下層接觸中的擴散不成問題時，亦可省略輔助觸媒層。
在第2實施形態中，是在CNT通孔的形成後進行元素的摻雜，但亦可在CNT通孔的形成時進行元素的摻雜。具體而言，在前述圖6D所示的工程中，藉由先在CVD的來源氣體中添加Br，N，Cl等的原子，可在被製作的CNT中摻雜元素。同時進行摻雜時，藉由控制摻雜元素的供給量，可形成石墨烯壁末端露出於CNT層側壁的CNT。
以上說明本發明的幾個實施形態，但該等的實施形態 是舉例提示者，非意圖限定發明的範圍。實際上，在此所述的新穎實施例可在其他各種的形態下被實施。此外，可在不脫離發明的要旨的範圍內進行各種的省略，置換，變更。該等實施形態或其變形是為發明的範圍或要旨所包含，且為申請專利範圍記載的發明及其等效的範圍所包含。
10‧‧‧Si基板(半導體基板)
11，21，41‧‧‧蓋層
12‧‧‧配線層絕緣膜
15‧‧‧下層配線
22‧‧‧絕緣膜
23‧‧‧接觸通孔用溝
30‧‧‧CNT通孔
31‧‧‧輔助觸媒層
32‧‧‧觸媒層
33‧‧‧CNT
42‧‧‧絕緣膜
45‧‧‧上層配線層

Claims (15)

  1. 一種半導體裝置，其特徵係具備：基板，其係具有接觸通孔用溝；碳奈米管成長用的觸媒層，其係形成於前述溝的底面；及碳奈米管通孔，其係埋入至形成有前述觸媒層的前述溝內，以複數根的碳奈米管所形成，前述碳奈米管係使複數的石墨烯層自前述溝的深度方向傾斜的狀態下層疊形成，且以前述石墨烯層的末端露出於側壁的方式形成，至少1種類的元素係從前述碳奈米管的側壁摻雜至該碳奈米管內。
  2. 如申請專利範圍第1項之半導體裝置，其中，前述觸媒層係與前述溝的前述底面一同形成於前述溝的側面。
  3. 如申請專利範圍第1項之半導體裝置，其中，被摻雜於前述碳奈米管的元素為Br，Cl，或N。
  4. 如申請專利範圍第3項之半導體裝置，其中，在前述碳奈米管內，前述被摻雜的元素之外還添加14~17族元素的任一個。
  5. 如申請專利範圍第2項之半導體裝置，其中，被摻雜於前述碳奈米管的元素為Br，Cl，或N。
  6. 如申請專利範圍第5項之半導體裝置，其中，在前述碳奈米管內，前述被摻雜的元素之外還添加有14~17 族元素的任一個。
  7. 如申請專利範圍第1項之半導體裝置，其中，前述碳奈米管為堆疊高度5nm以上的前述石墨烯層之杯堆疊型的構造。
  8. 如申請專利範圍第2項之半導體裝置，其中，前述碳奈米管為堆疊高度5nm以上的前述石墨烯層之杯堆疊型的構造。
  9. 一種半導體裝置的製造方法，其特徵為：在基板內形成接觸通孔用溝，在前述溝的底面形成碳奈米管成長用的觸媒層，在形成有前述觸媒層的前述溝內，使複數的石墨烯層以該石墨烯層的末端會露出於側壁的方式，自前述溝的深度方向傾斜的狀態下層疊，藉此形成複數根的碳奈米管，在前述碳奈米管中摻雜至少1種類的元素，藉此形成碳奈米管通孔。
  10. 如申請專利範圍第9項之半導體裝置，其中，形成前述觸媒層是在前述溝的底面及側面形成前述觸媒層。
  11. 如申請專利範圍第9項之半導體裝置，其中，使用Br，Cl，或N，作為摻雜於前述碳奈米管的元素。
  12. 如申請專利範圍第9項之半導體裝置，其中，在400℃以下的溫度進行前述碳奈米管的成長。
  13. 如申請專利範圍第10項之半導體裝置，其中，在原料過剩的條件下進行前述碳奈米管的成長。
  14. 如申請專利範圍第9項之半導體裝置，其中，在 前述碳奈米管的形成之後進行往前述碳奈米管之前述元素的摻雜。
  15. 如申請專利範圍第9項之半導體裝置，其中，與前述碳奈米管的形成同時進行往前述碳奈米管之前述元素的摻雜。
TW103107900A 2013-08-29 2014-03-07 半導體裝置及其製造方法 TWI541970B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013178713A JP5951568B2 (ja) 2013-08-29 2013-08-29 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
TW201508891A TW201508891A (zh) 2015-03-01
TWI541970B true TWI541970B (zh) 2016-07-11

Family

ID=52582071

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103107900A TWI541970B (zh) 2013-08-29 2014-03-07 半導體裝置及其製造方法

Country Status (3)

Country Link
US (1) US8981561B1 (zh)
JP (1) JP5951568B2 (zh)
TW (1) TWI541970B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6129772B2 (ja) * 2014-03-14 2017-05-17 株式会社東芝 半導体装置及び半導体装置の製造方法
JP6330415B2 (ja) * 2014-03-27 2018-05-30 富士通株式会社 半導体装置の製造方法
JP6181224B1 (ja) 2016-03-04 2017-08-16 株式会社東芝 グラフェン配線構造とその作製方法
JP6717056B2 (ja) * 2016-05-30 2020-07-01 株式会社Ihi 可飽和吸収素子の製造方法及び部材
KR102350640B1 (ko) * 2019-07-29 2022-01-14 에스케이하이닉스 주식회사 반도체 장치 및 이의 제조 방법

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3953276B2 (ja) * 2000-02-04 2007-08-08 株式会社アルバック グラファイトナノファイバー、電子放出源及びその作製方法、該電子放出源を有する表示素子、並びにリチウムイオン二次電池
JP3634781B2 (ja) * 2000-09-22 2005-03-30 キヤノン株式会社 電子放出装置、電子源、画像形成装置及びテレビジョン放送表示装置
JP3768908B2 (ja) * 2001-03-27 2006-04-19 キヤノン株式会社 電子放出素子、電子源、画像形成装置
JP3768937B2 (ja) * 2001-09-10 2006-04-19 キヤノン株式会社 電子放出素子、電子源及び画像表示装置の製造方法
US20100244262A1 (en) * 2003-06-30 2010-09-30 Fujitsu Limited Deposition method and a deposition apparatus of fine particles, a forming method and a forming apparatus of carbon nanotubes, and a semiconductor device and a manufacturing method of the same
JP3944155B2 (ja) * 2003-12-01 2007-07-11 キヤノン株式会社 電子放出素子、電子源及び画像表示装置の製造方法
US7135773B2 (en) * 2004-02-26 2006-11-14 International Business Machines Corporation Integrated circuit chip utilizing carbon nanotube composite interconnection vias
JP4167212B2 (ja) * 2004-10-05 2008-10-15 富士通株式会社 カーボンナノチューブ構造体、半導体装置、および半導体パッケージ
JP4596878B2 (ja) * 2004-10-14 2010-12-15 キヤノン株式会社 構造体、電子放出素子、２次電池、電子源、画像表示装置、情報表示再生装置及びそれらの製造方法
DE102007050843A1 (de) * 2006-10-26 2008-05-21 Samsung Electronics Co., Ltd., Suwon Integrierte Schaltung mit Kohlenstoffnanoröhren und Verfahren zu deren Herstellung unter Verwendung von geschützten Katalysatorschichten
FR2910706B1 (fr) * 2006-12-21 2009-03-20 Commissariat Energie Atomique Element d'interconnexion a base de nanotubes de carbone
JP5181512B2 (ja) * 2007-03-30 2013-04-10 富士通セミコンダクター株式会社 電子デバイスの製造方法
KR100827524B1 (ko) * 2007-04-06 2008-05-06 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US8350160B2 (en) * 2008-08-25 2013-01-08 Kabushiki Kaisha Toshiba Structure, electronic device, and method for fabricating a structure
US8518542B2 (en) * 2009-05-26 2013-08-27 Life Technology Research Institute, Inc. Carbon film and carbon film structure
JP2011061026A (ja) * 2009-09-10 2011-03-24 Toshiba Corp カーボンナノチューブ配線及びその製造方法
JP2011204769A (ja) 2010-03-24 2011-10-13 Toshiba Corp 半導体装置及びその製造方法
JP2011238726A (ja) * 2010-05-10 2011-11-24 Toshiba Corp 半導体装置及びその製造方法
JP2012038888A (ja) * 2010-08-06 2012-02-23 Toshiba Corp 半導体装置およびその製造方法
JP5468496B2 (ja) * 2010-08-25 2014-04-09 株式会社東芝 半導体基板の製造方法
US20130072077A1 (en) * 2011-09-21 2013-03-21 Massachusetts Institute Of Technology Systems and methods for growth of nanostructures on substrates, including substrates comprising fibers
JP5591784B2 (ja) * 2011-11-25 2014-09-17 株式会社東芝 配線及び半導体装置

Also Published As

Publication number Publication date
US20150061131A1 (en) 2015-03-05
US8981561B1 (en) 2015-03-17
JP2015050209A (ja) 2015-03-16
JP5951568B2 (ja) 2016-07-13
TW201508891A (zh) 2015-03-01

Similar Documents

Publication Publication Date Title
KR101304146B1 (ko) 그라핀 배선 및 그 제조 방법
TWI541970B (zh) 半導體裝置及其製造方法
US9117885B2 (en) Graphene interconnection and method of manufacturing the same
US9379060B2 (en) Graphene wiring
JP5813678B2 (ja) 半導体装置
JP5755618B2 (ja) 半導体装置
TWI505359B (zh) 半導體元件及其製造方法
TWI626714B (zh) 半導體裝置及其製造方法
JP5701920B2 (ja) 半導体装置及びその製造方法
JP2015050305A (ja) 半導体装置及びその製造方法
US9184133B2 (en) Graphene wiring and semiconductor device
JP2015138901A (ja) 半導体装置及びその製造方法
JP6077076B1 (ja) グラフェン配線構造及びグラフェン配線構造の作製方法
JP4735314B2 (ja) 半導体装置およびその製造方法
US20160086889A1 (en) Carbon nanotube interconnect structure, and method of manufacturing the same
JP5921475B2 (ja) 半導体装置及びその製造方法
US9076794B2 (en) Semiconductor device using carbon nanotube, and manufacturing method thereof
JP5893096B2 (ja) 半導体装置の製造方法