KR101304146B1 - 그라핀 배선 및 그 제조 방법 - Google Patents

그라핀 배선 및 그 제조 방법 Download PDF

Info

Publication number
KR101304146B1
KR101304146B1 KR1020110093135A KR20110093135A KR101304146B1 KR 101304146 B1 KR101304146 B1 KR 101304146B1 KR 1020110093135 A KR1020110093135 A KR 1020110093135A KR 20110093135 A KR20110093135 A KR 20110093135A KR 101304146 B1 KR101304146 B1 KR 101304146B1
Authority
KR
South Korea
Prior art keywords
graphene
wiring
catalyst
film
wiring groove
Prior art date
Application number
KR1020110093135A
Other languages
English (en)
Other versions
KR20120035857A (ko
Inventor
다쯔로 사이또
마꼬또 와다
아끼히로 가지따
아쯔꼬 사까따
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20120035857A publication Critical patent/KR20120035857A/ko
Application granted granted Critical
Publication of KR101304146B1 publication Critical patent/KR101304146B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1094—Conducting structures comprising nanotubes or nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

일 실시예에 따르면, 그라핀 배선은, 절연막과, 촉매막과, 그라핀층을 포함한다. 절연막은 배선 홈을 포함한다. 촉매막은, 배선 홈 내에 형성되며, 배선 홈의 적어도 일부를 채운다. 그라핀층은, 배선 홈 내에 형성된 촉매막 상에 형성되고, 배선 홈의 저면에 대하여 수직 방향으로 적층된 그라핀 시트들을 포함한다.

Description

그라핀 배선 및 그 제조 방법{GRAPHENE INTERCONNECTION AND METHOD OF MANUFACTURING THE SAME}
출원에 관련된 상호 참조
본 출원은 2010년 10월 5일자로 출원된 일본 특허 출원 제2010-225777호를 기초로 하며 그 우선권을 주장하고, 그 전체 내용은 본 명세서에 참고로 원용된다.
본 발명의 실시예는 그라핀 배선 및 그 제조 방법에 관한 것이다.
최근에, 저저항 재료로서 탄소계 재료를 배선에 적용하는 연구가 세계적으로 연구되고 있다. 저저항을 갖는 것으로 기대되는 통상적인 탄소계 재료로는 카본 나노튜브(CNT)가 있다. 카본 나노튜브는, 다양한 나노 구조들 간의 차이에 따라 다양한 양자 효과를 발현하고, 절연체, 반도체, 또는 도체로 형성될 수 있다. 특히, CNT가 도체로서 형성된 경우, 양자화 전도(발리스틱 전도)가 기대된다. 이는 CNT를 기존의 금속 재료(예를 들어, Cu 배선)를 대체하는 초 저저항 재료로서 사용가능하게 한다. 또한, CNT는, 발리스틱 길이가 길기 때문에, 장거리 배선의 전기 전도에 유리하다는 점을 기대할 수 있다.
그러나, CNT를 가로 방향(면내 방향)으로 균일하게 성장시키는 것이 매우 어렵다. 따라서, CNT를 면내 방향의 배선 재료로서 간단히 사용할 수는 없다. 또한, CNT는 굽히기 어렵다. 이로 인해, CNT를 사용하여 배선 굽힘 구조 등을 형성할 수 없으며, 패턴의 레이아웃에 큰 제약이 가해진다.
한편, CNT의 양자화 전도 특성과 유사한 양자화 전도 특성을 갖는 재료로서, 그라핀을 배선 재료에 적용하는 연구가 활발하게 행해지고 있다. 그라핀은 그라파이트를 극히 얇게 함으로써 얻어지는 신규한 탄소 재료이다. 이에 따라, CNT와 마찬가지로, 그라핀을, 양자화 전도에 의해 금속 배선을 대체하는 LSI용 저저항 배선으로서 사용하는 것이 기대된다. 또한, 그라핀은, 매우 긴 발리스틱 길이를 갖기 때문에, 장거리 배선의 전기 전도에 유리하다. 또한, 그라핀 구조 자체는 매우 얇은 박막(단층막)이기 때문에, 그 막을 CVD(화학적 기상 증착)에 의해 성막할 수 있다. 즉, 그라핀은 디바이스의 가로 방향 배선의 형성 공정과 우수한 정합성을 갖는다.
그라핀 배선의 저항은 그라핀 시트당 양자화 저항과 적층된 그라핀 시트들의 개수에 의해 결정된다. 즉, 적층된 그라핀 시트들의 개수가 적으면 저항이 증가하고, 적층된 그라핀 시트들의 개수가 많으면 저항이 감소한다. 그러나, 종래의 그라핀 배선에서는, 적층된 그라핀 시트들의 개수에 한정되기 때문에 저저항 전도가 어렵다.
전술한 바와 같이, 그라핀 배선의 저항을 더욱 감소시키는 것이 요구되고 있다.
본 발명의 실시예들은 그라핀 배선의 전기적 특성을 향상시킨다.
일반적으로, 일 실시예에 따르면, 그라핀 배선은, 절연막과, 촉매 하지막(catalyst underlying film)과, 촉매막과, 그라핀층을 포함한다. 절연막은 배선 홈을 포함한다. 촉매 하지막은 배선 홈의 양측면과 저면 상에 형성된다. 촉매막은, 배선 홈 내에 형성되며, 배선 홈의 적어도 일부를 채운다. 그라핀층은, 배선 홈 내에 형성된 촉매막 상에 형성되고, 배선 홈의 저면에 대하여 수직 방향으로 적층된 그라핀 시트들을 포함한다. 상기 그라핀층은 상기 촉매 하지막과 직접 접촉한다.
본 발명의 실시예들은 그라핀 배선의 전기적 특성을 향상시킬 수 있다.
도 1a와 도 1b은 제1 실시예에 따른 그라핀 배선의 구조를 도시하는 단면도.
도 2a 내지 도 4b는 제1 실시예에 따른 그라핀 배선의 제조 단계들을 도시하는 단면도.
도 5a 내지 도 7은 제1 실시예에 따른 변형예에 있어서의 제조 단계들을 도시하는 단면도.
도 8a와 도 8b는 제2 실시예에 따른 그라핀 배선의 구조를 도시하는 단면도.
도 9a와 도 9b는 제2 실시예에 따른 그라핀 배선의 제조 단계들을 도시하는 단면도.
도 10은 제3 실시예에 따른 그라핀 배선의 구조를 도시하는 단면도.
도 11a와 도 11b는 제3 실시예에 따른 그라핀 배선의 제조 단계들을 도시하는 단면도.
이하, 실시예들을 첨부 도면을 참조하여 설명한다. 도면에 있어서, 동일 부분에는 동일한 참조 부호를 붙인다.
<제1 실시예>
이하, 제1 실시예에 따른 그라핀 배선을 도 1a 내지 도 4b를 참조하여 설명한다. 제1 실시예는 배선 홈 내에 형성된 촉매막 상에 복수의 그라핀 시트를 적층하는 예이다.
[구조]
도 1a는 제1 실시예에 따른 그라핀 배선의 단면도이며, 도 1b는 도 1a의 파선 부분의 확대도이다. (후술하는) 캡막(18)은 도 1b에 도시하지 않는다는 점에 주목한다.
도 1a에 도시한 바와 같이, 배선 구조의 일례로서, (도시하지 않은) 트랜지스터나 캐패시터 등의 반도체 소자가 형성된 기판(10) 상에 제1 컨택트층(100), 배선층(200) 및 제2 컨택트층(300)이 형성되어 있다.
제1 컨택트층(100)은 기판(10) 상에 형성되어 있다. 제1 컨택트층(100)은 제1 컨택트층 절연막(11) 및 제1 컨택트 플러그(12)를 포함한다.
제1 컨택트층 절연막(11)은, 기판(10) 상에 형성되고, 예를 들어, TEOS(tetraethoxysilane)를 포함한다. 제1 컨택트 플러그(12)는, 제1 컨택트층 절연막(11) 내에 형성되고, 기판(10)에 형성된 반도체 소자와 (후술하는) 배선층(200)을 전기적으로 접속한다. 제1 컨택트 플러그(12)의 도전 재료는, 예를 들어, W, Cu 또는 Al 등의 금속이다.
제1 컨택트 플러그(12)의 도전 재료 금속의 확산을 방지하기 위해, 제1 컨택트 플러그(12)와 제1 컨택트층 절연막(11) 사이에 그리고 제1 컨택트 플러그(12)와 기판(10) 사이에 (도시하지 않은) 배리어 금속을 형성해도 된다. 배리어 금속은, 예를 들어, Ta, Ti, Ru, Mn 또는 Co, 혹은 이러한 금속들 중 임의의 것의 질화물이다. 또한, (도시하지 않은) 스토퍼막은, 배선층 절연막(13)에 대하여 가공 선택비가 높은 SiCN 등의 재료를 사용함으로써 컨택트층(100) 상에 형성된다. (후술하는) 배선층 절연막(13)과 제1 컨택트층 절연막(11) 간의 가공 선택비가 충분히 높은 경우에는 스토퍼막을 형성할 필요가 없다는 점에 주목한다.
배선층(200)은 제1 컨택트층(100) 상에 형성되어 있다. 배선층(200)은 배선층 절연막(13) 및 배선(17)을 포함한다.
배선층 절연막(13)은, 예를 들어, SiOC를 사용함으로써 제1 컨택트층(100) 상에 형성된다. 배선층 절연막(13)에는, 제1 컨택트 플러그(12)의 부분들을 개구하도록, 복수의 배선 홈(30)이 형성된다. 배선층 절연막(13)은, 유전 상수를 감소시키기 위해 포어(pore; 미세한 빈 홀(microscopic hollows))들을 포함하는 막이어도 된다.
배선(17)은 배선층 절연막(13) 내에 형성된 각 배선 홈(30)을 따라 형성된다. 이 배선(17)의 상세는 후술한다.
배선층 절연막(13) 상에는 보호막인 캡막(18)이 형성된다. 캡막(18)은, 예를 들어, SiN이나 SiCN이며, (후술하는) 제2 컨택트 플러그(20)가 형성되는 영역에서 홀들을 갖는다. 캡막(18)은 배선층(200)을 형성하는 재료가 외부로 확산하는 것을 방지하고, 배선층(200)을 형성하는 재료의 산화를 방지한다. 그러나, 캡막(18)은, (후술하는) 그라핀층 자체가 안정된 재료이며 산화 내성도 높기 때문에, 반드시 형성하지 않아도 된다. 캡막(18)은 제2 컨택트층(300)의 에칭 가공을 위한 제어층으로서도 기능할 수 있다.
제2 컨택트층(300)은 배선층(200) 상에 형성되어 있다. 제2 컨택트층(300)은, 제1 컨택트층(100)의 구조와 동일한 구조를 갖고, 제2 컨택트층 절연막(19) 및 제2 컨택트 플러그(20)를 포함한다.
제2 컨택트층 절연막(19)은, 예를 들어, TEOS를 사용함으로써 배선층(200) 상의 캡막(18) 상에 형성된다. 제2 컨택트 플러그(20)는, 제2 컨택트층 절연막(19) 내에 형성되고, 배선층(200)을 제2 컨택트층(300) 상에 형성되는 (도시하지 않은) 배선층에 전기적으로 접속하고 있다.
이하, 본 실시예에 따른 배선(17)을 설명한다. 본 실시예에 따른 배선(17)은, 각 배선 홈(30)을 따라 형성되고, 촉매 하지막(14), 촉매막(15) 및 그라핀층(16)을 포함한다. 도면에서, 배선(17)은 지면의 수직 방향으로 연장되고, 그 방향으로 전류가 흐른다는 점에 주목한다.
촉매 하지막(14)은 배선 홈(30)의 양측면 및 저면 상에 형성되어 있다. 더욱 구체적으로, 촉매 하지막(14)은, 배선 홈(30) 내의 양측면 상의 배선층 절연막(13) 상에 그리고 배선 홈(30) 내의 저면인 제1 컨택트 플러그(12) 상에 형성되어 있다. 즉, 촉매 하지막(14)은 제1 컨택트 플러그(12)에 직접 접속되어 있다. 촉매 하지막(14)은, (후술하는) 그라핀층(16)의 형성을 용이하게 하기 위한 보조막으로서 기능한다. 또한, 촉매 하지막(14)은 (후술하는) 촉매막(15)이 배선층 절연막(13)으로 확산하는 것을 방지한다. 즉, 촉매 하지막(14)은 조촉매 작용 및 확산 배리어성을 갖는 막이다.
촉매 하지막(14)은, 예를 들어, TaN, TiN, RuN, WN, Ta, Ti, Ru 또는 W, 또는 이러한 재료들 중 임의의 것의 산화물의 막이다. 또한, 이러한 재료들의 막들을 촉매 하지막(14)로서 적층할 수 있다. 특히, 그라핀층(16)의 균일한 성장을 촉진하기 위해, 촉매 하지막(14)은 TaN막과 TiN막의 적층막인 것이 바람직하다. 촉매 하지막(14)의 막 두께는, 예를 들어, 약 1nm 이다. 또한, 촉매 하지막(14)은 그라핀층(16)의 형성을 용이하게 하기 위해 성막하는 것이 바람직하지만, 촉매 하지막(14)이 없어도 그라핀층(16)을 성장시킬 수 있기 때문에 촉매 하지막을 반드시 성막할 필요는 없다는 점에 주목한다.
촉매막(15)은, 각 배선 홈(30) 내의 촉매 하지막(14) 상에 형성되고, 배선 홈(30) 내에 매립되어 있다(채워져 있다). 다시 말하면, 촉매막(15)의 상면은 배선 홈(30)의 상면(배선층 절연막(13)의 상면 및 촉매 하지막(14)의 상면)과 동일한 높이로 형성되어 있다. 촉매막(15)은 그라핀층(16)을 성장시키기 위한 주요 촉매이다.
촉매막(15)은, 예를 들어, Co, Ni, Fe, Ru 또는 Cu 등의 금속의 막, 이러한 재료들 중 적어도 하나를 포함하는 합금의 막, 또는 이러한 재료들의 탄화물의 막인 것이 바람직하다. 촉매막(15)이 미립자들(불연속막)로 분산되면, 그라핀층(16)이 잘 성장할 수 없거나 불연속적으로 형성될 수 있다. 따라서, 촉매막(15)은 연속막인 것이 바람직하다. 이를 위해, 촉매막(15)의 막 두께는 적어도 0.5nm이어야 한다.
그라핀층(16)은, 각 배선 홈(30) 내의 촉매막(15) 상에 형성되고, 배선 홈(30)으로부터 돌출된다. 다시 말하면, 그라핀층(16)의 하면은, 배선 홈(30)의 상면(배선층 절연막(13)의 상면)보다 높거나 동일한 높이로 형성된다. 그라핀층(16)은, 지면의 수직 방향으로 연속적으로 형성되고, 그 방향을 따라 전자의 이동 경로(전류 경로)가 형성된다.
후술하는 바와 같이, 그라핀층(16)은, 촉매막(15)을 촉매로서 사용하여 성장하는 최대 약 100개의 그라핀 시트를 포함하며, 양자화 전도 특성을 갖는다. 그라핀은, 그라파이트의 단층막이며, 탄소 원자들이 육각형 격자 형상으로 배열된 구조를 갖는다. 이하의 설명에 있어서, 그라파이트의 단층막인 그라핀을 그라핀 시트라 칭한다.
그라핀 시트 내의 전자들의 평균 자유 경로는 약 100nm 내지 1㎛이며, 많은 LSI 디바이스에서 현재 사용되고 있는 저저항 금속인 Cu 내의 전자들의 평균 자유 경로(약 40nm)보다 훨씬 길다. 이에 따라, 그라핀 시트를 저저항 재료로 해서 배선(17)의 도전층에 사용할 수 있다.
도 1b에 도시한 바와 같이, 그라핀층(16)은, 배선 홈(30) 내의 촉매막(15) 상에 수직 방향으로 적층된 복수의 그라핀 시트(16a 내지 16e)를 포함한다. 다시 말하면, 복수의 그라핀 시트(16a 내지 16e)의 면들은 배선 홈(30) 내의 저면과 평행하게 형성되어 있다. 복수의 그라핀 시트(16a 내지 16e) 모두는 배선 홈(30)으로부터 돌출되어 있다. 또한, 그라핀층(16)의 최하위 시트인 그라핀 시트(16a)는 촉매층(15)에 직접 접속되어 있다. 그라핀층(16)이, 예를 들어, 10개의 그라핀 시트를 포함하는 경우, 그라핀층(16)의 막 두께는 약 3.4nm이다. 그라핀층(16)에서의 적층된 그라핀 시트들의 개수는 그라핀층(16)이 양자화 전도 특성을 갖는 경우에 가능한 많은 것이 바람직하다.
도 1a에서는 하나의 배선층을 포함하는 구조를 도시하고 있지만, 2개 이상의 배선층을 형성해도 된다. 즉, 제2 컨택트층(300) 상에, 복수의 그라핀층을 포함하는 배선층(200)과 마찬가지의 배선층을 형성해도 된다.
[제조 방법]
도 2a 내지 도 4b는 제1 실시예에 따른 그라핀 배선의 제조 단계들의 단면도이다.
우선, 도 2a에 도시한 바와 같이, (도시하지 않은) 반도체 소자가 형성된 기판(10) 상에 제1 컨택트층(100)을 형성한다. 더욱 구체적으로, 예를 들어, CVD(화학적 기상 증착에 의해 기판(10) 상에 제1 컨택트층 절연막(11)을 형성하고, 예를 들어, 리소그래피에 의해 제1 컨택트층 절연막(11)에 (도시하지 않은) 컨택트 홀들을 형성한다. 이러한 컨택트 홀들에, 예를 들어, CVD에 의해 제1 컨택트 플러그(12)들을 매립한다. 이 단계에서, 제1 컨택트 플러그(12)들의 도전 재료인 금속의 확산을 방지하기 위해 각 컨택트 홀의 표면 상에 (도시하지 않은) 배리어 금속을 형성해도 된다.
이어서, 제1 컨택트층(100) 상에, 예를 들어, CVD에 의해 (도시하지 않은) 스토퍼막을 형성한다. 이 스토퍼막은 RIE(반응 이온 에칭)에 의해 배선층 절연막(13)의 가공 깊이를 균일하게 한다. 배선층 절연막(13)과 제1 컨택트층(100) 간의 가공 선택비가 충분히 높은 경우, 스토퍼막이 없어도 배선층 절연막(13)의 가공 깊이를 충분히 제어할 수 있다는 점에 주목한다.
이어서, 도 2b에 도시한 바와 같이, 제1 컨택트층(100) 상에, 예를 들어, CVD에 의해 배선층 절연막(13)을 형성한다. 배선층 절연막(13) 상에 RIE 단계 및 CMP(화학적 기계적 연마) 공정에서의 손상에 대한 보호막으로서 기능하는 (도시하지 않은) 캡막을 형성해도 된다. 배선층 절연막(13)이 RIE에 의한 손상에 강한 막, 예를 들어, TEOS, 또는 포어(pore; 미세 빈 홀(microscopic air holes))를 포함하지 않는 SiOC 중 하나이면, 캡막은 형성되지 않아도 된다.
도 3a에 도시한 바와 같이, 배선층 절연막(13)을 (도시하지 않은) 레지스트로 도포하고, 리소그래피 공정을 수행한다. 그 후, 배선층 절연막(13)에 RIE에 의해 배선 홈(30)들을 형성하고, 이에 따라 싱글 다마신 배선 구조를 형성한다.
도 3b에 도시한 바와 같이, 전체 면 상에, 예를 들어, CVD 또는 PVD(물리적 기상 증착)에 의해 촉매 하지막(14)을 형성한다. 더욱 구체적으로, 각 배선 홈(30) 내의 저면인 제1 컨택트층(100) 상에, 각 배선 홈(30) 내의 양측면 상의 배선층 절연막(13) 상에, 배선 홈(30) 외부의 상면(배선 홈(30) 이외의 평탄 부분) 상의 배선층 절연막(13) 상에 촉매 하지막(14)을 형성한다. 촉매 하지막(14)을 반드시 형성할 필요는 없다는 점에 주목한다.
그 후, 전체 면 상에, 예를 들어, CVD, PVD 또는 분사에 의해 촉매막(15)을 형성한다. 더욱 구체적으로는, 배선 홈(30)의 내부와 외부의 촉매 하지막(14) 상에 촉매막(15)을 형성하여, 배선 홈(30)을 채운다. 촉매막(15)은 연속 막으로서 형성하는 것이 바람직하다.
도 4a에 도시한 바와 같이, CMP에 의해 리세스를 수행한다. 그 결과, 배선 홈(30) 외부의 촉매 하지막(14)과 촉매막(15)이 리세스되어, 촉매 하지막(14)과 촉매막(15)의 상면들이 각 배선 홈(30)의 상면(배선층 절연막(13)의 상면)과 동일한 높이로 된다. 다시 말하면, 배선 홈(30) 외부의 촉매 하지막(14)과 촉매막(15)은 제거되고, 각 배선 홈(30) 내부의 촉매 하지막(14)과 촉매막(15)이 남게 된다.
도 4b에 도시한 바와 같이, 각 배선 홈(30) 내의 촉매막(15) 상에 최대 약 100개의 그라핀 시트를 포함하는 그라핀층(16)을 형성한다. 다시 말하면, 각 배선 홈(30)을 따라 그라핀층(16)을 형성한다. 그라핀층(16)은 시트에 법선인 방향으로 연장된다. 촉매막(15)이 배선 홈(30) 내에 채워져 있으므로, 그라핀층(16)은 촉매막(15)의 상면으로부터 수직 방향으로 성장한다. 즉, 그라핀층(16)은, 각 배선 홈(30) 내의 저면에 대하여 수직 방향으로 적층된 복수의 그라핀 시트를 포함하며, 배선 홈(30)으로부터 돌출된다.
그라핀층(16)은, 예를 들어, CVD에 의해 형성된다. CVD법의 탄소원으로서 메탄 또는 아세틸렌 등의 탄화수소계 가스 또는 이러한 가스들의 혼합물을 사용하고, 캐리어 가스로서 수소 또는 희가스를 사용한다.
이러한 성분 가스들을 사용하여 동일한 조건 하에서 CVD에 의해 그라핀 시트들을 성장시킬 수도 있으며, 다단 처리에 의해 그라핀 시트들을 성장시킬 수도 있다. 이하, 다단 처리에 의한 그라핀 시트의 성장을 설명한다.
우선, 그라핀층(16)을 형성하기 전에, 촉매막(15)이 미립자들로 응집하는 것을 억제하기 위해 촉매막(15)에 대하여 플라즈마 처리를 수행한다. 따라서 촉매막(15)의 미립자의 형성을 방지하고 이에 따라 촉매막(15) 표면의 연속성을 유지함으로써, 그라핀층(16)의 균일한 성장을 촉진시킬 수 있다. 방전 가스로서 수소 또는 희가스를 사용하는 것이 바람직하지만, 수소와 희가스 중 하나 또는 모두를 포함하는 혼합 가스를 사용해도 된다. 처리 온도는 효과를 증가시키기 위해 가능한 저온이 바람직하며 실온이 바람직하다. 플라즈마는 비교적 강한 것이 바람직하고, 고전력 원격 플라즈마 또는 플라즈마에 노출시킴으로써 효과가 더욱 높아진다.
이어서, 방전 가스로서 메탄 등의 탄화수소계 가스 또는 탄화수소를 포함하는 혼합 가스를 사용함으로써, 촉매막(15)을 탄화 처리한다. 처리 온도는, (후술하는) 최종 단계의 그라핀 시트의 형성 온도보다 낮으며 그라핀 시트가 형성될 수 있는 온도이어야 한다. 예를 들어, 처리 온도는 약 150℃ 내지 600℃가 바람직하다. 또한, 처리 시간은 짧을 수 있다. 이 처리도 비교적 강한 플라즈마를 사용해서 행하는 것이 바람직하다.
이어서, 탄화층의 질을 향상시키고 촉매를 활성화하기 위해, 촉매막(15)에 대하여 플라즈마 처리를 수행한다. 방전 가스로서 희가스를 사용하는 것이 바람직하다. 처리 온도는, 이전 처리에서의 처리 온도와 다음 처리에서의 처리 온도 사이의 중간 온도일 수 있지만, 이에 한정하지는 않는다. 이 처리에서는 비교적 약한 플라즈마를 사용할 수 있으므로, 원격 플라즈마를 사용하여 처리를 수행하는 것이 바람직하다.
마지막으로, 방전 가스로서 탄화수소계 가스 또는 혼합 가스를 사용함으로써, 그라핀 시트를 형성한다. 처리 온도의 상한은 약 1000℃이고, 하한은 약 200℃이다. 처리 온도가 200℃보다 낮으면, 필요한 성장 속도를 얻을 수 없고, 이에 따라 그라핀 시트의 성장이 거의 발생하지 않는다. 처리 온도가 200℃ 이상이면, 그라핀 시트의 성장이 발생하고, 균일한 그라핀층(16)을 형성하게 된다. 이를 위해, 처리 온도는 특히 약 350℃가 바람직하다. 전술한 바와 같이 그라핀 시트 형성의 처리 온도는, 통상의 LSI 디바이스에서의 배선 형성 단계의 온도 이하이다. 이에 따라, 상술한 그라핀 시트 형성은 반도체 공정과의 친화성에 우수하다.
이 처리에서는, 이온 및 전자를 제거하고 라디칼만을 기판에 공급하는 것이 중요하다. 따라서, 매우 약한 원격 플라즈마를 사용하는 것이 바람직하다. 이온 및 전자를 제거하기 위해 기판 상에 전극을 설치하고 전압을 인가하는 것도 효과적이다. 이 인가 전압은 약 0 내지 ±100V가 바람직하다.
CVD에 의해 동일한 조건에서 수행되는 그라핀 시트의 형성 단계에 비하여, 전술한 바와 같은 다단 처리에 의한 그라핀 시트의 형성 단계는 낮은 형성 온도 및 고품질(균일 성장)을 실현할 수 있다. 공정 온도의 상한값은, LSI 디바이스에 따라 상이하지만, 가능한 저온이 바람직하다. 즉, 그라핀 시트의 형성 온도를 감소시킴으로써 LSI 디바이스 전체의 특성을 향상시킬 수 있다. 또한, 그라핀 시트의 고품질화(균일 성장)에 의해, 전기 전도가 용이해지고, 저저항 배선을 실현할 수 있다.
전술한 바와 같이, 촉매 하지막(14), 촉매막(15), 그라핀층(16)을 포함하는 배선(17)을 포함하는 배선층(200)을 형성한다.
이어서, 도 1a에 도시한 바와 같이, 배선층(200)을 형성하는 재료의 외부로의 확산을 방지하고 배선층(200)을 형성하는 재료의 산화를 방지하기 위한 캡막(18)을 배선층 상에 형성한다. 캡막(18)은 제2 컨택트층(300)의 에칭 처리를 위한 제어층으로서도 기능한다. 캡막(18)은 반드시 형성하지 않아도 된다는 점에 주목한다.
이어서, 배선층(200) 상에 제2 컨택트층(300)을 형성한다. 더욱 구체적으로, 배선층(200) 상에 예를 들어 CVD에 의해 제2 컨택트층 절연막(19)을 형성하고, 제2 컨택트층 절연막(19)에 예를 들어 리소그래피에 의해 (도시하지 않은) 컨택트 홀들을 형성한다. 이 단계에서, 컨택트 홀들이 형성되는 영역의 캡막(18)에도 홀들이 형성된다. 각 컨택트 홀에는 예를 들어 CVD에 의해 제2 컨택트 플러그(20)가 매립된다. 제2 컨택트 플러그(20)의 도전 재료의 금속의 확산을 방지하기 위해, 각 컨택트 홀의 표면 상에 (도시하지 않은) 배리어 금속을 형성할 수도 있다.
따라서, 본 실시예에 따른 그라핀 배선을 형성하게 된다.
상기 제1 실시예에서는, 각 배선 홈(30) 내에 촉매막(15)을 채운 후, 촉매막(15) 상에 복수의 그라핀 시트를 포함하는 그라핀층(16)을 형성한다. 즉, 배선 홈(30) 내에 그라핀층(16)을 형성할 필요는 없다. 따라서, 배선 홈(30)의 미세 패터닝(micropatterning)이 진행되더라도, 그라핀층(16)이 양자화 전도 특성을 갖는 한 그라핀 시트들의 개수를 제한하지 않고 그리핀 시트들을 성장시킬 수 있다. 이는 저저항의 배선 구조를 실현할 수 있게 한다.
또한, 촉매막(15)은 각 배선 홈(30) 내에 채워지므로 비교적 큰 막 두께를 갖는다. 이에 따라, 촉매막(15)이 불연속막으로서 형성되는 것을 억제할 수 있고 그라핀층(16)의 연속성을 향상시킬 수 있다.
촉매막(15)으로서 사용되는 금속(예를 들어 Co, Ni)는 RIE 가공이 곤란한 재료이다. 종래의 제조 방법에서는, 촉매막(15)을 위한 RIE 공정을 필요로 하므로, 공정 조건의 제약이 더욱 엄격해지고, 촉매막(15)의 특성이 열화되는 문제가 있다.
그러나, 본 실시예에 따른 제조 방법에서는, 촉매막(15)을 전체 면 상에 형성한 후 촉매막(15)을 CMP에 의해 에치백함으로써, 배선 홈(30) 내에 촉매막(15)을 채운다. 즉, 촉매막(15)을 RIE 가공할 필요가 없기 때문에 상기 문제를 해소할 수 있다.
[변형예]
이하, 제1 실시예에 따른 그라핀 배선의 변형예를 도 5a 내지 도 7을 참조하여 설명한다. 제1 실시예의 특징과 동일한 특징에 대한 설명은 생략하고, 상이한 점에 대하여 설명한다.
도 5a 내지 도 7은 제1 실시예에 따른 그라핀 배선의 변형예에서의 제조 단계들의 단면도이다.
도 5a에 도시한 바와 같이, 배선층(200)의 그라핀층(16)을 형성할 때, 배선 홈(30) 외부의 상면의 배선층 절연막(13) 상에는 그라핀 부산물(50)이 형성된다. 그라핀 부산물(50)은 예를 들어 비정질 탄소 등의 탄소계 화합물이다. 그라핀 부산물(50)은 도전성을 갖고 있으며, 배선 간에 누설 전류를 야기할 수 있다.
그러나, 본 변형예에서는, 배선 홈(30) 외부의 상면의 배선층 절연막(13) 상에 형성된 그라핀 부산물(50)을 제거한다. 이는 그라핀 부산물(50)로 인해 배선 간에 야기되는 누설 전류를 억제할 수 있게 한다.
이하, 그라핀 부산물(50)의 제거를 설명한다.
우선, 도 2b에 도시한 단계까지 제조 단계들을 수행한다. 즉, 제1 컨택트층(100) 상에 배선층 절연막(13)을 형성한다.
이어서, 도 5b에 도시한 바와 같이, 예를 들어 CVD에 의해 배선층 절연막(13) 상에 희생막(51)을 형성한다. 희생막(51)은, 예를 들어, low-k 막 또는 SiN 막이다.
이어서, 도 6a에 도시한 바와 같이, 희생막(51) 상에 (도시하지 않은) 레지스트를 도포하고, 리소그래피를 수행한다. 그 후, 희생막(51) 및 배선층 절연막(13)에, RIE에 의해 배선 홈(30)을 형성하고, 이에 따라 싱글 다마신 배선 구조를 형성하게 된다.
예를 들어, CVD 또는 PVD에 의해 전체 면 상에 촉매 하지막(14)을 형성한다. 더욱 구체적으로는, 각 배선 홈(30)의 저면인 제1 컨택트층(100) 상에, 각 배선 홈(30)의 양측면의 배선층 절연막(13)과 희생막(51) 상에, 그리고 배선 홈(30) 외부의 상면의 희생막(51) 상에 촉매 하지막(14)을 형성한다. 촉매 하지막(14)을 항상 형성할 필요는 없다는 점에 주목한다.
이어서, 전체 면 상에, 예를 들어, CVD, PVD 또는 분사에 의해 촉매막(15)을 형성한다. 더욱 구체적으로는, 촉매막(15)을, 촉매 하지막(14) 상에 형성하고, 배선 홈(30) 내부를 채운다.
그 후, CMP에 의해 리세스를 수행한다. 그 결과, 배선 홈(30) 외부의 촉매 하지막(14) 및 촉매막(15)이 리세스되어, 촉매 하지막(14)과 촉매막(15)의 상면들이 배선 홈(30)의 상면(희생막(51)의 상면)과 동일한 높이로 형성된다.
도 6b에 도시한 바와 같이, 각 배선 홈(30) 내의 촉매막(15) 상에 최대 약 100개의 그라핀 시트를 포함하는 그라핀층(16)을 형성한다. 촉매막(15)이 배선 홈(30) 내에 채워져 있기 때문에, 그라핀층(16)은 촉매막(15)의 상면으로부터 수직 방향으로 성장한다. 또한, 상술한 바와 같이, 그라핀층(16)과 동시에, 배선 홈(30) 외부의 희생막(51) 상에 그라핀 부산물(50)이 형성된다.
도 7에 도시한 바와 같이, 배선 홈(30) 외부의 희생막(51)을 습식 에칭에 의해 제거한다. 동시에, 희생막(51) 상에 형성된 그라핀 부산물(50)도 제거한다. 이 단계에서, 배선층 절연막(13)의 상면이 촉매막(15)과 촉매 하지막(14)의 상면들보다 낮아져, 배선층 절연막(13)과 촉매 하지막(14) 사이에 리세스(70)를 형성하게 된다. 촉매 하지막(14), 촉매막(15), 그라핀층들(16)을 포함하는 배선(17)은 배선층 절연막(13)으로부터 돌출된다.
따라서, 배선 간의 누설 전류를 야기하는 그라핀 부산물(50)이 제거된다.
그라핀 부산물(50)을 완전히 제거할 필요는 없으며, 그라핀 부산물(50)을 부분적으로 제거함으로써 배선 간의 그라핀 부산물(50)을 불연속으로 형성하면 된다는 점에 주목한다. 또한, 그라핀 부산물(50)이 누설 전류의 요인이 아니라면 그라핀 부산물(50)을 제거할 필요가 없다. 본 변형예는 희생막(51)을 형성하는 예이지만, 희생막(51)을 형성하지 않고 RIE에 의해 배선층 절연막(13) 상에 형성되는 그라핀 부산물(50)을 제거해도 된다는 점에 주목한다.
<제2 실시예>
이하, 제2 실시예에 따른 그라핀 배선을 도 8a 내지 도 9b를 참조하여 설명한다. 제1 실시예에서는, 그라핀층의 하면을 배선 홈(30)의 상면과 동일하게 또는 그 상면보다 높게 형성하였다. 반면에, 제2 실시예는 그라핀층의 하부(하면측)가 배선 홈 내에 부분적으로 형성되는 예이다. 제2 실시예에서는, 제1 실시예와 동일한 특징에 대한 설명은 생략하고, 상이한 점을 설명한다.
[구조]
도 8a는 제2 실시예에 따른 그라핀 배선의 단면도이다. 도 8b는 도 8a에 도시한 파선부의 확대도이다. 도 8b에서는 (후술하는) 캡막(18)을 도시하지 않는다.
도 8a에 도시한 바와 같이, 제2 실시예는, 배선(17)의 그라핀층(16)의 하면측의 일부가 배선 홈(30) 내에 형성되어 있는 점에서 제1 실시예와 다르다. 이하, 본 실시예에 따른 배선(17)의 상세를 설명한다.
본 실시예에 따른 배선(17)은, 각 배선 홈(30)을 따라 형성되고, 촉매 하지막(14), 촉매막(15) 및 그라핀층(16)을 포함한다.
촉매 하지막(14)은 각 배선 홈(30)의 양측면 및 저면 상에 형성되어 있다. 더욱 구체적으로, 촉매 하지막(14)은, 배선 홈(30)의 양측면의 배선층 절연막(13) 상에 그리고 배선 홈(30)의 저면인 제1 컨택트 플러그(12) 상에 형성되어 있다. 즉, 촉매 하지막(14)은 제1 컨택트 플러그(12)에 직접 접속되어 있다. 도전성 향상을 도모하기 위해, 촉매 하지막(14)은 Ta, Ti 또는 Ru 등의 금속 막인 것이 바람직하다.
촉매막(15)은, 각 배선 홈(30) 내의 촉매 하지막(14) 상에 형성되고, 배선 홈(30)의 하부에 채워진다. 촉매막(15)의 상면은 배선 홈(30)의 상면(배선층 절연막(13)과 촉매 하지막(14)의 상면들)보다 낮다.
그라핀층(16)은, 하부가 배선 홈(30) 내에 형성되고 상부(상면측)가 배선 홈(30)으로부터 돌출되도록, 각 배선 홈(30) 내의 촉매막(15) 상에 형성된다. 다시 말하면, 그라핀층(16)의 하면은 배선 홈(30)의 상면(배선층 절연막(13)과 촉매 하지막(14)의 상면들)보다 낮고, 그라핀층의 상면은 배선 홈(30)의 상면보다 높다.
도 8b에 도시한 바와 같이, 그라핀층(16)은, 배선 홈(30) 내의 촉매막(15) 상에 수직 방향으로 적층된 복수의 그라핀 시트(16a 내지 16h)를 포함한다. 다시 말하면, 복수의 그라핀 시트(16a 내지 16h)의 표면은 배선 홈(30)의 저면에 대하여 평행하게 형성되어 있다. 예를 들어, 복수의 그라핀 시트(16a 내지 16h) 중에서, 하부측에 있는 그라핀 시트들(16a 내지 16c)은 배선 홈(30) 내에 형성되고, 상부측에 있는 그라핀 시트들(16d 내지 16h)은 배선 홈(30)으로부터 돌출되어 있다. 즉, 하부측의 그라핀 시트들(16a 내지 16c은 촉매 하지막(14)에 직접 접속되어 있다. 다시 말하면, 그라핀 시트들(16a 내지 16c)의 단부는 촉매 하지막(14)을 개재하여 제1 컨택트 플러그(12)에 접속되어 있다.
[제조 방법]
도 9a와 도 9b는 제2 실시예에 따른 그라핀 배선의 제조 단계들의 단면도이다.
우선, 제1 실시예의 도 4a의 단계까지 제조 단계들을 수행한다. 즉, 배선 홈(30) 외부의 촉매 하지막(14)과 촉매막(15)이 리세스되어, 촉매 하지막(14)과 촉매막(15)의 상면들이 각 배선 홈(30)의 상면(배선층 절연막(13)의 상면)과 동일한 높이로 형성된다.
이어서, 도 9a에 도시한 바와 같이, CMP에 의해 각 촉매막(15)의 상부를 제거한다. 이에 따라, 촉매막(15)의 상면이 배선 홈(30)의 상면(배선층 절연막(13)과 촉매 하지막(14)의 상면들)보다 낮아져, 촉매막(15)과 촉매 하지막(14) 사이에 리세스(90)가 형성된다.
이어서, 도 9b에 도시한 바와 같이, 각 배선 홈(30) 내의 촉매막(15) 상에 최대 약 100개의 그라핀 시트를 포함하는 그라핀층(16)을 형성한다. 이 단계에서, 그라핀층의 하부가 리세스(90) 내에 형성되고 그라핀층의 상부가 배선 홈(30)(리세스(90))으로부터 돌출되도록 그라핀층(16)을 형성한다. 다시 말하면, 그라핀층(16)의 하면은 배선 홈(30)의 상면(배선층 절연막(13)과 촉매 하지막(14)의 상면들)보다 낮고, 그라핀층의 상면은 배선 홈(30)의 상면보다 높다.
나머지 단계들은 제1 실시예와 동일하므로, 그 설명을 생략한다.
전술한 제2 실시예에는 제1 실시예와 동일한 효과를 얻을 수 있다.
또한, 제2 실시예에서는, 그라핀층(16)의 하부가 각 배선 홈(30) 내에 형성되어 있다. 그라핀층(16)을 형성하는 복수의 그라핀 시트 중에서, 하부측의 그라핀 시트들의 단부는 촉매 하지막(14)에 직접 접속되고, 촉매 하지막(14)을 개재하여 제1 컨택트 플러그(12)에 접속되어 있다. 즉, 최하층의 그라핀 시트의 표면이 촉매막(15)의 표면과 접하고, 또한, 하부측의 복수의 그라핀 시트의 단부가 배선 홈(30)의 측면들 상에 형성된 촉매 하지막(14)과도 접한다. 이는 계면 저항을 더욱 저감할 수 있게 한다. 이는 그라핀 시트의 단부에서의 컨택트 저항이 그라핀 시트의 표면에서의 컨택트 저항보다 작기 때문이다. 따라서, 그라핀 시트의 표면 상의 전자 전도 외에도, 그라핀 시트의 단부에서의 전자 전도를 실현함으로써, 더욱 낮은 저항을 갖는 배선 구조를 얻는다.
복수의 그라핀 시트 중 2개 이상의 그라핀 시트의 단부가 촉매 하지막(14)에 직접 접속되면, 충분히 낮은 저항의 배선을 실현할 수 있다.
<제3 실시예>
이하, 제3 실시예에 따른 그라핀 배선을 도 10 내지 도 11b를 참조하여 설명한다. 제3 실시예는, 제2 실시예의 변형예이며, 그라핀층이 배선 홈 전체 내에 형성되는 예이다. 제3 실시예에서는, 전술한 실시예들과 동일한 특징에 대해서는 설명을 생략하고, 상이한 점을 설명한다는 점에 주목한다.
[구조]
도 10은 제3 실시예에 따른 그라핀 배선의 단면도이다.
도 10에 도시한 바와 같이, 제3 실시예는, 배선(17)의 그라핀층(16)이 배선 홈(30) 전체 내에 형성되어 있는 점에서 제2 실시예와 다르다. 이하, 그 상세를 설명한다.
본 실시예에 따른 배선(17)은, 각 배선 홈(30)을 따라 형성되고, 촉매 하지막(14), 촉매막(15) 및 그라핀층(16)을 포함한다.
촉매 하지막(14)은 각 배선 홈(30) 내의 양측면 및 저면 상에 형성되어 있다. 더욱 구체적으로, 촉매 하지막(14)은, 배선 홈(30) 내의 양측면의 배선층 절연막(13) 상에 그리고 배선 홈(30)의 저면인 제1 컨택트 플러그(12) 상에 형성되어 있다. 즉, 촉매 하지막(14)은 제1 컨택트 플러그(12)에 직접 접속되어 있다.
촉매막(15)은, 각 배선 홈(30) 내의 촉매 하지막(14) 상에 형성되고, 배선 홈(30) 내의 하부에 채워져 있다. 촉매막(15)의 상면은 배선 홈(30)의 상면(배선층 절연막(13)과 촉매 하지막(14)의 상면들)보다 낮다. 또한, 본 실시예에 따른 촉매막(15)의 상면은 제2 실시예에 따른 촉매막(15)의 상면보다 낮은 것이 바람직하다.
그라핀층(16)은, 각 배선 홈(30) 내의 촉매막(15) 상에 형성되고, 배선 홈(30) 전체 내에 매립되어 있다. 즉, 그라핀층(16)의 상면은 배선 홈(30)의 상면(배선층 절연막(13)과 촉매 하지막(14)의 상면들)과 동일하거나 그 상면보다 낮게 형성된다.
그라핀층(16)은, 배선 홈(30) 내의 촉매막(15) 상에 수직 방향으로 적층된 복수의 그라핀 시트를 포함한다. 이러한 복수의 그라핀 시트 모두는 배선 홈(30) 내에 형성되어 있다. 즉, 모든 그라핀 시트의 단부는 촉매 하지막(14)에 직접 접속되어 있다. 다시 말하면, 모든 그라핀 시트의 단부는 촉매 하지막(14)을 개재하여 제1 컨택트 플러그(12)에 접속되어 있다.
[제조 방법]
도 11a와 도 11b는 제3 실시예에 따른 그라핀 배선의 제조 단계들의 단면도이다.
우선, 제1 실시예의 도 4a의 단계들까지 제조 단계들을 수행한다. 즉, 배선 홈(30) 외부의 촉매 하지막(14)과 촉매막(15)이 리세스되어, 촉매 하지막(14)과 촉매막(15)의 상면들이 각 배선 홈(30)의 상면(배선층 절연막(13)의 상면)과 동일한 높이로 형성된다.
이어서, 도 11a에 도시한 바와 같이, CMP에 의해 각 촉매막(15)의 상부를 제거한다. 그 결과, 촉매막(15)의 상면이 배선 홈(30)의 상면(배선층 절연막(13)과 촉매 하지막(14)의 상면들)보다 낮아져, 촉매막(15)과 촉매 하지막(14) 사이에 리세스(110)를 형성하게 된다. 리세스(110)는 제2 실시예의 리세스(90)보다 깊도록 형성된다.
이어서, 도 11b에 도시한 바와 같이, 각 배선 홈(30) 내의 촉매막(15) 상에 최대 약 100개의 그라핀 시트를 포함하는 그라핀층(16)을 형성한다. 이 단계에서, 그라핀층(16)은, 그라핀층의 상면이 배선 홈(30)(리세스(110))의 상면과 동일하거나 낮도록 형성된다.
나머지 단계들은, 제1 실시예와 동일하기 때문에, 설명을 생략한다.
전술한 제3 실시예는 제2 실시예와 마찬가지의 효과를 얻을 수 있다.
또한, 제3 실시예에서는, 그라핀층(16)이 배선 홈(30) 전체 내에 매립된다. 따라서, 그라핀층(16)을 형성하는 복수의 그라핀 시트 모두의 단부가 촉매 하지막(14)에 직접 접속되고, 촉매 하지막(14)을 개재하여 제1 컨택트 플러그(12)에 접속된다. 이에 따라, 모든 그라핀 시트가 전자 전도에 기여할 수 있으므로, 제2 실시예의 저항보다 낮은 저항의 배선 구조를 실현할 수 있다.
또한, 그라핀층(16)의 상면이 촉매 하지막(14)의 상면과 동일하게 또는 낮도록 형성되므로, 제2 컨택트 플러그(20)를 촉매 하지층(14)에 직접 접속할 수 있다. 이에 따라, 제2 컨택트 플러그(20)도 촉매 하지막(14)을 개재하여 모든 그라핀 시트에 접속된다. 이는 제2 컨택트 플러그(20)의 재료로서 그라핀 시트에 대하여 높은 컨택트 저항을 갖는 재료를 사용할 수 있게 한다. 따라서, 제2 컨택트 플러그(20)로서 사용되는 재료의 선택 범위가 넓어진다.
소정의 실시예들을 설명하였지만, 이러한 실시예들은 예일 뿐이며, 본 발명의 범위를 한정하려는 것은 아니다. 실제로는, 본 명세서에서 설명한 신규한 방법과 시스템을 다양한 다른 형태로 구현해도 된다. 또한, 본 발명의 사상으로부터 벗어나지 않고 본 명세서에서 설명한 방법과 시스템의 형태에 있어서 다양한 생략, 대체 및 변경을 행할 수 있다. 청구범위 및 그 균등물은 이러한 형태나 변형이 본 발명의 사상과 범위 내에 있는 한 그 형태나 변형을 포함하려는 것이다.
13: 배선층 절연막
14: 촉매막
16: 그라핀층
16a 내지 16h: 그라핀 시트
30: 배선 홈

Claims (20)

  1. 그라핀 배선(graphene interconnection)으로서,
    배선 홈(trench)을 포함하는 절연막과,
    상기 배선 홈의 양측면과 저면 상에 형성된 촉매 하지막(catalyst underlying film)과,
    상기 배선 홈 내에 형성되며, 상기 배선 홈의 적어도 일부를 채우는 촉매막과,
    상기 배선 홈 내의 상기 촉매막 상에 형성되는 그라핀층 - 상기 그라핀층은 상기 배선 홈의 저면에 대하여 수직 방향으로 적층된 그라핀 시트들을 포함함 -
    을 포함하고,
    상기 그라핀층은 상기 촉매 하지막과 직접 접촉하는, 그라핀 배선.
  2. 제1항에 있어서,
    상기 촉매막은 상기 배선 홈 전체를 채우고,
    상기 그라핀층의 하면은 상기 배선 홈의 상면과 동일한 높이로 형성되는, 그라핀 배선.
  3. 제1항에 있어서,
    상기 그라핀층은 상기 배선 홈의 상면보다 높은 상면 및 상기 배선 홈의 상면보다 낮은 하면을 갖고,
    상기 그라핀층의 하부측의 단부는 상기 촉매 하지막과 직접 접하는, 그라핀 배선.
  4. 제3항에 있어서,
    상기 그라핀층을 형성하는 상기 그라핀 시트들 중에서, 두 개 이상의 그라핀 시트의 단부들이 상기 촉매 하지막과 직접 접하는, 그라핀 배선.
  5. 제3항에 있어서,
    상기 촉매 하지막은 Ta, Ti, Ru 중 하나를 포함하는, 그라핀 배선.
  6. 제1항에 있어서,
    상기 그라핀층의 상면은 상기 배선 홈의 상면과 동일한 높이로 형성되고,
    상기 그라핀층의 단부는 상기 촉매 하지막과 직접 접하는, 그라핀 배선.
  7. 제6항에 있어서,
    상기 그라핀층을 형성하는 모든 상기 그라핀 시트들의 단부들은 상기 촉매 하지막과 직접 접하는, 그라핀 배선.
  8. 제1항에 있어서,
    복수의 상기 그라핀 시트들은 2개 내지 100개인, 그라핀 배선.
  9. 제1항에 있어서,
    상기 촉매막은 연속막을 포함하는, 그라핀 배선.
  10. 제9항에 있어서,
    상기 촉매막의 막 두께는 0.5nm 이상인, 그라핀 배선.
  11. 제1항에 있어서,
    상기 그라핀층의 하면은 상기 배선 홈의 상면보다 높은, 그라핀 배선.
  12. 제1항에 있어서,
    상기 촉매막은, Co, Ni, Fe, Ru, Cu를 포함하는 그룹에서 선택되는 금속막, Co, Ni, Fe, Ru, Cu 중 적어도 하나를 포함하는 합금막, 및 Co, Ni, Fe, Ru, Cu 중 임의의 것의 탄화물막 중 하나를 포함하는, 그라핀 배선.
  13. 제1항에 있어서,
    상기 그라핀층은 평면도에서 볼 때 선 형상을 갖는, 그라핀 배선.
  14. 그라핀 배선을 제조하는 방법으로서,
    절연막 내에 배선 홈을 형성하는 단계와,
    상기 배선 홈의 양측면과 저면 상에 촉매 하지막을 형성하는 단계와,
    상기 배선 홈의 일부를 채움으로써 촉매막을 형성하는 단계와,
    상기 배선 홈 내의 상기 촉매막 상에, 상기 배선 홈의 저면에 대하여 수직 방향으로 적층되는 그라핀 시트들을 포함하는 그라핀층을 형성하는 단계
    를 포함하고,
    상기 그라핀층은 상기 촉매 하지막과 직접 접촉하는, 그라핀 배선의 제조 방법.
  15. 제14항에 있어서,
    상기 그라핀층은 상면이 상기 배선 홈의 상면과 동일한 높이로 되도록 형성되는, 그라핀 배선의 제조 방법.
  16. 제14항에 있어서,
    상기 그라핀층은 상면이 상기 배선 홈의 상면보다 높고 하면이 상기 배선 홈의 상면보다 낮도록 형성되고,
    상기 그라핀층의 하부측의 단부는 상기 촉매 하지막에 직접 접속되는, 그라핀 배선의 제조 방법.
  17. 제14항에 있어서,
    상기 그라핀층은 상면이 상기 배선 홈의 상면과 동일한 높이로 되도록 형성되고,
    상기 그라핀층의 단부는 상기 촉매 하지막에 직접 접속되는, 그라핀 배선의 제조 방법.
  18. 제14항에 있어서,
    상기 촉매막을 형성하는 단계는,
    상기 배선 홈의 내부와 외부의 모든 면 상에 상기 촉매막을 형성하는 단계와,
    CMP에 의해 상기 배선 홈의 외부의 상기 촉매막을 제거하여, 상기 배선 홈의 내부의 상기 촉매막을 남겨 두는 단계를 포함하는, 그라핀 배선의 제조 방법.
  19. 제14항에 있어서,
    상기 배선 홈을 형성하기 전에, 상기 절연막 상에 희생막을 형성하는 단계와,
    상기 그라핀층을 형성한 후, 상기 희생막 상에 상기 그라핀층과 동시에 형성되는 그라핀 부산물(graphene byproduct)을 상기 희생막과 함께 제거하는 단계를 더 포함하는, 그라핀 배선의 제조 방법.
  20. 제19항에 있어서,
    상기 희생막을 제거하는 단계는 습식 에칭에 의해 수행되는, 그라핀 배선의 제조 방법.
KR1020110093135A 2010-10-05 2011-09-15 그라핀 배선 및 그 제조 방법 KR101304146B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010225777A JP5550515B2 (ja) 2010-10-05 2010-10-05 グラフェン配線およびその製造方法
JPJP-P-2010-225777 2010-10-05

Publications (2)

Publication Number Publication Date
KR20120035857A KR20120035857A (ko) 2012-04-16
KR101304146B1 true KR101304146B1 (ko) 2013-09-05

Family

ID=45889027

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110093135A KR101304146B1 (ko) 2010-10-05 2011-09-15 그라핀 배선 및 그 제조 방법

Country Status (4)

Country Link
US (1) US9159615B2 (ko)
JP (1) JP5550515B2 (ko)
KR (1) KR101304146B1 (ko)
TW (1) TWI460839B (ko)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5637795B2 (ja) 2010-10-05 2014-12-10 株式会社東芝 装置
JP2012199520A (ja) * 2011-03-10 2012-10-18 Toshiba Corp 半導体装置およびその製造方法
US8482126B2 (en) 2011-09-02 2013-07-09 Kabushiki Kaisha Toshiba Semiconductor device
JP5591784B2 (ja) 2011-11-25 2014-09-17 株式会社東芝 配線及び半導体装置
US9472450B2 (en) * 2012-05-10 2016-10-18 Samsung Electronics Co., Ltd. Graphene cap for copper interconnect structures
US8952258B2 (en) 2012-09-21 2015-02-10 International Business Machines Corporation Implementing graphene interconnect for high conductivity applications
US9293412B2 (en) 2012-12-17 2016-03-22 International Business Machines Corporation Graphene and metal interconnects with reduced contact resistance
US9202743B2 (en) * 2012-12-17 2015-12-01 International Business Machines Corporation Graphene and metal interconnects
US9437425B2 (en) * 2013-01-11 2016-09-06 Solan, LLC Methods for integrating lead and graphene growth and devices formed therefrom
JP5813678B2 (ja) 2013-02-15 2015-11-17 株式会社東芝 半導体装置
WO2014150584A1 (en) * 2013-03-15 2014-09-25 Solan, Llc. Functional inclusion of interlayer devices in multi-level graphene devices and methods for forming same
JP5583236B1 (ja) * 2013-03-19 2014-09-03 株式会社東芝 グラフェン配線
JP5826783B2 (ja) * 2013-03-25 2015-12-02 株式会社東芝 半導体装置
US9431346B2 (en) * 2013-04-30 2016-08-30 GlobalFoundries, Inc. Graphene-metal E-fuse
US9257391B2 (en) * 2013-04-30 2016-02-09 GlobalFoundries, Inc. Hybrid graphene-metal interconnect structures
JP2015050305A (ja) 2013-08-30 2015-03-16 株式会社東芝 半導体装置及びその製造方法
JP6162555B2 (ja) 2013-09-18 2017-07-12 株式会社東芝 半導体装置、超伝導装置およびその製造方法
JP6225596B2 (ja) * 2013-09-20 2017-11-08 富士通株式会社 配線構造の製造方法及び配線構造
WO2015126139A1 (en) 2014-02-19 2015-08-27 Samsung Electronics Co., Ltd. Wiring structure and electronic device employing the same
JP6180977B2 (ja) * 2014-03-20 2017-08-16 株式会社東芝 グラフェン配線及び半導体装置
US10050104B2 (en) 2014-08-20 2018-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor having a graphene structure, semiconductor device including the capacitor and method of forming the same
JP2016063096A (ja) 2014-09-18 2016-04-25 株式会社東芝 グラフェン配線とその製造方法
JP2016063095A (ja) 2014-09-18 2016-04-25 株式会社東芝 配線及びその製造方法
US20160104670A1 (en) * 2014-10-10 2016-04-14 Globalfoundries Inc. Interlayer ballistic conductor signal lines
KR102371295B1 (ko) * 2015-02-16 2022-03-07 삼성전자주식회사 확산 방지층을 포함하는 층 구조물 및 그 제조방법
CN104726845B (zh) * 2015-03-05 2018-05-01 中国科学院上海微系统与信息技术研究所 h-BN上石墨烯纳米带的制备方法
US10170426B2 (en) * 2015-03-18 2019-01-01 Fujitsu Limited Manufacturing method of wiring structure and wiring structure
US9412654B1 (en) * 2015-04-27 2016-08-09 International Business Machines Corporation Graphene sacrificial deposition layer on beol copper liner-seed for mitigating queue-time issues between liner and plating step
US9425105B1 (en) * 2015-09-15 2016-08-23 International Business Machines Corporation Semiconductor device including self-aligned gate structure and improved gate spacer topography
CN107564888B (zh) 2016-07-01 2020-09-15 中芯国际集成电路制造(上海)有限公司 互连结构及其制造方法
US10319632B2 (en) * 2016-12-14 2019-06-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor interconnect structure having a graphene barrier layer
US10854549B2 (en) * 2018-12-31 2020-12-01 Micron Technology, Inc. Redistribution layers with carbon-based conductive elements, methods of fabrication and related semiconductor device packages and systems
US11189588B2 (en) 2018-12-31 2021-11-30 Micron Technology, Inc. Anisotropic conductive film with carbon-based conductive regions and related semiconductor assemblies, systems, and methods
US11004791B2 (en) * 2019-04-12 2021-05-11 Advanced Micro Devices, Inc. Semiconductor chip with stacked conductor lines and air gaps
KR20210087823A (ko) 2020-01-03 2021-07-13 삼성전자주식회사 선택적 그래핀 성장 방법
WO2021168134A1 (en) * 2020-02-19 2021-08-26 Lam Research Corporation Graphene integration
KR20210125152A (ko) * 2020-04-07 2021-10-18 삼성전자주식회사 반도체 소자
US20220344259A1 (en) * 2021-04-23 2022-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor interconnection structures and methods of forming the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110784A (ja) * 2000-09-26 2002-04-12 Handotai Rikougaku Kenkyu Center:Kk 多層配線構造の製造方法及びその構造
JP2009070911A (ja) * 2007-09-11 2009-04-02 Fujitsu Ltd 配線構造体、半導体装置および配線構造体の製造方法
US20100163285A1 (en) * 2008-12-30 2010-07-01 Marinero Ernesto E Graphene electronics fabrication

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120730A (ja) 2004-10-19 2006-05-11 Fujitsu Ltd 層間配線に多層カーボンナノチューブを用いる配線構造及びその製造方法
JP2006148063A (ja) * 2004-10-22 2006-06-08 Renesas Technology Corp 配線構造、半導体装置、ｍｒａｍおよび半導体装置の製造方法
US20060281306A1 (en) 2005-06-08 2006-12-14 Florian Gstrein Carbon nanotube interconnect contacts
JP5353009B2 (ja) 2008-01-08 2013-11-27 富士通株式会社 半導体装置の製造方法および半導体装置
JP5470779B2 (ja) * 2008-09-03 2014-04-16 富士通株式会社 集積回路装置の製造方法
JP2010212619A (ja) * 2009-03-12 2010-09-24 Toshiba Corp グラフェンの作製方法、グラフェン、グラフェン作製装置及び半導体素子
JP5395542B2 (ja) * 2009-07-13 2014-01-22 株式会社東芝 半導体装置
JP5439120B2 (ja) 2009-11-02 2014-03-12 株式会社東芝 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110784A (ja) * 2000-09-26 2002-04-12 Handotai Rikougaku Kenkyu Center:Kk 多層配線構造の製造方法及びその構造
JP2009070911A (ja) * 2007-09-11 2009-04-02 Fujitsu Ltd 配線構造体、半導体装置および配線構造体の製造方法
US20100163285A1 (en) * 2008-12-30 2010-07-01 Marinero Ernesto E Graphene electronics fabrication

Also Published As

Publication number Publication date
TW201227902A (en) 2012-07-01
KR20120035857A (ko) 2012-04-16
JP5550515B2 (ja) 2014-07-16
TWI460839B (zh) 2014-11-11
US20120080661A1 (en) 2012-04-05
US9159615B2 (en) 2015-10-13
JP2012080006A (ja) 2012-04-19

Similar Documents

Publication Publication Date Title
KR101304146B1 (ko) 그라핀 배선 및 그 제조 방법
US9117885B2 (en) Graphene interconnection and method of manufacturing the same
US8169085B2 (en) Semiconductor device and method of fabricating the same
JP5395542B2 (ja) 半導体装置
TWI461349B (zh) Carbon nanotube wiring and its manufacturing method
KR101298789B1 (ko) 반도체 장치
JP5624600B2 (ja) 配線及び半導体装置の製造方法
JP5414756B2 (ja) 半導体装置とその製造方法
JP5583236B1 (ja) グラフェン配線
JP2016058521A (ja) 半導体装置およびその製造方法
TW201419481A (zh) 配線構造及其製造方法
JP2014053433A (ja) 半導体装置
JP5694272B2 (ja) 半導体装置及びその製造方法
TWI541970B (zh) 半導體裝置及其製造方法
JP2015138901A (ja) 半導体装置及びその製造方法
JP5921475B2 (ja) 半導体装置及びその製造方法
JP2016063097A (ja) カーボンナノチューブ配線構造およびその製造方法
US9076794B2 (en) Semiconductor device using carbon nanotube, and manufacturing method thereof
JP5893096B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160727

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee