JP5826783B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5826783B2
JP5826783B2 JP2013062590A JP2013062590A JP5826783B2 JP 5826783 B2 JP5826783 B2 JP 5826783B2 JP 2013062590 A JP2013062590 A JP 2013062590A JP 2013062590 A JP2013062590 A JP 2013062590A JP 5826783 B2 JP5826783 B2 JP 5826783B2
Authority
JP
Japan
Prior art keywords
wiring
graphene
layer
film
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013062590A
Other languages
English (en)
Other versions
JP2014187307A (ja
Inventor
坂田　敦子
敦子 坂田
政幸 北村
政幸 北村
和田　真
真 和田
片桐　雅之
雅之 片桐
雄一 山崎
雄一 山崎
明広 梶田
明広 梶田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013062590A priority Critical patent/JP5826783B2/ja
Priority to US14/022,505 priority patent/US9431345B2/en
Publication of JP2014187307A publication Critical patent/JP2014187307A/ja
Application granted granted Critical
Publication of JP5826783B2 publication Critical patent/JP5826783B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明の実施形態は、半導体装置及びその製造方法に関する。
半導体装置の微細化にしたがい、金属配線の配線幅や配線高さも縮小されている。そのため、配線幅や配線高さが伝導電子の平均自由行程に近づいてきており、界面非弾性散乱効果によって電気抵抗率が増加するという問題が生じてきている。特に、配線幅や配線高さが伝導電子の平均自由行程程度或いはそれ以下になると、界面非弾性散乱効果による電気抵抗率の増加が顕著になる。このような電気抵抗率の増加に対して、界面非弾性散乱効果の影響が少ないグラフェン配線を利用することが提案されている。
しかしながら、バリスティック伝導長よりも短い配線長では、グラフェン配線の方が金属配線よりも抵抗が高くなる。そのため、全ての配線にグラフェン配線を用いることも得策ではない。
したがって、配線幅や配線高さが縮小されても、低抵抗の配線を形成することが可能な構造や方法が望まれている。
また、グラフェンは、下地層のファセット面に炭素が供給されて形成されると考えられている。しかしながら、ファセット面の位置や形状が十分に制御されていないため、良質で均一なグラフェン層が形成されてないという問題がある。
したがって、良質で均一なグラフェン層を形成することが可能な構造や方法が望まれている。
特開２０１１−２３４２０号公報
配線幅や配線高さが縮小されても、低抵抗の配線を得ることが可能な半導体装置及びその製造方法を提供する。
良質で均一なグラフェン層を得ることが可能な半導体装置を提供する。
実施形態に係る半導体装置は、絶縁領域と、前記絶縁領域内に形成され、露出部分を有するプラグと、前記絶縁領域上及び前記プラグの露出部分上に形成されたグラフェン層と、を備え、前記絶縁領域は、前記プラグの露出部分の周辺に傾斜面を有する。
第１の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。 第１の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。 第１の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。 第１の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。 第１の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。 第１の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。 第１の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。 第１の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。 第１の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。 第１の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。 第２の実施形態に係る半導体装置の構成を模式的に示した断面図である。 第２の実施形態の変更例に係る半導体装置の構成を模式的に示した断面図である。 第３の実施形態に係る半導体装置の構成を模式的に示した断面図である。 第３の実施形態の変更例に係る半導体装置の構成を模式的に示した断面図である。 第４の実施形態に係る半導体装置の構成を模式的に示した断面図である。 第４の実施形態の変更例に係る半導体装置の構成を模式的に示した断面図である。 第５の実施形態に係る半導体装置の構成を模式的に示した断面図である。 第６の実施形態に係る半導体装置の構成を模式的に示した断面図である。 第７の実施形態に係る半導体装置の構成を模式的に示した断面図である。
以下、実施形態を図面を参照して説明する。
（実施形態１）
図１〜図１０は、本実施形態に係る半導体装置の製造方法を模式的に示した断面図である。
まず、図１に示すように、半導体基板（図示せず）及びトランジスタ等の半導体素子（図示せず）を含む下地領域１０上又は上方に、絶縁領域として、絶縁膜１１、１２及び１３の積層膜を形成する。例えば、絶縁膜１１としてはシリコン窒化膜を、絶縁膜１２としてはシリコン酸化膜を、絶縁膜１３としてはシリコン窒化膜を用いることができる。
次に、図２に示すように、フォトリソグラフィ及びＲＩＥ（reactive ion etching）等を用いて、絶縁膜１２及び１３に配線溝１４を形成する。
次に、図３に示すように、配線溝１４の側面及び底面を含む全面にバリアメタル膜１５を形成する。バリアメタル膜１５には、Ｔｉ膜、Ｔａ膜、ＴｉＮ膜或いはＴａＮ膜等が用いられる。
次に、図４に示すように、バリアメタル膜１５上に銅シード層を形成する。さらに、銅シード層上に、メッキ法によって銅メッキ膜を形成する。これにより、配線溝１４が銅膜１６で埋められる。その後、セルフエージングなどによる膜質の経時変化に起因するばらつきを防止するために、銅の粒径を増大させるための熱処理を行う。
次に、図５に示すように、ＣＭＰ（chemical mechanical polishing）によって、バリアメタル膜１５及び銅膜１６の平坦化を行う。これにより、バリアメタル膜１５及び銅膜１６を含む金属配線１７が、下地領域１０上又は上方に形成される。
次に、図６に示すように、触媒処理を行う。具体的には、まず、メッキ用のプリ触媒層（図示せず）としてパラジウム（Ｐｄ）を、金属配線１７上に選択的に形成する。その後、無電解メッキ法によって、プリ触媒処理が施された金属配線１７上に選択的に触媒層１８を形成する。この触媒層１８はキャップメタル層として機能する。触媒層１８の厚さは、１〜２０ｎｍ程度である。触媒層１８には、コバルト（Ｃｏ）を主成分とする膜（例えば、ＣｏＷＰ、ＣｏＷＢ等）が用いられる。一般的には、触媒層１８には、Ｃｏ、Ｎｉ及びＦｅの少なくとも１つを主成分として含む膜を用いることが可能である。
次に、触媒層１８を触媒として機能させ、触媒層１８上にグラフェン層１９を選択的に形成する。なお、本明細書では、単層グラフェン、多層グラフェンいずれもグラフェンと呼ぶ。本実施形態では、グラフェン層１９として多層グラフェンを用いる。グラフェン層１９は、例えばＣＶＤ（chemical vapor deposition）によって形成される。ＣＶＤの炭素源には、炭化水素系ガス（メタン、アセチレン等）又はその混合ガスを用いる。キャリアガスとしては、水素ガスや希ガスを用いる。グラフェン層１９の形成温度は、２００℃から１０００℃の範囲が好ましい。より好ましくは、５００℃から６００℃である。なお、リモートプラズマを使用してイオン及び電子を除去するために、処理基板の上方に電極を設置して電圧を印加してもよい。グラフェン層１９を成膜する際の印加電圧は、０から±１００Ｖ程度であることが好ましい。このようにして、触媒層１８上にグラフェン配線１９が選択的に形成され、金属配線１７及びグラフェン配線１９を含む積層配線が形成される。
次に、図８に示すように、絶縁膜２１、２２、２３及び２４を形成する。続いて、フォトリソグラフィ及びＲＩＥ等を用いて、絶縁膜２１、２２、２３及び２４にヴィアホール２５及び配線溝２６を形成する。このとき、グラフェン配線１９の一部も除去して、触媒層１８を露出させる。
次に、図９に示すように、ヴィアホール２５及び配線溝２６の側面及び底面を含む全面にバリアメタル膜２７を形成する。バリアメタル膜２７には、Ｔｉ膜、Ｔａ膜、ＴｉＮ膜或いはＴａＮ膜等が用いられる。さらに、バリアメタル膜２７上に銅膜２８を形成する。これにより、ヴィアホール２５及び配線溝２６が銅膜２８で埋められる。その後、セルフエージングなどによる膜質の経時変化に起因するばらつきを防止するために、銅の粒径を増大させるための熱処理を行う。
次に、図１０に示すように、ＣＭＰによって、バリアメタル膜２７及び銅膜２８の平坦化を行う。これにより、バリアメタル膜２７及び銅膜２８を含むデュアルダマシン構造の金属配線２９が形成される。金属配線２９は、金属配線１７及びグラフェン配線１９のいずれとも電気的に接続される。
以上のようにして、図１０に示すような半導体装置が得られる。すなわち、下地領域１０上又は上方に設けられ、積層された金属配線１７及びグラフェン配線１９を含む積層配線を備えた半導体装置が得られる。本実施形態では、グラフェン配線１９が金属配線１７上に形成されており、金属配線１７とグラフェン配線１９と間には、グラフェン配線１９を形成する際に触媒として機能する触媒層１８が形成されている。
すでに述べたたように、金属配線の配線幅や配線高さが伝導電子の平均自由行程に近づくと、界面非弾性散乱効果によって電気抵抗率が増加するという問題が生じる。例えば、銅配線に用いる銅（Ｃｕ）では、伝導電子の平均自由行程は４０ｎｍ程度である。一方、グラフェンでは、伝導電子の平均自由行程は１００ｎｍから１μｍ程度であり、量子化伝導を利用した低抵抗配線が可能である。しかしながら、バリスティック伝導長よりも短い配線では、グラフェン配線の方が金属配線よりも抵抗が高くなる。また、配線幅や配線高さの大きい配線では、金属配線の方が有利である。したがって、全ての配線にグラフェン配線を用いることは得策ではない。また、配線長、配線幅或いは配線高さに応じて、金属配線とグラフェン配線とを使い分けることも、設計上、困難を伴う。
上述したように、本実施形態の半導体装置では、金属配線１７及びグラフェン配線１９を含む積層配線によって配線が形成されている。すなわち、配線の実質的に全ての部分で、金属配線１７及びグラフェン配線１９の積層構造になっている。そのため、バリスティック伝導長よりも短い配線部分では主として金属配線が電流経路として優先され、バリスティック伝導長よりも長い配線部分では主としてグラフェン配線が電流経路として優先される。また、配線幅や配線高さの大きい配線部分では、金属配線が電流経路として優先される。したがって、本実施形態では、金属配線とグラフェン配線とを使い分けるといった設計上の困難を伴うことなく、実質的に全ての配線部分で低抵抗の配線を実現することが可能である。
また、本実施形態の半導体装置では、金属配線１７上に触媒層１８を選択的に形成し、触媒層１８上にグラフェン配線１９を選択的に形成する。そのため、金属配線１７に整合したグラフェン配線１９を形成することができる。したがって、金属配線１７及びグラフェン配線１９の積層配線を容易且つ確実に形成することが可能である。
なお、上述した実施形態において、グラフェン配線１９に接続されるプラグを以下のようにして形成してもよい。例えば、接触用の金属（Ｔｉ、Ｔａ、Ｈｆ等）を形成した後、バリアメタル（ＴｉＮ等）を形成し、その後にＣＶＤ−Ｗプロセスを用いてタングステン（Ｗ）プラグを形成してもよい。
また、上述した実施形態において、触媒層１８を金属配線１７上に選択的に形成する際に、選択ＣＶＤプロセスを用いることも可能である。
また、上述した実施形態において、グラフェン配線（多層グラフェン配線）を構成するグラフェンの層数は、例えば以下のようにして決定することが可能である。すなわち、バリスティック長と同程度の長さを有するグラフェン配線と、バリスティック長と同程度の長さを有する金属配線の抵抗値が同等となるように、グラフェン配線を構成するグラフェンの層数を決定することが可能である。このようにすることで、抵抗設計が容易になる。
また、上述した実施形態では、Ｃｕダマシン配線上に触媒層を形成するようにしたが、配線が微細になると、平均自由行程が短い金属材料、例えば、Ｗ、Ｍｏ、Ｒｕ等が、配線材料として用いられる場合がある。これらの金属材料を用いた配線上に、触媒層及びグラフェン配線を形成してもよい。また、配線材料を変更すると、加工方法も変更される場合がある。例えば、ＲＩＥで配線を形成する場合、触媒層を金属配線材料層上に積層した後、触媒層と金属配線材料層とを同時に配線形状に加工してもよい。また、ＲＩＥで配線を形成する場合、金属配線材料層を配線形状に加工した後、配線形状に形成された金属配線を覆うように触媒層を形成してもよい。
（実施形態２）
図１１は、第２の実施形態に係る半導体装置の構成を模式的に示した断面図である。なお、基本的な構成は第１の実施形態と類似しているため、第１の実施形態で示した構成要素に対応する構成要素には同一の参照番号を付し、それらの詳細な説明は省略する。
本実施形態では、第１の実施形態の図５の工程で金属配線１７を形成した後、酸化剤を含んだ薬液を用いて銅配線１６の表面を酸化する。さらに、銅配線１６の表面に形成された酸化膜を除去することで、銅配線１６の上面を下げる。その後、第１の実施形態の図６の工程と同様にして触媒処理を行い、触媒層（キャップメタル層）１８を形成する。このとき、触媒層１８の上面が、周囲の絶縁膜１３の上面よりも低くなるようにする。さらに、第１の実施形態の図７の工程と同様にして、触媒層１８上に選択的にグラフェン層１９を形成する。さらに、層間絶縁膜３１及びプラグ３２等を形成する。
一般に、グラフェンは、配線溝のコーナーのようなエッジのある場所から成長しやすい。本実施形態では、銅配線１６の上面を下げる処理を行うため、銅配線１６上に形成される触媒層１８の上面を周囲の絶縁膜１３の上面よりも低くすることができる。その結果、配線溝のコーナー（エッジ）を起点として良質なグラフェンを容易に成長させることが可能である。
図１２は、本実施形態の変更例に係る半導体装置の構成を模式的に示した断面図である。本変更例では、銅配線１６の上面を下げる際に、バリアメタル膜１５の上面も下げるようにしている。この場合にも、配線溝のコーナーを起点として良質なグラフェンを容易に成長させることが可能である。
（実施形態３）
図１３は、第３の実施形態に係る半導体装置の構成を模式的に示した断面図である。なお、第１の実施形態で説明した事項については詳細な説明は省略する。
第１の実施形態では、ダマシンプロセスによって銅配線１６を形成したが、銅配線１６の代わりに、タングステン（Ｗ）配線、モリブデン（Ｍｏ）配線或いはルテニウム（Ｒｕ）配線をＲＩＥプロセスによって形成してもよい。特に、配線が微細になるにしたがい、細線効果による抵抗上昇を回避するために、平均自由行程の短いこれらの金属材料が使用される可能性が高くなる。具体的には、絶縁膜４１上に金属配線材料層４４としてＷ層（或いはＭｏ層やＲｕ層）を形成した後、金属配線材料層４４上に触媒層（キャップメタル層）４５を形成する。触媒配向制御のために、金属配線材料層４４上に触媒配向制御用の層を形成し、その後に触媒層４５を形成してもよい。金属配線材料層等を加工して配線４４を形成した後、グラフェン層（グラフェン配線）４６を形成する。その後、絶縁膜４２、４３及び４７を形成し、さらにプラグ４８を形成することで、図１３に示すような構造が得られる。
上述したように、ダマシンプロセスを用いた配線（ダマシン配線）の代わりに、ＲＩＥプロセスを用いた配線（ＲＩＥ配線）によって配線を形成し、ＲＩＥ配線上にグラフェン配線４６を形成してもよい。この場合にも、第１の実施形態と同様の効果を得ることが可能である。
なお、図１３の例では、金属配線材料層４４上に触媒層４５を形成し、ＲＩＥによって金属配線材料層４４及び触媒層４５を加工した後に、ＲＩＥ配線上にグラフェン配線４６を形成したが、金属配線材料層４４上に触媒層４５及びグラフェン層４６を形成した後に、ＲＩＥによって金属配線材料層４４、触媒層４５及びグラフェン層４６を加工して、配線を形成してもよい。
図１４は、本実施形態の変更例である。本変更例では、金属配線材料層４４をＲＩＥによって加工して金属配線を形成した後、ハードマスクを除去する。その後、金属配線４４の表面に触媒配向制御用の層を形成し、さらに触媒層４５及びグラフェン層４６を順次形成する。この場合には、触媒配向制御用の層及び触媒層４５が金属配線４４の側面にも形成されるため、グラフェン配線４６は金属配線４４の側面にも形成される。
なお、触媒層は、触媒配向制御用層上に形成してもよいし、金属配線上に直接形成してもよい。
（実施形態４）
図１５は、第４の実施形態に係る半導体装置の構成を模式的に示した断面図である。なお、第１の実施形態で説明した事項については詳細な説明は省略する。
第１の実施形態では、金属配線上にグラフェン配線を形成したが、本実施形態では、グラフェン配線上に金属配線を形成している。具体的には、絶縁膜５１上に、バリアメタル膜５４、触媒層５５、グラフェン層５６及び金属膜５７を順次形成する。その後、バリアメタル膜５４、触媒層５５、グラフェン層５６及び金属膜５７を、フォトリソグラフィ及びＲＩＥを用いてパターニングし、グラフェン配線５６及び金属配線５７を含む積層配線を形成する。絶縁膜５２、５３及び５８を形成した後、プラグ５９を形成することで、図１５に示すような構造が得られる。
このように、グラフェン配線５６上に金属配線５７を形成して積層配線を形成した場合にも、第１の実施形態と同様に、金属配線とグラフェン配線とを使い分けるといった設計上の困難を伴うことなく、実質的に全ての配線部分で低抵抗の配線を実現することが可能である。
なお、バリアメタル膜５４及び触媒層５５を配線パターン状に形成した後、触媒層５５上にグラフェン配線５６を選択的に形成し、その後で金属配線５７をＲＩＥによって形成してもよい。
図１６は、本実施形態の変更例に係る半導体装置の構成を模式的に示した断面図である。本変更例では、グラフェン配線５６と金属配線５７との間にコンタクト層５０を設けている。コンタクト層５０には例えばチタン（Ｔｉ）を用いることができる。このようなコンタクト層５０を設けた構成を採用することも可能である。
（実施形態５）
図１７は、本実施形態に係る半導体装置の構成を模式的に示した断面図である。図１７に示した構成は、以下のようにして作製される。
まず、半導体基板（図示せず）及びトランジスタ等の半導体素子（図示せず）を含む下地領域６０上又は上方に、絶縁領域として絶縁膜６１及び絶縁膜６２を形成する。絶縁膜６２には、シリコン酸化膜、具体的にはＴＥＯＳ酸化膜を用いる。続いて、絶縁膜６１及び絶縁膜６２にホールを形成し、このホール内にプラグ６３を形成する。プラグ６３の材料には、Ｗ、Ｃｕ或いはＡｌ等の金属材料を用いる。ホールの内面にバリアメタルを形成してもよい。バリアメタルの材料には、Ｔａ、Ｔｉ、Ｒｕ、Ｍｎ、Ｃｏ、或いはこれらの金属の窒化物を用いることが可能である。
次に、絶縁膜６２に対して、ＲＩＥを用いてリセス処理を施す。このリセス処理（ＲＩＥ処理）により、絶縁膜６２には、プラグ６３の露出部分（プラグ６３の上面）の周辺に傾斜面が形成される。すなわち、プラグ６３の上部分の側壁に絶縁膜６２が残留し、残留した絶縁膜６２に傾斜面が形成される。傾斜面の角度は、水平面に対して３０〜６０度程度になるようにする。また、リセス処理によって得られる絶縁膜６２の深さは１〜５０ｎｍ程度になるようにする。
次に、リセス処理が施された絶縁膜６２上、及びプラグ６３の露出部分（プラグ６３の上面）上に、バリアメタル膜６４として、厚さ１〜２０ｎｍ程度のＴｉ／ＴｉＮ膜を、ＰＶＤ法によって形成する。一般的には、バリアメタル膜６４には、Ｔｉ、Ｔａ、Ｍｎ、Ｒｕ、Ｉｒ、Ｃｕ、Ｚｎ、或いはこれらの金属を含む合金、或いはこれらの金属の窒化物を用いることが可能である。バリアメタル膜６４の形成には、ＰＶＤの他にＣＶＤを用いることも可能である。
次に、バリアメタル膜６４上に、触媒層６５として、厚さ１〜５０ｎｍ程度のＮｉ膜を、ＰＶＤ又はＣＶＤによって形成する。触媒層６５には、Ｃｏ、Ｎｉ及びＦｅの少なくとも１つを主成分として含む膜を用いることが可能である。絶縁膜６２には傾斜面が形成されているため、この絶縁膜６２の傾斜面に対応して、触媒層６５の傾斜面はファセット面となる。
次に、触媒層６５上に、グラフェン層６６を形成する。グラフェン層６６は、例えばＣＶＤによって形成される。ＣＶＤの炭素源には、炭化水素系ガス（メタン、アセチレン等）又はその混合ガスを用いる。キャリアガスとしては、水素ガスや希ガスを用いる。グラフェン層６６の形成温度は、２００℃から１０００℃の範囲が好ましい。より好ましくは、５００℃から６００℃である。なお、リモートプラズマを使用してイオン及び電子を除去するために、処理基板の上方に電極を設置して電圧を印加してもよい。グラフェン層６６を成膜する際の印加電圧は、０から±１００Ｖ程度であることが好ましい。
グラフェン層６６は、絶縁膜６２の傾斜面に対応して形成された触媒層６５のファセット面から成長する。そのため、良質で均一なグラフェン層６６を得ることができる。触媒層６５及びグラフェン層６６は、面心立方構造の（１１１）、或いは六方最密構造の（００２）に配向している。このようにして、絶縁膜６２上及びプラグ６３の露出部分上に、バリアメタル膜６４及び触媒層６５を介して、グラフェン層６６が形成される。
さらに、フォトリソグラフィ及びＲＩＥを用いてグラフェン層６６をパターニングすることで、グラフェン配線６６が形成される。
以上のように、本実施形態では、絶縁膜６２がプラグ６３の露出部分の周辺に傾斜面を有している。そのため、この傾斜面に対応して形成された触媒層６５のファセット面から良質で均一なグラフェン層６６を成長させることできる。したがって、このようにして得られたグラフェン層６６を用いて配線を形成することで、良質なグラフェン配線を得ることができる。
（実施形態６）
図１８は、本実施形態に係る半導体装置の構成を模式的に示した断面図である。なお、基本的な構成は第５の実施形態と類似しているため、第５の実施形態で示した構成要素に対応する構成要素には同一の参照番号を付し、それらの詳細な説明は省略する。
上述した第５の実施形態では、絶縁膜６２の水平面がプラグ６３の上面よりも低くなるようにしたが、本実施形態では、絶縁膜６２の水平面がプラグ６３の上面よりも高くなるようにしている。このようにしても、絶縁膜６２には、プラグ６３の露出部分（プラグ６３の上面）の周辺に傾斜面が形成される。傾斜面の角度は、水平面に対して３０〜６０度程度になるようにする。グラフェン層６６は、絶縁膜６２の傾斜面に対応して形成された触媒層６５のファセット面から成長する。
本実施形態においても、絶縁膜６２に傾斜面を形成することで、第５の実施形態と同様に、触媒層６５のファセット面から良質で均一なグラフェン層６６を形成することができ、良質なグラフェン配線を得ることができる。
（実施形態７）
図１９は、本実施形態に係る半導体装置の構成を模式的に示した断面図である。なお、基本的な構成は第５の実施形態と類似しているため、第５の実施形態で示した構成要素に対応する構成要素には同一の参照番号を付し、それらの詳細な説明は省略する。
本実施形態では、第５の実施形態と同様にしてプラグ６３を形成した後、選択ＣＶＤや無電解メッキによって、プラグ６３上に選択的に、傾斜面を有する導電物構造６７を形成する。この導電物構造６７は、金属或いは金属窒化物で形成することが可能である。具体的には、導電物構造６７には、ＴｉＮ、Ｒｕ、ＴａＮ、ＲｕＮ、Ｃｏ、ＣｏＮ、Ｎｉ、ＮｉＮ、Ｗ、Ｃｕ、ＣｏＷＰ等を用いることが可能である。この導電物構造６７の厚さ（高さ）は１〜３０ｎｍ程度とする。また、導電物構造６７の傾斜面の角度は、水平面に対して３０〜６０度程度になるようにする。
その後、第５の実施形態と同様にして、バリアメタル膜６４、触媒層６５及びグラフェン層６６を形成する。導電物構造６７の傾斜面に対応して、触媒層６５の傾斜面はファセット面となる。グラフェン層６６は、触媒層６５のファセット面から成長する。
本実施形態では、傾斜面を有する導電物構造６７を形成することで、第５の実施形態と同様に、触媒層６５のファセット面から良質で均一なグラフェン層６６を形成することができ、良質なグラフェン配線を得ることができる。
なお、本実施形態では、導電物構造６７を形成した後に、バリアメタル膜６４、触媒層６５及びグラフェン層６６を形成したが、導電物構造６７がバリアメタル材料で形成されていれば、バリアメタル膜６４を形成しなくてもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…下地領域 １１…絶縁膜 １２…絶縁膜 １３…絶縁膜
１４…配線溝 １５…バリアメタル膜 １６…銅膜
１７…金属配線 １８…触媒層 １９…グラフェン層（グラフェン配線）
２１…絶縁膜 ２２…絶縁膜 ２３…絶縁膜 ２４…絶縁膜
２５…ヴィアホール ２６…配線溝 ２７…バリアメタル膜
２８…銅膜 ２９…金属配線
３１…層間絶縁膜 ３２…プラグ
４１…絶縁膜 ４２…絶縁膜 ４３…絶縁膜
４４…Ｗ配線（或いはＭｏ配線） ４５…触媒層 ４６…グラフェン層
４７…絶縁膜 ４８…プラグ
５０…コンタクト層 ５１…触媒層 ５２…絶縁膜 ５３…絶縁膜
５４…バリアメタル膜 ５５…触媒層 ５６…グラフェン層
５７…金属膜 ５８…絶縁膜 ５９…プラグ
６０…下地領域 ６１…絶縁膜 ６２…絶縁膜
６３…プラグ ６４…バリアメタル膜 ６５…触媒層
６６…グラフェン層 ６７…導電物構造

Claims (2)

  1. 絶縁領域と、
    前記絶縁領域内に形成され、露出部分を有するプラグと、
    前記絶縁領域上及び前記プラグの露出部分上に形成されたグラフェン層と、
    を備え、
    前記絶縁領域は、前記プラグの露出部分の周辺に傾斜面を有する
    ことを特徴とする半導体装置。
  2. 絶縁領域と、
    前記絶縁領域内に形成され、露出部分を有するプラグと、
    前記プラグの露出部分上に形成され、傾斜面を有する導電物構造と、
    前記絶縁領域上及び前記導電物構造上に形成されたグラフェン層と、
    を備えたことを特徴とする半導体装置。
JP2013062590A 2013-03-25 2013-03-25 半導体装置 Active JP5826783B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013062590A JP5826783B2 (ja) 2013-03-25 2013-03-25 半導体装置
US14/022,505 US9431345B2 (en) 2013-03-25 2013-09-10 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013062590A JP5826783B2 (ja) 2013-03-25 2013-03-25 半導体装置

Publications (2)

Publication Number Publication Date
JP2014187307A JP2014187307A (ja) 2014-10-02
JP5826783B2 true JP5826783B2 (ja) 2015-12-02

Family

ID=51568585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013062590A Active JP5826783B2 (ja) 2013-03-25 2013-03-25 半導体装置

Country Status (2)

Country Link
US (1) US9431345B2 (ja)
JP (1) JP5826783B2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9514986B2 (en) * 2013-08-28 2016-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Device with capped through-substrate via structure
JP6129772B2 (ja) * 2014-03-14 2017-05-17 株式会社東芝 半導体装置及び半導体装置の製造方法
JP6077076B1 (ja) * 2015-09-11 2017-02-08 株式会社東芝 グラフェン配線構造及びグラフェン配線構造の作製方法
KR102310404B1 (ko) * 2015-11-05 2021-10-07 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP6542144B2 (ja) * 2016-03-14 2019-07-10 株式会社東芝 半導体装置およびその製造方法
US10727070B2 (en) 2016-03-21 2020-07-28 International Business Machines Corporation Liner-less contact metallization
CN107564888B (zh) * 2016-07-01 2020-09-15 中芯国际集成电路制造(上海)有限公司 互连结构及其制造方法
JP6807251B2 (ja) * 2017-03-02 2021-01-06 東京エレクトロン株式会社 ルテニウム配線の製造方法
JP7304721B2 (ja) * 2019-03-18 2023-07-07 東京エレクトロン株式会社 半導体装置およびその製造方法
US11189523B2 (en) * 2019-06-12 2021-11-30 Nanya Technology Corporation Semiconductor structure and fabrication method thereof
CN112151440B (zh) * 2019-06-28 2023-12-12 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法、晶体管
US11081447B2 (en) * 2019-09-17 2021-08-03 Taiwan Semiconductor Manufacturing Co., Ltd. Graphene-assisted low-resistance interconnect structures and methods of formation thereof
US20220399230A1 (en) * 2020-02-19 2022-12-15 Lam Research Corporation Graphene integration
US11328954B2 (en) 2020-03-13 2022-05-10 International Business Machines Corporation Bi metal subtractive etch for trench and via formation
KR20220019175A (ko) 2020-08-07 2022-02-16 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
KR20220034498A (ko) 2020-09-11 2022-03-18 삼성전자주식회사 반도체 장치
US20220352018A1 (en) * 2021-04-30 2022-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Carbon-based liner to reduce contact resistance

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162261A (en) * 1990-12-05 1992-11-10 Texas Instruments Incorporated Method of forming a via having sloped sidewalls
TW477907B (en) * 1997-03-07 2002-03-01 Toshiba Corp Array substrate, liquid crystal display device and their manufacturing method
JP2000191302A (ja) 1998-12-28 2000-07-11 Toshiba Corp 水素吸蔵体及び水素吸蔵体の製造方法
JP4979296B2 (ja) 2006-08-02 2012-07-18 富士通株式会社 カーボンナノチューブの製造方法
JP2009070911A (ja) 2007-09-11 2009-04-02 Fujitsu Ltd 配線構造体、半導体装置および配線構造体の製造方法
JP5470779B2 (ja) 2008-09-03 2014-04-16 富士通株式会社 集積回路装置の製造方法
JP5395542B2 (ja) 2009-07-13 2014-01-22 株式会社東芝 半導体装置
JP5439120B2 (ja) * 2009-11-02 2014-03-12 株式会社東芝 半導体装置およびその製造方法
JP5920808B2 (ja) * 2010-08-29 2016-05-18 学校法人 芝浦工業大学 配線パターンの形成方法
JP5637795B2 (ja) * 2010-10-05 2014-12-10 株式会社東芝 装置
JP5550515B2 (ja) * 2010-10-05 2014-07-16 株式会社東芝 グラフェン配線およびその製造方法
JP2012199520A (ja) * 2011-03-10 2012-10-18 Toshiba Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20140284802A1 (en) 2014-09-25
JP2014187307A (ja) 2014-10-02
US9431345B2 (en) 2016-08-30

Similar Documents

Publication Publication Date Title
JP5826783B2 (ja) 半導体装置
TWI611550B (zh) 半導體元件及其製造方法
US8169085B2 (en) Semiconductor device and method of fabricating the same
JP5637795B2 (ja) 装置
US9190323B2 (en) Semiconductor devices with copper interconnects and methods for fabricating same
TWI460839B (zh) 石墨烯（ｇｒａｐｈｅｎｅ）內連線及其製造方法
JP5360209B2 (ja) 半導体装置及びその製造方法
JP5454478B2 (ja) スイッチング素子及びその製造方法
WO2010079816A1 (ja) 半導体装置及びその製造方法
JP5820416B2 (ja) 半導体装置及びその製造方法
JP2011023420A (ja) 半導体装置
JP5583236B1 (ja) グラフェン配線
US20160071803A1 (en) Semiconductor device and method for manufacturing the same
JP2013172083A (ja) 半導体装置の製造方法
JP2011238828A (ja) 半導体装置及びその製造方法
US20210159183A1 (en) Interconnect structure having nanocrystalline graphene cap layer and electronic device including the interconnect structure
JP5527321B2 (ja) 抵抗変化素子及びその製造方法
JP2015050305A (ja) 半導体装置及びその製造方法
US9484206B2 (en) Semiconductor device including catalyst layer and graphene layer thereon and method for manufacturing the same
JP6180977B2 (ja) グラフェン配線及び半導体装置
JP2016063097A (ja) カーボンナノチューブ配線構造およびその製造方法
US20140284814A1 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150630

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150827

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150915

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151014

R151 Written notification of patent or utility model registration

Ref document number: 5826783

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350