JP2009070911A - 配線構造体、半導体装置および配線構造体の製造方法 - Google Patents

配線構造体、半導体装置および配線構造体の製造方法 Download PDF

Info

Publication number
JP2009070911A
JP2009070911A JP2007235614A JP2007235614A JP2009070911A JP 2009070911 A JP2009070911 A JP 2009070911A JP 2007235614 A JP2007235614 A JP 2007235614A JP 2007235614 A JP2007235614 A JP 2007235614A JP 2009070911 A JP2009070911 A JP 2009070911A
Authority
JP
Japan
Prior art keywords
sheet
wiring
carbon
wiring structure
conductive portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007235614A
Other languages
English (en)
Inventor
Mari Obuchi
真理 大淵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007235614A priority Critical patent/JP2009070911A/ja
Publication of JP2009070911A publication Critical patent/JP2009070911A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1094—Conducting structures comprising nanotubes or nanowires

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】製造プロセスを容易にして、特性を向上させる。
【解決手段】導電部１４ａと、導電部１４ａと対向する導電部１４ｂと、導電部１４ａと導電部１４ｂとを接続するシート状炭素構造体１５ａと、を有する配線構造体１０により、シート状炭素構造体１５ａのカイラリティの制御が容易にできて、シート状炭素構造体１５ａの電子状態に従って、シート状炭素構造体１５ａにバリスティック伝導を発現させることができるようにした。これにより、理想的な抵抗を得ることができ、配線にＣＮＴを利用した場合と、同等もしくはそれ以上の特性を実現することができる。
【選択図】図１

Description

本発明は配線構造体、半導体装置および配線構造体の製造方法に関し、特に、導電体を電気的に接続する配線構造体、半導体装置および配線構造体の製造方法に関する。
ＬＳＩ（Large Scale Integration）などの半導体装置は高速化、低消費電力化、微細化などが、特に近年、著しく進んでいる。このまま進んでいき最小線幅が３５ｎｍ以降になると、配線などに銅（Ｃｕ）の利用が主流となった半導体装置では、抵抗や電流密度の耐性などで限界が来ると考えられている。
そこで、Ｃｕの代替材料としてカーボンナノチューブ（Carbon NanoTube：ＣＮＴ）が注目されている。ＣＮＴは、低抵抗、高電流密度耐性、耐熱性などの魅力的な物性を有しており、炭素（Ｃ）元素から構成されている。
実際にＣＮＴをＬＳＩの配線に適用する提案が幾つかなされている。例えば、非特許文献１では、触媒金属を縦方向に成長させたＣＮＴを縦方向のビア配線に適用しており、非特許文献２では、コンタクトブロックの、例えば側面を選択して金属触媒を形成し、ＣＶＤ（Chemical Vapor Deposition）法により横方向に成長させたＣＮＴ束を横方向のビア配線に適用している。
Shintaro Sato et al, "Novel approach to fabricating carbon nanotube via interconnects using size−controlled catalyst nanoparticles", IEEE International Interconnect Technology Conference, 2006, pp.230 Mizuhisa Nihei et al, "Low−resistance Multi−walled Carbon Nanotube Vias with Parallel Channel Conduction of Inner Shells", IEEE International Interconnect Technology Conference, 2005, pp.234
しかし、ＣＮＴを横方向に成長させるには次のような問題点があった。
まず、横方向は縦方向と違い、配線の長さが異なっている。このため、１回の成長で長さの異なるＣＮＴを成長させるためには、触媒や下地をそれぞれ制御する必要があり製造プロセスが非常に煩雑になるという問題があった。複数回に分けて成長させることも可能であるが、この場合も製造プロセスが煩雑となるという問題があった。
また、複数本のＣＮＴ（ＣＮＴ束）の先端部をもう一方の配線や電極などに接続する必要がある。このため、コンタクトブロックからＣＮＴ束の成長後、ＣＮＴ束の先端部に後付けで別のコンタクトブロックを形成することになる。したがって、同じ階層の配線層において、コンタクトブロックを複数回に分けて別々に形成する必要があり、製造プロセスが煩雑となり、さらに、製造コストが嵩張るという別の問題もあった。
本発明はこのような点に鑑みてなされたものであり、製造プロセスが容易であって、特性が向上した配線構造体、半導体装置および配線構造体の製造方法を提供することを目的とする。
本発明では上記課題を解決するために、図１に示すように、導電部１４ａと、導電部１４ａと対向する導電部１４ｂと、導電部１４ａと導電部１４ｂとを接続するシート状炭素構造体１５ａと、を有することを特徴とする配線構造体１０が提供される。
このような配線構造体によれば、シート状炭素構造体のカイラリティの制御が容易にできて、シート状炭素構造体の電子状態に従って、シート状炭素構造体にバリスティック伝導を発現させることができるようになる。
また、本発明では上記課題を解決するために、第１の導電部と、前記第１の導電部と対向する第２の導電部と、前記第１の導電部と前記第２の導電部とを接続するシート状炭素構造体と、を有する配線構造体を備えることを特徴とする半導体装置が提供される。
このような半導体装置によれば、シート状炭素構造体のカイラリティの制御が容易にでき、シート状炭素構造体の電子状態に従って、シート状炭素構造体にバリスティック伝導を発現させることができるようになる。
また、本発明では上記課題を解決するために、第１の導電部を用意する工程と、前記第１の導電部と対向する第２の導電部を用意する工程と、前記第１の導電部と前記第２の導電部とをシート状炭素構造体で接続する工程と、を有することを特徴とする配線構造体の製造方法が提供される。
このような配線構造体の製造方法によれば、第１の導電部が用意され、第１の導電部と対向する第２の導電部が用意され、第１の導電部と第２の導電部とをシート状炭素構造体で接続されて、任意の長さと方向への横配線をさせることができるようになる。
本発明では、シート状炭素構造体のカイラリティの制御が容易にでき、シート状炭素構造体の電子状態に従って、シート状炭素構造体にバリスティック伝導を発現させることができるようにした。これにより、理想的な抵抗を得ることができ、配線にＣＮＴを利用した場合と、同等もしくはそれ以上の特性を実現することができる。
以下、本発明の実施の形態を、図面を参照して詳細に説明する。
本実施の概要について図面を参照して説明し、その後に、本発明の概要に基づいた実施の形態について、同様に図面を参照して説明する。
では、本発明の概要について図１を用いて以下に説明する。
図１は本発明の概要について示しており、（Ａ）は配線構造体の斜視模式図、（Ｂ）は配線構造体を備えた装置の断面模式図である。
本発明の配線構造体１０は、図１（Ａ）に示すように、２つの導電部１４ａ，１４ｂの間をシート状炭素構造体１５ａで電気的に接続した構成をなしている。そして、装置１０ａがこのような配線構造体１０を備えている。
装置１０ａは、図１（Ｂ）に示すように、基体１１に電極１２ａ，１２ｂ，１２ｃ，１２ｄが形成されており、電極１２ａ，１２ｂ，１２ｃ，１２ｄと導電部１４ａ，１４ｂ，１４ｃ，１４ｄとが配線１３ａ，１３ｂ，１３ｃ，１３ｄにて接続されている。さらに、装置１０ａは、導電部１４ａ，１４ｂの間をシート状炭素構造体１５ａで接続した配線構造体１０を備えており、導電部１４ｄと別の導電部（図示を省略）とをシート状炭素構造体１５ｂが接続している。
次に、上記配線構造体１０の原理について図面を参照して説明する。
配線構造体１０のシート状炭素構造体１５ａ，１５ｂは、互いに結合したＣ原子を頂点とする六角網目状で構成されたシート状の材料である。具体的には、グラフェンシート、グラファイトシートまたはカーボンナノリボンなどが挙げられる。なお、グラフェンシートを丸めて円筒状にするとＣＮＴとなる。そして、Ｃ原子で構成されるシート状炭素構造体１５ａ，１５ｂは、ＣＮＴと同様に、低抵抗であって高電流密度耐性を有する。
以下、シート状炭素構造体１５ａ，１５ｂとしてグラフェンシートを例に挙げて説明を行う。
図２はグラフェンシートの構成例を示す展開図である。
グラフェンシート２０ａの構成例を示す展開図２０は、上記で触れ、また図２に示すように、互いに結合したＣ原子を頂点とする六角網目状で構成されたシート状である。なお、図２において六角形の頂点にはＣ原子がそれぞれ存在しているが、Ｃ原子の図示を省略している。
グラフェンシート２０ａの特徴の１つに、シートの切り出し方向によって電子特性が異なって発現することが知られている。グラフェンシート２０ａの電子特性は、例えば、図２に示す矢印Ａに垂直に切り出した場合（これは「アームチェア（armchair）型２１」と呼ばれている）、金属性を示す。また、矢印Ａ以外に、例えば矢印Ｂに垂直に切り出した場合（これは「ジグザグ（zigzag）型２２」と呼ばれている）、半導体性を示す。
上記特性により、グラフェンシート２０ａであれば、このようなカイラリティの制御を、例えばリソグラフィーによる切り出し方により、容易に行うことができる。そして、グラフェンシート２０ａは、単純な結晶成長により得ることができるとともに、グラフェンシート２０ａを複数積層したグラファイトシートなどは、単純な層状物質であり、層数の制御も容易に行うことができる。一方、ＣＮＴでは、その形成プロセスから密度や層数、カイラリティの構造制御は難しい。
また、このようなグラフェンシート２０ａで導電部１４ａ，１４ｂ間を接続するには、次のような方法が考えられる。例えば、成長させたグラフェンシート２０ａを上記のようにリソグラフィーなどによってカイラリティを制御しつつ切り出したグラフェンシート２０ａで、導電部１４ａ，１４ｂ間を接続させる方法や、成長後のグラフェンシート２０ａのカイラリティを考慮して触媒金属を導電部１４ａ，１４ｂ間に形成して、グラフェンシート２０ａを成長させることで、導電部１４ａ，１４ｂ間を接続させる方法などが考えられる。
次に、グラフェンシート２０ａをアームチェア型２１およびジグザグ型２２で切り出し、それぞれの基底準位エネルギー（これを「Ｅ0」と表す）および第１準位エネルギー（これを「Ｅ1」と表す）の切り出し幅依存性について説明する。なお、「切り出し幅」とは、例えば、導電部１４ａ，１４ｂ間を、グラフェンシート２０ａを切り出して接続する場合、導電部１４ａ，１４ｂ間の距離を切り出したグラフェンシート２０ａの「長さ」とし、接続方向に対して垂直方向のグラフェンシートの距離を「切り出し幅（もしくは単に「幅」）」と呼ぶことにする。
また、グラフェンシート２０ａをアームチェア型２１（金属性）およびジグザグ型２２（半導体性）で切り出し、切り出し幅に対する切り出し幅に対するＥ0およびＥ1について算出した結果について説明する。
グラフェンシート２０ａが金属性を示すアームチェア型２１の場合、Ｅ0は切り出し幅に依存せずにほぼ０．０ｅＶのままである。また、Ｅ1は切り出し幅が長くなるにつれて、０．８ｅＶ程度から低下し、１００ｎｍ程度では、ほぼ０．０ｅＶであった。
一方、アームチェア型２１以外であって、半導体性を示すジグザグ型２２の場合、Ｅ0は切り出し幅が長くなるにつれて、０．３５ｅＶ程度から低下し、７０ｎｍ程度では、ほぼ０．０ｅＶであった。また、Ｅ1は切り出し幅が長くなるにつれて、０．６ｅＶ程度から低下し、９０ｎｍ程度では、ほぼ０．０ｅＶであった。
次に、グラフェンシート２０ａをアームチェア型２１（金属性）およびジグザグ型２２（半導体性）で切り出し、室温時の切り出し幅に対するＥ0およびＥ1の占有確率について算出した結果について説明する。
金属性を示すアームチェア型２１の場合、Ｅ0は切り出し幅に依存せずに、占有確率はほぼ１０-0のままであった。また、Ｅ1は切り出し幅が１００ｎｍ程度では、占有確率は２×１０-1程度であったが、切り出し幅が狭くなるにつれて、占有確率は低下して、２０ｎｍ程度で１０-4であった。
一方、半導体性を示すジグザグ型２２の場合、Ｅ0は切り出し幅が１００ｎｍ程度では、占有確率は７×１０-1程度であったが、切り出し幅が短くなるにつれて、占有確率は低下して、５ｎｍ程度で１０-4であった。また、Ｅ1は切り出し幅が１００ｎｍ程度では、占有確率は４×１０-1程度であったが、切り出し幅が短くなるにつれて、占有確率は低下して、１０ｎｍ程度で１０-4であった。
なお、上記背景技術で最小線幅が３５ｎｍになると、Ｃｕ配線による抵抗や電流密度の耐性などで限界が来ると考えられていることに触れた。一方で、Ｅ1の占有確率が１０-2程度となる切り出し幅では、電子の散乱が抑制されて、ＣＮＴで確認されるバリスティック伝導が現れることが知られている。
そこで、配線などにグラフェンシート２０ａを適用する場合、上記算出結果から、アームチェア型２１であれば、切り出し幅は３５ｎｍ以下、アームチェア型２１以外であれば、切り出し幅は１２ｎｍ以上、２４ｎｍ以下であれば、ＣＮＴと同様にバリスティック伝導を発現させることができる。
以上、本発明の概要から、導電部１４ａ，１４ｂ間の配線にグラフェンシート２０ａなどのようなシート状炭素構造体１５ａを用いると、導電部１４ａ，１４ｂ間の接続を容易に行うことができ、また、カイラリティの制御も切り出し方向を変えるだけで容易に制御することができる。さらに、シート状炭素構造体１５ａの電子状態に従って、切り出し幅を制御するだけで、シート状炭素構造体１５ａにバリスティック伝導を発現させることができる。したがって、シート状炭素構造体１５ａを適用することで、理想的な抵抗を得ることができ、配線にＣＮＴを利用した場合と、同等もしくはそれ以上の特性を実現することができる。また、ＣＮＴと比較して、製造プロセスも簡略化でき、任意の長さと方向への横配線も可能となる。
次に実施の形態について説明する。
まず、第１の実施の形態について図面を参照して説明する。
第１の実施の形態では、上記本発明の概要を踏まえた多層配線構造体について説明する。
図３は、第１の実施の形態における多層配線構造体の要部断面模式図である。
多層配線構造体３０は、基体３１上に、エッチングストップ膜としての窒化シリコン（ＳｉＮ）膜３２，３９を介して、上下１層ずつの配線層が形成されている。まず、第１の配線層（下側）として、ＳｉＮ膜３２上に、低誘電率膜３３の開口部に、タンタル（Ｔａ）膜３４、チタン（Ｔｉ）膜３５そして触媒薄膜３６を成膜し、触媒薄膜３６から成長し、絶縁膜３８が成膜したＣＮＴ３７より構成されている。さらに、第２の配線層（上側）が、第１の配線層上にＳｉＮ膜３９を介して、低誘電率膜４０と、窒化チタン（ＴｉＮ）電極膜４４の開口部に、Ｔｉ膜４１そして触媒薄膜４２を成膜し、触媒薄膜４２から成長した多層のグラフェンシート４３により構成されている。
このような多層配線構造体３０では、ＣＮＴ３７が縦配線を、グラフェンシート４３が横配線を実現していることがわかる。
次に、多層配線構造体３０の製造方法について図面を参照して以下に説明する。
図４は、第１の実施の形態における多層配線構造体の第１の配線層の製造工程の要部断面模式図、図５は、第１の実施の形態における多層配線構造体の第２の配線層の製造工程の要部断面模式図である。
まず、図４（Ａ）を参照しながら説明する。配線形成予定の基体３１上にエッチングストップ膜としてＳｉＮ膜３２を、ＣＶＤ法を用いて成膜する。さらに、層間絶縁膜として厚さ２００ｎｍの低誘電率膜３３を、プラズマＣＶＤ法を用いて成膜し、フォトリソグラフィを用いてビア開口孔形成予定部分にレジスト膜をパターニングし、フッ素（Ｆ）系ガスを用いたドライエッチング法によりビア開口孔を形成する。以上、図４（Ａ）に示す構成が形成される。
次いで、図４（Ｂ）を参照しながら説明する。低誘電率膜３３上および低誘電率膜３３のビア開口孔底面に、Ｔａ膜３４を成膜する。なお、Ｔａ膜３４は、下部の配線層や基体３１にＣｕが含まれる場合、Ｃｕの拡散防止膜として機能する。続いて、Ｔｉ膜３５を成膜する。なお、Ｔｉに代わってＴｉＮ、または、ＴｉおよびＴｉＮの組み合わせでもよい。続いて、厚さ１ｎｍの触媒薄膜３６を、レーザーアブレーション法やスパッタ法により成膜する。触媒種としては、例えば、遷移金属であって、具体的には、鉄（Ｆｅ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、またはこれらを含む二次系金属や合金などが挙げられる。続いて、ＣＶＤ法により、ＣＮＴ３７を触媒薄膜３６から垂直配向成長させる。なお、ＣＮＴ３７の成長条件としては、例えば、熱ＣＶＤ法を用いて、反応ガスとしてアセチレン（Ｃ2Ｈ2）（１０％アルゴン（Ａｒ）希釈）／Ａｒの混合ガスを真空チャンバ内に導入し、圧力１ＫＰａ、基板温度４００℃〜４５０℃程度とする。熱フィラメントによりガス解離を行う熱フィラメントＣＶＤ法を用いてもよく、この場合は熱フィラメント温度を９００℃〜１８００℃程度とする。または、プラズマ系ＣＶＤ法を用いてもよい。以上、図４（Ｂ）に示す構成が形成される。
次いで、図５（Ａ）を参照しながら説明する。ＣＮＴ３７の隙間（ＣＮＴの１本ずつの間）に絶縁膜３８を成膜する。なお、絶縁膜３８としては、例えば、塗布系の有機ＳＯＧ（Spin−On Glass）をスピンコートする。有機ＳＯＧの塗布の前に、塗布の濡れ性を上げるために、酸素プラズマ処理、オゾン処理、ＵＶ処理などを行ってもよい。そして、スピンコート後に、例えば、２５０℃程度で５分間のベークおよび４００℃程度で３０分間のキュアを行うことによって、有機ＳＯＧを硬化させることができる。続いて、低誘電率膜３３の上面までで、ＣＮＴ／ＳＯＧ複合層を、ＣＭＰ（Chemical Mechanical Polishing）にて研磨することにより平坦化する。ＣＭＰ処理後に、例えば５％の希フッ酸（ＨＦ）処理を行うことで研磨残渣を除去することができる。以上、図５（Ａ）に示す構成が形成される。
次いで、図５（Ｂ）を参照しながら説明する。エッチングストップ膜として、ＳｉＮ膜３９を、ＣＶＤ法を用いて成膜する。続いて、全面に厚さ２００ｎｍの低誘電率膜４０を、プラズマＣＶＤ法を用いて成膜する。続いて、フォトリソグラフィを用いて上部配線形成予定部分にレジスト膜をパターニングし、Ｆ系ガスを用いたドライエッチング法によりビア開口孔を形成する。続いて、ビア開口孔の底に、Ｔｉ膜４１を成膜する。なお、Ｔｉに代わってＴｉＮ、または、ＴｉおよびＴｉＮの組み合わせでもよい。続いて、厚さ２ｎｍ〜１０ｎｍの触媒薄膜４２を成膜する。触媒種としては、例えば、遷移金属であって、具体的には、Ｆｅ、Ｎｉ、Ｃｏ、またはこれらを含む二次系金属や合金などが挙げられる。続いて、ＣＶＤ法により、多層のグラフェンシート４３を触媒薄膜４２から垂直配向成長させる。なお、多層のグラフェンシート４３の成長条件としては、例えば、熱ＣＶＤ法を用いて、反応ガスとしてＣ2Ｈ2（１０％Ａｒ希釈）／Ａｒの混合ガスを真空チャンバ内に導入し、圧力１ＫＰａ、基板温度３５０℃〜４５０℃程度とする。以上、図５（Ｂ）に示す構成が形成される。
次いで、図３を参照しながら説明する。フォトリソグラフィを用いて配線接合予定部分にレジスト膜をパターニングし、Ｆ系ガスを用いたドライエッチング法によりビア開口孔を形成する。続いて、ビア開口孔に接合部としてＴｉＮ電極膜４４を形成する。なお、ＴｉＮに代わりＴｉ、または、ＴｉＮおよびＴｉの複合金属でもよい。または、ＴｉＮあるいはＴｉ、あるいはそれらの複合膜をコンタクト層とし、その上にＣｕを堆積してもよい。ＴｉＮ電極膜４４成膜後に４００℃程度で熱処理を行うことにより、ＣＮＴ３７とグラフェンシート４３と、ＴｉＮ電極膜４４との電気的接合を改善することもできる。
以上の製造プロセスによって図３の多層配線構造体３０を得ることができる。なお、さらに、上記製造プロセスを繰り返して、必要に応じて、多層配線を形成できる。
なお、上記製造プロセスでは、グラフェンシート４３の形成に、触媒薄膜を成長させる場合を例に挙げて説明した。この例の他、別途形成したグラフェンシートを、所望の大きさに切り出して、ＴｉＮ電極膜４４に接続させるようにしても同様の効果を得ることができる。
次に、第２の実施の形態について図面を参照して説明する。
第２の実施の形態では、これまでに説明してきた配線構造体を備えた半導体装置を例に挙げて説明する。
図６は、第２の実施の形態における配線構造体を備えた半導体装置の斜視模式図である。
半導体装置５０は、半導体基板５１にＳＴＩ（Shallow Trench Isolation）５５を挟んで、ソース電極５２、ドレイン電極５３およびゲート電極５４が２組形成されている。このような半導体装置５０に対して、縦配線としてＣＮＴ５６がソース電極５２、ドレイン電極５３およびゲート電極５４の各電極と接合導電ブロック５７とを接続している。さらに、横配線としてグラフェンシート５８が接合導電ブロック５７間を接続している。なお、図６では、層間絶縁膜などの記載を便宜上省略している。
この半導体装置５０のように、接合導電ブロック５７間の横配線の接続にグラフェンシート５８を適用することができ、理想的な抵抗を得ることができ、配線にＣＮＴを利用した場合と、同等もしくはそれ以上の特性を実現することができる。
したがって、本発明では、導電部間の配線にグラフェンシートなどのようなシート状炭素構造体を適用することにより、配線にＣＮＴを利用した場合よりも、製造プロセスを簡略化でき、任意の長さと方向への横配線が可能となる。そして、シート状炭素構造体では、カイラリティを、切り出し方向を変えるだけで容易に制御することができ、さらに、カイラリティに従って、切り出し幅を制御するだけで、バリスティック伝導を発現させることができる。したがって、シート状炭素構造体を適用することで、理想的な抵抗を得ることができ、配線にＣＮＴを利用した場合と、同等もしくはそれ以上の特性を実現することができる。
なお、上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。
（付記１） 第１の導電部と、
前記第１の導電部と対向する第２の導電部と、
前記第１の導電部と前記第２の導電部とを接続するシート状炭素構造体と、
を有することを特徴とする配線構造体。
（付記２） 前記シート状炭素構造体は、グラフェンシート、グラファイトシートまたはカーボンナノリボンであることを特徴とする付記１記載の配線構造体。
（付記３） 前記シート状炭素構造体が接続方向に対しアームチェア型である場合、前記シート状炭素構造体の幅は３５ｎｍ以下であることを特徴とする付記１または２に記載の配線構造体。
（付記４） 前記シート状炭素構造体が接続方向に対しアームチェア型でない場合、前記シート状炭素構造体の幅は１２ｎｍ以上、２４ｎｍ以下であることを特徴とする付記１または２に記載の配線構造体。
（付記５） 前記シート状炭素構造体が多層であることを特徴とする付記１乃至４のいずれか１項に記載の配線構造体。
（付記６） 第１の導電部と、前記第１の導電部と対向する第２の導電部と、前記第１の導電部と前記第２の導電部とを接続するシート状炭素構造体と、を有する配線構造体を備えることを特徴とする半導体装置。
（付記７） 前記シート状炭素構造体は、グラフェンシート、グラファイトシートまたはカーボンナノリボンであることを特徴とする付記６記載の半導体装置。
（付記８） 前記シート状炭素構造体が接続方向に対しアームチェア型である場合、前記シート状炭素構造体の幅が３５ｎｍ以下であることを特徴とする付記６または７に記載の半導体装置。
（付記９） 前記シート状炭素構造体が接続方向に対しアームチェア型でない場合、前記シート状炭素構造体の幅が１２ｎｍ以上、２４ｎｍ以下であることを特徴とする付記６または７に記載の半導体装置。
（付記１０） 前記第１の導電部と前記第２の導電部とを接続する前記シート状炭素構造体を複数積層させることを特徴とする付記６乃至９のいずれか１項に記載の半導体装置。
（付記１１） 第１の導電部を用意する工程と、
前記第１の導電部と対向する第２の導電部を用意する工程と、
前記第１の導電部と前記第２の導電部とをシート状炭素構造体で接続する工程と、
を有することを特徴とする配線構造体の製造方法。
（付記１２） 前記シート状炭素構造体は、グラフェンシート、グラファイトシートまたはカーボンナノリボンであることを特徴とする付記１１記載の配線構造体の製造方法。
（付記１３） 前記第１の導電部と前記第２の導電部との間に触媒層を形成し、前記触媒層を成長させて前記シート状炭素構造体を形成することを特徴とする付記１１または１２に記載の配線構造体の製造方法。
（付記１４） 前記第１の導電部と前記第２の導電部との間に、別途形成した前記シート状炭素構造体を張り合わせることを特徴とする付記１１または１２に記載の配線構造体の製造方法。
本発明の概要について示しており（Ａ）は配線構造体の斜視模式図、（Ｂ）は配線構造体を備えた装置の断面模式図である。 グラフェンシートの構成例を示す展開図である。 第１の実施の形態における多層配線構造体の要部断面模式図である。 第１の実施の形態における多層配線構造体の第１の配線層の製造工程の要部断面模式図である。 第１の実施の形態における多層配線構造体の第２の配線層の製造工程の要部断面模式図である。 第２の実施の形態における配線構造体を備えた半導体装置の斜視模式図である。
符号の説明
１０ 配線構造体
１０ａ 装置
１１ 基体
１２ａ，１２ｂ，１２ｃ，１２ｄ 電極
１３ａ，１３ｂ，１３ｃ，１３ｄ 配線
１４ａ，１４ｂ，１４ｃ，１４ｄ 導電部
１５ａ，１５ｂ シート状炭素構造体

Claims (7)

  1. 第１の導電部と、
    前記第１の導電部と対向する第２の導電部と、
    前記第１の導電部と前記第２の導電部とを接続するシート状炭素構造体と、
    を有することを特徴とする配線構造体。
  2. 前記シート状炭素構造体は、グラフェンシート、グラファイトシートまたはカーボンナノリボンであることを特徴とする請求項１記載の配線構造体。
  3. 前記シート状炭素構造体が接続方向に対しアームチェア型である場合、前記シート状炭素構造体の幅は３５ｎｍ以下であることを特徴とする請求項１または２に記載の配線構造体。
  4. 第１の導電部と、前記第１の導電部と対向する第２の導電部と、前記第１の導電部と前記第２の導電部とを接続するシート状炭素構造体と、を有する配線構造体を備えることを特徴とする半導体装置。
  5. 前記シート状炭素構造体は、グラフェンシート、グラファイトシートまたはカーボンナノリボンであることを特徴とする請求項４記載の半導体装置。
  6. 前記シート状炭素構造体が接続方向に対しアームチェア型である場合、前記シート状炭素構造体の幅が３５ｎｍ以下であることを特徴とする請求項４または５に記載の半導体装置。
  7. 第１の導電部を用意する工程と、
    前記第１の導電部と対向する第２の導電部を用意する工程と、
    前記第１の導電部と前記第２の導電部とをシート状炭素構造体で接続する工程と、
    を有することを特徴とする配線構造体の製造方法。
JP2007235614A 2007-09-11 2007-09-11 配線構造体、半導体装置および配線構造体の製造方法 Pending JP2009070911A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007235614A JP2009070911A (ja) 2007-09-11 2007-09-11 配線構造体、半導体装置および配線構造体の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007235614A JP2009070911A (ja) 2007-09-11 2007-09-11 配線構造体、半導体装置および配線構造体の製造方法

Publications (1)

Publication Number Publication Date
JP2009070911A true JP2009070911A (ja) 2009-04-02

Family

ID=40606886

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007235614A Pending JP2009070911A (ja) 2007-09-11 2007-09-11 配線構造体、半導体装置および配線構造体の製造方法

Country Status (1)

Country Link
JP (1) JP2009070911A (ja)

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011023420A (ja) * 2009-07-13 2011-02-03 Toshiba Corp 半導体装置
JP2011096980A (ja) * 2009-11-02 2011-05-12 Toshiba Corp 半導体装置およびその製造方法
JP2012064784A (ja) * 2010-09-16 2012-03-29 Toshiba Corp 半導体装置及び半導体装置の製造方法
CN102403304A (zh) * 2011-12-06 2012-04-04 上海集成电路研发中心有限公司 一种互连结构及其制作方法
JP2012074682A (ja) * 2010-08-29 2012-04-12 Shibaura Institute Of Technology 配線パターンの形成方法
JP2012080006A (ja) * 2010-10-05 2012-04-19 Toshiba Corp グラフェン配線およびその製造方法
JP2012144421A (ja) * 2010-12-21 2012-08-02 Meijo Univ グラフェン配線構造
JP2012199520A (ja) * 2011-03-10 2012-10-18 Toshiba Corp 半導体装置およびその製造方法
WO2012173145A1 (ja) * 2011-06-14 2012-12-20 学校法人 名城大学 グラフェン素材の製造方法、グラフェン素材及びグラフェン配線構造
US8410608B2 (en) 2010-10-05 2013-04-02 Kabushiki Kaisha Toshiba Interconnect structure device
JP2013074034A (ja) * 2011-09-27 2013-04-22 Toshiba Corp 半導体装置およびその製造方法
JP2013115143A (ja) * 2011-11-25 2013-06-10 Toshiba Corp 配線及び半導体装置
JP2013172083A (ja) * 2012-02-22 2013-09-02 Toshiba Corp 半導体装置の製造方法
JP2013179177A (ja) * 2012-02-28 2013-09-09 National Institute Of Advanced Industrial & Technology 電子デバイス及びその製造方法
JP2013253917A (ja) * 2012-06-08 2013-12-19 Fujitsu Ltd 電気伝導特性予測方法及びプログラム
WO2014073232A1 (ja) * 2012-11-07 2014-05-15 独立行政法人産業技術総合研究所 配線構造及びその製造方法
JPWO2012160663A1 (ja) * 2011-05-25 2014-07-31 富士通株式会社 スピンフィルタ及びその駆動方法
JP2014166676A (ja) * 2014-02-24 2014-09-11 Fujitsu Ltd 炭素構造体の成長方法並びにシート状構造体及び半導体装置の製造方法
JP2014183211A (ja) * 2013-03-19 2014-09-29 Toshiba Corp 半導体装置及びその製造方法
JP2014183210A (ja) * 2013-03-19 2014-09-29 Toshiba Corp グラフェン配線
JP2014218386A (ja) * 2013-05-01 2014-11-20 独立行政法人産業技術総合研究所 グラフェン膜、電子装置、及び電子装置の製造方法
US8907495B2 (en) 2012-09-10 2014-12-09 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
US8981569B2 (en) 2012-09-06 2015-03-17 Kabushiki Kaisha Toshiba Semiconductor device with low resistance wiring and manufacturing method for the device
JP2015061042A (ja) * 2013-09-20 2015-03-30 独立行政法人産業技術総合研究所 配線構造の製造方法及び配線構造
JP2015126179A (ja) * 2013-12-27 2015-07-06 株式会社荏原製作所 研磨終点検出方法、及び研磨終点検出装置
US9117885B2 (en) 2010-10-05 2015-08-25 Kabushiki Kaisha Toshiba Graphene interconnection and method of manufacturing the same
JP2015185599A (ja) * 2014-03-20 2015-10-22 株式会社東芝 グラフェン配線及び半導体装置
US9209125B2 (en) 2013-08-30 2015-12-08 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of the same
US9431345B2 (en) 2013-03-25 2016-08-30 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US9761531B2 (en) 2015-03-13 2017-09-12 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US10170426B2 (en) 2015-03-18 2019-01-01 Fujitsu Limited Manufacturing method of wiring structure and wiring structure
US10899620B2 (en) 2015-03-18 2021-01-26 Fujitsu Limited Carbon conductive structure and method of manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003231097A (ja) * 2002-02-08 2003-08-19 Mitsubishi Gas Chem Co Inc 炭素からなる骨格を持つ薄膜状粒子を基板に載せた構造物およびその作製方法
JP2006032477A (ja) * 2004-07-13 2006-02-02 Sharp Corp 素子、集積回路及びそれらの製造方法
WO2007061945A2 (en) * 2005-11-21 2007-05-31 Nanosys, Inc. Nanowire structures comprising carbon

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003231097A (ja) * 2002-02-08 2003-08-19 Mitsubishi Gas Chem Co Inc 炭素からなる骨格を持つ薄膜状粒子を基板に載せた構造物およびその作製方法
JP2006032477A (ja) * 2004-07-13 2006-02-02 Sharp Corp 素子、集積回路及びそれらの製造方法
WO2007061945A2 (en) * 2005-11-21 2007-05-31 Nanosys, Inc. Nanowire structures comprising carbon
JP2009524567A (ja) * 2005-11-21 2009-07-02 ナノシス・インコーポレイテッド 炭素を含むナノワイヤ構造

Cited By (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011023420A (ja) * 2009-07-13 2011-02-03 Toshiba Corp 半導体装置
US8169085B2 (en) 2009-11-02 2012-05-01 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating the same
JP2011096980A (ja) * 2009-11-02 2011-05-12 Toshiba Corp 半導体装置およびその製造方法
JP2012074682A (ja) * 2010-08-29 2012-04-12 Shibaura Institute Of Technology 配線パターンの形成方法
JP2012064784A (ja) * 2010-09-16 2012-03-29 Toshiba Corp 半導体装置及び半導体装置の製造方法
KR101311032B1 (ko) * 2010-10-05 2013-09-24 가부시끼가이샤 도시바 반도체 장치
KR101304146B1 (ko) * 2010-10-05 2013-09-05 가부시끼가이샤 도시바 그라핀 배선 및 그 제조 방법
US8410608B2 (en) 2010-10-05 2013-04-02 Kabushiki Kaisha Toshiba Interconnect structure device
US9117885B2 (en) 2010-10-05 2015-08-25 Kabushiki Kaisha Toshiba Graphene interconnection and method of manufacturing the same
JP2012080006A (ja) * 2010-10-05 2012-04-19 Toshiba Corp グラフェン配線およびその製造方法
US9159615B2 (en) 2010-10-05 2015-10-13 Kabushiki Kaisha Toshiba Graphene interconnection and method of manufacturing the same
JP2012144421A (ja) * 2010-12-21 2012-08-02 Meijo Univ グラフェン配線構造
JP2012199520A (ja) * 2011-03-10 2012-10-18 Toshiba Corp 半導体装置およびその製造方法
US8648464B2 (en) 2011-03-10 2014-02-11 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
JP5610072B2 (ja) * 2011-05-25 2014-10-22 富士通株式会社 スピンフィルタ及びその駆動方法
JPWO2012160663A1 (ja) * 2011-05-25 2014-07-31 富士通株式会社 スピンフィルタ及びその駆動方法
WO2012173145A1 (ja) * 2011-06-14 2012-12-20 学校法人 名城大学 グラフェン素材の製造方法、グラフェン素材及びグラフェン配線構造
US8710672B2 (en) 2011-09-27 2014-04-29 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP2013074034A (ja) * 2011-09-27 2013-04-22 Toshiba Corp 半導体装置およびその製造方法
JP2013115143A (ja) * 2011-11-25 2013-06-10 Toshiba Corp 配線及び半導体装置
CN102403304A (zh) * 2011-12-06 2012-04-04 上海集成电路研发中心有限公司 一种互连结构及其制作方法
JP2013172083A (ja) * 2012-02-22 2013-09-02 Toshiba Corp 半導体装置の製造方法
US10325805B2 (en) 2012-02-22 2019-06-18 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device
US10741443B2 (en) 2012-02-22 2020-08-11 Kioxia Corporation Method for manufacturing a semiconductor device
JP2013179177A (ja) * 2012-02-28 2013-09-09 National Institute Of Advanced Industrial & Technology 電子デバイス及びその製造方法
JP2013253917A (ja) * 2012-06-08 2013-12-19 Fujitsu Ltd 電気伝導特性予測方法及びプログラム
US8981569B2 (en) 2012-09-06 2015-03-17 Kabushiki Kaisha Toshiba Semiconductor device with low resistance wiring and manufacturing method for the device
US8907495B2 (en) 2012-09-10 2014-12-09 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
WO2014073232A1 (ja) * 2012-11-07 2014-05-15 独立行政法人産業技術総合研究所 配線構造及びその製造方法
US9576907B2 (en) 2012-11-07 2017-02-21 Fujitsu Limited Wiring structure and method of manufacturing the same
TWI567915B (zh) * 2012-11-07 2017-01-21 Fujitsu Ltd Wiring structure and manufacturing method thereof
JP2014096411A (ja) * 2012-11-07 2014-05-22 National Institute Of Advanced Industrial & Technology 配線構造及びその製造方法
US20150235960A1 (en) * 2012-11-07 2015-08-20 Fujitsu Limited Wiring structure and method of manufacturing the same
JP2014183211A (ja) * 2013-03-19 2014-09-29 Toshiba Corp 半導体装置及びその製造方法
JP2014183210A (ja) * 2013-03-19 2014-09-29 Toshiba Corp グラフェン配線
US9431345B2 (en) 2013-03-25 2016-08-30 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US9929237B2 (en) 2013-05-01 2018-03-27 Fujitsu Limited Method for manufacturing graphine film electronic device
JP2014218386A (ja) * 2013-05-01 2014-11-20 独立行政法人産業技術総合研究所 グラフェン膜、電子装置、及び電子装置の製造方法
US9209125B2 (en) 2013-08-30 2015-12-08 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of the same
JP2015061042A (ja) * 2013-09-20 2015-03-30 独立行政法人産業技術総合研究所 配線構造の製造方法及び配線構造
JP2015126179A (ja) * 2013-12-27 2015-07-06 株式会社荏原製作所 研磨終点検出方法、及び研磨終点検出装置
JP2014166676A (ja) * 2014-02-24 2014-09-11 Fujitsu Ltd 炭素構造体の成長方法並びにシート状構造体及び半導体装置の製造方法
US9184133B2 (en) 2014-03-20 2015-11-10 Kabushiki Kaisha Toshiba Graphene wiring and semiconductor device
JP2015185599A (ja) * 2014-03-20 2015-10-22 株式会社東芝 グラフェン配線及び半導体装置
US9761531B2 (en) 2015-03-13 2017-09-12 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US10170426B2 (en) 2015-03-18 2019-01-01 Fujitsu Limited Manufacturing method of wiring structure and wiring structure
US10446494B2 (en) 2015-03-18 2019-10-15 Fujitsu Limited Manufacturing method of wiring structure and wiring structure
US10899620B2 (en) 2015-03-18 2021-01-26 Fujitsu Limited Carbon conductive structure and method of manufacturing the same

Similar Documents

Publication Publication Date Title
JP2009070911A (ja) 配線構造体、半導体装置および配線構造体の製造方法
Li et al. Carbon nanomaterials: The ideal interconnect technology for next-generation ICs
TWI567915B (zh) Wiring structure and manufacturing method thereof
JP5550515B2 (ja) グラフェン配線およびその製造方法
JP5470779B2 (ja) 集積回路装置の製造方法
JP5468496B2 (ja) 半導体基板の製造方法
TWI564241B (zh) 具奈米碳管之產線後端的互連件
JP6330415B2 (ja) 半導体装置の製造方法
JP5583236B1 (ja) グラフェン配線
JP5414760B2 (ja) 半導体装置およびその製造方法
KR101273695B1 (ko) 그래핀 패턴의 형성방법 및 그래핀 패턴을 갖는 전자소자의 제조방법
JP5414756B2 (ja) 半導体装置とその製造方法
US8981569B2 (en) Semiconductor device with low resistance wiring and manufacturing method for the device
JP5583237B1 (ja) グラフェン配線とその製造方法
CN103456677A (zh) 半导体器件及其制造方法
JP5694272B2 (ja) 半導体装置及びその製造方法
JP2014051413A (ja) グラフェン−ｃｎｔ構造及びその製造方法
JP5870758B2 (ja) 電子デバイス及びその製造方法
JP6180977B2 (ja) グラフェン配線及び半導体装置
JP2008192706A (ja) 半導体装置およびその製造方法
JP6077076B1 (ja) グラフェン配線構造及びグラフェン配線構造の作製方法
JP2009141087A (ja) 配線構造および半導体装置
US20240014071A1 (en) Cmos-compatible graphene structures, interconnects and fabrication methods
WO2014038244A1 (ja) グラフェン構造及びその製造方法
JP4352080B2 (ja) 配線、電子装置及び電子装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130306

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130917