CN103456677A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN103456677A
CN103456677A CN2012101831198A CN201210183119A CN103456677A CN 103456677 A CN103456677 A CN 103456677A CN 2012101831198 A CN2012101831198 A CN 2012101831198A CN 201210183119 A CN201210183119 A CN 201210183119A CN 103456677 A CN103456677 A CN 103456677A
Authority
CN
China
Prior art keywords
layer
semiconductor device
metal catalytic
patterning
catalytic layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012101831198A
Other languages
English (en)
Inventor
符雅丽
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2012101831198A priority Critical patent/CN103456677A/zh
Publication of CN103456677A publication Critical patent/CN103456677A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体器件及其制造方法，所述制造方法包括提供半导体衬底；在半导体衬底上形成图案化的金属催化层；在图案化的金属层上形成至少一层石墨烯层；在石墨烯层和暴露的半导体衬底上覆盖介质层；刻蚀部分介质层和石墨烯层，以形成沟槽；在沟槽中形成碳纳米管材料层。本发明通过使用碳纳米管材料层作为半导体器件的互连的通孔或接触孔的互连材料，使用石墨烯层作为局部互连的互连材料，降低了寄生电阻以及连线之间的寄生电容，降低互连RC延迟，提高半导体器件的整体性能。并且，所述制造方法与铜互连结构步骤基本相同，能够有效替代现有技术中的铜互连结构的半导体器件的工艺过程，控制芯片成本。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体器件及其制造方法。
背景技术
随着CMOS技术的高速发展，芯片上器件的集成度不断提高，芯片速度也越来越快。为了满足器件集成度和速度的需求，半导体器件的铜互连结构逐渐取代传统铝互连结构成为主流，随之互连的线宽也不断减小，布线密度也越来越高。然而，随着铜互连的线宽进一步减小，由晶界和表面引起的电子散射造成铜电阻率的大幅度上升，加剧了由电阻和电容引起的互连延迟(RC Delay)，造成半导体器件的性能的整体下降。
半导体器件的延迟和互连的延迟共同决定着电路的最高工作频率。随着器件尺寸的不断缩小，互连延迟已经超越了器件级延迟，成为影响电路工作频率的主要因素；特别是线宽的缩小使铜互连线的电子输运受到表面和晶粒间界的散射增强，100nm以下铜互连线电阻率急剧上升，这将极大地影响电路的性能。低介电常数(low-k)介质材料的使用可以降低互连引入的寄生电容，然而其应用也带来很多其它问题，如集成问题、可靠性问题等等，同时低介电常数材料的介电常数1.5左右达到极限。预计电化学法或化学气相沉积法淀积铜的技术和低介电常数材料的应用可以继续到2020年，但后道铜互连技术，包括光互连、碳纳米材料互连等技术的研发已刻不容缓。
石墨烯(Graphene)作为一种新材料，其实质是单原子层的石墨，是指由单层碳原子组成的六角型蜂巢晶格平面单层薄膜，是由一个碳原子层厚度组成的二维材料。石墨烯材料具有非常优异的性能，包括高载流子迁移率、高电流密度、高机械强度、高热传导性能等，且单层的石墨烯材料可以控制在纳米级别以下。
碳纳米管(Carbon Nanotube)则是一种管状的碳分子，管上每个碳原子采取SP2杂化，相互之间以碳-碳σ键结合起来，形成由六边形组成的蜂窝状结构作为碳纳米管的骨架。每个碳原子上未参与杂化的一对p电子相互之间形成跨越整个碳纳米管的共轭π电子云。按照管子的层数不同，分为单壁碳纳米管和多壁碳纳米管。管子的半径方向非常细，只有纳米尺度，而纳米管的长度可以达到数百微米。碳纳米管具有非常优异的机械和电学特性，也是一种应用于互连技术的极具潜力的纳米材料，尤其是其沿催化剂的导向性生长特性。
因此碳纳米管材料和石墨烯材料在半导体器件中，作为互连材料的应用成为业界高度关注的技术趋势。
发明内容
本发明的目的是提供一种利用石墨烯和碳纳米管作为互连线的半导体器件结构及其制造方法，以降低寄生电阻、寄生电容、有效降低互连RC延迟、提高器件性能。
为解决上述问题，本发明一种半导体器件的制造方法，包括以下步骤：
提供半导体衬底；
在所述半导体衬底上形成图案化的金属催化层；
在所述图案化的金属层上形成至少一层石墨烯层；
在所述石墨烯层和暴露的半导体衬底上覆盖介质层；
利用光刻和刻蚀工艺，刻蚀部分介质层和石墨烯层，以在所述图案化的金属层上形成沟槽；
在所述沟槽中形成碳纳米管材料层。
进一步的，所述图案化的金属催化层的形成步骤包括：
在所述半导体衬底上形成金属催化层薄膜；
在所述金属催化层薄膜上形成图案化的光刻胶；
以所述图案化的光刻胶为掩膜，刻蚀所述金属催化层薄膜，以形成图案化的金属催化层；
去除所述图案化的光刻胶。
进一步的，所述金属催化层薄膜采用物理气相沉积、化学气相沉积、脉冲激光沉积法或原子层沉积法形成。
进一步的，所述金属催化层薄膜的材质为钴、镍、铂或钌。
进一步的，所述金属催化层薄膜的材质为镍。
进一步的，在刻蚀部分所述介质层和石墨烯层的步骤中，刻蚀物质包括溴化氢，氧气和四氟化碳。
进一步的，所述石墨烯层采用低温化学气相沉积法或激光直写方法形成。
进一步的，所述介质层的材质为氧化硅或低介电常数材料。
进一步的，所述介质层的介电常数为2.0～3.0。
进一步的，在刻蚀部分所述介质层和石墨烯层的步骤中，刻蚀物质包括溴化氢，氧气和四氟化碳。
进一步的，所述碳纳米管材料层的形成温度低于500℃。
本发明还提供一种半导体器件，包括：半导体衬底；图案化的金属催化层，形成于所述半导体衬底上；介质层，位于所述图案化的金属层和暴露的半导体衬底上；碳纳米管材料层，贯穿于所述介质层中；石墨烯层，位于所述介质层和所述图案化的金属层之间，并位于所述碳纳米管材料层的底部侧壁旁。
进一步的，所述金属催化层薄膜的材质为钴、镍、铂或钌。
进一步的，所述金属催化层薄膜的材质为镍。
进一步的，所述石墨烯层采用低温化学气相沉积法或激光直写方法形成。
进一步的，所述介质层的材质为氧化硅或低介电常数材料。
进一步的，所述介质层的介电常数为2.0～3.0。
与现有技术相比，本发明所述的半导体器件及其制造方法，使用碳纳米管代替传统的铜互连材料，使用碳纳米管材料层作为互连的通孔或接触孔的互连材料，使用石墨烯层作为局部互连的互连材料，大幅度降低现有技术中铜互连技术因局部互连尺寸较小而带来的寄生电阻以及连线之间的寄生电容；利用低介电常数材料层能够进一步降低寄生电容，降低互连RC延迟，提高半导体器件的整体性能。并且，其形成过程与铜互连结构步骤基本相同，从而能够有效替代现有技术中的铜互连结构的半导体器件的工艺过程，控制芯片成本。
附图说明
图1为本发明一实施例中半导体器件的制造方法的流程示意图。
图2～图8为本发明一实施例中半导体器件的制造过程的结构示意图。
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应以此作为对本发明的限定。
本发明提供一种半导体器件的制造方法，包括以下步骤：
步骤S01：提供半导体衬底；
步骤S02：在所述半导体衬底上形成图案化的金属催化层；
步骤S03：所述图案化的金属层上形成至少一层石墨烯层；
步骤S04：在所述石墨烯层和暴露的半导体衬底上覆盖介质层；
步骤S05：利用光刻和刻蚀工艺，刻蚀部分介质层和石墨烯层，以在所述图案化的金属层上形成沟槽；
步骤S06：在所述沟槽中形成碳纳米管材料层。
图2～图8为本发明一实施例中半导体器件的制造过程的结构示意图。以下结合图2～图8详细说明本发明一实施例中半导体器件的制造方法的具体过程。
如图2所示，在步骤S01中，提供半导体衬底100；所述半导体衬底100的材质可以为单晶硅、多晶硅、无定形硅、硅锗化合物或绝缘体上硅(SOI)等，在所述半导体衬底100中形成器件结构(图中未标示)，所述器件结构可以包括有源器件或无源器件等，例如源区、漏区、隔离结构等。
如图3所示，在步骤S02中，在所述半导体衬底100上形成图案化的金属催化层102；所述图案化的金属催化层102的形成步骤包括：首先在所述半导体衬底100上形成金属催化层薄膜，所述金属催化层薄膜采用物理气相沉积、化学气相沉积、脉冲激光沉积法或原子层沉积法形成；接着在所述金属催化层薄膜上形成图案化的光刻胶(图中未标示)；接下来以所述图案化的光刻胶为掩膜，刻蚀所述金属催化层薄膜，可以采用干法或湿法刻蚀所述金属催化层薄膜，其中刻蚀物质包括氯气(Cl2)，氮气(N2)和氩气(Ar)，环境气压为2mt～20mt(mTorr，毫托)，时间为10s～30s，以形成图案化的图案化的金属催化层102；最后去除所述图案化的光刻胶。所述图案化的金属催化层102的材质可选的为钴(Co)、镍(Ni)、铂(Pt)或钌(Ru)，在较佳的实施例中，所述图案化的金属催化层102的材质为镍，采用镍的图案化的金属催化层102能够催化石墨烯层的生长，同时也可催化碳纳米管材料的生长，即是两种物质的共有催化剂，且相比其他材料，镍的催化效率最高。
接着，如图4所示，在步骤S03中，在所述图案化的金属催化层102上形成至少一层石墨烯层104；所述石墨烯层104可以采用低温化学气相沉积法或激光直写方法形成，较佳的采用低温化学气相沉积法，该方法工艺更为成熟，成本相对较低。
所述石墨烯层104能够选择性的形成于图案化的金属催化层102上，所述石墨烯材料具有良好的电导特性、抗电迁移性能以及热导性能能够使器件具有更好的导电特性，石墨烯纳米层104作为后续用于互连通孔(Via)或接触孔(Contact)结构局部互连的互连线，可以大幅度降低连线之间的寄生电阻，同时单层的石墨烯层为纳米级别的厚度，因此石墨烯纳米层104可以通过控制层数，单层或多层，以精确控制其厚度，精确控制电阻并有效控制寄生电阻。
接着，如图5所示，在步骤S04中，在所述石墨烯层104和暴露的半导体衬底100上覆盖介质层106；所述介质层106的材质为氧化硅、低介电常数材料或超低介电常数材料。所述低介电常数材料为介电常数小于氧化硅的介电常数k(k＝3.9)的材料，例如多孔硅、SiOF、SiOC、有机聚合物、超小型泡沫塑料、包含有机聚合物的硅基绝缘体、掺杂了碳的硅氧化物和掺杂了氯的硅氧化物等，在较佳的实施例中，所述介质层106的材质选择介电常数为2.0～3.0的介质层，能够更好的降低寄生电容，提高半导体器件的整体性能。
如图6所示，在步骤S05中，利用光刻和刻蚀工艺，刻蚀部分介质层106和石墨烯层104，直至暴露所述图案化的金属催化层102，以在所述图案化的金属催化层102上形成沟槽202，刻蚀物质包括溴化氢(HBr)，氧气(O2)和四氟化碳(CF4)，上述刻蚀物质对金属材料的刻蚀选择比较高，该沟槽202作为后续互连的通孔或接触孔，其尺寸根据工艺要求确定。
如图6和图7所示，在步骤S06中，在所述沟槽202中形成碳纳米管材料层108。所述碳纳米管材料层108在图案化的金属催化层102的催化条件下形成，其形成温度低于500℃。在所述沟槽202中暴露图案化的金属催化层102，暴露图案化的金属催化层102可直接催化碳纳米管层108的生长，生长过程能够根据图案化的金属催化层102，能够更加有序地从底部往上生长，因此比同时在侧壁上形成金属催化材料生长更加有序。碳纳米管具有良好的电学特性，并且具有优异的机械特性，并且能够沿着图案化的金属催化层102的导向性生长，易于控制，能够大幅降低半导体器件的寄生电阻和寄生电容。
至此形成了半导体器件的一层互连层，使用碳纳米管材料层108作为互连的通孔或接触孔的互连材料，使用石墨烯层104作为局部互连的互连材料，大幅度降低现有技术中铜互连技术因局部互连尺寸较小而带来的寄生电阻以及连线之间的寄生电容；利用低介电常数材料层能够进一步降低寄生电容，降低互连RC延迟，提高半导体器件的整体性能。并且，其形成过程与铜互连结构步骤基本相同，从而能够有效替代现有技术中的铜互连结构的半导体器件的工艺过程。
此后，如图6和图8所示，在所述沟槽202中形成碳纳米管材料层108的步骤之后，还包括在所述介质层106和碳纳米管材料层108上形成新一层金属催化层110。所述新一层金属催化层110可以作为下一层间互连层的起始层，多次重复步骤S01～步骤S07，从而能够形成具有多层层间互连结构的半导体器件。
结合上述制造方法，本发明还提供一种半导体器件的结构，如图7所示，所述半导体器件包括：
半导体衬底100；
图案化的金属催化层102，形成于所述半导体衬底100上；
介质层106，位于所述图案化的金属催化层102和暴露的半导体衬底100上；
碳纳米管材料层108，贯穿于所述介质层106中；
石墨烯层104，位于所述介质层106和所述图案化的金属催化层102之间，并位于所述碳纳米管材料层104的底部侧壁旁。
其中，所述图案化的金属催化层102的材质为钴、镍、铂或钌。在较佳的实施例中，所述图案化的金属催化层102的材质为镍。所述石墨烯层104可以采用低温化学气相沉积法或激光直写方法形成。所述介质层106的材质为氧化硅或低介电常数材料。所述介质层106的介电常数为2.0～3.0。
与现有技术相比，本发明所述的半导体器件及其制造方法，使用碳纳米管代替传统的铜互连材料，使用碳纳米管材料层作为互连的通孔或接触孔的互连材料，使用石墨烯层作为局部互连的互连材料，大幅度降低现有技术中铜互连技术因局部互连尺寸较小而带来的寄生电阻以及连线之间的寄生电容；利用低介电常数材料层能够进一步降低寄生电容，降低互连RC延迟，提高半导体器件的整体性能。并且，其形成过程与铜互连结构步骤基本相同，从而能够有效替代现有技术中的铜互连结构的半导体器件的工艺过程，控制芯片成本。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。

Claims (17)

1.一种半导体器件的制造方法，包括：
提供半导体衬底；
在所述半导体衬底上形成图案化的金属催化层；
在所述图案化的金属催化层上形成至少一层石墨烯层；
在所述石墨烯层和暴露的半导体衬底上覆盖介质层；
利用光刻和刻蚀工艺，刻蚀部分所述介质层和石墨烯层，以在所述图案化的金属催化层上形成沟槽；
在所述沟槽中形成碳纳米管材料层。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述图案化的金属催化层的形成步骤包括：
在所述半导体衬底上形成金属催化层薄膜；
在所述金属催化层薄膜上形成图案化的光刻胶；
以所述图案化的光刻胶为掩膜，刻蚀所述金属催化层薄膜，以形成图案化的金属催化层；
去除所述图案化的光刻胶。
3.如权利要求2所述的半导体器件的制造方法，其特征在于，所述金属催化层薄膜采用物理气相沉积、化学气相沉积、脉冲激光沉积法或原子层沉积法形成。
4.如权利要求2所述的半导体器件的制造方法，其特征在于，所述金属催化层薄膜的材质为钴、镍、铂或钌。
5.如权利要求4所述的半导体器件的制造方法，其特征在于，所述金属催化层薄膜的材质为镍。
6.如权利要求1所述的半导体器件的制造方法，其特征在于，在刻蚀所述金属催化层薄膜的步骤中，刻蚀物质包括氯气，氮气和氩气，环境气压为2mt～20mt，时间为10s～30s。
7.如权利要求1所述的半导体器件的制造方法，其特征在于，所述石墨烯层采用低温化学气相沉积法或激光直写方法形成。
8.如权利要求1所述的半导体器件的制造方法，其特征在于，所述介质层的材质为氧化硅或低介电常数材料。
9.如权利要求1所述的半导体器件的制造方法，其特征在于，所述介质层的介电常数为2.0～3.0。
10.如权利要求1所述的半导体器件的制造方法，其特征在于，在刻蚀部分所述介质层和石墨烯层的步骤中，刻蚀物质包括溴化氢，氧气和四氟化碳。
11.如权利要求1所述的半导体器件的制造方法，其特征在于，所述碳纳米管材料层的形成温度低于500℃。
12.一种半导体器件，包括：
半导体衬底；
图案化的金属催化层，形成于所述半导体衬底上；
介质层，位于所述图案化的金属催化层和暴露的半导体衬底上；
碳纳米管材料层，贯穿于所述介质层中；
石墨烯层，位于所述介质层和所述图案化的金属催化层之间，并位于所述碳纳米管材料层的底部侧壁旁。
13.如权利要求12所述的半导体器件，其特征在于，所述图案化的金属催化层的材质为钴、镍、铂或钌。
14.如权利要求13所述的半导体器件，其特征在于，所述图案化的金属催化层的材质为镍。
15.如权利要求12所述的半导体器件，其特征在于，所述石墨烯层采用低温化学气相沉积法或激光直写方法形成。
16.如权利要求12所述的半导体器件，其特征在于，所述介质层的材质为氧化硅或低介电常数材料。
17.如权利要求16所述的半导体器件，其特征在于，所述介质层的介电常数为2.0～3.0。
CN2012101831198A 2012-06-05 2012-06-05 半导体器件及其制造方法 Pending CN103456677A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012101831198A CN103456677A (zh) 2012-06-05 2012-06-05 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012101831198A CN103456677A (zh) 2012-06-05 2012-06-05 半导体器件及其制造方法

Publications (1)

Publication Number Publication Date
CN103456677A true CN103456677A (zh) 2013-12-18

Family

ID=49738906

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012101831198A Pending CN103456677A (zh) 2012-06-05 2012-06-05 半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN103456677A (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103928305A (zh) * 2014-04-19 2014-07-16 复旦大学 一种通过控制衬底上的石墨烯成核位点生长石墨烯的方法
CN104637873A (zh) * 2015-02-11 2015-05-20 京东方科技集团股份有限公司 一种显示基板制备方法
CN105226006A (zh) * 2014-06-12 2016-01-06 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法
CN106328708A (zh) * 2015-07-03 2017-01-11 三星电子株式会社 包括二维材料结构的装置及形成该二维材料结构的方法
CN106409755A (zh) * 2015-07-31 2017-02-15 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN106847790A (zh) * 2017-01-17 2017-06-13 华南理工大学 一种集成碳纳米管和石墨烯的互连结构及其制造方法
CN107658262A (zh) * 2017-09-28 2018-02-02 江苏师范大学 一种基于石墨烯复合结构的三维硅通孔垂直互联方法
CN107978672A (zh) * 2017-11-21 2018-05-01 苏州矩阵光电有限公司 一种霍尔元件的制备方法
CN110313065A (zh) * 2017-02-21 2019-10-08 德克萨斯仪器股份有限公司 用于电子应用的石墨烯异质层
WO2020192558A1 (zh) * 2019-03-28 2020-10-01 王晓靁 RGB全彩InGaN基LED及其制备方法
CN112538611A (zh) * 2020-12-02 2021-03-23 北海惠科光电技术有限公司 石墨烯碳纳米管复合膜及其制备方法以及薄膜晶体管阵列

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070148963A1 (en) * 2005-12-27 2007-06-28 The Hong Kong University Of Science And Technology Semiconductor devices incorporating carbon nanotubes and composites thereof
US20090197113A1 (en) * 2008-01-31 2009-08-06 National Tsing Hua University Interconnect structure and method of fabricating the same
CN102007571A (zh) * 2008-02-25 2011-04-06 斯莫特克有限公司 纳米结构制造过程中的导电助层的沉积和选择性移除
US20110101528A1 (en) * 2009-11-02 2011-05-05 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating the same
CN102130040A (zh) * 2010-12-17 2011-07-20 天津理工大学 一种形成碳纳米管通孔互连金属化接触的方法
CN102403304A (zh) * 2011-12-06 2012-04-04 上海集成电路研发中心有限公司 一种互连结构及其制作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070148963A1 (en) * 2005-12-27 2007-06-28 The Hong Kong University Of Science And Technology Semiconductor devices incorporating carbon nanotubes and composites thereof
US20090197113A1 (en) * 2008-01-31 2009-08-06 National Tsing Hua University Interconnect structure and method of fabricating the same
CN102007571A (zh) * 2008-02-25 2011-04-06 斯莫特克有限公司 纳米结构制造过程中的导电助层的沉积和选择性移除
US20110101528A1 (en) * 2009-11-02 2011-05-05 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating the same
CN102130040A (zh) * 2010-12-17 2011-07-20 天津理工大学 一种形成碳纳米管通孔互连金属化接触的方法
CN102403304A (zh) * 2011-12-06 2012-04-04 上海集成电路研发中心有限公司 一种互连结构及其制作方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103928305A (zh) * 2014-04-19 2014-07-16 复旦大学 一种通过控制衬底上的石墨烯成核位点生长石墨烯的方法
CN105226006A (zh) * 2014-06-12 2016-01-06 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法
CN104637873A (zh) * 2015-02-11 2015-05-20 京东方科技集团股份有限公司 一种显示基板制备方法
CN106328708A (zh) * 2015-07-03 2017-01-11 三星电子株式会社 包括二维材料结构的装置及形成该二维材料结构的方法
CN106409755B (zh) * 2015-07-31 2019-07-30 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN106409755A (zh) * 2015-07-31 2017-02-15 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN106847790A (zh) * 2017-01-17 2017-06-13 华南理工大学 一种集成碳纳米管和石墨烯的互连结构及其制造方法
CN110313065A (zh) * 2017-02-21 2019-10-08 德克萨斯仪器股份有限公司 用于电子应用的石墨烯异质层
CN110313065B (zh) * 2017-02-21 2023-01-03 德克萨斯仪器股份有限公司 用于电子应用的石墨烯异质层
CN107658262A (zh) * 2017-09-28 2018-02-02 江苏师范大学 一种基于石墨烯复合结构的三维硅通孔垂直互联方法
CN107978672A (zh) * 2017-11-21 2018-05-01 苏州矩阵光电有限公司 一种霍尔元件的制备方法
WO2020192558A1 (zh) * 2019-03-28 2020-10-01 王晓靁 RGB全彩InGaN基LED及其制备方法
CN112538611A (zh) * 2020-12-02 2021-03-23 北海惠科光电技术有限公司 石墨烯碳纳米管复合膜及其制备方法以及薄膜晶体管阵列

Similar Documents

Publication Publication Date Title
CN103456677A (zh) 半导体器件及其制造方法
US9312223B2 (en) Method for fabricating a carbon nanotube interconnection structure
JP2009070911A (ja) 配線構造体、半導体装置および配線構造体の製造方法
Lin et al. Heterogeneous graphene nanostructures: ZnO nanostructures grown on large‐area graphene layers
US9242855B2 (en) Bulk nano-ribbon and/or nano-porous structures for thermoelectric devices and methods for making the same
CN105206561B (zh) 互连结构的形成方法和半导体结构
JP5813678B2 (ja) 半導体装置
US20110108802A1 (en) Metal-Free Integrated Circuits Comprising Graphene and Carbon Nanotubes
US9484302B2 (en) Semiconductor devices and methods of manufacture thereof
US10276698B2 (en) Scalable process for the formation of self aligned, planar electrodes for devices employing one or two dimensional lattice structures
TWI552191B (zh) Connection structure and manufacturing method thereof, semiconductor device
JP2019501519A (ja) コンタクトにおいて黒鉛インタフェースを備えるグラフェンｆｅｔ
JP2012049268A (ja) 半導体基板の製造方法
US8981561B1 (en) Semiconductor device and method of manufacturing the same
KR101353373B1 (ko) 촉매 금속 식각 방법을 이용한 수직 나노 구조체의 제작방법, 이를 이용하여 제조된 수직 실리콘 나노 구조체, 및 이를 포함하는 소자
CN102956611B (zh) 一种空气隙/石墨烯互连结构及其制备方法
JP2014051413A (ja) グラフェン−ｃｎｔ構造及びその製造方法
US9184133B2 (en) Graphene wiring and semiconductor device
Choi et al. Unusually high optical transparency in hexagonal nanopatterned graphene with enhanced conductivity by chemical doping
Chen et al. High-speed graphene interconnects monolithically integrated with CMOS ring oscillators operating at 1.3 GHz
CN103456679B (zh) 互连结构及其制造方法
US20210125987A1 (en) Semiconductor structure and fabrication method thereof
KR100713916B1 (ko) 반도체 소자의 제조방법
Choi et al. High-performance carbon nanotube network transistors fabricated using a hole punching technique
CN104425361B (zh) 通孔的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20131218