CN104425361B - 通孔的形成方法 - Google Patents

通孔的形成方法 Download PDF

Info

Publication number
CN104425361B
CN104425361B CN201310401307.8A CN201310401307A CN104425361B CN 104425361 B CN104425361 B CN 104425361B CN 201310401307 A CN201310401307 A CN 201310401307A CN 104425361 B CN104425361 B CN 104425361B
Authority
CN
China
Prior art keywords
layer
hole
list structure
interlayer dielectric
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310401307.8A
Other languages
English (en)
Other versions
CN104425361A (zh
Inventor
张城龙
黄敬勇
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310401307.8A priority Critical patent/CN104425361B/zh
Publication of CN104425361A publication Critical patent/CN104425361A/zh
Application granted granted Critical
Publication of CN104425361B publication Critical patent/CN104425361B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种通孔的形成方法，包括：提供基底；在所述基底上形成层间介质层；在所述层间介质层上形成平行分布的条状结构，所述条状结构作为刻蚀所述层间介质层的掩膜，所述条状结构定义通孔在长度方向的位置；在所述层间介质层和所述条状结构上形成第一填充层，所述第一填充层的上表面平坦；在所述第一填充层上表面形成图形化的掩膜层，所述图形化的掩膜层定义通孔在宽度方向的位置；以所述图形化的掩膜层和条状结构为掩膜，刻蚀所述第一填充层和所述层间介质层，在所述层间介质层中形成通孔。本发明提供的通孔的形成方法简化了形成通孔的复杂度。

Description

通孔的形成方法
技术领域
本发明涉及半导体领域，特别涉及到一种通孔的形成方法。
背景技术
半导体技术在摩尔定律的驱动下，工艺节点被持续减小，使得基底单位面积上半导体器件的数量不断增加，半导体器件的尺寸不断减小。为了提高半导体器件间连接的可靠性，以通孔为例，通孔已被设计成截面呈方形的形状，以提高插塞与半导体器件的接触面积，进而提高半导体器件间连接的可靠性。
根据实际情况，各通孔具有不同的尺寸。参考图1，为了得到预定图形的各通孔，设计了相应的光刻胶1，所述光刻胶1中具有不同的长宽比的窗口21、22和23。其中窗口21的长宽比最大，窗口23的长宽比最小。窗口21、22和23暴露了需要刻蚀形成通孔的位置。
实践发现，以上述光刻胶1为掩膜，刻蚀层间介质层形成的通孔形貌不好，其主要原因是光刻胶在光刻工艺中受到窗口的长宽比的限制，对于一定长宽比的窗口，需要使用特定材料的光刻胶才能完成相应的光刻工艺。例如，对于长宽比在1-2.5范围内的窗口需要使用一种光刻胶才能完成相应的光刻工艺，对于长宽比在2.5-3.5范围内的窗口需要使用另一种光刻胶才能完成相应的光刻工艺。
图1中，窗口21、22的长宽比在2.5-3.5范围内，窗口23的长宽比在1-2.5范围内。
因此，现有技术中，改而转用双重图形化工艺。
参考图2，首先使用一种光刻胶2通过光刻形成长宽比在2.5-3.5范围内的窗口21、22，接着通过窗口21、22刻蚀层间介质层。
参考图3，再使用另一种光刻胶3通过光刻形成长宽比在1-2.5范围内的窗口23，接着通过窗口23刻蚀层间介质层。
对于各窗口长宽比分布范围更大的图形，双重图形化工艺也难以得到预定的图形。所以现有技术中，通孔的形成方法非常复杂。
发明内容
本发明解决的问题是现有技术中，通孔的形成方法非常复杂。
为解决上述问题，本发明提供一种通孔的形成方法，包括：
提供基底；
在所述基底上形成层间介质层；
在所述层间介质层上形成平行分布的条状结构，所述条状结构作为刻蚀所述层间介质层的掩膜，所述条状结构定义通孔在长度方向的位置；
在所述层间介质层和所述条状结构上形成第一填充层，所述第一填充层的上表面平坦；
在所述第一填充层上表面形成图形化的掩膜层，所述图形化的掩膜层定义通孔在宽度方向的位置；
以所述图形化的掩膜层和条状结构为掩膜，刻蚀所述第一填充层和所述层间介质层，在所述层间介质层中形成通孔。
可选的，形成所述条状结构的方法包括：
在所述层间介质层上形成条状结构材料层；
在所述条状结构材料层上形成图形化的光刻胶；
以所述图形化的光刻胶为掩膜，刻蚀所述条状结构材料层，形成条状结构；
去除图形化的光刻胶层。
可选的，所述层间介质层在刻蚀之前，所述层间介质层中形成有图形，在所述层间介质层上形成条状结构材料层前，在所述层间介质层上形成第二填充层，所述条状结构材料层形成在所述第二填充层上。
可选的，在所述条状结构材料层上形成图形化的光刻胶前，在所述条状结构材料层上形成底部抗反射层，所述图形化的光刻胶形成在所述底部抗反射层上。
可选的，形成图形化的掩膜层的方法包括：
在所述第一填充层上表面形成掩膜层；
在所述掩膜层上形成图形化的光刻胶；
以所述图形化的光刻胶为掩膜，刻蚀所述掩膜层，形成图形化的掩膜层；
去除图形化的光刻胶层。
可选的，所述第一填充层为含碳有机介质层、无定形碳层、APF或氮掺杂碳化硅层；
所述第二填充层为含碳有机介质层、无定形碳层、APF或氮掺杂碳化硅层。
可选的，所述条状结构的材料为氮化硅、氮化硼、氮氧化硅或电介质抗反射涂层。
可选的，所述图形化的掩膜层的材料为氮化硅、氮化硼、氮氧化硅或电介质抗反射涂层。
可选的，在所述层间介质层上形成条状结构前，在所述层间介质层上形成金属硬掩膜层，所述条状结构形成在所述金属硬掩膜层上。
可选的，形成所述金属硬掩膜层的方法为物理气相沉积。
可选的，所述金属硬掩膜层的厚度为
可选的，所述金属硬掩膜层为TiN层、BN层或AlN层中的一层或几层。
可选的，在所述层间介质层上形成金属硬掩膜层前，在所述层间介质层上形成含硅抗反射层，所述金属硬掩膜层形成在所述含硅抗反射层上；或者，
在所述层间介质层上形成金属硬掩膜层前，在所述层间介质层上由下至上依次形成含硅抗反射层和氧化硅层，所述金属硬掩膜层形成在所述氧化硅层上。
与现有技术相比，本发明的技术方案具有以下优点：
本技术方案以所述图形化的掩膜层和条状结构为掩膜，避免了现有技术中需要分多次形成不同材料的具有不同长宽比的窗口的光刻胶，简化了形成通孔的复杂度。
附图说明
图1至图3是现有技术中形成通孔时使用的光刻胶的示意图；
图4至图12B是本实施例中通孔的形成方法各制作阶段的示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
本实施例提供一种通孔的形成方法，本实施例中，通孔包括与半导体衬底上形成的半导体器件（如晶体管）连接的接触孔，也包括与层间介质层中形成的半导体器件（如互连线）连接的通孔。
所述通孔的形成方法包括：
参考图4，提供基底110。
所述基底110可以为硅基底、锗硅基底、锗基底或者本领域所熟知的其他半导体基底。
在具体实施例中，所述基底110中可以形成有半导体器件，如栅极、源极和漏极，所述半导体器件上还可以形成层间介质层。
参考图5，在所述基底110上形成层间介质层120。
在具体实施例中，层间介质层的材料为氧化硅或低k材料。
参考图6，在所述层间介质层120上形成金属硬掩膜层130。
在具体实施例中，形成所述金属硬掩膜层130的方法为物理气相沉积。所述金属硬掩膜层130的厚度为
所述金属硬掩膜层130可以为单层结构，也可以为叠层结构。所述金属硬掩膜层130为单层结构时，所述金属硬掩膜层130可以为TiN层、BN层或AlN层。
所述金属硬掩膜层130为叠层结构时，所述金属硬掩膜层130可以为TiN层、BN层和AlN层中的任意两层或三层。
所述金属硬掩膜层130用于作为刻蚀所述层间介质层120的掩膜层。
在其他实施例中，在所述层间介质层120上形成金属硬掩膜层130前，还可以在所述层间介质层120上形成含硅抗反射层，所述金属硬掩膜层130形成在所述含硅抗反射层上。
所述含硅抗反射层用于改善层间介质层120和金属硬掩膜层130之间的界面特性，如减小层间介质层120和金属硬掩膜层130界面间产生的应力。
在其他实施例中，在所述层间介质层120上形成金属硬掩膜层130前，还可以在所述层间介质层120上由下至上依次形成含硅抗反射层和氧化硅层，所述金属硬掩膜层130形成在所述氧化硅层上。所述氧化硅层可以通过氧化所述含硅抗反射层的上表面形成。
所述含硅抗反射层和所述氧化硅层用于改善层间介质层120和金属硬掩膜层130之间的界面特性，如减小层间介质层120和金属硬掩膜层130界面间产生的应力。
参考图7，在具体实施例中，所述金属硬掩膜层130中形成有图形，可以在所述金属硬掩膜层130上形成第二填充层142，以为后续形成条状结构提供平坦的上表面。
形成所述第二填充层142的方法可以为旋涂法，所述第二填充层142的上表面平坦。
在具体实施例中，所述第二填充层142为含碳有机介质层、无定形碳层、APF（advanced patten film，先进掩模层）或氮掺杂碳化硅层。
其中所述APF为无定形碳与Darc（电介质抗反射涂层）的叠膜，容易被刻蚀且所刻蚀形成的开口的侧壁非常光滑，垂直性很好，并且其形成方法简单，去除也很方便。
参考图8A和图8B，在所述第二填充层142上形成平行分布的条状结构150。
所述条状结构150作为刻蚀所述第二填充层142和金属硬掩膜层130的掩膜，所述条状结构150定义通孔在长度方向的位置，所述长度方向也就是所述条状结构150的长度方向。
图8B为形成了条状结构150的俯视图，图8A是图8B沿切线AA’所切平面的示意图。
所述条状结构150的材料为氮化硅、氮化硼、氮氧化硅、Darc或本领域所熟知的其他材料。
在具体实施例中，形成所述条状结构150的方法包括：
在所述第二填充层142上形成条状结构材料层；
在所述条状结构材料层上形成图形化的光刻胶；
以所述图形化的光刻胶为掩膜，刻蚀所述条状结构材料层，形成条状结构150；
去除所述图形化的光刻胶。
由于所述条状结构150的尺寸相同，所以光刻胶在光刻形成图形化的光刻胶时不存在长宽比范围的限制。而且由于所述条状结构150在长度方向上的尺寸较大。相应的，这有利于光刻后得到形貌良好的图形化的光刻胶。
在具体实施例中，在所述条状结构材料层上形成图形化的光刻胶前，还可以在所述条状结构材料层上形成底部抗反射层，所述图形化的光刻胶形成在所述底部抗反射层上。
所述底部抗反射层的作用是减小光刻过程中产生的反射效应，以实现精细图案的精确转移。
参考图9A和图9B，在所述第二填充层142和所述条状结构150上形成第一填充层141，所述第一填充层141的上表面平坦。
图9B为形成了第一填充层141的俯视图，图9A是图9B沿切线BB’所切平面的示意图。
所述第一填充层141的作用是为后续形成图形化的掩膜层提供平坦的表面。
形成所述第一填充层141的方法可以为旋涂法。
在具体实施例中，所述第一填充层141为含碳有机介质层、无定形碳层、APF或氮掺杂碳化硅层。
所述第一填充层141与第二填充层142可以相同，也可以不同。
参考图10A和图10B，在所述第一填充层141上表面形成图形化的掩膜层151，所述图形化的掩膜层151定义通孔在宽度方向的位置。所述宽度方向垂直于所述长度方向。
图10B为形成了图形化的掩膜层151的平面结构示意图，图10A是图10B沿切线CC’所切平面的示意图。
在具体实施例中，所述图形化的掩膜层151的材料为氮化硅、氮化硼、氮氧化硅或Darc。所述图形化的掩膜层151与所述条状结构150的材料可以相同，也可以不同。
所述图形化的掩膜层151作为刻蚀所述第一填充层141，第二填充层142和所述金属硬掩膜层130的掩膜。
在具体实施例中，形成所述图形化的掩膜层151的方法包括：
在所述第一填充层141上表面形成掩膜层；
在所述掩膜层上形成图形化的光刻胶；
以所述图形化的光刻胶为掩膜，刻蚀所述掩膜层，形成图形化的掩膜层151；
去除所述图形化的光刻胶。
所述图形化的光刻胶中暴露的区域很大，一方面有利于通过光刻技术得到形貌良好的图形化的光刻胶；而且，不存现有技术中光刻受长宽比范围的影响。
参考图10B，在本实施例中，所述图形化的掩膜层151具有两相互隔开的部分组成，第一部分151a的俯视图呈方形，第二部分151b的俯视图呈T形。
在其他实施例中，所述图形化的掩膜层151根据预定的图形化的金属硬掩膜层的图形可以为任何其他图形。
所述图形化的掩膜层151和所述条状结构150共同构成了刻蚀所述金属硬掩膜层130的掩膜，以得到预定图形的图形化的金属硬掩膜层。即金属硬掩膜层130中，正上方未形成所述图形化的掩膜层151和所述条状结构150覆盖的区域将会被刻蚀。
参考图11A和图11B，以所述图形化的掩膜层151和条状结构150为掩膜，刻蚀所述第一填充层141、第二填充层142和所述金属硬掩膜层130，形成图形化的金属硬掩膜层131。
然后去除所述图形化的掩膜层151、条状结构150、第一填充层141和第二填充层142。
图11B为形成了图形化的金属硬掩膜层131的俯视图，图11A是图11B沿切线DD’所切平面的示意图。
参考图12A和图12B，以所述图形化的金属硬掩膜层131为掩膜，刻蚀所述层间介质层120，形成图形化的层间介质层121，然后去除所述图形化的金属硬掩膜层131。
在本实施例中，所述层间介质层120为氧化硅层，刻蚀所述层间介质层120的方法可以为等离子体刻蚀。例如使用CF4等离子体刻蚀所述层间介质层120。
在图形化的层间介质层121中形成了通孔。
以上实施例以在所述层间介质层120上形成金属硬掩膜层130为例，对通孔的形成方法进行描述，在其他实施例中，也可以不形成金属硬掩膜层130，直接以所述图形化的掩膜层151和条状结构150为掩膜刻蚀所述层间介质层120。
以上实施例以形成第二填充层142为例，对通孔的形成方法进行描述，在其他实施例中，所述金属硬掩膜层130中没有形成图形，所述金属硬掩膜层130的上表面平坦，也可以不形成所述第二填充层142。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (13)

1.一种通孔的形成方法，其特征在于，包括：
提供基底；
在所述基底上形成层间介质层；
在所述层间介质层上形成平行分布的条状结构，所述条状结构作为刻蚀所述层间介质层的掩膜，所述条状结构定义通孔在长度方向的位置；
在所述层间介质层和所述条状结构上形成第一填充层，所述第一填充层的上表面平坦；
在所述第一填充层上表面形成图形化的掩膜层，所述图形化的掩膜层定义通孔在宽度方向的位置，所述图形化的掩膜层具有呈T形的部分；
以所述图形化的掩膜层和条状结构为掩膜，刻蚀所述第一填充层和所述层间介质层，在所述层间介质层中形成通孔。
2.如权利要求1所述的通孔的形成方法，其特征在于，形成所述条状结构的方法包括：
在所述层间介质层上形成条状结构材料层；
在所述条状结构材料层上形成图形化的光刻胶；
以所述图形化的光刻胶为掩膜，刻蚀所述条状结构材料层，形成条状结构；
去除图形化的光刻胶层。
3.如权利要求2所述的通孔的形成方法，其特征在于，所述层间介质层在刻蚀之前，所述层间介质层中形成有图形，在所述层间介质层上形成条状结构材料层前，在所述层间介质层上形成第二填充层，所述条状结构材料层形成在所述第二填充层上。
4.如权利要求2所述的通孔的形成方法，其特征在于，在所述条状结构材料层上形成图形化的光刻胶前，在所述条状结构材料层上形成底部抗反射层，所述图形化的光刻胶形成在所述底部抗反射层上。
5.如权利要求1所述的通孔的形成方法，其特征在于，形成图形化的掩膜层的方法包括：
在所述第一填充层上表面形成掩膜层；
在所述掩膜层上形成图形化的光刻胶；
以所述图形化的光刻胶为掩膜，刻蚀所述掩膜层，形成图形化的掩膜层；
去除图形化的光刻胶层。
6.如权利要求3所述的通孔的形成方法，其特征在于，所述第一填充层为含碳有机介质层、无定形碳层、APF或氮掺杂碳化硅层；
所述第二填充层为含碳有机介质层、无定形碳层、APF或氮掺杂碳化硅层。
7.如权利要求1所述的通孔的形成方法，其特征在于，所述条状结构的材料为氮化硅、氮化硼、氮氧化硅或电介质抗反射涂层。
8.如权利要求1所述的通孔的形成方法，其特征在于，所述图形化的掩膜层的材料为氮化硅、氮化硼、氮氧化硅或电介质抗反射涂层。
9.如权利要求1所述的通孔的形成方法，其特征在于，在所述层间介质层上形成条状结构前，在所述层间介质层上形成金属硬掩膜层，所述条状结构形成在所述金属硬掩膜层上。
10.如权利要求9所述的通孔的形成方法，其特征在于，形成所述金属硬掩膜层的方法为物理气相沉积。
11.如权利要求9所述的通孔的形成方法，其特征在于，所述金属硬掩膜层的厚度为
12.权利要求9所述的通孔的形成方法，其特征在于，所述金属硬掩膜层为TiN层、BN层或AlN层中的一层或几层。
13.如权利要求9所述的通孔的形成方法，其特征在于，在所述层间介质层上形成金属硬掩膜层前，在所述层间介质层上形成含硅抗反射层，所述金属硬掩膜层形成在所述含硅抗反射层上；或者，
在所述层间介质层上形成金属硬掩膜层前，在所述层间介质层上由下至上依次形成含硅抗反射层和氧化硅层，所述金属硬掩膜层形成在所述氧化硅层上。
CN201310401307.8A 2013-09-05 2013-09-05 通孔的形成方法 Active CN104425361B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310401307.8A CN104425361B (zh) 2013-09-05 2013-09-05 通孔的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310401307.8A CN104425361B (zh) 2013-09-05 2013-09-05 通孔的形成方法

Publications (2)

Publication Number Publication Date
CN104425361A CN104425361A (zh) 2015-03-18
CN104425361B true CN104425361B (zh) 2017-12-29

Family

ID=52974003

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310401307.8A Active CN104425361B (zh) 2013-09-05 2013-09-05 通孔的形成方法

Country Status (1)

Country Link
CN (1) CN104425361B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113539837B (zh) * 2020-04-17 2023-06-23 长鑫存储技术有限公司 半导体结构引线的制备方法及半导体结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101207037A (zh) * 2006-12-22 2008-06-25 海力士半导体有限公司 利用双重曝光技术在半导体器件中形成图案的方法
US8012881B1 (en) * 2010-05-31 2011-09-06 Hynix Semiconductor Inc. Method for forming contact holes in semiconductor device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100478502B1 (ko) * 2003-05-12 2005-03-29 동부아남반도체 주식회사 플래쉬 메모리의 플로팅게이트 형성 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101207037A (zh) * 2006-12-22 2008-06-25 海力士半导体有限公司 利用双重曝光技术在半导体器件中形成图案的方法
US8012881B1 (en) * 2010-05-31 2011-09-06 Hynix Semiconductor Inc. Method for forming contact holes in semiconductor device

Also Published As

Publication number Publication date
CN104425361A (zh) 2015-03-18

Similar Documents

Publication Publication Date Title
US11854820B2 (en) Spacer etching process for integrated circuit design
US9673055B2 (en) Method for quadruple frequency FinFETs with single-fin removal
US8728945B2 (en) Method for patterning sublithographic features
TWI525671B (zh) 半導體元件與其形成方法
CN104733291A (zh) 用于集成电路图案化的方法
US10199265B2 (en) Variable space mandrel cut for self aligned double patterning
CN104658892A (zh) 用于集成电路图案化的方法
CN104409444A (zh) 鳍层光刻对准标记的制备方法
US10978550B2 (en) Efficient metal-insulator-metal capacitor
CN102522370B (zh) 接触孔的形成方法
CN101454878B (zh) 层间绝缘膜的干式蚀刻方法
KR20190101307A (ko) 60nm 이하 mram 디바이스용 극대 높이 최상 전극을 규정하기 위한 금속/유전체/금속 하이브리드 하드 마스크
CN104425361B (zh) 通孔的形成方法
CN104078330B (zh) 自对准三重图形的形成方法
US10998224B2 (en) Semiconductor devices comprising conductive patterns of varying dimensions and related systems
CN101667556A (zh) 一种通孔刻蚀方法
CN104425222A (zh) 图形化方法
US20220093455A1 (en) Lithography method to reduce spacing between interconnect wires in interconnect structure
CN104103574B (zh) 半导体器件的制作方法
US11061315B2 (en) Hybrid optical and EUV lithography
CN110993565A (zh) 一种定向自组装制备半导体纳米器件结构的方法
TWI833216B (zh) 具有去耦合單元的半導體元件
CN104752254B (zh) 测试结构的形成方法
CN104425217A (zh) 图形化方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant