CN101454878B - 层间绝缘膜的干式蚀刻方法 - Google Patents

层间绝缘膜的干式蚀刻方法 Download PDF

Info

Publication number
CN101454878B
CN101454878B CN2007800189986A CN200780018998A CN101454878B CN 101454878 B CN101454878 B CN 101454878B CN 2007800189986 A CN2007800189986 A CN 2007800189986A CN 200780018998 A CN200780018998 A CN 200780018998A CN 101454878 B CN101454878 B CN 101454878B
Authority
CN
China
Prior art keywords
gas
etching
interlayer dielectric
mentioned
polymer film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007800189986A
Other languages
English (en)
Other versions
CN101454878A (zh
Inventor
森川泰宏
邹红红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of CN101454878A publication Critical patent/CN101454878A/zh
Application granted granted Critical
Publication of CN101454878B publication Critical patent/CN101454878B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Abstract

本发明涉及层间绝缘膜的干式蚀刻方法，其通过蚀刻气体，一边在设在层间绝缘膜上的ArF抗蚀剂或KrF抗蚀剂上形成聚合物膜，一边对层间绝缘膜进行微细加工，其特征在于，在0.5Pa以下的压力下导入上述蚀刻气体，一边形成聚合物膜，一边进行蚀刻；所述聚合物膜的采用傅立叶变换红外分光光度计测定的光谱中，在1200cm-1附近有C-F键的峰、在1600cm-1附近有C-N键的峰和在3300cm-1附近有C-H键的峰。

Description

层间绝缘膜的干式蚀刻方法
技术领域
本发明涉及层间绝缘膜的干式蚀刻方法。
背景技术
以往，多使用SiO2作为层间绝缘膜材料，但90nm节点以下的用于解决布线延迟问题的层间绝缘膜材料正在由SiO2向低介电常数材料(low-k)转变。当蚀刻这样的低介电常数膜以形成微细加工的槽或孔时，作为蚀刻所用的抗蚀剂材料，提出了使用波长比以往使用的KrF抗蚀剂材料更短的更适于高精度加工的ArF抗蚀剂材料(例如，参照专利文献1)。
专利文献1：特开2005-72518号公报(段落(0005)的记载等)
发明内容
发明要解决的课题
但是，ArF抗蚀剂材料通常缺少耐等离子体性，所以随着曝光图案变微细，在等离子体蚀刻中受损伤而容易变形。该变形直接被蚀刻转印到抗蚀剂下的低介电常数膜上，从而产生在低介电常数膜上经微细加工得到的槽或孔的边缘易出现条痕等粗糙(不规则)的问题。
因此，本发明的课题在于提供解决上述现有技术的问题点的、不产生抗蚀剂损伤的层间绝缘膜的干式蚀刻方法。
解决课题的方法
本发明的层间绝缘膜的干式蚀刻方法是通过蚀刻气体，一边在设在层间绝缘膜上的ArF抗蚀剂或KrF抗蚀剂上形成聚合物膜，一边对层间绝缘膜进行微细加工的层间绝缘膜的干式蚀刻方法，其特征在于，在0.5Pa以下的压力下导入上述蚀刻气体，一边形成聚合物膜，一边进行蚀刻；所述聚合物膜的采用傅立叶变换红外分光光度计测定的光谱中，在1200cm－1附近有C-F键的峰、在1600cm-1附近有C-N键的峰、和在3300cm-1附近有C-H键的峰。
通过在0.5Pa以下的低压下导入蚀刻气体，可以阻止蚀刻气体的反应种类形成，降低抗蚀剂的损伤。此外，通过一边形成聚合物膜一边进行蚀刻，可降低抗蚀剂的损伤，同时可进行能实现高选择比(层间绝缘膜的蚀刻速度/抗蚀剂的蚀刻速度)的蚀刻。
上述蚀刻气体优选是混合CF系气体、含N气体和低级烃气体的蚀刻气体。通过使用该蚀刻气体，可形成具有C-F键的峰、C-N键的峰和C-H键的峰的聚合物膜，可降低抗蚀剂的损伤，还可对低介电常数膜不间断地进行蚀刻。
此外，上述蚀刻气体优选是混合CxFyHz气体和含N气体的蚀刻气体。使用该蚀刻气体也可形成具有C-F键的峰、C-N键的峰和C-H键的峰的聚合物膜，可降低抗蚀剂的损伤，还可对低介电常数膜不间断地进行蚀刻。
上述CF系气体优选包括选自CF4、C3F8、C2F6、C4F8、C5F8和CxFyI气体中的至少一种气体。
上述低级烃优选是CH4、C2H6、C3H8、C4H10或C2H2。
上述CxFyHz气体优选是CHF3气体。
上述含N气体优选包括选自氮气、NOx、NH3、甲胺、二甲胺中的至少一种气体。
此外，上述CxFyI气体优选是C3F7I气体或CF3I气体。上述层间绝缘膜优选由SiOCH系材料构成。
发明效果
根据本发明，通过在低压下进行蚀刻，使抗蚀剂的损伤减少，结果可以达到使条痕少的蚀刻成为可能的优异效果。此外，采用聚合物膜可降低抗蚀剂的损伤，所以还可以达到使选择比高的蚀刻成为可能的效果。
附图说明
图1是实施本发明干式蚀刻方法的蚀刻装置的构成的一例示意构成图。
图2是对采用本发明干式蚀刻方法得到的膜用FT-IR测定的光谱图。
图3是示出采用本发明蚀刻方法得到的基板状态的SEM照片，(a)是基板的俯视图，(b)是其剖面图。
图4是示出改变蚀刻气体的混合比时的蚀刻速度(nm/min)与选择比的图。
图5的(a)～(d)分别是改变蚀刻气体混合比时的基板的剖面SEM照片。
图6的(a)～(e)分别是采用以往蚀刻方法蚀刻的基板的剖面SEM照片。
图7是采用以往蚀刻方法蚀刻的各基板的蚀刻速度(nm/min)和选择比的示意图。
符号说明
1.蚀刻装置                  32.可变电容器
2.基板装载部                33.高频电源
4.气体导入装置              34.分支点
11.真空室                   41.气体导入通路
12.真空排气装置             42.气体流量控制装置
13.基板处理室               43.气体源
14.等离子体发生室           51.磁场线圈
21.基板电极                 52.天线线圈S基板
22.绝缘体
23.支撑台
24.极间耦合电容器
25.高频电源
31.顶板
具体实施方式
图1给出了用于本发明层间绝缘膜的干式蚀刻方法的蚀刻装置1。1具备可采用低温、高密度等离子体进行蚀刻的真空室11。该真空室11具备涡轮分子泵等真空排气装置12。
真空室11由下部的基板处理室13和上部的等离子体发生室14构成。在基板处理室13内的底部中央，设有基板装载部2。基板装载部2由装载有处理基板S的基板电极21、绝缘体22和支撑台23构成，基板电极21和支撑台23隔着绝缘体22设置。而且，基板电极21通过极间耦合电容器24与第1高频电源25相连，用作浮动电位电极以产生负偏压。
与所述基板装载部2对置地设置在等离子体发生室14上部的顶板31固定于等离子体发生室14的侧壁，其通过可变电容器32与第2高频电源33相连，在电位上被作成浮游状态，形成对置电极。
此外，顶板31上连接有将蚀刻气体导入到真空室11内的气体导入装置4的气体导入通路41。该气体导入通路41介由气体流量控制装置42与气体源43相连。应予说明，虽然图1中仅给出了1个气体导入通路，但是气体源43的数量是根据用于蚀刻的气体种类的数量来适当确定的，此时，也可以根据气体源43的数量来设置2个以上的气体导入通路41。
等离子体发生室14具备圆筒形的电介体侧壁，在该侧壁的外侧，也可设置作为磁场发生装置的磁场线圈51，此时，通过磁场线圈51，在等离子体发生室14内形成环状磁中线(未图示)。
在磁场线圈51和等离子体发生室14侧壁外侧之间，配置有等离子体发生用的高频天线线圈52。该高频天线线圈52是平行天线结构，其构成为：与设置在上述可变电容器32和第2高频电源33之间的给电通路上的分支点34相连，可自第2高频电源33施加电压。而且，借助磁场线圈51形成磁中线时，沿着所形成的磁中线施加交变电场，从而使该磁中线产生放电等离子体。
此外，在本实施方式中，从第2高频电源33向天线线圈52施加电压，但也可以在不设置支路的情况下准备第3高频电源，将其与天线线圈52相连，使之产生等离子体。此外，还可以设置使施加给天线线圈的电压值为规定值的装置。
下面，使用图1所示装置对本发明的层间绝缘膜的干式蚀刻方法进行说明。
本发明的在基板S上形成的层间绝缘膜是由低介电常数的材料(low-k材料)构成的膜。例如，可使用根据旋涂等涂布能成膜的HSQ或MSQ等SiOCH系材料。该材料也可是多孔质材料。
上述SiOCH系材料例如可使用商品名LKD5109r5(JSR公司制)、商品名HSG-7000(日立化成公司制)、商品名HOSP(Honeywell ElectricMaterials公司制)、商品名Nanoglass(HoneywellE lectricMaterials公司制)、商品名OCD T-12(东京应化公司制)、商品名OCD T-32(东京应化公司制)、商品名IPS2.4(触媒化成工业公司制造)、商品名IPS2.2(触媒化成工业公司制造)、商品名ALCAP-S5100(旭化成公司制)、商品名ISM(ULVAC公司制)等。
在上述层间绝缘膜上涂布抗蚀剂材料之后，采用光刻法形成规定的图案。该抗蚀剂材料可使用公知的KrF抗蚀剂材料(例如，KrFM78Y，JSR株式会社制)或公知的ArF抗蚀剂材料(例如UV-II等)。此外，使用SiOCH系材料作为层间绝缘膜时，也可在层间绝缘膜上形成BARC(防反射膜)，再在其上涂布抗蚀剂材料。
将如上述操作而形成膜的基板S装载到真空室11内的基板电极21上，从蚀刻气体导入装置4导入蚀刻气体，从第2高频电源33施加RF功率，一边使等离子体发生室14内产生等离子体，一边以高选择比无条痕地蚀刻基板S上形成的层间绝缘膜。此时，将蚀刻气体在能抑制自由基反应的0.5Pa以下、更优选在0.1～0.5Pa的工作压力下导入到真空室11内。
本发明蚀刻方法所用的蚀刻气体是一种可无间断地蚀刻层间绝缘膜，并且还是可在蚀刻中将规定的聚合物膜形成于抗蚀剂上的气体。
这样的蚀刻气体有：混合CF系气体、含N气体和低级烃气体的蚀刻气体。该蚀刻气体中的CF系气体有助于层间绝缘膜的构成成分中的SiO的蚀刻，含N气体有助于CH的蚀刻，而低级烃气体也有助于CH的蚀刻。并且，这些混合气体有助于抑制抗蚀剂的损伤。
CF系气体可举出选自CF4、C3F8、C2F6、C4F8和C5F8中的至少一种气体。此外，CF系气体也可使用含溴的CxFyI气体，CxFyI气体例如可举出C3F7I或CF3I。此时，I有助于除去气相中过剩存在的氟原子。上述低级烃优选直链烃，例如可举出CH4、C2H6、C3H8、C4H10或C2H2。此外，含N气体可举出氮气、NOx、NH3、甲胺、二甲胺等。
此外，其它的蚀刻气体还有：混合CxFyHz气体和含N气体的蚀刻气体。此时的各气体的作用也和上述3种混合的气体相同。CxFyHz气体例如有CHF3。而含N气体可举出氮气、NOx、NH3、甲胺、二甲胺等。
为了减轻抗蚀剂损伤，上述蚀刻气体中不添加作为稀释气体的选自氦、氖、氩、氪、氙中的稀有气体。
如果使用上述这样的蚀刻气体蚀刻低介电常数层间绝缘膜，则通过在抗蚀剂上形成规定的聚合物膜，可抑制抗蚀剂损伤地进行蚀刻。该规定的聚合物膜的光谱用傅立叶变换红外分光光度计测定时，可确认在1200cm-1附近有C-F键的峰、在1600cm-1附近有C-N键的峰、在3300cm-1附近有C-H键的峰。此外，它们的光谱的峰根据测定方法等不同而有所变化。因此，该规定的聚合物膜是蚀刻气体中的构成成分F、N、H分别和蚀刻气体中的C结合的含氮的CF系聚合物。此外，使用含碘的CF系气体时，形成还含有碘的CF系聚合物膜。
将上述任一种蚀刻气体导入到真空室11内，为了一边在抗蚀剂上形成上述聚合物膜，一边无间断地进行蚀刻，在使用上述3种混合的气体时，以蚀刻气体总流量为基准，优选导入20～40％左右、更优选导入20～30％左右的CF系气体即可。而使用上述2种混合的气体时，以蚀刻气体总流量为基准，优选导入20～40％左右、更优选导入30～40％左右的CxFyHz系气体即可。
下面，根据实施例和比较例更详细地说明本发明。
实施例1
在本实施例中，对由本发明干式蚀刻方法所用的蚀刻气体形成的聚合物膜，采用FT-IR测定其光谱。
首先，在图1所示装置中，使压力为3mTorr、天线电源为2200W、偏压电源为0W、Tc(基板设定温度)为10℃，导入CF4气体(流量60sccm)、N2气体(流量90sccm)和CH4气体(流量70sccm)构成的蚀刻气体，在Si基板上沉积聚合物膜，该聚合物膜的FT-IR光谱采用傅立叶变换红外分光光度计测定。
此外，为了比较，还测定以下聚合物膜的FT-IR光谱，所述聚合物为：除了使用N2气体(流量90sccm)和CH4气体(流量70sccm)构成的混合气体以外其它在与上述相同条件下形成的聚合物膜、以及除了使用C3F8气体(流量25sccm)和Ar气体(流量200sccm)构成的混合气体以外其它在与上述相同条件下形成的聚合物膜。这些结果如图2所示。
从图2来看，比较上述3个光谱，发现，采用本发明所用蚀刻气体形成的聚合物膜与采用N2/CH4混合气体的情况同样，具有C-N键的峰(1600cm-1附近)和C-H键的峰(3300cm-1附近)，其还和采用C3F8/Ar混合气体的情况同样，具有C-F键的峰(1200cm-1附近)。由此可知，由本发明蚀刻所用的蚀刻气体形成的聚合物膜具有C-N键、C-F键和C-H键。
实施例2
在本实施例中，在硅基板S上，采用等离子体CVD法形成SiOCH膜作为层间绝缘膜，然后，采用旋转涂布法形成有机膜作为BARC。然后，作为ArF抗蚀剂涂布UV-II，使膜厚为430nm，采用光刻法形成规定的图案。并将形成有上述膜的基板装载到图1所示的蚀刻装置1的基板电极21上，首先，使用用于蚀刻BARC的CF4气体(流量25sccm)和CHF3气体(流量25sccm)构成的BARC蚀刻用混合气体，将蚀刻装置1设定成：天线侧高频电源2200W、基板侧高频电源100W、基板设定温度10℃、压力10mTorr的条件，使之产生等离子体，蚀刻BARC。然后，使用CF4气体(流量60sccm)、N2气体(流量90sccm)和CH4气体(流量70sccm)构成的蚀刻气体，将蚀刻装置1设定成：天线侧高频电源2200W、基板侧高频电源100W、基板设定温度10℃、压力3mTorr的条件，使之产生等离子体，进行层间绝缘膜的蚀刻。经过蚀刻的基板的俯视SEM照片和该SEM照片中的虚线A所包围的孔的剖面SEM照片分别如图3(a)和(b)所示。
由图3(a)可知，如果从上方看基板，表面(抗蚀剂)没有粗糙(凹凸)。此外，由图3(b)所示的剖面SEM照片可知，没有产生蚀刻间断，并且在基板上面部分和孔的入口表面(斜线部分B)形成了聚合物膜，由此使层间绝缘膜无条痕地被蚀刻。由此可知，采用本发明的蚀刻方法，由于抗蚀剂没有损伤，所以孔内不会产生条痕。
实施例3
在本实施例中，改变蚀刻气体的流量比，研究选择比(层间绝缘膜的蚀刻速度/抗蚀剂的蚀刻速度)。
除了使天线侧的高频电源为2000W和改变蚀刻气体的流量比以外，其它采用和实施例2相同的条件，进行蚀刻。蚀刻气体中，仅将CH4固定为70sccm，CF4和N2的流量分别设定如下：
(1)CF4＝20sccm、N2＝30sccm
(2)CF4＝32sccm、N2＝48sccm
(3)CF4＝48sccm、N2＝72sccm
(4)CF4＝60sccm、N2＝90sccm
(5)CF4＝80sccm、N2＝120sccm
使蚀刻气体的混合比变化。并且，(4)的蚀刻气体条件与实施例2相同。在各蚀刻气体条件下，测定层间绝缘膜和抗蚀剂的蚀刻速度，求出选择比。结果如图4所示。此外，(1)、(2)、(3)、(5)的各情况下的基板的剖面SEM照片分别如图5(a)、(b)、(c)、(d)所示。
由图4可知，(1)CF4＝20sccm、N2＝30sccm(以蚀刻气体的总流量为基准分别为16％、25％)的情况，层间绝缘膜的蚀刻速度为160nm/min，抗蚀剂的蚀刻速度为12nm/min，因而选择比约为13。(2)CF4＝32sccm、N2＝48sccm(以蚀刻气体的总流量为基准分别为21％、32％)的情况，层间绝缘膜的蚀刻速度为195nm/min，抗蚀剂的蚀刻速度为3nm/min，因而选择比为高达65。而(3)CF4＝48sccm、N2＝72sccm(以蚀刻气体的总流量为基准分别为25％、37％)的情况，由于是在抗蚀剂上沉积聚合物，所以抗蚀剂的蚀刻速度的值为0，选择比为无穷大。此外，(5)CF4＝80sccm、N2＝120sccm(以蚀刻气体的总流量为基准分别为29％、44％)的情况，层间绝缘膜的蚀刻速度为200nm/min，抗蚀剂的蚀刻速度为18nm/min，因而选择比约为11。
由此可见，通过改变蚀刻气体的混合比可进行选择比的最优化，特别是当以蚀刻气体的总流量为基准CF系气体在21～28％之间时，抗蚀剂的蚀刻速度降低，选择比好。
由图5(a)～(d)可知，使用上述(1)、(2)、(5)条件的蚀刻气体时，抗蚀剂表面产生粗糙，所以产生条痕。对此，蚀刻气体的流量最优化的上述(3)的情况下，表面粗糙得到改善，不产生条痕。由此可见，以蚀刻气体的总流量为基准CF系气体在25～27％之间时，不仅选择比好，抗蚀剂表面也不会产生粗糙，所以也不会产生条痕。
比较例1
作为比较例，向蚀刻气体中添加Ar气体进行蚀刻。使用形成有和实施例2相同的膜的基板，在以下条件下供给蚀刻气体，将蚀刻装置1设定为：天线侧高频电源2750W、基板侧高频电源450W、基板设定温度10℃、压力0.26Pa，进行蚀刻。
(a)C3F8/Ar/N2/CH4＝16/50/20/26
(b)C3F8/Ar/N2/CH4＝30/50/20/26
(c)C3F8/Ar/N2/CH4＝16/100/20/26
(d)C3F8/Ar/N2/CH4＝16/50/20/40
(e)C3F8/Ar/N2/CH4＝16/50/50/26
该条件下的基板的剖面SEM照片如图6所示。此外，测定各条件下的层间绝缘膜和抗蚀剂的蚀刻速度，由该结果求出各条件下的选择比。结果如图7所示。
由图6(a)～(e)可知，在各情况下，抗蚀剂表面不平坦，形成凹凸，结果，在孔的侧面产生条痕，此外，还产生蚀刻间断，所以不实用。此外，使用上述(a)～(e)作为蚀刻气体的各个情况，蚀刻中抗蚀剂表面受到损伤，由此可见，如图7所示，选择比低，不实用。
产业实用性
根据本发明，即使是耐等离子体性低的抗蚀剂材料，也可以在降低抗蚀剂损伤下进行蚀刻，因此可特别有效应用于具有ArF抗蚀剂材料作为抗蚀剂的、由Low-k材料构成的层间绝缘膜的干式蚀刻。因此，本发明可用于半导体的制造领域。

Claims (10)

1.层间绝缘膜的干式蚀刻方法，其通过包括CF系气体、含N气体、和低级烃气体的蚀刻气体，一边在设在层间绝缘膜上的ArF抗蚀剂或KrF抗蚀剂上形成聚合物膜，一边对层间绝缘膜进行微细加工，其特征在于，
通过在0.5Pa以下的压力下导入上述蚀刻气体，并且以蚀刻气体总流量为基准，导入20～40％上述CF系气体，由此一边形成聚合物膜，一边进行蚀刻；
所述聚合物膜的采用傅立叶变换红外分光光度计测定的光谱中，在1200cm-1附近有C-F键的峰、在1600cm-1附近有C-N键的峰和在3300cm-1附近有C-H键的峰。
2.权利要求1所述的层间绝缘膜的干式蚀刻方法，其特征在于，以蚀刻气体总流量为基准，导入21～28％上述CF系气体。
3.权利要求1所述的层间绝缘膜的干式蚀刻方法，其特征在于，以蚀刻气体总流量为基准，导入25～27％上述CF系气体。
4.权利要求1～3任一项所述的层间绝缘膜的干式蚀刻方法，其特征在于，上述CF系气体是选自CF4、C3F8、C2F6、C4F8、C5F8和CxFyI中的至少一种气体。
5.权利要求1～4任一项所述的层间绝缘膜的干式蚀刻方法，其特征在于，上述低级烃是CH4、C2H6、C3H8、C4H10或C2H2。
6.层间绝缘膜的干式蚀刻方法，其通过包括CxFyHz气体和含N气体的蚀刻气体，一边在设在层间绝缘膜上的ArF抗蚀剂或KrF抗蚀剂上形成聚合物膜，一边对层间绝缘膜进行微细加工，其特征在于，
通过在0.5Pa以下的压力下导入上述蚀刻气体，并且以蚀刻气体总流量为基准，导入20～40％上述CxFyHz气体，由此一边形成聚合物膜，一边进行蚀刻；
所述聚合物膜的采用傅立叶变换红外分光光度计测定的光谱中，在1200cm-1附近有C-F键的峰、在1600cm-1附近有C-N键的峰和在3300cm-1附近有C-H键的峰。
7.权利要求6所述的层间绝缘膜的干式蚀刻方法，其特征在于，上述CxFyHz气体是CHF3气体。
8.权利要求1-7任一项所述的层间绝缘膜的干式蚀刻方法，其特征在于，上述含N气体是选自氮气、NOx、NH3、甲胺、二甲胺中的至少一种气体。
9.权利要求4所述的层间绝缘膜的干式蚀刻方法，其特征在于，上述CxFyI气体是C3F7I气体或CF3I气体。
10.权利要求1-9任一项所述的层间绝缘膜的干式蚀刻方法，其特征在于，上述层间绝缘膜是由SiOCH系材料构成。
CN2007800189986A 2006-05-24 2007-05-16 层间绝缘膜的干式蚀刻方法 Active CN101454878B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006143868 2006-05-24
JP143868/2006 2006-05-24
PCT/JP2007/060010 WO2007135906A1 (ja) 2006-05-24 2007-05-16 層間絶縁膜のドライエッチング方法

Publications (2)

Publication Number Publication Date
CN101454878A CN101454878A (zh) 2009-06-10
CN101454878B true CN101454878B (zh) 2011-03-23

Family

ID=38723220

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800189986A Active CN101454878B (zh) 2006-05-24 2007-05-16 层间绝缘膜的干式蚀刻方法

Country Status (7)

Country Link
US (1) US20100219158A1 (zh)
JP (1) JP4950188B2 (zh)
KR (1) KR101190137B1 (zh)
CN (1) CN101454878B (zh)
DE (1) DE112007001243B4 (zh)
TW (1) TWI437633B (zh)
WO (1) WO2007135906A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009193988A (ja) * 2008-02-12 2009-08-27 Tokyo Electron Ltd プラズマエッチング方法及びコンピュータ記憶媒体
US7637269B1 (en) * 2009-07-29 2009-12-29 Tokyo Electron Limited Low damage method for ashing a substrate using CO2/CO-based process
JP2012096823A (ja) * 2010-11-01 2012-05-24 Takagi Seiko Corp 液体貯蔵容器
KR101102495B1 (ko) * 2011-08-11 2012-01-05 주식회사 미로 가로등
WO2020195559A1 (ja) 2019-03-22 2020-10-01 セントラル硝子株式会社 ドライエッチング方法及び半導体デバイスの製造方法
CN113544823B (zh) * 2020-02-10 2024-04-12 株式会社日立高新技术 等离子处理方法
US11798811B2 (en) 2020-06-26 2023-10-24 American Air Liquide, Inc. Iodine-containing fluorocarbon and hydrofluorocarbon compounds for etching semiconductor structures

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004071731A (ja) * 2002-08-05 2004-03-04 Ulvac Japan Ltd エッチング方法
JP2005251814A (ja) * 2004-03-02 2005-09-15 Ulvac Japan Ltd 層間絶縁膜のドライエッチング方法及びその装置
JP2006100628A (ja) * 2004-09-30 2006-04-13 Hitachi High-Technologies Corp プラズマ処理方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6635185B2 (en) * 1997-12-31 2003-10-21 Alliedsignal Inc. Method of etching and cleaning using fluorinated carbonyl compounds
JP4538209B2 (ja) * 2003-08-28 2010-09-08 株式会社日立ハイテクノロジーズ 半導体装置の製造方法
JP2007537602A (ja) * 2004-05-11 2007-12-20 アプライド　マテリアルズ　インコーポレイテッド フルオロカーボン化学エッチングにおけるｈ２添加物を使用しての炭素ドープ酸化ケイ素エッチング
US20060051965A1 (en) * 2004-09-07 2006-03-09 Lam Research Corporation Methods of etching photoresist on substrates
US7794880B2 (en) * 2005-11-16 2010-09-14 California Institute Of Technology Fluorination of multi-layered carbon nanomaterials

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004071731A (ja) * 2002-08-05 2004-03-04 Ulvac Japan Ltd エッチング方法
JP2005251814A (ja) * 2004-03-02 2005-09-15 Ulvac Japan Ltd 層間絶縁膜のドライエッチング方法及びその装置
JP2006100628A (ja) * 2004-09-30 2006-04-13 Hitachi High-Technologies Corp プラズマ処理方法

Also Published As

Publication number Publication date
US20100219158A1 (en) 2010-09-02
DE112007001243B4 (de) 2015-01-22
KR101190137B1 (ko) 2012-10-12
JP4950188B2 (ja) 2012-06-13
KR20090012329A (ko) 2009-02-03
JPWO2007135906A1 (ja) 2009-10-01
DE112007001243T5 (de) 2009-05-28
TWI437633B (zh) 2014-05-11
WO2007135906A1 (ja) 2007-11-29
CN101454878A (zh) 2009-06-10
TW200809961A (en) 2008-02-16

Similar Documents

Publication Publication Date Title
CN101454878B (zh) 层间绝缘膜的干式蚀刻方法
CN100423208C (zh) 等离子体蚀刻方法和蚀刻工具以及蚀刻构件的方法
CN100541734C (zh) 等离子体蚀刻方法
CN101124661A (zh) 碳氟化合物蚀刻化学剂中使用氢气添加剂的掺碳的硅氧化物蚀刻
JP2006013190A (ja) 半導体装置の製造方法
US20030054656A1 (en) Method for manufacturing semiconductor device including two-step ashing process of N2 plasma gas and N2/H2 plasma gas
CN101355017B (zh) 等离子体蚀刻方法、等离子体蚀刻装置和存储介质
CN100487872C (zh) 等离子体促使调节和改善临界尺寸均匀性的系统和方法
WO2011133349A2 (en) Methods for etching silicon-based antireflective layers
CN103633014A (zh) 半导体器件制造方法
WO2001024230A2 (en) Techniques for improving etching in a plasma processing chamber
KR100607777B1 (ko) 반도체 소자의 제조 방법
US6647994B1 (en) Method of resist stripping over low-k dielectric material
US6114253A (en) Via patterning for poly(arylene ether) used as an inter-metal dielectric
CN100426453C (zh) 微细图案形成方法
US6946400B2 (en) Patterning method for fabricating integrated circuit
CN1790667A (zh) 通孔活性离子刻蚀方法
CN100426469C (zh) 用于有机硅化物玻璃的一氧化二氮去除光刻胶的方法
US20030082906A1 (en) Via formation in polymers
JPH0794483A (ja) プラズマエッチング方法
KR20000076754A (ko) 절연막의 에칭 방법 및 배선층의 형성 방법
KR101068062B1 (ko) 도핑된 실리콘 카바이드에 대해 오르가노실리케이트유리를 선택적으로 에칭하는 방법
CN103646922B (zh) 通孔或接触孔的形成方法
CN104425361B (zh) 通孔的形成方法
KR100679826B1 (ko) 엠아이엠 영역의 잔류 폴리머 제거 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant