JP2009193988A - プラズマエッチング方法及びコンピュータ記憶媒体 - Google Patents
プラズマエッチング方法及びコンピュータ記憶媒体 Download PDFInfo
- Publication number
- JP2009193988A JP2009193988A JP2008030078A JP2008030078A JP2009193988A JP 2009193988 A JP2009193988 A JP 2009193988A JP 2008030078 A JP2008030078 A JP 2008030078A JP 2008030078 A JP2008030078 A JP 2008030078A JP 2009193988 A JP2009193988 A JP 2009193988A
- Authority
- JP
- Japan
- Prior art keywords
- gas
- plasma etching
- etching method
- plasma
- mhz
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 238000001020 plasma etching Methods 0.000 title claims abstract description 52
- 238000000034 method Methods 0.000 title claims abstract description 40
- 238000003860 storage Methods 0.000 title claims abstract description 11
- 238000012545 processing Methods 0.000 claims abstract description 42
- 238000005530 etching Methods 0.000 claims abstract description 35
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 17
- 239000007789 gas Substances 0.000 description 80
- 239000004065 semiconductor Substances 0.000 description 19
- 230000000052 comparative effect Effects 0.000 description 9
- 238000005259 measurement Methods 0.000 description 7
- 239000003507 refrigerant Substances 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000000498 cooling water Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
Abstract
【課題】高いバイアス電圧を印加した異方性の高いプラズマエッチングを行う際においても、ＡｒＦフォトレジストの表面及び側壁の荒れを抑制することができ、ストライエーション、ＬＥＲ、ＬＷＲの発生を抑制して所望形状のパターンを精度良く形成することのできるプラズマエッチング方法及びコンピュータ記憶媒体を提供する。
【解決手段】被処理基板上に形成されたＳｉＮ層１０４又は酸化シリコン層を、ＡｒＦフォトレジスト層１０２をマスクとして処理ガスのプラズマによりエッチングするプラズマエッチング方法であって、処理ガスは、少なくともＣＦ3Ｉガスを含み、被処理基板を載置する下部電極に１３．５６ＭＨｚ以下の周波数を有する高周波電力を印加する。
【選択図】図１
【解決手段】被処理基板上に形成されたＳｉＮ層１０４又は酸化シリコン層を、ＡｒＦフォトレジスト層１０２をマスクとして処理ガスのプラズマによりエッチングするプラズマエッチング方法であって、処理ガスは、少なくともＣＦ3Ｉガスを含み、被処理基板を載置する下部電極に１３．５６ＭＨｚ以下の周波数を有する高周波電力を印加する。
【選択図】図１
Description
本発明は、被処理基板上に形成された被エッチング層をＡｒＦフォトレジストをマスクとして処理ガスのプラズマによりエッチングするプラズマエッチング方法及びコンピュータ記憶媒体に関する。
従来から、半導体装置の製造工程においては、フォトレジストをマスクとして被処理基板上に形成された窒化シリコン層、酸化シリコン層等の被エッチング層を、処理ガスのプラズマによりエッチングするプラズマエッチングが行われている。
上記のようなプラズマエッチングにおいては、近年の半導体装置における回路パターンの微細化に対応するため、従来から使用されていたＫｒＦフォトレジストを、ＡｒＦフォトレジストに変更することが行われている。しかしながら、ＡｒＦフォトレジストは、ＫｒＦフォトレジストに比べてプラズマ耐性が低く表面荒れが発生する。このため、ＡｒＦフォトレジストを用いてコンタクトホールを形成する際に、ＣＦ4、ＣＨＦ3、ＣＦ3Ｉ等の処理ガスを用い、６．６６Ｐａ（５０ｍTorr）以下のガス圧として、反射防止層をプラズマエッチングすることにより、ＡｒＦフォトレジストの表面荒れを抑制する技術が知られている（例えば、特許文献１参照）。
特開２００６−３２７２１号公報
上記のように、ＡｒＦフォトレジストはプラズマ耐性が低いため、従来においては、コンタクトホールを形成するプラズマエッチングの際のガス圧を低くする等の工夫がなされている。
また、本発明者等が詳査したところ、窒化シリコン層、酸化シリコン層等の被エッチング層に、ラインとスペースを含むパターンを形成する場合、ＡｒＦフォトレジストを用いると、プラズマ耐性の低さに起因するＡｒＦフォトレジストの表面及び側壁の荒れにより、エッチング後の形状にストライエーション、ＬＥＲ（Line Edge Roughness（ラインエッジ（片側）のうねり））、ＬＷＲ（Line Width Roughness（ライン幅のばらつき））等が生じるという課題があることが判明した。また、このようなプラズマエッチングを行う場合は、被処理基板が載置される下部電極に対して、１３．５６ＭＨｚ以下の比較的周波数の低いバイアス電圧を印加してイオンを加速し、異方性の高いプラズマエッチングを行うことが好ましいが、このように高いバイアス電圧を印加すると一層ＡｒＦフォトレジストの表面及び側壁の荒れが増大し、ストライエーション、ＬＥＲ、ＬＷＲ等が大きく発生するという課題があることが判明した。
本発明は、上記従来の事情に対処してなされたもので、高いバイアス電圧を印加した異方性の高いプラズマエッチングを行う際においても、ＡｒＦフォトレジストの表面及び側壁の荒れを抑制することができ、ストライエーション、ＬＥＲ、ＬＷＲの発生を抑制して所望形状のパターンを精度良く形成することのできるプラズマエッチング方法及びコンピュータ記憶媒体を提供することを目的とする。
請求項１のプラズマエッチング方法は、被処理基板上に形成された被エッチング層を、ＡｒＦフォトレジストをマスクとして処理ガスのプラズマによりエッチングするプラズマエッチング方法であって、前記被エッチング層は、窒化シリコン層又は酸化シリコン層のいずれかであり、前記処理ガスは、少なくともＣＦ3Ｉガスを含み、前記被処理基板を載置する下部電極に、１３．５６ＭＨｚ以下の周波数を有する高周波電力を印加することを特徴とする。
請求項２のプラズマエッチング方法は、請求項１記載のプラズマエッチング方法であって、前記下部電極に印加される１３．５６ＭＨｚ以下の周波数を有する高周波電力は、５００Ｗ以上であることを特徴とする。
請求項３のプラズマエッチング方法は、請求項１又は２記載のプラズマエッチング方法であって、前記被エッチング層には、ラインとスペースとで形成されたエッチングパターンが存在し、ラインの幅とスペースの幅の比（ラインの幅／スペースの幅）が、１／１の密パターンと、１／１０以下の疎パターンが混在することを特徴とする。
請求項４のプラズマエッチング方法は、請求項１〜３いずれか１項記載のプラズマエッチング方法であって、前記下部電極には、前記１３．５６ＭＨｚ以下の周波数を有する高周波電力とともに、２７ＭＨｚ以上の周波数を有する第２の高周波電力が印加されることを特徴とする。
本発明によれば、高いバイアス電圧を印加した異方性の高いプラズマエッチングを行う際においても、ＡｒＦフォトレジストの表面及び側壁の荒れを抑制することができ、ストライエーション、ＬＥＲ、ＬＷＲの発生を抑制して所望形状のパターンを精度良く形成することのできるプラズマエッチング方法及びコンピュータ記憶媒体を提供することができる。
以下、本発明の実施の形態について図面を参照して説明する。図１は、本実施形態に係るプラズマエッチング方法における被処理基板としての半導体ウエハの断面構成を拡大して示すものである。また、図２は、本実施形態に使用するプラズエッチング装置の構成を示すものである。まず、図２を参照してプラズマエッチング装置の構成について説明する。
プラズマエッチング装置は、気密に構成され、電気的に接地電位とされた処理チャンバー１を有している。この処理チャンバー１は、円筒状とされ、例えばアルミニウム等から構成されている。処理チャンバー１内には、被処理基板である半導体ウエハＷを水平に支持する載置台２が設けられている。載置台２は例えばアルミニウム等で構成されており、絶縁板３を介して導体の支持台４に支持されている。また、載置台２の上方の外周には、例えば単結晶シリコンで形成されたフォーカスリング５が設けられている。さらに、載置台２及び支持台４の周囲を囲むように、例えば石英等からなる円筒状の内壁部材３ａが設けられている。
載置台２には、第１の整合器１１ａを介して第１のＲＦ電源１０ａが接続され、また、第２の整合器１１ｂを介して第２のＲＦ電源１０ｂが接続されている。第２のＲＦ電源１０ｂは、プラズマ形成用のものであり、この第２のＲＦ電源１０ｂからは所定周波数（２７ＭＨｚ以上例えば４０ＭＨｚ）の高周波電力が載置台２に供給されるようになっている。また、第１のＲＦ電源１０ａは、イオン引き込み用のものであり、この第１のＲＦ電源１０ａからは第２のＲＦ電源１０ｂより低い１３．５６ＭＨｚ以下の所定周波数（例えば、１３．５６ＭＨｚ）の高周波電力が載置台２に供給されるようになっている。一方、載置台２の上方には、載置台２と平行に対向するように、接地電位とされたシャワーヘッド１６が設けられており、これらの載置台２とシャワーヘッド１６は、一対の電極として機能するようになっている。
載置台２の上面には、半導体ウエハＷを静電吸着するための静電チャック６が設けられている。この静電チャック６は絶縁体６ｂの間に電極６ａを介在させて構成されており、電極６ａには直流電源１２が接続されている。そして電極６ａに直流電源１２から直流電圧が印加されることにより、クーロン力によって半導体ウエハＷが吸着されるよう構成されている。
支持台４の内部には、冷媒流路４ａが形成されており、冷媒流路４ａには、冷媒入口配管４ｂ、冷媒出口配管４ｃが接続されている。そして、冷媒流路４ａの中に適宜の冷媒、例えば冷却水等を循環させることによって、支持台４及び載置台２を所定の温度に制御可能となっている。また、載置台２等を貫通するように、半導体ウエハＷの裏面側にヘリウムガス等の冷熱伝達用ガス（バックサイドガス）を供給するためのバックサイドガス供給配管３０が設けられており、このバックサイドガス供給配管３０は、図示しないバックサイドガス供給源に接続されている。これらの構成によって、載置台２の上面に静電チャック６によって吸着保持された半導体ウエハＷを、所定の温度に制御可能となっている。
上記したシャワーヘッド１６は、処理チャンバー１の天壁部分に設けられている。シャワーヘッド１６は、本体部１６ａと電極板をなす上部天板１６ｂとを備えており、支持部材４５を介して処理チャンバー１の上部に支持されている。本体部１６ａは、導電性材料、例えば表面が陽極酸化処理されたアルミニウムからなり、その下部に上部天板１６ｂを着脱自在に支持できるように構成されている。
本体部１６ａの内部には、ガス拡散室１６ｃが設けられ、このガス拡散室１６ｃの下部に位置するように、本体部１６ａの底部には、多数のガス通流孔１６ｄが形成されている。また、上部天板１６ｂには、当該上部天板１６ｂを厚さ方向に貫通するようにガス導入孔１６ｅが、上記したガス通流孔１６ｄと重なるように設けられている。このような構成により、ガス拡散室１６ｃに供給された処理ガスは、ガス通流孔１６ｄ及びガス導入孔１６ｅを介して処理チャンバー１内にシャワー状に分散されて供給されるようになっている。なお、本体部１６ａ等には、冷媒を循環させるための図示しない配管が設けられており、プラズマエッチング処理中にシャワーヘッド１６を所望温度に冷却できるようになっている。
上記した本体部１６ａには、ガス拡散室１６ｃへ処理ガスを導入するためのガス導入口１６ｄが形成されている。このガス導入口１６ｄにはガス供給配管１５ａが接続されており、このガス供給配管１５ａの他端には、エッチング用の処理ガス（エッチングガス）を供給する処理ガス供給源１５が接続されている。ガス供給配管１５ａには、上流側から順にマスフローコントローラ（ＭＦＣ）１５ｂ、及び開閉弁Ｖ１が設けられている。そして、処理ガス供給源１５からプラズマエッチングのための処理ガスとして、例えば少なくともＣＦ3Ｉガスを含むガスが、ガス供給配管１５ａを介してガス拡散室１６ｃに供給され、このガス拡散室１６ｃから、ガス通流孔１６ｄ及びガス導入孔１６ｅを介して処理チャンバー１内にシャワー状に分散されて供給される。
処理チャンバー１の側壁からシャワーヘッド１６の高さ位置よりも上方に延びるように円筒状の接地導体１ａが設けられている。この円筒状の接地導体１ａは、その上部に天壁を有している。
処理チャンバー１の底部には、排気口７１が形成されており、この排気口７１には、排気管７２を介して排気装置７３が接続されている。排気装置７３は、真空ポンプを有しており、この真空ポンプを作動させることにより処理チャンバー１内を所定の真空度まで減圧することができるようになっている。一方、処理チャンバー１の側壁には、ウエハＷの搬入・搬出口７４が設けられており、この搬入・搬出口７４には、当該搬入・搬出口７４を開閉するゲートバルブ７５が設けられている。
図中７６，７７は、着脱自在とされたデポシールドである。デポシールド７６は、処理チャンバー１の内壁面に沿って設けられ、処理チャンバー１にエッチング副生物（デポ）が付着することを防止する役割を有し、このデポシールド７６の半導体ウエハＷと略同じ高さ位置には、グランドにＤＣ的に接続された導電性部材（ＧＮＤブロック）７９が設けられており、これにより異常放電が防止される。
上記構成のプラズマエッチング装置は、制御部６０によって、その動作が統括的に制御される。この制御部６０には、ＣＰＵを備えプラズマエッチング装置の各部を制御するプロセスコントローラ６１と、ユーザインターフェース６２と、記憶部６３とが設けられている。
ユーザインターフェース６２は、工程管理者がプラズマエッチング装置を管理するためにコマンドの入力操作を行うキーボードや、プラズマエッチング装置の稼働状況を可視化して表示するディスプレイ等から構成されている。
記憶部６３には、プラズマエッチング装置で実行される各種処理をプロセスコントローラ６１の制御にて実現するための制御プログラム（ソフトウエア）や処理条件データ等が記憶されたレシピが格納されている。そして、必要に応じて、ユーザインターフェース６２からの指示等にて任意のレシピを記憶部６３から呼び出してプロセスコントローラ６１に実行させることで、プロセスコントローラ６１の制御下で、プラズマエッチング装置での所望の処理が行われる。また、制御プログラムや処理条件データ等のレシピは、コンピュータで読取り可能なコンピュータ記憶媒体（例えば、ハードディスク、ＣＤ、フレキシブルディスク、半導体メモリ等）などに格納された状態のものを利用したり、或いは、他の装置から、例えば専用回線を介して随時伝送させてオンラインで利用したりすることも可能である。
このように構成されたプラズマエッチング装置で、半導体ウエハＷに形成された窒化シリコン層又は酸化シリコン層等をプラズマエッチングする手順について説明する。まず、ゲートバルブ７５が開かれ、半導体ウエハＷが図示しない搬送ロボット等により、図示しないロードロック室を介して搬入・搬出口７４から処理チャンバー１内に搬入され、載置台２上に載置される。この後、搬送ロボットを処理チャンバー１外に退避させ、ゲートバルブ７５を閉じる。そして、排気装置７３の真空ポンプにより排気口７１を介して処理チャンバー１内が排気される。
処理チャンバー１内が所定の真空度になった後、処理チャンバー１内には処理ガス供給源１５から所定の処理ガス（エッチングガス）が導入され、処理チャンバー１内が所定の圧力、例えば３．９９Ｐａ（３０ｍTorr）に保持され、この状態で第２のＲＦ電源１０ｂから載置台２に、周波数が例えば４０ＭＨｚの高周波電力が供給される。また、第１のＲＦ電源１０ａからは、イオン引き込みのため、載置台２に周波数が例えば１３．５６ＭＨｚの高周波電力が供給される。このとき、直流電源１２から静電チャック６の電極６ａに所定の直流電圧が印加され、半導体ウエハＷはクーロン力により吸着される。
この場合に、上述のようにして下部電極である載置台２に高周波電力が印加されることにより、上部電極であるシャワーヘッド１６と下部電極である載置台２との間には電界が形成される。半導体ウエハＷが存在する処理空間には放電が生じ、それによって形成された処理ガスのプラズマにより、半導体ウエハＷ上に形成された窒化シリコン層又は酸化シリコン層等がエッチング処理される。
そして、上記したエッチング処理が終了すると、高周波電力の供給及び処理ガスの供給が停止され、上記した手順とは逆の手順で、半導体ウエハＷが処理チャンバー１内から搬出される。
次に、図１を参照して、本実施形態に係るプラズマエッチング方法について説明する。図１は、本実施形態における被処理基板としての半導体ウエハＷの要部構成を拡大して示すものである。同図に示すように、直径３００ｍｍのシリコン基板１０１の表面には、所定のラインとスペースのパターンにパターニングされたＡｒＦレジスト層１０２（厚さ例えば２７０ｎｍ）が形成されており、その下層には、ＡＲＣ（反射防止膜）層１０３（厚さ例えば３０ｎｍ）、ＳｉＮ（窒化シリコン）層１０４（厚さ例えば２００ｎｍ）が、上層側からこの順で形成されている。
上記構造の半導体ウエハＷを、図２に示した装置の処理チャンバー1内に収容し、載置台２に載置して、図１に示す状態から、ＡｒＦレジスト層１０２をマスクとして、ＡＲＣ層１０３、ＳｉＮ層１０４をエッチングし、ラインとスペースのパターンを形成する。
実施例として、エッチングガスにＣＦ3Ｉガスを使用し、圧力：３．９９Ｐａ（３０ｍTorr）、高周波電力周波数：４０ＭＨｚ（４００Ｗ）／１３．５６ＭＨｚ（５００Ｗ及び１０００Ｗ）、温度（上部／側壁部／載置部）：６０／６０／３０℃、バックサイドヘリウム圧力（中央部／周縁部）：２０００／２０００Ｐａ、として６０秒間プラズマエッチングを行った。なお、ラインとスペースのパターンとしては、ラインの幅とスペースの幅の比（ラインの幅／スペースの幅）が、１／１の密パターンと、１／１０の疎パターンが混在するものを使用した。
この結果、周波数１３．５６ＭＨｚのバイアス用電力が０Ｗの場合（参考例）、ＳｉＮ層１０４に対するエッチングレートは０であったが、バイアス用電力が５００Ｗの場合及びバイアス用電力が１０００Ｗの場合のＳｉＮのエッチングレート及び選択比（ＳｉＮのエッチングレート／ＡｒＦレジストのエッチングレート）は、以下の通りとなった。
（バイアス用電力＝５００Ｗ）
１／１の密パターン部
エッチングレート＝１１５ｎｍ／ｍｉｎ
選択比＝１．９２
１／１０の疎パターン部
エッチングレート＝８９ｎｍ／ｍｉｎ
選択比＝１．３９
（バイアス用電力＝１０００Ｗ）
１／１の密パターン部
エッチングレート＝２００ｎｍ／ｍｉｎ
選択比＝１．８２
１／１０の疎パターン部
エッチングレート＝１７５ｎｍ／ｍｉｎ
選択比＝１．７５
（バイアス用電力＝５００Ｗ）
１／１の密パターン部
エッチングレート＝１１５ｎｍ／ｍｉｎ
選択比＝１．９２
１／１０の疎パターン部
エッチングレート＝８９ｎｍ／ｍｉｎ
選択比＝１．３９
（バイアス用電力＝１０００Ｗ）
１／１の密パターン部
エッチングレート＝２００ｎｍ／ｍｉｎ
選択比＝１．８２
１／１０の疎パターン部
エッチングレート＝１７５ｎｍ／ｍｉｎ
選択比＝１．７５
比較例として、上記の実施例におけるエッチングガスをＣＦ4とした場合、及びＣＨＦ3を使用した場合について、他の条件は、上記の実施例及び参考例と同様としてエッチングを行った。これらの実施例、比較例及び参考例の結果を図３〜図５のグラフに示す。図３は、１／１の密パターン部のＳｉＮのエッチングレートとバイアス用電力（バイアスパワー）との関係を示し、図４は、１／１０の疎パターン部のＳｉＮのエッチングレートとバイアス用電力（バイアスパワー）との関係を示し、図５は密及び疎パターン部の選択比とバイアス用電力（バイアスパワー）との関係を示している。これらのグラフに示されるように、エッチングガスにＣＦ3Ｉガスを使用し、バイアス用電力（本実施例では周波数１３．５６ＭＨｚ）を印加した実施例の場合、密パターンの部分も疎パタンーンの部分のどちらにおいても、ＣＦ4ガスを使用した場合と同等のエッチングレートが得られ、かつ、選択比はいずれの比較例の場合より高くなった。なお、図３〜図５のグラフに示されるように、バイアス用電力（バイアスパワー）が０Ｗの場合エッチングレートが０となってしまう。このため、バイアス用電力（バイアスパワー）は、ある程度高くすることが好ましく、５００Ｗ以上とすることが好ましい。さらには、バイアス用電力（バイアスパワー）は、１０００Ｗ程度とすることが好ましい。
また、図６は、上記の実施例、比較例及び参考例におけるエッチング後のＡｒＦレジストの様子を示すＳＥＭによる拡大写真である。なお、図６において上段がＣＦ3Ｉガスを使用した場合、中段がＣＦ4ガスを使用した場合、下段がＣＨＦ3ガスを使用した場合を示しており、左側から順にバイアス用電力０Ｗ、５００Ｗ、１０００Ｗの場合を示している。この図６に示されるように、エッチングガスにＣＦ3Ｉガスを使用した実施例では、バイアス用電力を５００Ｗ、１０００Ｗと印加した場合においてもＡｒＦフォトレジストの表面及び側壁の荒れを比較例の場合に比べて抑制することができ、ストライエーション、ＬＥＲ、ＬＷＲの発生を抑制できることが確認できた。
図７、図８は、上記のＳＥＭによる拡大写真に基づいて、ＬＷＲを数値化して棒グラフにより示したものである。この数値化は、ＳＥＭ写真からＡｒＦレジストのラインのエッジを検出（２次電子のラインプロファイルより推定する）し、ライン幅をラインに沿って等間隔で測定し、得られた数値をフーリエ変換して周波数領域毎に比較したものである。なお、ライン幅の測定は、図６に示す上下方向に沿った６４０ｎｍの測定長について、測定間隔２．５ｎｍで２５６ポイント行った。この場合、ＳＥＭＩによる推奨測定条件は、測定長２０００ｎｍ、測定間隔１０ｎｍ、測定数２００ポイントであるが、高周波成分を詳細に解析するため、上記の条件で測定を行った。
図７は、周波数が低い（波長が長い）領域の結果を示し、図８は、周波数が高い（波長が短い）領域の結果を示している。また、各棒グラフにおいて、左側がＣＦ4ガスを使用した場合、中央がＣＨＦ3を使用した場合、右側がＣＦ3Ｉガスを使用した場合を示している。これらのグラフに示されるとおり、ＣＦ3Ｉガスを使用した場合、低周波領域のＬＷＲは、ＣＦ4ガスを使用した場合と同程度であり、高周波領域のＬＷＲは、ＣＦ4ガスを使用した場合及びＣＨＦ3を使用した場合に比べて明らかに抑制されていた。
なお、上記の実施例では、窒化シリコン層（ＳｉＮ）のエッチングについて説明したが、酸化シリコン層（ＳｉＯ2）の場合についても同様にして適用することができる。また、上記の実施例では、エッチングガスとしてＣＦ3Ｉガスの単ガスを使用した場合について説明したが、他のガスとＣＦ3Ｉガスの混合ガスを用いることもできる。例えば、ＣＨＦ3ガスとＣＦ4ガスとＣＦ3Ｉガスとの混合ガスを使用した場合、ＰＦＣガスの全ガス流量に対して、少なくとも１／３以上のＣＦ3Ｉガス流量となるようにＣＦ3Ｉガスを添加し、例えば、ＣＨＦ3ガス／ＣＦ4ガス／ＣＦ3Ｉガス＝１２０／１２０／１２０ｓｃｃｍとれば、ストライエーション、ＬＥＲ、ＬＷＲの発生を抑制する顕著な効果が表れることが確認できた。
以上説明したとおり、本実施形態によれば、高いバイアス電圧を印加した異方性の高い高速なプラズマエッチングを行う際においても、ＡｒＦフォトレジストの表面及び側壁の荒れを抑制することができ、ストライエーション、ＬＥＲ、ＬＷＲの発生を抑制して所望形状のパターンを精度良く形成することができる。なお、本発明は上記の実施形態及び実施例に限定されるものではなく、各種の変形が可能である。例えば、プラズマエッチング装置は、図２に示した平行平板型の下部２周波印加型に限らず、上下２周波印加型のプラズマエッチング装置や、下部１周波印加型のプラズマエッチング装置等の他、各種のプラズマエッチング装置を使用することができる。
１０１……シリコン基板、１０２……ＡｒＦフォトレジスト層、１０３……ＡＲＣ（反射防止層）層、１０４……ＳｉＮ層。
Claims (5)
- 被処理基板上に形成された被エッチング層を、ＡｒＦフォトレジストをマスクとして処理ガスのプラズマによりエッチングするプラズマエッチング方法であって、
前記被エッチング層は、窒化シリコン層又は酸化シリコン層のいずれかであり、
前記処理ガスは、少なくともＣＦ3Ｉガスを含み、
前記被処理基板を載置する下部電極に、１３．５６ＭＨｚ以下の周波数を有する高周波電力を印加する
ことを特徴とするプラズマエッチング方法。 - 請求項１記載のプラズマエッチング方法であって、
前記下部電極に印加される１３．５６ＭＨｚ以下の周波数を有する高周波電力は、５００Ｗ以上であることを特徴とするプラズマエッチング方法。 - 請求項１又は２記載のプラズマエッチング方法であって、
前記被エッチング層には、ラインとスペースとで形成されたエッチングパターンが存在し、ラインの幅とスペースの幅の比（ラインの幅／スペースの幅）が、１／１の密パターンと、１／１０以下の疎パターンが混在することを特徴とするプラズマエッチング方法。 - 請求項１〜３いずれか１項記載のプラズマエッチング方法であって、
前記下部電極には、前記１３．５６ＭＨｚ以下の周波数を有する高周波電力とともに、２７ＭＨｚ以上の周波数を有する第２の高周波電力が印加されることを特徴とするプラズマエッチング方法。 - コンピュータ上で動作する制御プログラムが記憶されたコンピュータ記憶媒体であって、
前記制御プログラムは、実行時に請求項１から請求項４いずれか１項記載のプラズマエッチング方法が行われるようにプラズマエッチング装置を制御することを特徴とするコンピュータ記憶媒体。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008030078A JP2009193988A (ja) | 2008-02-12 | 2008-02-12 | プラズマエッチング方法及びコンピュータ記憶媒体 |
| KR1020090011185A KR101061621B1 (ko) | 2008-02-12 | 2009-02-11 | 플라즈마 에칭 방법 및 컴퓨터 기억 매체 |
| US12/369,199 US20090203218A1 (en) | 2008-02-12 | 2009-02-11 | Plasma etching method and computer-readable storage medium |
| TW098104341A TW200952064A (en) | 2008-02-12 | 2009-02-11 | Plasma etching method and computer-readable storage medium |
| CN2011101910424A CN102254813A (zh) | 2008-02-12 | 2009-02-12 | 等离子体蚀刻方法 |
| CN2009100089300A CN101692423B (zh) | 2008-02-12 | 2009-02-12 | 等离子体蚀刻方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008030078A JP2009193988A (ja) | 2008-02-12 | 2008-02-12 | プラズマエッチング方法及びコンピュータ記憶媒体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009193988A true JP2009193988A (ja) | 2009-08-27 |
Family
ID=40939250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008030078A Ceased JP2009193988A (ja) | 2008-02-12 | 2008-02-12 | プラズマエッチング方法及びコンピュータ記憶媒体 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20090203218A1 (ja) |
| JP (1) | JP2009193988A (ja) |
| KR (1) | KR101061621B1 (ja) |
| CN (2) | CN102254813A (ja) |
| TW (1) | TW200952064A (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5606060B2 (ja) * | 2009-12-24 | 2014-10-15 | 東京エレクトロン株式会社 | エッチング方法及びエッチング処理装置 |
| US10297459B2 (en) | 2013-09-20 | 2019-05-21 | Lam Research Corporation | Technique to deposit sidewall passivation for high aspect ratio cylinder etch |
| US9837254B2 (en) | 2014-08-12 | 2017-12-05 | Lam Research Corporation | Differentially pumped reactive gas injector |
| US9406535B2 (en) | 2014-08-29 | 2016-08-02 | Lam Research Corporation | Ion injector and lens system for ion beam milling |
| US10825652B2 (en) | 2014-08-29 | 2020-11-03 | Lam Research Corporation | Ion beam etch without need for wafer tilt or rotation |
| US9536748B2 (en) | 2014-10-21 | 2017-01-03 | Lam Research Corporation | Use of ion beam etching to generate gate-all-around structure |
| US9887097B2 (en) | 2014-12-04 | 2018-02-06 | Lam Research Corporation | Technique to deposit sidewall passivation for high aspect ratio cylinder etch |
| US10170324B2 (en) | 2014-12-04 | 2019-01-01 | Lam Research Corporation | Technique to tune sidewall passivation deposition conformality for high aspect ratio cylinder etch |
| US9384998B2 (en) | 2014-12-04 | 2016-07-05 | Lam Research Corporation | Technique to deposit sidewall passivation for high aspect ratio cylinder etch |
| US9620377B2 (en) | 2014-12-04 | 2017-04-11 | Lab Research Corporation | Technique to deposit metal-containing sidewall passivation for high aspect ratio cylinder etch |
| US9543148B1 (en) | 2015-09-01 | 2017-01-10 | Lam Research Corporation | Mask shrink layer for high aspect ratio dielectric etch |
| US9779955B2 (en) | 2016-02-25 | 2017-10-03 | Lam Research Corporation | Ion beam etching utilizing cryogenic wafer temperatures |
| US10276398B2 (en) | 2017-08-02 | 2019-04-30 | Lam Research Corporation | High aspect ratio selective lateral etch using cyclic passivation and etching |
| US10847374B2 (en) | 2017-10-31 | 2020-11-24 | Lam Research Corporation | Method for etching features in a stack |
| US10658174B2 (en) | 2017-11-21 | 2020-05-19 | Lam Research Corporation | Atomic layer deposition and etch for reducing roughness |
| US10361092B1 (en) | 2018-02-23 | 2019-07-23 | Lam Research Corporation | Etching features using metal passivation |
| JP7169866B2 (ja) * | 2018-12-14 | 2022-11-11 | 東京エレクトロン株式会社 | 基板処理方法 |
| WO2020176640A1 (en) | 2019-02-28 | 2020-09-03 | Lam Research Corporation | Ion beam etching with sidewall cleaning |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005129893A (ja) * | 2003-09-29 | 2005-05-19 | Tokyo Electron Ltd | エッチング方法 |
| JP2006032568A (ja) * | 2004-07-14 | 2006-02-02 | Nec Electronics Corp | ドライエッチング方法および半導体装置の製造方法 |
| JP2006108484A (ja) * | 2004-10-07 | 2006-04-20 | Ulvac Japan Ltd | 層間絶縁膜のドライエッチング方法 |
| JP2007180358A (ja) * | 2005-12-28 | 2007-07-12 | Tokyo Electron Ltd | プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体 |
| JP2007214299A (ja) * | 2006-02-09 | 2007-08-23 | Tokyo Electron Ltd | エッチング方法 |
| JP2007294842A (ja) * | 2006-03-28 | 2007-11-08 | Tokyo Electron Ltd | プラズマエッチング方法 |
| WO2007135906A1 (ja) * | 2006-05-24 | 2007-11-29 | Ulvac, Inc. | 層間絶縁膜のドライエッチング方法 |
| JP2008016585A (ja) * | 2006-07-05 | 2008-01-24 | Kawasaki Microelectronics Kk | エッチング装置およびエッチング方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US66247A (en) * | 1867-07-02 | The nor | ||
| US37701A (en) * | 1863-02-17 | Improvement in lateral waste-valves for pumps | ||
| US126668A (en) * | 1872-05-14 | Improvement in gauges for splitting leather | ||
| US70111A (en) * | 1867-10-22 | E z b a peck | ||
| US37703A (en) * | 1863-02-17 | Improvement in heading-tools for screws | ||
| US6123862A (en) * | 1998-04-24 | 2000-09-26 | Micron Technology, Inc. | Method of forming high aspect ratio apertures |
| US6921725B2 (en) * | 2001-06-28 | 2005-07-26 | Micron Technology, Inc. | Etching of high aspect ratio structures |
| JP2003086569A (ja) * | 2001-09-12 | 2003-03-20 | Tokyo Electron Ltd | プラズマ処理方法 |
| US7473377B2 (en) * | 2002-06-27 | 2009-01-06 | Tokyo Electron Limited | Plasma processing method |
| US20040087153A1 (en) * | 2002-10-31 | 2004-05-06 | Yan Du | Method of etching a silicon-containing dielectric material |
| CN1983518B (zh) * | 2004-06-21 | 2011-06-08 | 东京毅力科创株式会社 | 等离子体处理装置和方法 |
| US7465670B2 (en) * | 2005-03-28 | 2008-12-16 | Tokyo Electron Limited | Plasma etching method, plasma etching apparatus, control program and computer storage medium with enhanced selectivity |
| US20090191715A1 (en) * | 2006-03-09 | 2009-07-30 | Toshio Hayashi | Method for etching interlayer dielectric film |
| WO2007105261A1 (ja) * | 2006-03-09 | 2007-09-20 | Philtech Inc. | 層間絶縁膜のドライエッチング方法 |
-
2008
- 2008-02-12 JP JP2008030078A patent/JP2009193988A/ja not_active Ceased
-
2009
- 2009-02-11 US US12/369,199 patent/US20090203218A1/en not_active Abandoned
- 2009-02-11 KR KR1020090011185A patent/KR101061621B1/ko not_active IP Right Cessation
- 2009-02-11 TW TW098104341A patent/TW200952064A/zh unknown
- 2009-02-12 CN CN2011101910424A patent/CN102254813A/zh active Pending
- 2009-02-12 CN CN2009100089300A patent/CN101692423B/zh not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005129893A (ja) * | 2003-09-29 | 2005-05-19 | Tokyo Electron Ltd | エッチング方法 |
| JP2006032568A (ja) * | 2004-07-14 | 2006-02-02 | Nec Electronics Corp | ドライエッチング方法および半導体装置の製造方法 |
| JP2006108484A (ja) * | 2004-10-07 | 2006-04-20 | Ulvac Japan Ltd | 層間絶縁膜のドライエッチング方法 |
| JP2007180358A (ja) * | 2005-12-28 | 2007-07-12 | Tokyo Electron Ltd | プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体 |
| JP2007214299A (ja) * | 2006-02-09 | 2007-08-23 | Tokyo Electron Ltd | エッチング方法 |
| JP2007294842A (ja) * | 2006-03-28 | 2007-11-08 | Tokyo Electron Ltd | プラズマエッチング方法 |
| WO2007135906A1 (ja) * | 2006-05-24 | 2007-11-29 | Ulvac, Inc. | 層間絶縁膜のドライエッチング方法 |
| JP2008016585A (ja) * | 2006-07-05 | 2008-01-24 | Kawasaki Microelectronics Kk | エッチング装置およびエッチング方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101692423B (zh) | 2011-08-31 |
| CN102254813A (zh) | 2011-11-23 |
| KR101061621B1 (ko) | 2011-09-01 |
| CN101692423A (zh) | 2010-04-07 |
| KR20090087423A (ko) | 2009-08-17 |
| TW200952064A (en) | 2009-12-16 |
| US20090203218A1 (en) | 2009-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2009193988A (ja) | プラズマエッチング方法及びコンピュータ記憶媒体 | |
| JP5102653B2 (ja) | プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体 | |
| US9177823B2 (en) | Plasma etching method and plasma etching apparatus | |
| JP4912907B2 (ja) | プラズマエッチング方法及びプラズマエッチング装置 | |
| JP5839689B2 (ja) | プラズマエッチング方法及び半導体装置の製造方法並びにコンピュータ記憶媒体 | |
| US8609549B2 (en) | Plasma etching method, plasma etching apparatus, and computer-readable storage medium | |
| JP2010205967A (ja) | プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体 | |
| JP2008078208A (ja) | フォーカスリング及びプラズマ処理装置 | |
| KR101067222B1 (ko) | 플라즈마 에칭 방법, 플라즈마 에칭 장치, 제어 프로그램 및 컴퓨터 기억 매체 | |
| JP6255187B2 (ja) | シリコン酸化膜をエッチングする方法 | |
| KR101068014B1 (ko) | 플라즈마 에칭 방법, 플라즈마 에칭 장치 및 컴퓨터 기억 매체 | |
| US20070287297A1 (en) | Plasma etching method, plasma processing apparatus, control program and computer readable storage medium | |
| US8298960B2 (en) | Plasma etching method, control program and computer storage medium | |
| JP5804978B2 (ja) | プラズマエッチング方法及びコンピュータ記録媒体 | |
| US6914010B2 (en) | Plasma etching method | |
| JP2009200080A (ja) | プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体 | |
| JP5047644B2 (ja) | プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110128 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121030 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121228 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130219 |
|
| A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20130625 |