TWI437633B - Dry etching method for interlayer insulating film - Google Patents

Dry etching method for interlayer insulating film Download PDF

Info

Publication number
TWI437633B
TWI437633B TW096117249A TW96117249A TWI437633B TW I437633 B TWI437633 B TW I437633B TW 096117249 A TW096117249 A TW 096117249A TW 96117249 A TW96117249 A TW 96117249A TW I437633 B TWI437633 B TW I437633B
Authority
TW
Taiwan
Prior art keywords
gas
etching
insulating film
interlayer insulating
dry etching
Prior art date
Application number
TW096117249A
Other languages
English (en)
Other versions
TW200809961A (en
Inventor
Yasuhiro Morikawa
Koukou Suu
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of TW200809961A publication Critical patent/TW200809961A/zh
Application granted granted Critical
Publication of TWI437633B publication Critical patent/TWI437633B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Description

層間絕緣膜之乾蝕刻方法
本發明係關於一種層間絕緣膜之乾蝕刻方法。
習知以來，雖然大多使用SiO2 作為層間絕緣膜，但是為了解決90nm節點以後、配線延遲的問題，層間絕緣膜的材料係從SiO2 轉移為低介電係數材料(low-k)。在蝕刻這樣的低介電係數膜，形成細微加工的溝或孔之情況下，將適用於高精密加工之較習知所用的KrF阻劑材料波長更短的ArF阻劑材料用來作為蝕刻用阻劑材料被提案出來(例如參照專利文獻1)。
[專利文獻1]日本特開2005-72518號公報(段落(0005)的記載等)
然而，ArF阻劑材料，一般而言由於缺乏耐電漿性，在隨著曝光圖案細微化，而在電漿蝕刻中容易受到損傷而變形。因為該變形會藉由蝕刻而直接轉印到位在阻劑下的低介電係數膜上，對於被細微加工於低介電係數膜上的溝或孔之邊緣，會有容易產生條痕(striation)等粗糙度之問題。
因此，本發明的課題係為解決上述習知技術的問題點 ，提供不會發生阻劑損傷之層間絕緣膜的乾蝕刻方法。
本發明之層間絕緣膜的乾蝕刻方法，係為利用蝕刻氣體，一邊在設置於層間絕緣膜上的ArF阻劑或KrF阻劑上形成聚合物膜，一邊細微加工層間絕緣膜之層間絕緣膜的乾蝕刻方法，其特徵為：一邊在0.5Pa以下的壓力下導入前述蝕刻氣體，形成在1200cm-1 附近具有C-F鍵結的峰值、在1600cm-1 附近具有C-N鍵結的峰值、及在3300cm-1 附近具有C-H鍵結的峰值(利用傅立葉變換紅外光譜儀所測定之光譜)之聚合物膜，一邊進行蝕刻。
藉由在0.5Pa以下的低壓下導入蝕刻氣體，使得根據蝕刻氣體的反應物種難以產生，並且可以減低阻劑的損傷。又藉由一邊形成聚合物膜，一邊蝕刻，在減低阻劑損傷的同時，可以進行實現高選擇比(層間絕緣膜的蝕刻速率/阻劑的蝕刻速率)之蝕刻。
前述蝕刻氣體係以混合CF系氣體、含有N氣體、及低級碳化氫氣體的蝕刻氣體為佳。藉由使用此等蝕刻氣體，可以形成具有C-F鍵結的峰值、C-N鍵結的峰值、及C-H鍵結的峰值之聚合物膜，並且可以減低阻劑的損傷，又可以無蝕刻停頓地蝕刻低介電係數膜。
又前述蝕刻氣體係以混合Cx Fy Hz 氣體與含有N氣體的蝕刻氣體為佳。即使是使用此等蝕刻氣體，也可以形成具有C-F鍵結的峰值、C-N鍵結的峰值、及C-H鍵結的峰 值之聚合物膜，並且可以減低阻劑的損傷，又可以無蝕刻停頓地蝕刻低介電係數膜。
前述CF系氣體係以選自CF4 、C3 F8 、C2 F6 、C4 F8 、C5 F8 、及Cx Fy I之至少一種氣體為佳。
前述低級碳化氫係以CH4 、C2 H6 、C3 H8 、C4 H10 、或C2 H2 為佳。
前述Cx Fy Hz 氣體係以CHF3 氣體為佳。
前述含有N氣體係以選自氮氣、NOx 、NH3 、甲胺、二甲胺之至少一種氣體為佳。
又前述Cx Fy I氣體係以C3 F7 I氣體或CF3 I氣體為佳。前述層間絕緣膜係以由SiOCH材料所構成為佳。
若是根據本發明的話，藉由在低壓下進行蝕刻，可以使阻劑損傷變少，其結果為得到能夠實現條痕少之蝕刻的優異效果。又，藉由聚合物膜，因為可以減低阻劑的損傷，而可以得到能夠進行高選擇比的蝕刻效果。
 (用以實施發明之最佳形態)
第1圖係為顯示本發明之層間絕緣膜的乾蝕刻方法所用的蝕刻裝置1。
1係具備能夠進行藉由低溫、高密度電漿的蝕刻之真空處理室11。該真空處理室11係具備渦輪分子泵等真空 排氣手段12。
真空處理室11係由下部的基板處理室13及上部的電漿產生室14所構成。在基板處理室13內的底部中央處，設置基板載置部2。基板載置部2係由載置處理基板S的基板電極21、絕緣體22、及支撐台23所構成，且在基板電極21與支撐台23之間係介由絕緣體22加以設置。再者，基板電極21係介由隔直流電容器(blocking condenser)24而被連接於第1高頻電源25上，成為電位性浮置電極而達到負偏壓電位。
與該基板載置部2對向而設置在電漿產生室14上部的天板31，係被固定在電漿產生室14的側壁上，並介由可變電容器32而被連接於第2高頻電源上，達到電位性漂移狀態而形成對向電極。
又在天板31上係連接了將蝕刻氣體導入真空處理室11內之氣體導入手段4的氣體導入路徑41。該氣體導入路徑41係介由氣體流量控制手段42而被連接於氣體源43上。又在第1圖中，雖然僅顯示了1個氣體導入路徑，但是氣體源43的數量係可以因應被用於蝕刻的氣體種類而加以適當決定，在該情況下配合氣體源43的數量而將氣體導入路徑41分割為2個以上亦可。
電漿產生室14係具備圓筒形的側壁，在該側壁的外側，也可以設置作為磁場產生手段的磁場線圈51，在該情況下，藉由磁場線圈51，在電漿產生室14內形成磁中性線(未圖示)。
在磁場線圈51與電漿產生室14側壁的外側之間，係配置電漿產生用之高頻天線線圈52。該高頻天線線圈52係為平行天線構造者，並連接於設置在前述之可變電容器32與第2高頻電源33之間的給電路徑分叉點34，因而構成為可以由第2高頻電源33施加電壓。再者，在藉由磁場線圈51形成磁中性線的情況下，順著所形成的磁中性線增加交變電場後，而在該磁中性線上產生放電電漿。
又在本實施形態中，雖然在天線線圈52上係由第2高頻電源33施加電壓，但是也可以不設置分叉路徑，而是準備第3高頻電源，並使該第3高頻電源與天線線圈52相互連接，以產生電漿。又設置將朝向天線線圈的施加電壓值成為既定值的機構亦可。
以下，使用第1圖所示之裝置，針對本發明之層間絕緣膜的乾蝕刻方法加以說明。
本發明中之被形成在基板S上的層間絕緣膜係由低介電係數材料(low-k材料)所構成之膜。使用例如藉由旋塗等塗敷成膜之HSQ或MSQ等SiOCH系材料。該材料係為多孔質材料亦可。
就上述SiOCH系材料而言，係可以使用例如商品名LKD5109r5(JSR公司製)、商品名HSG-7000(日立化成公司製)、商品名HOSP(哈尼威爾電機材料公司,HONEYWELL ELECTRIC MATERIALS製)、商品名Nanoglass(哈尼威爾電機材料公司製)、商品名OCD T-12(東京應化公司製)、商品名OCD T-32(東京應化公 司製)、商品名IPS 2.4(觸媒化成工業公司製)、商品名IPS 2.2(觸媒化成工業公司製)、商品名ALCAP-S 5100(旭化成公司製)、商品名ISM(ULVAC公司製)等
在上述層間絕緣膜上塗敷阻劑材料後，利用光微影法形成既定的圖案。就該阻劑材料而言，係可以使用既知的KrF阻劑材料(例如KrFM78Y：JSR股份有限公司製)、或是既知的ArF阻劑材料(例如UV-II等)。又在使用SiOCH系材料作用層間絕緣膜的情況下，在層間絕緣膜上形成BARC(反射防止膜)，再於其上塗敷阻劑材料亦可。
如此一來，將形成膜的基板S載置於真空處理室11內之基板電極21上，從蝕刻氣體導入手段4導入蝕刻氣體，並由第2高頻電源33施加RF電力後，一邊在電漿產生室14內產生電漿，一邊以無條痕且高選擇比蝕刻形成在基板S上的層間絕緣膜。在該情況下，以能夠抑制自由基反應之0.5Pa以下，更佳的是0.1~0.5Pa的動作壓力下，將蝕刻氣體導入真空處理室11內。
使用於本發明之蝕刻方法的蝕刻氣體，係為能夠無蝕刻停頓地蝕刻層間絕緣膜，且在蝕刻中能夠於阻劑上形成既定的聚合物膜之氣體。
就這樣的蝕刻氣體而言，可以是混合CF系氣體、含有N氣體、及低級碳化氫氣體的蝕刻氣體。該蝕刻氣體中，CF系氣體係有助於層間絕緣膜之構成成分中的SiO之 蝕刻，含有N氣體係有助於CH之蝕刻，又低級碳化氫氣體也是有助於CH之蝕刻。再者，此等的混合氣體係有助於阻劑的損傷抑制。
就CF系氣體而言，係舉例如選自CF4 、C3 F8 、C2 F6 、C4 F8 、及C5 F8 之至少一種氣體。又就CF系氣體而言，使用含碘之Cx Fy I氣體亦可，就Cx Fy I氣體而言，係舉例如C3 F7 I或如CF3 I。在該情況下，I係有助於除去在氣相中過剩存在的氟原子。就前述之低級碳化氫而言，係以直鏈者為佳，舉例如CH4 、C2 H6 、C3 H8 、C4 H10 、或C2 H2 。又就含有N氣體而言，係舉例如氮氣、NOx 、NH3 、甲胺、二甲胺等。
又就別的蝕刻氣體而言，可以為混合Cx Fy Hz 氣體與含有N氣體之蝕刻氣體。在該情況下之各氣體的作用也與上述混合3種的氣體之情況相同。就Cx Fy Hz 氣體而言，例如有CHF3 。又就含有N氣體而言，舉例如氮氣、NOx 、NH3 、甲胺、二甲胺等。
在上述之蝕刻氣體中，應該能夠減低阻劑損傷，因此不添加作為稀釋氣體之選自氦、氖、氬、氪、氙的稀有氣體。
當使用上述的蝕刻氣體，蝕刻低介電係數之層間絕緣膜時，藉由於阻劑上形成既定的聚合物膜，可以抑制阻劑損傷並進行蝕刻。若是利用傅立葉變換紅外光譜儀測定該既定的聚合物膜之光譜，可以確認的是在1200cm-1 附近具有C-F鍵結的峰值、在1600cm-1 附近具有C-N鍵結的 峰值、及在3300cm-1 附近具有C-H鍵結的峰值。又此等光譜的峰值係根據測定方法而稍微有變動。因此，該既定的聚合物膜，係為使蝕刻氣體中的構成成分F、N、H分別與蝕刻氣體中的C鍵結之含有氮的CF系聚合物膜。又在使用含碘的CF系氣體之情況下，則進一步形成含有碘之CF系聚合物膜。
在一邊將前述之任一種蝕刻氣體導入真空處理室11內，並於阻劑上形成聚合物膜，一邊無蝕刻停頓地進行蝕刻時，在上述之混合3種氣體的情況下，以蝕刻氣體總流量基準導入CF系氣體係以20~40%程度為佳，以20~30%程度為更佳。在上述之混合2種氣體的情況下，以蝕刻氣體總流量基準導入Cx Fy Hz 氣體係以20~40%程度為佳，以30~40%程度為更佳。
以下，利用實施例及比較例，更詳細地說明本發明。
(實施例1)
在本實施例中，針對藉由利用本發明之乾蝕刻方法所使用之蝕刻氣體而形成的聚合物膜，利用FT-IR測定，調查其光譜。
首先，在第1圖所示之裝置中，設定壓力為3mTorr、天線電源為2200W、偏壓電源為0W、Tc(基板設定溫度)為10℃，並導入由CF4 氣體(流量60sccm)、N2 氣體(流量90sccm)、及CH4 氣體(流量70sccm)所構成的蝕刻氣體，使聚合物膜層疊於Si基板上，並利用傅立 葉變換紅外光譜儀測定該聚合物膜之FT-IR光譜。
又為了比較，利用FT-IR測定，測定除了使用由N2 氣體(流量90sccm)、及CH4 氣體(流量70sccm)所構成的混合氣體之外，在其他條件都相同下所形成的聚合物膜、及除了使用由C3 F8 氣體(流量25sccm)、及Ar氣體(流量200sccm)所構成的混合氣體之外，在其他條件都相同下所形成的聚合物膜之光譜。此等結果如第2圖所示。
由第2圖比較此等3個光譜時，藉由用於本發明之蝕刻氣體的聚合物膜，係與N2 /CH4 混合氣體的情況相同，具有C-N鍵結的峰值(在1600cm-1 附近)、及C-H鍵結的峰值(在3300cm-1 附近)，與C3 F8 /Ar混合氣體的情況相同，具有C-F鍵結的峰值(在1200cm-1 附近)。藉此，可以得知的是根據利用本發明之蝕刻的蝕刻氣體而形成的聚合物膜，係為具有C-N鍵結、C-F鍵結、及C-H鍵結者。
(實施例2)
在本實施例中，在由二氧化矽所構成的基板S上，利用電漿CVD法形成SiOCH膜作為層間絕緣膜，其後再利用旋轉塗敷法形成有機膜作為BARC。其次，塗敷膜厚430nm的UV-II作為ArF阻劑，並利用光微影法形成既定的圖案。再者，將形成此等膜的基板載置於第1圖所示之蝕刻裝置1的基板電極21上，首先，應該先蝕刻BARC， 因此使用由CF4 氣體(流量25sccm)、及CHF3 氣體(流量25sccm)所構成的BARC蝕刻用混合氣體，並將蝕刻裝置1設定在天線側高頻電源：2200W、基板側高頻電源：100W、基板設定溫度：10℃、壓力10mTorr的條件下，產生電漿蝕刻BARC。其次，使用由CF4 氣體(流量60sccm)、N2 氣體(流量90sccm)、及CH4 氣體(流量70sccm)所構成的蝕刻氣體，並將蝕刻裝置1設定在天線側高頻電源：2200W、基板側高頻電源：100W、基板設定溫度：10℃、壓力3mTorr的條件下，產生電漿進行層間絕緣膜的蝕刻。將蝕刻後之基板的俯視SEM照片及以該SEM照片中之虛線A所包圍的孔之剖面SEM照片分別顯示於第3圖的(a)、及(b)。
由第3(a)圖，從上面看基板時，沒有表面(阻劑)粗糙(凸凹)。又由第3(b)圖所示之剖面SEM照片看來，沒有發生蝕刻停頓，進一步，聚合物膜係形成在基板上面部及孔的入口表面(斜線部B)，藉此使層間絕緣膜得以進行無條痕蝕刻。由此可知，若是根據本發明之蝕刻方法的話，因為沒有阻劑損傷，因此不會發生孔內條痕。
(實施例3)
在本實施例中，變化蝕刻氣體的流量比，調查選擇比(層間絕緣膜的蝕刻速率/阻劑的蝕刻速率)。
與實施例2同樣，除了將天線側高頻電源設定為2000W及變化蝕刻氣體的流量比之外，在其他條件都相同 的情況下進行蝕刻。蝕刻氣體係僅將CH4 氣體設定在一定值的70sccm，CF4 及N2 的流量係分別設定為：
(1)CF4 =20sccm、N2 =30sccm
(2)CF4 =32sccm、N2 =48sccm
(3)CF4 =48sccm、N2 =72sccm
(4)CF4 =60sccm、N2 =90sccm
(5)CF4 =80sccm、N2 =120sccm ，以變化蝕刻氣體的混合比。又(4)的蝕刻氣體條件係與實施例2相同。在各蝕刻氣體的條件中，測定層間絕緣膜及阻劑的蝕刻速率，求得選擇比。結果如第4圖所示。又(1)、(2)、(3)、(5)各情況中之基板的剖面SEM照片分別如第5(a)、(b)、(c)、(d)圖所示。
由第4圖看來，(1)CF4 =20sccm、N2 =30sccm(以蝕刻氣體之總流量基準分別為16%、25%)的情況下，因為層間絕緣膜的蝕刻速率為160nm/min，阻劑的蝕刻速率為12nm/min，選擇比約為13。(2)CF4 =32sccm、N2 =48sccm(以蝕刻氣體之總流量基準分別為21%、32%)的情況下，因為層間絕緣膜的蝕刻速率為195nm/min，阻劑的蝕刻速率為3nm/min，選擇比變大為65。再者，(3)CF4 =48sccm、N2 =72sccm(以蝕刻氣體之總流量基準分別為25%、37%)的情況下，因為在阻劑上堆層聚合物膜，因此阻劑的蝕刻速率為0，選擇比變成無限大。又，(5)CF4 =80sccm、N2 =120sccm(以蝕刻氣體之總流量基準分 別為29%、44%)的情況下，因為層間絕緣膜的蝕刻速率為200nm/min，阻劑的蝕刻速率為18nm/min，選擇比約為11。
由此可知，可以藉由變化蝕刻氣體的混合比，進行選擇比的最佳化，尤其是以蝕刻氣體總流量基準CF系氣體為21~28%之間的情況下，阻劑的蝕刻速率變低，選擇比為佳。
由第5(a)~(d)圖，在使用上述(1)、(2)、(5)條件的蝕刻氣體之情況下，由於產生阻劑的表面粗糙，而產生條痕。對此，在蝕刻氣體的流量為最佳化之上述(3)的情況下，可以改善表面粗糙，而且沒有產生條痕。由此可知，以蝕刻氣體總流量基準CF系氣體為25~27%之間的情況下，由於也不會產生阻劑的表面粗糙，因此不會產生條痕。
將Ar氣體添加於蝕刻氣體中作為比較例以進行蝕刻。使用與實施例2形成相同的膜之基板，利用以下的條件供給蝕刻氣體，並將蝕刻裝置1設定在天線側高頻電源：2750W、基板側高頻電源：450W、基板設定溫度：10℃、壓力0.26Pa，進行蝕刻。
(a)C3 F8 /Ar/N2 /CH4 =16/50/20/26
(b)C3 F8 /Ar/N2 /CH4 =30/50/20/26
(c)C3 F8 /Ar/N2 /CH4 =16/100/20/26
(d)C3 F8 /Ar/N2 /CH4 =16/50/20/40
(e)C3 F8 /Ar/N2 /CH4 =16/50/50/26
各條件中之基板的剖面SEM照片係如第6圖所示。又測定各條件中之層間絕緣膜及阻劑的蝕刻速率，由該結果求得各條件中之選擇比。結果如第7圖所示。
由第6(a)~(e)圖，在各情況下，阻劑表面為不平坦而形成凹凸的結果，因此於孔的側面產生條痕，又由於也發生了蝕刻停頓，因此沒有實用性。又在使用上述(a)~(e)作為蝕刻氣體的各情況下，因為在阻劑表面受到損傷後進行蝕刻，因此如第7圖所示，選擇比為低而不具實用性。
(產業上的可利用性)
若是根據本發明的話，因為即使是耐電漿性低的阻劑材料，也可以減低損傷進行蝕刻，尤其是可以有效地適用在有以ArF阻劑材料作為阻劑之由Low-k材料所構成的層間絕緣膜之乾蝕刻。因此，本發明係可以利用於半導體製造裝置領域。
1‧‧‧蝕刻裝置
2‧‧‧基板載置部
4‧‧‧氣體導入手段
11‧‧‧真空處理室
12‧‧‧真空排氣手段
13‧‧‧基板處理室
14‧‧‧電漿產生室
21‧‧‧基板電極
22‧‧‧絕緣體
23‧‧‧支撐台
24‧‧‧隔直流電容器
25‧‧‧高頻電源
31‧‧‧天板
32‧‧‧可變電容器
33‧‧‧高頻電源
34‧‧‧分叉點
41‧‧‧氣體導入路徑
42‧‧‧氣體流量控制手段
43‧‧‧氣體源
51‧‧‧磁場線圈
52‧‧‧天線線圈
S‧‧‧基板
第1圖係為顯示實施本發明之乾蝕刻方法的蝕刻裝置構成之一例的概略構成圖。
第2圖係為顯示利用本發明之乾蝕刻方法所得到的膜之根據FT-IR測定的光譜圖。
第3圖係為顯示利用本發明之乾蝕刻方法所得到的基板之狀態SEM照片，(a)為基板的俯視圖，(b)為其 剖面圖。
第4圖係為顯示在變化蝕刻氣體之混合比的情況下之蝕刻速率(nm/min)與選擇比的圖面。
第5圖(a)~(d)係分別為在變化蝕刻氣體之混合比的情況下之基板的剖面SEM照片。
第6圖(a)~(e)係分別為利用習知的蝕刻方法所蝕刻之基板的剖面SEM照片。
第7圖係為顯示利用習知的蝕刻方法所蝕刻的各基板之蝕刻速率(nm/min)與選擇比的圖面。

Claims (10)

  1. 一種層間絕緣膜之乾蝕刻方法，係利用由CF系氣體、含有N氣體、及低級碳化氫氣體所構成之蝕刻氣體，在設置於層間絕緣膜上的ArF阻劑或KrF阻劑上形成聚合物膜之同時，細微加工層間絕緣膜者；其特徵為：在0.5Pa以下的壓力下導入前述蝕刻氣體，以蝕刻氣體總流量為基準而導入20~40%的前述CF系氣體，形成在1200cm-1 附近具有C-F鍵結的峰值、在1600cm-1 附近具有C-N鍵結的峰值、及在3300cm-1 附近具有C-H鍵結的峰值(利用傅立葉變換紅外光譜儀所測定之光譜)之聚合物膜之同時，進行蝕刻。
  2. 如申請專利範圍第1項之層間絕緣膜之乾蝕刻方法，其中，以蝕刻氣體總流量為基準而導入21~28%的前述CF系氣體。
  3. 如申請專利範圍第1項之層間絕緣膜之乾蝕刻方法，其中，以蝕刻氣體總流量為基準而導入25~27%的前述CF系氣體。
  4. 如申請專利範圍第1項之層間絕緣膜之乾蝕刻方法，其中，前述CF系氣體係選自CF4 、C3 F8 、C2 F6 、C4 F8 、C5 F8 及Cx Fy I之至少一種氣體。
  5. 如申請專利範圍第1項之層間絕緣膜之乾蝕刻方法，其中，前述低級碳化氫係為CH4 、C2 H6 、C3 H8 、C4 H10 、或C2 H2 。
  6. 一種層間絕緣膜之乾蝕刻方法，係利用由Cx Fy Hz 氣體與含有N氣體構成之蝕刻氣體，在設置於層間絕緣膜上的ArF阻劑或KrF阻劑上形成聚合物膜之同時，細微加工層間絕緣膜者；其特徵為：在0.5Pa以下的壓力下導入前述蝕刻氣體，以蝕刻氣體總流量為基準而導入20~40%的前述Cx Fy Hz 氣體，形成在1200cm-1 附近具有C-F鍵結的峰值、在1600cm-1 附近具有C-N鍵結的峰值、及在3300cm-1 附近具有C-H鍵結的峰值(利用傅立葉變換紅外光譜儀所測定之光譜)之聚合物膜之同時，進行蝕刻。
  7. 如申請專利範圍第6項之層間絕緣膜之乾蝕刻方法，其中，前述Cx Fy Hz 氣體係為CHF3 氣體。
  8. 如申請專利範圍第1~7項中任一項之層間絕緣膜之乾蝕刻方法，其中，前述含有N氣體係選自氮氣、NOx 、NH3 、甲胺、二甲胺之至少一種氣體。
  9. 如申請專利範圍第4項之層間絕緣膜之乾蝕刻方法，其中，前述Cx Fy I氣體係為C3 F7 I氣體、或是CF3 I氣體。
  10. 如申請專利範圍第1~7項中任一項之層間絕緣膜之乾蝕刻方法，其中，前述層間絕緣膜係由SiOCH系材料所構成。
TW096117249A 2006-05-24 2007-05-15 Dry etching method for interlayer insulating film TWI437633B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006143868 2006-05-24

Publications (2)

Publication Number Publication Date
TW200809961A TW200809961A (en) 2008-02-16
TWI437633B true TWI437633B (zh) 2014-05-11

Family

ID=38723220

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096117249A TWI437633B (zh) 2006-05-24 2007-05-15 Dry etching method for interlayer insulating film

Country Status (7)

Country Link
US (1) US20100219158A1 (zh)
JP (1) JP4950188B2 (zh)
KR (1) KR101190137B1 (zh)
CN (1) CN101454878B (zh)
DE (1) DE112007001243B4 (zh)
TW (1) TWI437633B (zh)
WO (1) WO2007135906A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009193988A (ja) * 2008-02-12 2009-08-27 Tokyo Electron Ltd プラズマエッチング方法及びコンピュータ記憶媒体
US7637269B1 (en) * 2009-07-29 2009-12-29 Tokyo Electron Limited Low damage method for ashing a substrate using CO2/CO-based process
JP2012096823A (ja) * 2010-11-01 2012-05-24 Takagi Seiko Corp 液体貯蔵容器
KR101102495B1 (ko) * 2011-08-11 2012-01-05 주식회사 미로 가로등
WO2020195559A1 (ja) 2019-03-22 2020-10-01 セントラル硝子株式会社 ドライエッチング方法及び半導体デバイスの製造方法
CN113544823B (zh) * 2020-02-10 2024-04-12 株式会社日立高新技术 等离子处理方法
US11798811B2 (en) 2020-06-26 2023-10-24 American Air Liquide, Inc. Iodine-containing fluorocarbon and hydrofluorocarbon compounds for etching semiconductor structures

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6635185B2 (en) * 1997-12-31 2003-10-21 Alliedsignal Inc. Method of etching and cleaning using fluorinated carbonyl compounds
JP4067357B2 (ja) * 2002-08-05 2008-03-26 株式会社アルバック エッチング方法
JP4538209B2 (ja) * 2003-08-28 2010-09-08 株式会社日立ハイテクノロジーズ 半導体装置の製造方法
JP4643916B2 (ja) * 2004-03-02 2011-03-02 株式会社アルバック 層間絶縁膜のドライエッチング方法及びその装置
JP2007537602A (ja) * 2004-05-11 2007-12-20 アプライド　マテリアルズ　インコーポレイテッド フルオロカーボン化学エッチングにおけるｈ２添加物を使用しての炭素ドープ酸化ケイ素エッチング
US20060051965A1 (en) * 2004-09-07 2006-03-09 Lam Research Corporation Methods of etching photoresist on substrates
JP4537818B2 (ja) * 2004-09-30 2010-09-08 株式会社日立ハイテクノロジーズ プラズマ処理方法
US7794880B2 (en) * 2005-11-16 2010-09-14 California Institute Of Technology Fluorination of multi-layered carbon nanomaterials

Also Published As

Publication number Publication date
US20100219158A1 (en) 2010-09-02
DE112007001243B4 (de) 2015-01-22
CN101454878B (zh) 2011-03-23
KR101190137B1 (ko) 2012-10-12
JP4950188B2 (ja) 2012-06-13
KR20090012329A (ko) 2009-02-03
JPWO2007135906A1 (ja) 2009-10-01
DE112007001243T5 (de) 2009-05-28
WO2007135906A1 (ja) 2007-11-29
CN101454878A (zh) 2009-06-10
TW200809961A (en) 2008-02-16

Similar Documents

Publication Publication Date Title
CN111316405B (zh) 用于3d nand和dram应用的含有-nh2官能团的氢氟烃
TWI437633B (zh) Dry etching method for interlayer insulating film
US8809196B2 (en) Method of etching a thin film using pressure modulation
TWI399808B (zh) Etching method and etching device
US7309448B2 (en) Selective etch process of a sacrificial light absorbing material (SLAM) over a dielectric material
JP5349066B2 (ja) Ｃｄバイアスの減少したシリコン含有反射防止コーティング層のエッチング方法
US20100233633A1 (en) Engineering boron-rich films for lithographic mask applications
KR101688231B1 (ko) Ｃｏ2/ｃｏ계 처리를 이용하여 기판을 애싱하기 위한 저손상 방법
JP7229929B2 (ja) ハードマスク応用向けのホウ素がドープされた炭化タングステン
CN101124661A (zh) 碳氟化合物蚀刻化学剂中使用氢气添加剂的掺碳的硅氧化物蚀刻
JP2015159308A (ja) ドライエッチングガスおよびドライエッチング方法
US20130237060A1 (en) FORMATION OF SiOCl-CONTAINING LAYER ON EXPOSED LOW-K SURFACES TO REDUCE LOW-K DAMAGE
TWI810396B (zh) 乾式蝕刻方法
KR20190099458A (ko) 저-k 에치 공정 동안 측벽 손상을 최소화하는 방법
US20090246713A1 (en) Oxygen-containing plasma flash process for reduced micro-loading effect and cd bias
US20030235993A1 (en) Selective etching of low-k dielectrics
WO2018037799A1 (ja) プラズマエッチング方法
CN100474527C (zh) 等离子体蚀刻方法
JP2004103752A (ja) 半導体集積回路の多層配線用層間絶縁膜及びその製造方法
CN1790667A (zh) 通孔活性离子刻蚀方法
TW201801178A (zh) 電漿蝕刻方法
Das et al. Characterisation and integration feasibility of JSR’s low-k dielectric LKD-5109
TW202111147A (zh) 低k介電膜
US8889545B2 (en) Method of manufacturing a semiconductor device
Uhlig et al. Chemical Vapor Deposition of CF low-k materials