JP2004103752A - 半導体集積回路の多層配線用層間絶縁膜及びその製造方法 - Google Patents

半導体集積回路の多層配線用層間絶縁膜及びその製造方法 Download PDF

Info

Publication number
JP2004103752A
JP2004103752A JP2002262304A JP2002262304A JP2004103752A JP 2004103752 A JP2004103752 A JP 2004103752A JP 2002262304 A JP2002262304 A JP 2002262304A JP 2002262304 A JP2002262304 A JP 2002262304A JP 2004103752 A JP2004103752 A JP 2004103752A
Authority
JP
Japan
Prior art keywords
insulating film
silicon
gas
interlayer insulating
based hydrocarbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002262304A
Other languages
English (en)
Other versions
JP4015510B2 (ja
Inventor
Naoto Tsuji
辻　直人
Noritoshi Ozaki
尾崎　文紀
Satoshi Takahashi
高橋　聡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASM Japan KK
Original Assignee
ASM Japan KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASM Japan KK filed Critical ASM Japan KK
Priority to JP2002262304A priority Critical patent/JP4015510B2/ja
Priority to EP03020250A priority patent/EP1396884A3/en
Priority to US10/657,416 priority patent/US7098129B2/en
Priority to KR1020030063098A priority patent/KR20040023557A/ko
Publication of JP2004103752A publication Critical patent/JP2004103752A/ja
Application granted granted Critical
Publication of JP4015510B2 publication Critical patent/JP4015510B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】ダマシン配線技術のＣＭＰ工程でディッシングが生じないような層間絶縁膜を製造する方法を与える。
【解決手段】本発明に係る半導体集積回路の多層配線用層間絶縁膜の製造方法は、シリコン系炭化水素を材料ガスとして用いてプラズマＣＶＤ法により、第１の絶縁膜を形成する工程と、第１の絶縁膜を形成した後、ｉｎ−ｓｉｔｕで連続的にシリコン系炭化水素ガス及び酸化性ガスを材料ガスとして用いてプラズマＣＶＤ法により、第１の絶縁膜上に第２の絶縁膜を形成する工程とから成る。好適には、酸化性ガスの流量はシリコン系炭化水素ガスの流量の１．２〜１００倍である。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路の多層配線用層間絶縁膜及びその製造方法に関し、特に、Ｃｕ多層配線に使用するためのポリッシングストッパ膜及びその製造方法に関する。
【０００２】
【従来技術】
半導体集積回路は、これまで高速化及び高機能化を目指し、微細化が進んできた。従来、半導体集積回路の多層配線材料としてＡｌが使用されてきたが、配線が微細かつ長距離になるにつれ、電流密度の増大で発生するエレクトロマイグレーションによる断線事故及びＡｌの抵抗率及び絶縁膜の誘電率に起因する信号遅延といった点が問題になってきた。
【０００３】
次世代の多層配線材料として注目されているのがＣｕである。Ｃｕは断線事故に対して強く、抵抗もＡｌに比べて小さい。１９９７年に、ＩＢＭとＭｏｔｏｒｏｌａによって、デュアルダマシン（Ｄｕａｌ−Ｄａｍａｓｃｅｎｅ）と呼ばれる技術が開発された。従来は、Ａｌ膜をエッチングで凸状に加工して配線を形成し、その後層間を絶縁膜で埋め込んでいた。これに対してダマシン配線技術は、平坦な層間絶縁膜に配線パターンの溝をエッチングで形成し、全面にＣｕ薄膜を堆積させた後、化学機械研磨（ＣＭＰ）によって研磨し、溝部分にのみＣｕを残して配線とするものである（例えば、非特許文献１参照）。
【０００４】
【非特許文献１】
「次世代ＵＬＳＩプロセス技術」株式会社リアライズ社、平成１２年２月２９日、ｐ．５５８−５６５
【０００５】
このダマシン配線技術では、低誘電率絶縁膜の適用が必須である。低誘電率絶縁膜として、スピンコート法による無機ＳＯＧ膜、材料ガスとしてＣｘＦｙＨｚを用いたプラズマＣＶＤ法によるａ−Ｃ：Ｆ膜、材料ガスとしてシリコン系炭化水素を用いたプラズマＣＶＤ法によるＳｉｘＣｙＯｚ膜等が知られている。
【０００６】
【発明が解決しようとする課題】
ダマシン配線技術のＣＭＰ工程では、研磨布と研磨液（スラリー）を用いて研磨を行うが、絶縁膜の機械的強度が低いとＣｕ配線部分より絶縁膜部分が凹んでしまうディッシングと呼ばれる問題が生じる。これは、研磨レートの異なる材料が同一研磨面内に混在する（例えば、金属配線及び層間絶縁膜）場合、研磨布が変形可能であることから、研磨レートの大きな材料が余計に研磨されるために発生する現象である。ダマシン配線技術で最も有望な低誘電率膜であるＳｉｘＣｙＯｚ膜は、膜中に−ＣＨｘ結合を多く含み多孔質であるため機械的強度が低く、ディッシングの問題が生じる。
【０００７】
ディッシングの問題を解決するために後処理用の装置を用意すると、装置スペース及びコストの面で問題となるばかりか、装置間の移動の際に生じるパーティクル汚染も問題となる。
【０００８】
したがって、本発明の目的は、ダマシン配線技術のＣＭＰ工程でディッシングが生じないような層間絶縁膜を製造する方法を与えることである。
【０００９】
本発明の他の目的は、別の装置を一切必要としない低コストの層間絶縁膜を製造する方法を与えることである。
【００１０】
【課題を解決するための手段】
上記課題を解決するために、本発明に係る層間絶縁膜を製造する方法は以下の工程から成る。
【００１１】
半導体集積回路の多層配線用層間絶縁膜の製造方法は、
シリコン系炭化水素を材料ガスとして用いてプラズマＣＶＤ法により、第１の絶縁膜を形成する工程と、
第１の絶縁膜を形成した後、ｉｎ−ｓｉｔｕで連続的にシリコン系炭化水素ガス及び酸化性ガスを材料ガスとして用いてプラズマＣＶＤ法により、第１の絶縁膜上に第２の絶縁膜を形成する工程と、
から成る。
【００１２】
好適には、酸化性ガスの流量はシリコン系炭化水素ガスの流量の１．２〜１００倍である。
【００１３】
本発明で使用するシリコン系炭化水素は、一般式ＳｉαＯα −１（Ｒ）２ α − β ＋２（ＯＣｎＨ２ｎ＋１）で表され、
ここで、α＝１〜３の整数、β＝０〜２の整数、ｎ＝１〜３の整数及びＲ＝Ｓｉに結合されたＣ１−６炭化水素である。
【００１４】
具体的には、シリコン系炭化水素は、ジメチル・ジメトキシシランを含む。
【００１５】
また具体的には、酸化性ガスは、酸素、亜酸化窒素、オゾン、過酸化酸素、二酸化炭素、アルコール類の少なくとも１つから成る。
【００１６】
一方、半導体集積回路の多層配線用層間絶縁膜は、
シリコン系炭化水素を材料ガスとして用いてプラズマＣＶＤ法により形成された、第１の絶縁膜と、
第１の絶縁膜を形成した後、ｉｎ−ｓｉｔｕで連続的にシリコン系炭化水素ガス及び酸化性ガスを材料ガスとして用いてプラズマＣＶＤ法により、第１の絶縁膜上に形成された第２の絶縁膜と、
から成る。
【００１７】
【発明の実施の態様】
以下、図面を参照しながら本願発明を詳細に説明する。図１は、本発明に係る半導体集積回路の多層配線用層間絶縁膜の製造方法に使用するプラズマＣＶＤ装置の略示図である。
【００１８】
プラズマＣＶＤ装置１は反応チャンバ６を含む。反応チャンバ６内側には半導体ウエハ４を載置するためのサセプタ３が設けられている。サセプタ３はヒータ２によって支持され、該ヒータ２は半導体ウエハ４を所定の温度（３５０〜４５０℃）に維持する。サセプタ３はプラズマ放電のための一方の電極を兼ねており、反応チャンバ６を通じて接地１１されている。反応チャンバ６の内側天井部にはサセプタ３と平行に対向して、シャワーヘッド９が設けられている。シャワーヘッド９は底面に多くの細孔を有しており、そこから以下に説明する材料ガスが半導体ウエハ４に向かって均一に噴出される。シャワーヘッド９の中央部には材料ガス導入口５が設けられ、材料ガスはガスライン（図示せず）を通じてシャワーヘッド９に導入される。ガス導入口５は反応チャンバ６から電気的に絶縁されている。シャワーヘッド９はプラズマ放電のためのもう一方の電極を兼ねており、材料ガス導入口５を通じて外部の第１の高周波電源７及び第２の高周波電源８に接続されている。これによって、半導体ウエハ４の近傍にプラズマ反応場が生成される。反応チャンバ６の底部には排気口１０が設けられ、外部の真空ポンプ（図示せず）と連結されている。
【００１９】
次に、本発明に係る半導体集積回路の多層配線用層間絶縁膜の製造方法について説明する。本発明に係る多層配線用層間絶縁膜の製造方法は、シリコン系炭化水素を材料ガスとして用いてプラズマＣＶＤ法により、第１の絶縁膜を形成する工程を含む。ここで材料ガスは、一般式ＳｉαＯα −１（Ｒ）２ α − β ＋２（ＯＣｎＨ２ｎ＋１）（ここで、α＝１〜３の整数、β＝０〜２の整数、ｎ＝１〜３の整数及びＲ＝Ｓｉに結合されたＣ１−６炭化水素）で表されるシリコン系炭化水素であり、好適にはＤＭ−ＤＭＯＳ（ジメチル・ジメトキシシラン）である。他に副原料ガスとして、ＣＯ２、アルコール類、少なくとも１つの不飽和結合を含む炭化水素、またはＮ２を含むことができる。Ｓｉ／Ｏ比を制御する必要がある場合には副原料ガスとしてさらにＯ２若しくはＮ２Ｏを付加することもできる。さらに添加ガスとして、Ａｒ及び／またはＨｅのような不活性ガスを含むこともできる。
【００２０】
外部真空ポンプ（図示せず）によって真空排気した後、材料ガスは、ガス導入口５からシャワーヘッド９を通じて反応チャンバ６内部に導入される。続いて、第１の高周波電源７及び第２の高周波電源８によって励起高周波パワーが印加され、半導体基板４近傍にプラズマ反応場が形成される。ここで、第１の高周波電源７の周波数は２ＭＨｚ以上であり、重畳する第２の高周波電源８の周波数は２ＭＨｚ以下である。選択的に、第１の高周波電源７のみを用いることも可能である。プラズマ中で分解した材料ガス原子が化学反応を起こし、組成ＳｉｘＣｙＯｚの第１の絶縁膜が半導体ウエハ４上に堆積する。
【００２１】
また、本発明に係る多層配線用層間絶縁膜の製造方法は、第１の絶縁膜を形成した後、ｉｎ−ｓｉｔｕで連続的にシリコン系炭化水素ガス及び酸化性ガスを材料ガスとして用いてプラズマＣＶＤ法により、第１の絶縁膜上に第２の絶縁膜を形成する工程を含む。ここで材料ガスとして用いるシリコン系炭化水素は、一般式ＳｉαＯα −１（Ｒ）２ α − β ＋２（ＯＣｎＨ２ｎ＋１）（ここで、α＝１〜３の整数、β＝０〜２の整数、ｎ＝１〜３の整数及びＲ＝Ｓｉに結合されたＣ１−６炭化水素）で表されるシリコン系炭化水素であり、好適にはＤＭ−ＤＭＯＳ（ジメチル・ジメトキシシラン）である。また材料ガスとして用いる酸化性ガスは、酸素、亜酸化窒素、オゾン、過酸化酸素、二酸化炭素、アルコール類の少なくとも１つから成る。以下に詳細に説明するように、鋭意研究を重ねた結果、酸化性ガスの流量をシリコン系炭化水素ガスの流量の１．２〜１００倍に制御することにより、第２の絶縁膜がポリッシングストッパ膜としての機能を果たすことがわかった。
【００２２】
第１の絶縁膜が形成された後、ｉｎ−ｓｉｔｕで連続的に材料ガスをガス導入口５からシャワーヘッド９を通じて反応チャンバ６内に導入する。この際、酸化性ガスの流量はシリコン系炭化水素ガスの流量の１．２〜１００倍に制御する。続いて、第１の高周波電源７及び第２の高周波電源８によって励起高周波パワーが印加され、半導体ウエハ４近傍にプラズマ反応場が形成される。ここで、第１の高周波電源７の周波数は２ＭＨｚ以上であり、重畳する第２の高周波電源８の周波数は２ＭＨｚ以下である。選択的に、第１の高周波電源７のみを用いることも可能である。プラズマ中で分解した材料ガス原子が化学反応を起こし、組成ＳｉＯ２の第２の絶縁膜が半導体基板４上に堆積する。
【００２３】
第１の絶縁膜の特徴は誘電率が低いことである。これは、主原料ガス（シリコン系炭化水素）中のＳｉ−Ｃ結合がそのまま膜中に取り込まれ、膜の密度が疎となるためである。しかし、第１の絶縁膜は膜中に−ＣＨｘ結合を多く含み多孔質であるため機械的強度が低いという欠点を有する。本発明者らはこの点に着目し、第１の絶縁膜の欠点を補うべく、機械的強度の高い第２の絶縁膜を第１の絶縁膜上に形成する方法を発明するに至った。第２の絶縁膜の特徴は機械的強度が高いことである。これは、酸化性ガスを過剰に流すことによって、膜中にＣが入らず、膜が緻密となるためであると考えられる。
【００２４】
【実施例】
以下、本発明に係る層間絶縁膜の製造方法で形成した絶縁膜の評価実験を行ったので説明する。実験では、主原料ガスとしてＤＭ−ＤＭＯＳ及び１，３ジメトキシテトラメチルジシロキサンを用い、それぞれの場合について第２の絶縁膜の単独評価及び第１の絶縁膜と組み合わせた場合のダマシン構造のＣＭＰ研磨試験を行った。
（実験１）
プラズマＣＶＤ装置：Ｅａｇｌｅ　１２（日本エー・エス・エム社製）
第１の絶縁膜の成膜条件：
主原料ガス：ＤＭ−ＤＭＯＳ　　　　２００ｓｃｃｍ
添加ガス：Ｈｅ　　　　　　　４００ｓｃｃｍ
第１のＲＦ周波数：　　　　　２７．１２ＭＨｚ　　２．８Ｗ／ｃｍ２
第２の絶縁膜の成膜条件：
主原料ガス：ＤＭ−ＤＭＯＳ　　　　　　　　１００ｓｃｃｍ
酸化性ガス：Ｏ２
第１のＲＦ周波数：　　　　　２７．１２ＭＨｚ
その他の第２の絶縁膜の成膜条件は表１の通りである。
【００２５】
【表１】
Figure 2004103752
【００２６】
この条件で、まず第２の絶縁膜を１μｍ成膜し、単独での膜厚分布、屈折率及び硬度を評価した。表２は評価結果を示したものである。
【００２７】
【表２】
Figure 2004103752
【００２８】
ＣＭＰのポリッシングストッパとして好適な硬度は６ＧＰａ以上である。この実験結果から、第２の絶縁膜の好適な成膜条件は、酸化性ガス／主原料ガスの流量比＝１．２〜１００、圧力１００〜４００Ｐａ、第１ＲＦ高周波パワー＝０．５〜１．５Ｗ／ｃｍ２であることがわかった。
【００２９】
次に、ＣＭＰ試験を行ったので説明する。まず、上記装置及び成膜条件で第１の絶縁膜を１μｍ形成した。その後表１の成膜条件に従いｉｎ−ｓｉｔｕで連続的に第２の絶縁膜を０．１μｍ形成した。ダマシン構造をＣＭＰで研磨したところ、表１のすべての条件でディッシングは検出されなかった。
【００３０】
【効果】
本発明に係る層間絶縁膜の製造方法によれば、ダマシン配線技術のＣＭＰ工程においてポリッシングストッパとして機能する絶縁膜を与えることができた。その結果、低誘電率絶縁膜であるＳｉｘＣｙＯｚ膜のディッシングの問題は解決された。
【００３１】
また、本発明に係る層間絶縁膜の製造方法によれば、従来のプラズマＣＶＤ装置をそのまま使用することができるため、後処理用の付加的な装置は一切不要となり、装置スペース及びコストを増大させることはない。
【図面の簡単な説明】
【図１】図１は、本発明に従う半導体集積回路の多層配線用層間絶縁膜の製造方法に使用するプラズマＣＶＤ装置の略示図である。
【符号の説明】
１　　　　　　プラズマＣＶＤ装置
２　　　　　　ヒータ
３　　　　　　サセプタ
４　　　　　　半導体ウエハ
５　　　　　　材料ガス導入口
６　　　　　　反応チャンバ
７　　　　　　第１高周波電源
８　　　　　　第２高周波電源
９　　　　　　シャワーヘッド
１０　　　排気口
１１　　　接地

Claims (10)

  1. 半導体集積回路の多層配線用層間絶縁膜の製造方法であって、
    シリコン系炭化水素を材料ガスとして用いてプラズマＣＶＤ法により、第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜を形成した後、ｉｎ−ｓｉｔｕで連続的にシリコン系炭化水素ガス及び酸化性ガスを材料ガスとして用いてプラズマＣＶＤ法により、前記第１の絶縁膜上に第２の絶縁膜を形成する工程と、
    から成る方法。
  2. 請求項１に記載の方法であって、前記酸化性ガスの流量は前記シリコン系炭化水素ガスの流量の１．２〜１００倍である、ところの方法。
  3. 請求項１に記載の方法であって、前記シリコン系炭化水素は、
    一般式ＳｉαＯα −１（Ｒ）２ α − β ＋２（ＯＣｎＨ２ｎ＋１）で表され、
    ここで、α＝１〜３の整数、β＝０〜２の整数、ｎ＝１〜３の整数及びＲ＝Ｓｉに結合されたＣ１−６炭化水素である、ところの方法。
  4. 請求項３に記載の方法であって、前記シリコン系炭化水素は、ジメチル・ジメトキシシランである、ところの方法。
  5. 請求項１に記載の方法であって、前記酸化性ガスは、酸素、亜酸化窒素、オゾン、過酸化酸素、二酸化炭素、アルコール類の少なくとも１つから成る、ところの方法。
  6. 半導体集積回路の多層配線用層間絶縁膜であって、
    シリコン系炭化水素を材料ガスとして用いてプラズマＣＶＤ法により形成された、第１の絶縁膜と、
    前記第１の絶縁膜を形成した後、ｉｎ−ｓｉｔｕで連続的にシリコン系炭化水素ガス及び酸化性ガスを材料ガスとして用いてプラズマＣＶＤ法により、前記第１の絶縁膜上に形成された第２の絶縁膜と、
    から成る多層配線用層間絶縁膜。
  7. 請求項６に記載の多層配線用層間絶縁膜であって、前記酸化性ガスの流量は前記シリコン系炭化水素ガスの流量の１．２〜１００倍である、ところの多層配線用層間絶縁膜。
  8. 請求項６に記載の多層配線用層間絶縁膜であって、前記シリコン系炭化水素は、
    一般式ＳｉαＯα −１（Ｒ）２ α − β ＋２（ＯＣｎＨ２ｎ＋１）で表され、
    ここで、α＝１〜３の整数、β＝０〜２の整数、ｎ＝１〜３の整数及びＲ＝Ｓｉに結合されたＣ１−６炭化水素である、ところの多層配線用層間絶縁膜。
  9. 請求項８に記載の多層配線用層間絶縁膜であって、前記シリコン系炭化水素は、ジメチル・ジメトキシシランである、ところの多層配線用層間絶縁膜。
  10. 請求項６に記載の多層配線用層間絶縁膜であって、前記酸化性ガスは、酸素、亜酸化窒素、オゾン、過酸化酸素、二酸化炭素、アルコール類の少なくとも１つから成る、ところの多層配線用層間絶縁膜。
JP2002262304A 2002-09-09 2002-09-09 半導体集積回路の多層配線用層間絶縁膜及びその製造方法 Expired - Lifetime JP4015510B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002262304A JP4015510B2 (ja) 2002-09-09 2002-09-09 半導体集積回路の多層配線用層間絶縁膜及びその製造方法
EP03020250A EP1396884A3 (en) 2002-09-09 2003-09-08 Interlayer insulation film used for multilayer interconnect of semiconductor integrated circuit and method of manufacturing the same
US10/657,416 US7098129B2 (en) 2002-09-09 2003-09-08 Interlayer insulation film used for multilayer interconnect of semiconductor integrated circuit and method of manufacturing the same
KR1020030063098A KR20040023557A (ko) 2002-09-09 2003-09-09 반도체 집적 회로의 다층 상호접속에 사용되는 층간절연막및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002262304A JP4015510B2 (ja) 2002-09-09 2002-09-09 半導体集積回路の多層配線用層間絶縁膜及びその製造方法

Publications (2)

Publication Number Publication Date
JP2004103752A true JP2004103752A (ja) 2004-04-02
JP4015510B2 JP4015510B2 (ja) 2007-11-28

Family

ID=31712354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002262304A Expired - Lifetime JP4015510B2 (ja) 2002-09-09 2002-09-09 半導体集積回路の多層配線用層間絶縁膜及びその製造方法

Country Status (4)

Country Link
US (1) US7098129B2 (ja)
EP (1) EP1396884A3 (ja)
JP (1) JP4015510B2 (ja)
KR (1) KR20040023557A (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7582575B2 (en) * 1998-02-05 2009-09-01 Asm Japan K.K. Method for forming insulation film
US6818570B2 (en) * 2002-03-04 2004-11-16 Asm Japan K.K. Method of forming silicon-containing insulation film having low dielectric constant and high mechanical strength
JP4917249B2 (ja) * 2004-02-03 2012-04-18 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US7030041B2 (en) * 2004-03-15 2006-04-18 Applied Materials Inc. Adhesion improvement for low k dielectrics
KR100648632B1 (ko) * 2005-01-25 2006-11-23 삼성전자주식회사 높은 유전율을 갖는 유전체 구조물의 제조 방법 및 이를 포함하는 반도체 소자의 제조 방법
US7189658B2 (en) * 2005-05-04 2007-03-13 Applied Materials, Inc. Strengthening the interface between dielectric layers and barrier layers with an oxide layer of varying composition profile
KR100791334B1 (ko) * 2006-07-26 2008-01-07 삼성전자주식회사 원자층 증착법을 이용한 금속 산화막 형성 방법
TWI595691B (zh) * 2010-07-28 2017-08-11 應用材料股份有限公司 用於磁性媒材圖案化之阻劑強化
EP2611770A1 (en) 2010-09-03 2013-07-10 Sandoz AG Process for the reductive amination of -keto carboxylic acids
US9589799B2 (en) * 2013-09-30 2017-03-07 Lam Research Corporation High selectivity and low stress carbon hardmask by pulsed low frequency RF power
WO2020190441A1 (en) * 2019-03-19 2020-09-24 Applied Materials, Inc. Hydrophobic and icephobic coating
CN113891954A (zh) 2019-05-29 2022-01-04 朗姆研究公司 通过高功率脉冲低频率rf产生的高选择性、低应力、且低氢的类金刚石碳硬掩模
US20240110284A1 (en) * 2022-09-30 2024-04-04 Applied Materials, Inc. Selective Deposition of Thin Films with Improved Stability

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3979687B2 (ja) * 1995-10-26 2007-09-19 アプライド マテリアルズ インコーポレイテッド ハロゲンをドープした酸化珪素膜の膜安定性を改良する方法
US6599847B1 (en) * 1996-08-27 2003-07-29 Taiwan Semiconductor Manufacturing Company Sandwich composite dielectric layer yielding improved integrated circuit device reliability
US6593247B1 (en) * 1998-02-11 2003-07-15 Applied Materials, Inc. Method of depositing low k films using an oxidizing plasma
US6068884A (en) 1998-04-28 2000-05-30 Silcon Valley Group Thermal Systems, Llc Method of making low κ dielectric inorganic/organic hybrid films
US6165898A (en) * 1998-10-23 2000-12-26 Taiwan Semiconductor Manufacturing Company Dual damascene patterned conductor layer formation method without etch stop layer
DE60037395T2 (de) * 1999-03-09 2008-11-27 Tokyo Electron Ltd. Herstellung eines halbleiter-bauelementes
US6383917B1 (en) * 1999-10-21 2002-05-07 Intel Corporation Method for making integrated circuits
US6902771B2 (en) 2000-02-01 2005-06-07 Jsr Corporation Process for producing silica-based film, silica-based film, insulating film, and semiconductor device
JP2003535939A (ja) 2000-06-06 2003-12-02 ザ ダウ ケミカル カンパニー ポリマー及び容器用の透過バリヤー層
JP4689027B2 (ja) 2000-10-23 2011-05-25 株式会社Ｓｕｍｃｏ 半導体単結晶引上装置
US6531398B1 (en) * 2000-10-30 2003-03-11 Applied Materials, Inc. Method of depositing organosillicate layers
US6936533B2 (en) * 2000-12-08 2005-08-30 Samsung Electronics, Co., Ltd. Method of fabricating semiconductor devices having low dielectric interlayer insulation layer
US6713382B1 (en) * 2001-01-31 2004-03-30 Advanced Micro Devices, Inc. Vapor treatment for repairing damage of low-k dielectric
US6762127B2 (en) * 2001-08-23 2004-07-13 Yves Pierre Boiteux Etch process for dielectric materials comprising oxidized organo silane materials
US6887780B2 (en) 2001-08-31 2005-05-03 Intel Corporation Concentration graded carbon doped oxide
US6602779B1 (en) * 2002-05-13 2003-08-05 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming low dielectric constant damascene structure while employing carbon doped silicon oxide planarizing stop layer
US7186640B2 (en) * 2002-06-20 2007-03-06 Chartered Semiconductor Manufacturing Ltd. Silicon-rich oxide for copper damascene interconnect incorporating low dielectric constant dielectrics

Also Published As

Publication number Publication date
EP1396884A3 (en) 2005-07-06
EP1396884A2 (en) 2004-03-10
US20040048490A1 (en) 2004-03-11
KR20040023557A (ko) 2004-03-18
JP4015510B2 (ja) 2007-11-28
US7098129B2 (en) 2006-08-29

Similar Documents

Publication Publication Date Title
US6991959B2 (en) Method of manufacturing silicon carbide film
US6919270B2 (en) Method of manufacturing silicon carbide film
TWI528454B (zh) 半導體裝置及半導體裝置之製造方法
JP4160277B2 (ja) 半導体装置の製造方法
JP2004247725A (ja) シリコンカーバイド膜を形成する方法
JP2005079534A (ja) 薄膜形成方法
JP2011166106A (ja) 半導体装置の製造方法及び半導体装置
WO2007061134A1 (ja) 多孔質絶縁膜の形成方法、半導体装置の製造装置、半導体装置の製造方法及び半導体装置
JP4015510B2 (ja) 半導体集積回路の多層配線用層間絶縁膜及びその製造方法
US20150235844A1 (en) Hermetic cvd-cap with improved step coverage in high aspect ratio structures
JP4477750B2 (ja) エッチング方法
JP4186045B2 (ja) ドライエッチングガスおよびドライエッチング方法
JP4743470B2 (ja) 半導体基板上にＣｕ層と接触する膜を形成するための方法
JPH10335322A (ja) 絶縁膜の形成方法
JP2000277515A (ja) 層間絶縁膜の形成方法、化学的気相成長装置、及び半導体装置
US6514850B2 (en) Interface with dielectric layer and method of making
TW578216B (en) Method of manufacturing low K layer
TWI451493B (zh) 低介電常數材料與金屬製程整合方法
JP2005260060A (ja) レジスト除去装置及びレジスト除去方法、並びにそれを用いて製造した半導体装置
JP2004119539A (ja) レジストパターンの除去方法
JP2004235569A (ja) 半導体装置の製造方法
JP4011376B2 (ja) 層間絶縁膜の形成方法
JP3717073B2 (ja) 半導体装置の製造方法
US20070175858A1 (en) Methods for post-etch deposition of a dielectric film
JP3843275B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050705

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070514

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070913

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100921

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4015510

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100921

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110921

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120921

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130921

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term