JP4011376B2 - 層間絶縁膜の形成方法 - Google Patents

層間絶縁膜の形成方法 Download PDF

Info

Publication number
JP4011376B2
JP4011376B2 JP2002079055A JP2002079055A JP4011376B2 JP 4011376 B2 JP4011376 B2 JP 4011376B2 JP 2002079055 A JP2002079055 A JP 2002079055A JP 2002079055 A JP2002079055 A JP 2002079055A JP 4011376 B2 JP4011376 B2 JP 4011376B2
Authority
JP
Japan
Prior art keywords
gas
oxidizing gas
frequency power
insulating film
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002079055A
Other languages
English (en)
Other versions
JP2003282564A (ja
Inventor
直人 辻
幸博 森
聡 高橋
亮 川口
Original Assignee
日本エー・エス・エム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本エー・エス・エム株式会社 filed Critical 日本エー・エス・エム株式会社
Priority to JP2002079055A priority Critical patent/JP4011376B2/ja
Priority to US10/390,451 priority patent/US6905978B2/en
Publication of JP2003282564A publication Critical patent/JP2003282564A/ja
Application granted granted Critical
Publication of JP4011376B2 publication Critical patent/JP4011376B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523Pulsed gas flow or change of composition over time
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56After-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/316Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604Deposition from a gas or vapour
    • H01L21/31633Deposition of carbon doped silicon oxide, e.g. SiOC
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312Organic layers, e.g. photoresist
    • H01L21/3121Layers comprising organo-silicon compounds
    • H01L21/3122Layers comprising organo-silicon compounds layers comprising polysiloxane compounds

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、多層配線の層間絶縁膜の形成方法に関し、特に誘電率が低く、機械的強度が高くかつ撥水性が低い層間絶縁膜の形成方法に関する。
【0002】
【従来技術】
これまで半導体集積回路において、高速化及び高性能化の要求から微細化が進められてきた。従来、多層配線の材料としてアルミニウムが用いられていたが、配線が微細かつ長距離になると電流密度が相対的に増大して使用中に断線する事故(エレクトロマイグレーション)が発生するようになった。また、アルミニウムは抵抗率が比較的大きいため信号遅延の問題も生じた。
【0003】
そこで、断線事故に対して高い耐性を有しかつ抵抗率も比較的小さい銅がアルミニウムに替わり多層配線材料として注目され、1997年に、IBM及びMotorolaにより、デュアルダマシン(Dual-Damascene)と呼ばれるCu溝埋め込み配線技術が開発された。これは、エッチングでAl膜を凸状に加工し配線を形成した後層間を絶縁膜で埋め込むという従来の方法と異なり、まず層間絶縁膜に溝エッチングを行い、全面にCu薄膜をメッキ堆積した後CMP(化学的機械的研磨(Chemical Mechanical Polishing))を用いて研磨し、溝の部分にのみCuを残して配線するというものである。
【0004】
ダマシン配線技術においては、信号遅延の問題を解決するために低誘電率絶縁膜の適用が必須である。低誘電率絶縁膜として、例えば、スピンコート法による無機SOG膜、材料ガスにCxFyHzを用いたプラズマCVD法によるフッ素化アモルファスカーボン膜、若しくは材料ガスにシリコン系炭化水素を用いたプラズマCVD法によるSixCyOz膜等がある。これらの低誘電率膜の中で、SixCyOz膜は低誘電率及び機械的強度の両方を具備しており最も望ましい。
【0005】
【発明が解決しようとする課題】
しかし、SixCyOz膜は膜中に-CHx結合を多く含むことから表面が疎水性を示すという性質を有する。絶縁膜形成工程の後工程としてのCMP工程では研磨液(スラリー)としてOH基を含む液体が使用されるため、絶縁膜の表面の撥水性が高く親水性が低いと研磨液が十分になじまず研磨が不均一になってしまうという問題が生じる。
【0006】
絶縁膜表面の撥水性を低下させるべく後処理用の装置を別途用意すると、装置スペース及びコストの面で問題がある。
【0007】
本発明はこれらの問題に鑑みて為されたものであり、その目的は、誘電率が低く、機械的強度が高くかつ表面の撥水性が低い層間絶縁膜を形成する方法を与えることである。
【0008】
また、本発明の他の目的は、製造コストが安く生産性の高い層間絶縁膜を形成する方法を与えることである。
【0009】
【課題を解決するための手段】
上記目的を解決するために、本発明に係る層間絶縁膜を形成する方法は以下の工程から成る。
【0010】
本発明に係る半導体基板上にプラズマCVD法を用いて層間絶縁膜を形成する方法は、材料ガスを反応チャンバ内に導入する工程と、材料ガスを導入後少なくとも1種類の高周波電力を印加する工程と、材料ガスの供給及び高周波電力の印加を停止した後に所定の時間酸化性ガス若しくは酸化性ガス及び添加ガスを反応チャンバ内に導入する工程と、再び高周波電力を印加する工程と、から成る。
【0011】
また本発明に係る半導体基板上にプラズマCVD法を用いて層間絶縁膜を形成する他の方法は、材料ガスを反応チャンバ内に導入する工程と、材料ガスを導入後少なくとも1種類の高周波電力を印加する工程と、材料ガスの供給を停止すると同時に所定の時間酸化性ガス若しくは酸化性ガス及び添加ガスを反応チャンバ内に導入する工程と、から成る。
【0012】
さらに本発明に係る半導体基板上にプラズマCVD法を用いて層間絶縁膜を形成する他の方法は、材料ガスを反応チャンバ内に導入する工程と、材料ガスを導入後少なくとも1種類の高周波電力を印加する工程と、材料ガスの供給を傾斜的に減少させる工程と、材料ガスの減少に伴い所定の時間酸化性ガス若しくは酸化性ガス及び添加ガスの供給量を傾斜的に増加させて反応チャンバ内に導入する工程と、から成る。
【0013】
さらにまた本発明に係る半導体基板上にプラズマCVD法を用いて層間絶縁膜を形成する他の方法は、材料ガスを反応チャンバ内に導入する工程と、材料ガスを導入後少なくとも1種類の高周波電力を印加する工程と、材料ガスの供給及び高周波電力の印加を停止させる直前に所定の時間酸化性ガス若しくは酸化性ガス及び添加ガスを反応チャンバ内に導入する工程と、から成る。
【0014】
好適には、材料ガスはDM-DMOSまたはDM-DMOS及び1,2プロパンジオールである。
【0015】
具体的には、酸化性ガスは、酸素、亜酸化窒素、オゾン、過酸化水素、二酸化炭素またはアルコール類である。
【0016】
好適には、酸化性ガスの濃度は0.3%以上100%以下である。
【0017】
さらに好適には、所定の時間は3秒以上60秒以下である。
【0018】
【発明の実施の態様】
以下、図面を参照しながら本願発明を説明する。図1は本発明に係る低誘電率、高機械的強度及び低撥水性を有する層間絶縁膜の形成方法に使用するプラズマCVD装置を略示したものである。プラズマCVD装置1は反応チャンバ6を含む。反応チャンバ6内側には半導体ウエハ4を載置するためのサセプタ3が設けられている。サセプタ3はヒータ2によって支持され、該ヒータ2は半導体ウエハ4を所定の温度(350〜450℃)に維持する。サセプタ3はプラズマ放電のための一方の電極を兼ねており、反応チャンバ6を通じて接地11されている。反応チャンバ6の内側天井部にはサセプタ3と平行に対向して、シャワーヘッド9が設けられている。シャワーヘッド9は底面に多くの細孔を有しており、そこから以下で説明する材料ガスが半導体ウエハ4に向かって均一に噴出される。シャワーヘッド9の中央部には材料ガス導入口5が設けられ、材料ガスはガスライン(図示せず)を通じてシャワーヘッド9に導入される。ガス導入口5は反応チャンバ6から電気的に絶縁されている。シャワーヘッド9はプラズマ放電のためのもう一方の電極を兼ねており、材料ガス導入口5を通じて外部の第1の高周波電源7及び第2の高周波電源8に接続されている。これによって、半導体ウエハ4の近傍にプラズマ反応場が生成される。反応チャンバ6の底部には排気口10が設けられ、外部の真空ポンプ(図示せず)と連結されている。
【0019】
上記材料ガスは、主原料ガス、副原料ガス及び添加ガスから成る。本発明においてはさらに酸化性ガスを含む。主原料ガスは、複数のアルコキシを含有するシリコン系炭化水素であり、好適にはDM-DMOS(ジメチル・ジメトキシシラン)等である。副原料ガスは、CO2、1,2プロパンジオールのようなアルコール類、少なくとも1つ以上の不飽和結合を含む炭化水素若しくはN2であり、Si/O比を制御する必要がある場合にはO2若しくはN2Oである。添加ガスはAr及び/またはHeである。酸化性ガスは、酸素、亜酸化窒素、オゾン、過酸化水素、CO2またはアルコール類(CH3OH、C2H5OH、CH3CH(OH)CH3等)である。酸化性ガスを希釈するガスとして、N2、He若しくはArを添加することもできる。
【0020】
上記第1の高周波電源7の周波数は好適には27.12MHzであるが、2MHz以上であればこれ以外であってもよい。また第2の高周波電源8の周波数は好適には400kHzであるが2MHz以下であればこれ以外であってもよい。選択的に、2種類の高周波電源のうち一方の高周波電源のみを使用することもできる。
【0021】
次に、本発明に係る低誘電率、高機械的強度及び低撥水性を有する層間絶縁膜を形成する方法について説明する。図2は、層間絶縁膜を成膜する処理シーケンスのパターンを示したものである。
【0022】
図2(a)は、原料ガス及び成膜用添加ガスの供給停止後に酸化性ガス及び酸化性ガス用添加ガスを導入するシーケンスパターンを示す。原料ガス及び成膜用添加ガスの導入後時刻t0において、少なくとも1種類の高周波電力を印加する。時刻t1において、原料ガス及び成膜用添加ガスの供給及び高周波電力の印加を停止する。つづいて時刻t2において、酸化性ガス及び酸化性ガス用添加ガスを導入する。この際酸化性ガスの濃度は好適には0.3%以上である。時刻t3において、再び高周波電力を印加する。このときの高周波電源のパワーは好適には成膜時のパワーの10分の1以上である。最後に時刻t4において、高周波電力の印加及び酸化性ガス及び酸化性ガス用添加ガスの供給を停止する。酸化性ガスの処理時間(t4−t3)は好適には3秒以上60秒以下である。
【0023】
また、図2(b)は原料ガス及び成膜用添加ガスの供給停止と同時に酸化性ガス及び酸化性ガス用添加ガスを導入するシーケンスパターンを示す。原料ガス及び成膜用添加ガスの導入後時刻t0において、少なくとも1種類の高周波電力を印加する。つづいて時刻t1において、原料ガス及び成膜用添加ガスの供給を停止すると同時に、酸化性ガス及び酸化性ガス用添加ガスを導入する。この際酸化性ガスの濃度は好適には0.3%以上である。また高周波電源のパワーは好適には成膜時のパワーの10分の1以上である。最後に時刻t5において、高周波電力の印加及び酸化性ガス及び酸化性ガス用添加ガスの供給を停止する。酸化性ガスの処理時間(t5−t1)は好適には3秒以上60秒以下である。
【0024】
さらに、図2(c)は原料ガス及び成膜用添加ガスの供給停止と同時に酸化性ガス及び酸化性ガス用添加ガスを導入する他のシーケンスパターンを示す。原料ガス及び成膜用添加ガスの導入後時刻t0において、少なくとも1種類の高周波電力を印加する。つづいて時刻t1において、原料ガスの供給を停止すると同時に、酸化性ガス及び酸化性ガス用添加ガスを導入する。この際酸化性ガスの濃度は好適には0.3%以上である。また高周波電源のパワーは好適には成膜時のパワーの10分の1以上である。最後に時刻t5において、成膜用添加ガスの供給、高周波電力の印加及び酸化性ガス及び酸化性ガス用添加ガスの供給を停止する。酸化性ガスの処理時間(t5−t1)は好適には3秒以上60秒以下である。
【0025】
さらに図2(d)は、原料ガス及び成膜用添加ガスの供給を傾斜的に減少させそれに伴い酸化性ガス及び酸化性ガス用添加ガスの供給量を傾斜的に増加させるシーケンスパターンを示す。原料ガス及び成膜用添加ガスの導入後時刻t0において、少なくとも1種類の高周波電力を印加する。時刻t1において、原料ガス及び成膜用添加ガスの供給を傾斜的に減少させ始めると同時に酸化性ガス及び酸化性ガス用添加ガスを傾斜的に供給し始める。この際酸化性ガスの濃度は好適には0.3%以上である。つづいて時刻t6において、原料ガス及び成膜用添加ガスの傾斜的供給を停止すると同時に酸化性ガス及び酸化性ガス用添加ガス供給の傾斜的増加を停止する。ガス切替えに要する時間(t6−t1)は好適には5秒程度である。この間に高周波電源のパワーを好適には成膜時のパワーの10分の1以上に切替える。最後に時刻t7において、高周波電力の印加及び酸化性ガス及び酸化性ガス用添加ガスの供給を停止する。酸化性ガスの処理時間(t7−t6)は好適には3秒以上60秒以下である。
【0026】
さらにまた、図2(e)は原料ガス及び成膜用添加ガスの供給停止直前に酸化性ガス及び酸化性ガス用添加ガスを導入するシーケンスパターンを示す。原料ガス及び成膜用添加ガスの導入後時刻t0において、少なくとも1種類の高周波電力を印加する。つづいて時刻t8において、酸化性ガス及び酸化性ガス用添加ガスを導入する。この際酸化性ガスの濃度は好適には0.3%以上である。また高周波電源のパワーは好適には成膜時のパワーの10分の1以上である。最後に時刻t9において、原料ガス及び成膜用添加ガスの供給、高周波電力の印加及び酸化性ガス及び酸化性ガス用添加ガスの供給を停止する。酸化性ガスの処理時間(t9−t8)は好適には3秒以上60秒以下である。
【0027】
【実施例】
以下、本発明に係る層間絶縁膜の形成方法に従って形成された絶縁膜について、撥水性を評価する実験を行ったので説明する。実験は、図1に示したプラズマCVD装置を使用し、以下の成膜条件でφ300mmシリコン基板上にSixCyOz膜を1μm成膜した後に、図2の各処理シーケンスパターンに従い処理して得られた絶縁膜の水に対する接触角を求める方法で実施された。ここで、水に対する接触角とは、微小な液滴をシリコン基板上に落としたときに基板と液滴とが形成する角度をいい、この角度が小さいほど絶縁膜の撥水性が低いことを示している。以下の実験では水に対する接触角が10°以内を撥水性の許容限度とした。
【0028】
成膜には、次の2つの条件を用いた。
【0029】
成膜条件1:
主原料ガスとしてDM-DMOS、添加ガスとしてHeを用いた。第1励起高周波は27.12MHzで出力2.5W/cm2とし、第2励起高周波は400kHzであるが出力0W/cm2とし重畳しなかった。このときの成膜圧力は400Paに維持した。こうして得られた膜の接触角を接触角1で示す。
【0030】
成膜条件2:
主原料ガスとしてDM-DMOS、副原料ガスとして1,2プロパンジオール、添加ガスとしてHeを用いた。第1励起高周波は27.12MHzで出力2.5W/cm2とし、第2励起高周波は400kHzで出力0.1W/cm2として重畳した。このときの成膜圧力は400Paに維持した。こうして得られた膜の接触角を接触角2で示す。
【0031】
(実験1)
実験条件:
酸化性ガス:O2
酸化性ガスの流量:10〜100sccm
酸化性ガス用添加ガス:N2、He、Ar
酸化性ガスの濃度:0.3%〜100%
酸化性ガス処理時の圧力:100〜800Pa
酸化性ガス処理中の高周波パワーは成膜時の10分の1
酸化性ガス処理時間:1〜30秒
酸化性ガス処理シーケンス:図2(a)〜(e)
シーケンスパターン図2(d)においてガス及び高周波パワーの切替えに要する時間(t6−t1):5秒
以上の実験条件で絶縁膜の水に対する接触角が10°以内となる条件を割り出した。
【0032】
【表1】
Figure 0004011376
表1の実験結果より、O2の流量10〜100sccm、O2濃度0.3〜100%(添加ガス無し)、圧力100〜800Pa、高周波パワーは成膜時の10分の1、処理時間3〜30秒が好適であり、これらの条件のもとで全てのシーケンスパターンにおいて絶縁膜の撥水性が許容限度にまで低下していることがわかる。
【0033】
(実験2)
実験条件:
酸化性ガス:亜酸化窒素
酸化性ガスの流量:10〜100sccm
酸化性ガス用添加ガス:N2、He、Ar
酸化性ガスの濃度:0.3%〜100%
酸化性ガス処理時の圧力:400Pa
酸化性ガス処理中の高周波パワーは成膜時の10分の1
酸化性ガス処理時間:3〜30秒
酸化性ガス処理シーケンス:図2(a)〜(e)
シーケンスパターン図2(d)においてガス及び高周波パワーの切替えに要する時間(t6−t1):5秒
以上の実験条件で絶縁膜の水に対する接触角が10°以内となる条件を割り出した。
【0034】
【表2】
Figure 0004011376
表2の実験結果より、亜酸化窒素の流量10〜100sccm、亜酸化窒素濃度0.3〜100%(添加ガス無し)、圧力400Pa、高周波パワーは成膜時の10分の1、処理時間3〜30秒が好適であり、これらの条件のもとで全てのシーケンスパターンにおいて絶縁膜の撥水性が許容限度にまで低下していることがわかる。
【0035】
(実験3)
実験条件:
酸化性ガス:オゾン
酸化性ガスの流量:10sccm
酸化性ガス用添加ガス:N2
酸化性ガスの濃度:0.3%
酸化性ガス処理時の圧力:400Pa
酸化性ガス処理中の高周波パワーは成膜時の10分の1
酸化性ガス処理時間:3〜30秒
酸化性ガス処理シーケンス:図2(a)〜(e)
シーケンスパターン図2(d)においてガス及び高周波パワーの切替えに要する時間(t6−t1):5秒
以上の実験条件で絶縁膜の水に対する接触角が10°以内となる条件を割り出した。
【0036】
【表3】
Figure 0004011376
表3の実験結果より、オゾンの流量10sccm、オゾン濃度0.3%以上、圧力400Pa、高周波パワーは成膜時の10分の1、処理時間3〜30秒が好適であり、これらの条件のもとで全てのシーケンスパターンにおいて絶縁膜の撥水性が許容限度にまで低下していることがわかる。
【0037】
(実験4)
実験条件:
酸化性ガス:過酸化水素
酸化性ガスの流量:10sccm
酸化性ガス用添加ガス:N2
酸化性ガスの濃度:0.3%
酸化性ガス処理時の圧力:400Pa
酸化性ガス処理中の高周波パワーは成膜時の10分の1
酸化性ガス処理時間:3〜30秒
酸化性ガス処理シーケンス:図2(a)〜(e)
シーケンスパターン図2(d)においてガス及び高周波パワーの切替えに要する時間(t6−t1):5秒
以上の実験条件で絶縁膜の水に対する接触角が10°以内となる条件を割り出した。
【0038】
【表4】
Figure 0004011376
表4の実験結果より、過酸化水素の流量10sccm、過酸化水素濃度0.3%以上、圧力400Pa、高周波パワーは成膜時の10分の1、処理時間3〜30秒が好適であり、これらの条件のもとで全てのシーケンスパターンにおいて絶縁膜の撥水性が許容限度にまで低下していることがわかる。
【0039】
(実験5)
実験条件:
酸化性ガス:CO2
酸化性ガスの流量:10sccm
酸化性ガス用添加ガス:N2
酸化性ガスの濃度:0.3%
酸化性ガス処理時の圧力:400Pa
酸化性ガス処理中の高周波パワーは成膜時の10分の1
酸化性ガス処理時間:3〜30秒
酸化性ガス処理シーケンス:図2(a)〜(e)
シーケンスパターン図2(d)においてガス及び高周波パワーの切替えに要する時間(t6−t1):5秒
以上の実験条件で絶縁膜の水に対する接触角が10°以内となる条件を割り出した。
【0040】
【表5】
Figure 0004011376
表5の実験結果より、CO2の流量10sccm、CO2濃度0.3%以上、圧力400Pa、高周波パワーは成膜時の10分の1、処理時間3〜30秒が好適であり、これらの条件のもとで全てのシーケンスパターンにおいて絶縁膜の撥水性が許容限度にまで低下していることがわかる。
【0041】
(実験6)
実験条件:
酸化性ガス:CH3OH
酸化性ガスの流量:10sccm
酸化性ガス用添加ガス:N2
酸化性ガスの濃度:0.3%
酸化性ガス処理時の圧力:400Pa
酸化性ガス処理中の高周波パワーは成膜時の10分の1
酸化性ガス処理時間:3〜30秒
酸化性ガス処理シーケンス:図2(a)〜(e)
シーケンスパターン図2(d)においてガス及び高周波パワーの切替えに要する時間(t6−t1):5秒
以上の実験条件で絶縁膜の水に対する接触角が10°以内となる条件を割り出した。
【0042】
【表6】
Figure 0004011376
表6の実験結果より、CH3OHの流量10sccm、CH3OH濃度0.3%以上、圧力400Pa、高周波パワーは成膜時の10分の1、処理時間3〜30秒が好適であり、これらの条件のもとで全てのシーケンスパターンにおいて絶縁膜の撥水性が許容限度にまで低下していることがわかる。
【0043】
(実験7)
実験条件:
酸化性ガス:C2H5OH
酸化性ガスの流量:10sccm
酸化性ガス用添加ガス:N2
酸化性ガスの濃度:0.3%
酸化性ガス処理時の圧力:400Pa
酸化性ガス処理中の高周波パワーは成膜時の10分の1
酸化性ガス処理時間:3〜30秒
酸化性ガス処理シーケンス:図2(a)〜(e)
シーケンスパターン図2(d)においてガス及び高周波パワーの切替えに要する時間(t6−t1):5秒
以上の実験条件で絶縁膜の水に対する接触角が10°以内となる条件を割り出した。
【0044】
【表7】
Figure 0004011376
表7の実験結果より、C2H5OHの流量10sccm、C2H5OH濃度0.3%以上、圧力400Pa、高周波パワーは成膜時の10分の1、処理時間3〜30秒が好適であり、これらの条件のもとで全てのシーケンスパターンにおいて絶縁膜の撥水性が許容限度にまで低下していることがわかる。
【0045】
(実験8)
実験条件:
酸化性ガス:CH3CH(OH)CH3
酸化性ガスの流量:10sccm
酸化性ガス用添加ガス:N2
酸化性ガスの濃度:0.3%
酸化性ガス処理時の圧力:400Pa
酸化性ガス処理中の高周波パワーは成膜時の10分の1
酸化性ガス処理時間:3〜30秒
酸化性ガス処理シーケンス:図2(a)〜(e)
シーケンスパターン図2(d)においてガス及び高周波パワーの切替えに要する時間(t6−t1):5秒
以上の実験条件で絶縁膜の水に対する接触角が10°以内となる条件を割り出した。
【0046】
【表8】
Figure 0004011376
表8の実験結果より、CH3CH(OH)CH3の流量10sccm、CH3CH(OH)CH3濃度0.3%以上、圧力400Pa、高周波パワーは成膜時の10分の1、処理時間3〜30秒が好適であり、これらの条件のもとで全てのシーケンスパターンにおいて絶縁膜の撥水性が許容限度にまで低下していることがわかる。
【0047】
【効果】
本発明に係る層間絶縁膜の形成方法によって、誘電率が低く、機械的強度が高くかつ表面の撥水性が低い層間絶縁膜を形成することができた。これによって、ダマシン配線技術のCMP工程において研磨が均一に行われるようになり、信頼性が向上した。
【0048】
また、本発明に係る層間絶縁膜の形成方法によって、製造コストが安く生産性の高い層間絶縁膜を形成することができた。
【図面の簡単な説明】
【図1】図1は、本発明に係る層間絶縁膜の形成方法に使用されるプラズマCVD装置を略示したものである。
【図2】図2は、本発明に係る層間絶縁膜の形成方法に使用される処理シーケンスパターンを示したものである。
【符号の説明】
1 プラズマCVD装置
2 ヒータ
3 サセプタ
4 半導体ウエハ
5 材料ガス導入口
6 反応チャンバ
7 第1高周波電源
8 第2高周波電源
9 シャワーヘッド
10 排気口
11 接地

Claims (8)

  1. 半導体基板上にプラズマCVD法を用いて層間絶縁膜を形成する方法であって、材料ガスを反応チャンバ内に導入する工程と、前記材料ガスを導入後少なくとも1種類の高周波電力を印加する工程と、前記材料ガスの供給を傾斜的に減少させる工程と、前記材料ガスの減少に伴い所定の時間酸化性ガス若しくは酸化性ガス及び添加ガスの供給量を傾斜的に増加させて前記反応チャンバ内に導入する工程と、から成る方法。
  2. 半導体基板上にプラズマCVD法を用いて層間絶縁膜を形成する方法であって、材料ガスを反応チャンバ内に導入する工程と、前記材料ガスを導入後少なくとも1種類の高周波電力を印加する工程と、前記材料ガスの供給及び前記高周波電力の印加を停止させる直前に所定の時間酸化性ガス若しくは酸化性ガス及び添加ガスを前記反応チャンバ内に導入する工程と、から成る方法。
  3. 請求項1または2に記載の方法であって、
    前記材料ガスは、DM-DMOSまたはDM-DMOS及び1,2プロパンジオールである、ところの方法。
  4. 請求項1または2に記載の方法であって、
    前記酸化性ガスは、酸素、亜酸化窒素、オゾン、過酸化水素、二酸化炭素またはアルコール類である、ところの方法。
  5. 請求項1または2に記載の方法であって、
    前記酸化性ガスの濃度は0.3%以上100%以下である、ところの方法。
  6. 請求項1または2に記載の方法であって、
    前記所定の時間は3秒以上60秒以下である、ところの方法。
  7. 請求項1または2に記載の方法であって、
    前記添加ガスは、He、Ar若しくはN2である、ところの方法。
  8. 請求項4に記載の方法であって、
    前記アルコール類は、CH3OH、C2H5OH若しくはCH3CH(OH)CH3である、ところの方法。
JP2002079055A 2002-03-20 2002-03-20 層間絶縁膜の形成方法 Expired - Lifetime JP4011376B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002079055A JP4011376B2 (ja) 2002-03-20 2002-03-20 層間絶縁膜の形成方法
US10/390,451 US6905978B2 (en) 2002-03-20 2003-03-17 Method of forming interlayer insulation film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002079055A JP4011376B2 (ja) 2002-03-20 2002-03-20 層間絶縁膜の形成方法

Publications (2)

Publication Number Publication Date
JP2003282564A JP2003282564A (ja) 2003-10-03
JP4011376B2 true JP4011376B2 (ja) 2007-11-21

Family

ID=28035625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002079055A Expired - Lifetime JP4011376B2 (ja) 2002-03-20 2002-03-20 層間絶縁膜の形成方法

Country Status (2)

Country Link
US (1) US6905978B2 (ja)
JP (1) JP4011376B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012017894A1 (de) * 2012-09-11 2014-03-13 Hochschule Für Angewandte Wissenschaft Und Kunst Hildesheim/Holzminden/Göttingen Verfahren zum Aufbringen einer Oxidschicht auf eine Oberfläche

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3737221B2 (ja) * 1996-09-06 2006-01-18 英樹 松村 薄膜作成方法及び薄膜作成装置
US6432846B1 (en) * 1999-02-02 2002-08-13 Asm Japan K.K. Silicone polymer insulation film on semiconductor substrate and method for forming the film
JP4294140B2 (ja) * 1999-01-27 2009-07-08 有限会社アプライドダイヤモンド ダイヤモンド薄膜の改質方法及びダイヤモンド薄膜の改質及び薄膜形成方法並びにダイヤモンド薄膜の加工方法
US6759344B2 (en) * 2002-01-29 2004-07-06 Asm Japan K.K. Method for forming low dielectric constant interlayer insulation film

Also Published As

Publication number Publication date
US20030181069A1 (en) 2003-09-25
US6905978B2 (en) 2005-06-14
JP2003282564A (ja) 2003-10-03

Similar Documents

Publication Publication Date Title
TWI600083B (zh) Plasma etching method
US6991739B2 (en) Method of photoresist removal in the presence of a dielectric layer having a low k-value
EP1983554A2 (en) Hydrogen ashing enhanced with water vapor and diluent gas
JP4825911B2 (ja) 介在チャンバでの脱フッ素化及びウェハ脱フッ素化ステップによるプラズマエッチング及びフォトレジストストリッププロセス
JP4071069B2 (ja) 絶縁膜のエッチング方法
KR20080106290A (ko) 높은 선택도로 유전체 배리어층을 에칭하는 방법
US20040106293A1 (en) Method for etching organic insulating film and dual damasene process
KR20030007494A (ko) 실리콘 카바이드 접착 프로모터 층을 이용하여 저유전상수플루오르화 비결정 탄소에 대한 실리콘 질화물의 접착을강화하는 방법
JP4477750B2 (ja) エッチング方法
US20090211596A1 (en) Method of post etch polymer residue removal
TWI781757B (zh) 用於移除含鋁薄膜之系統及方法
JP4015510B2 (ja) 半導体集積回路の多層配線用層間絶縁膜及びその製造方法
EP1423868A2 (en) Forming a semiconductor structure using a combination of planarizing methods and electropolishing
JP4153708B2 (ja) エッチング方法
US9803286B2 (en) Method for etching copper layer
JP2004235637A (ja) エッチストップ層の2段階形成方法
JP4827567B2 (ja) プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
JP4011376B2 (ja) 層間絶縁膜の形成方法
US20060088999A1 (en) Methods and compositions for chemical mechanical polishing substrates
KR101179111B1 (ko) 에칭 방법 및 기억 매체
TWI223341B (en) Method of etching porous insulating film, dual damascene process, and semiconductor device
TWI497586B (zh) Plasma etching method
JPH0677177A (ja) ドライエッチング法及びドライエッチング装置
JP3963295B2 (ja) ケミカルドライエッチング方法
WO2024009815A1 (ja) 基板処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070605

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070828

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070905

R150 Certificate of patent or registration of utility model

Ref document number: 4011376

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110914

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120914

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130914

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term