JP2005260060A - レジスト除去装置及びレジスト除去方法、並びにそれを用いて製造した半導体装置 - Google Patents

レジスト除去装置及びレジスト除去方法、並びにそれを用いて製造した半導体装置 Download PDF

Info

Publication number
JP2005260060A
JP2005260060A JP2004070852A JP2004070852A JP2005260060A JP 2005260060 A JP2005260060 A JP 2005260060A JP 2004070852 A JP2004070852 A JP 2004070852A JP 2004070852 A JP2004070852 A JP 2004070852A JP 2005260060 A JP2005260060 A JP 2005260060A
Authority
JP
Japan
Prior art keywords
resist
plasma
hydrogen
gas
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004070852A
Other languages
English (en)
Inventor
Atsushi Matsushita
篤志 松下
Isao Matsumoto
功 松本
Kazuaki Inukai
和明 犬飼
Honje Shin
ホンジェ 慎
Tadashi Ohashi
直史 大橋
Shuji Sone
修次 曽祢
Kaori Misawa
佳居 実沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Leading Edge Technologies Inc
Original Assignee
Semiconductor Leading Edge Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Leading Edge Technologies Inc filed Critical Semiconductor Leading Edge Technologies Inc
Priority to JP2004070852A priority Critical patent/JP2005260060A/ja
Priority to TW093136963A priority patent/TW200531168A/zh
Priority to US11/052,911 priority patent/US20050199586A1/en
Publication of JP2005260060A publication Critical patent/JP2005260060A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/42Stripping or agents therefor
    • G03F7/427Stripping or agents therefor using plasma means only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192Microwave generated discharge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357Generation remote from the workpiece, e.g. down-stream
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32458Vessel
    • H01J37/32477Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32Processing objects by plasma generation
    • H01J2237/33Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334Etching
    • H01J2237/3342Resist stripping

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 水素ガスを用いたレジスト除去において、低誘電率絶縁膜の比誘電率の低減とレジスト除去速度の増大を可能にする。
【解決手段】 チャンバ21内の回転テーブル22上にウエハ31を載置し、ガス導入口32より水素混合ガスを放電管25に導入し、μ波27を導波管28を通して放電管25内に供給し上記混合ガスをプラズマ励起させ水素活性種を生成する。そして水素原子あるいは水素分子の中性ラジカル(水素ラジカル)をガス輸送管23からチャンバ21内に導入させウエハ31表面のレジストマスクを除去する。ここで、回転テーブル22を加熱し温度制御する基板加熱系34によりウエハ31の温度を200℃〜400℃の範囲に設定しておく。このレジスト除去後の処理ガスはガス排出口33から排気系30によりチャンバ21外に排出する。
【選択図】 図2

Description

本発明は、レジスト除去装置及びレジスト除去方法、並びにそれを用いて製造した半導体装置に係り、詳しくは、低誘電率の絶縁膜材料で成る層間絶縁膜上に形成したレジスト膜マスクを除去する場合に、上記層間絶縁膜の誘電率が上昇するのを防止することのできるレジスト除去装置及びレジスト除去方法、並びにそれを用いて製造した半導体装置に関する。
近年の半導体装置、特にシリコン基板上に形成する超LSIの製造においては、半導体素子の微細化と共に素子間を接続する配線の多層化が不可欠である。そして、半導体装置の動作の低電圧化、高速化などに伴い、多層配線間の層間絶縁膜の低誘電率化が必要になってくる。特に、ロジック系の半導体装置では、微細配線による抵抗上昇や配線間の寄生容量の増加が半導体装置の動作速度の低下につながるため、低誘電率の絶縁膜材料を層間絶縁膜に適用した多層配線が必須となる。ここで、低誘電率の絶縁膜とは二酸化シリコン膜の比誘電率4以下の絶縁膜のことをいう。
このような低誘電率の絶縁膜として、シロキサン骨格を有する絶縁膜あるいは有機高分子を主骨格とした絶縁膜、更にこれらを多孔質化した絶縁膜がある。上記シロキサン骨格を有する絶縁膜では、シルセスキオキサン類の絶縁膜のようなSi−CH結合、Si−H結合、Si−F結合のうち少なくとも1つの結合を含むシリカ膜、あるいは炭素含有シリコン酸化膜(SiOC膜)が比誘電率3以下になり、有機高分子を主骨格とした絶縁膜では、全般にシロキサン骨格を有する絶縁膜よりその比誘電率は小さくなり、有機ポリマーで成るSiLK(登録商標)がよく知られている。ここで、シルセスキオキサン類の絶縁膜としてよく知られた絶縁材料には、メチルシルセスキオキサン(MSQ:Methyl Silsesquioxane)、ハイドロゲンシルセスキオキサン(HSQ:Hydrogen Silsesquioxane)、メチレーテッドハイドロゲンシルセスキオキサン(MHSQ:Methylated Hydrogen Silsesquioxane)等がある。なお、上記絶縁膜を多孔質化すればその比誘電率は容易に2〜3程度になる。
しかし、これ等の低誘電率の絶縁膜を上記層間絶縁膜として用いる場合にはその加工が必要になる。例えば、多層配線間を接続するためのヴィアホールの形成あるいは埋め込み配線(ダマシン配線あるいはデュアルダマシン配線)における絶縁膜への配線用溝の形成等が必要になる。以下、図7を参照して上記低誘電率の絶縁膜にヴィアホールを形成する場合の工程について概略説明する。ここで、図7は半導体装置のヴィアホールを有する層間絶縁膜の形成工程順の模式的断面図である。
図7(a)に示すように、シリコン基板101の表面部に、通常、薄いシリコン酸化膜(不図示)を介し、周知のスピンオン塗布法を用いたMSQ膜102の成膜を行う。そして、公知のフォトリソグラフィ技術を用いこのMSQ膜102表面にレジスト開口部103を有するレジストマスク104を形成する。
次に、図7(b)に示すように、レジストマスク104をエッチングマスクとした反応性イオンエッチング(RIE)により、例えばCとOの混合ガスを用いてMSQ膜102をドライエッチングしヴィアホール105を形成する。
続いて、プラズマ処理によるレジストマスク104の除去を行う。ここで、図7(c)に示すように、このプラズマ処理において窒素(N)あるいは水素(H)のプラズマ106照射によりレジストマスク104のエッチングが進行し最終的にレジスト除去される。そして、図7(d)に示すように、シリコン基板101上にヴィアホール105を有する層間絶縁膜107を形成する。このようにした後、図示しないが、ヴィアホール105に充填する導電体材料(ヴィアプラグ)とそれに接続する配線層を形成することになる。
上述したレジストマスク104の除去は、図8に模式的に示すようなプラズマ処理装置を用いて行う(例えば、特許文献1参照)。図8は、通常よく使用されている容量結合型プラズマ生成方式によるプラズマ処理装置の模式的な略断面図である。
このプラズマ処理装置200は、その基本構成として、例えば表面がアルマイト処理されたアルミニウムからなる円筒形状に成形されたチャンバ201、チャンバ201内の底部に取り付けられた基板支持テーブル202(下部電極)とチャンバ201内の上部に取り付けられた対向電極203(上部電極)、基板支持テーブル202に接続する高周波電源204、そしてアッシングのための原料ガスをチャンバ201内に供給するガス供給系205と反応後のアッシングガスをチャンバ201外に排出する排気系206を有している。
上述したプラズマ処理によるレジストマスク104の除去では、基板支持テーブル202上にシリコン基板であるウエハ207を載置し、ガス導入口208より窒素(N)あるいは水素(H)をレジスト除去用の原料ガスとしてチャンバ201内に導入し、高周波電源204から例えば13.56MHzの高周波電力を印加し上記原料ガスをプラズマ励起する。そして、チャンバ201内にプラズマPZを生成させ、ウエハ207上にあるレジストマスクをプラズマエッチング処理して除去する。なお、レジスト除去用の原料ガスの導入は上部電極203に取り付けるいわゆるシャワーヘッドを通して行ってもよい。このエッチング反応後の処理ガスはガス排出口209から排気系206によりチャンバ201外に排出される。
特開2001−118830号公報(段落[0013]〜[0017]、図1)
半導体装置の製造においては、フォトリソグラフィ技術で形成したレジストマスクをエッチングマスクに用い、各種の絶縁体膜、半導体膜あるいは導電体膜をドライエッチング技術で微細加工処理することが必須である。また、上記レジストマスクをイオン注入マスクに用い、各種の導電型不純物を半導体基板表面にドーピング処理することも必要となる。そして、上記処理が終わった後、従来の技術では上記レジストマスクは主に上述したようなプラズマ処理装置を用いたプラズマアッシング等で除去してきた。ここで、これまで、このプラズマアッシングに用いる原料ガスは酸素(O)ガスあるいはハロゲン化合物ガスを添加した混合ガスが用いられてきたが、膜組成が[CHSiO3/2]nであるMSQ膜のような有機成分を含有した低誘電率の絶縁膜を層間絶縁膜に用いる場合には、上記原料ガスを用いたプラズマアッシングでは、アッシング後に膜質が変化し、その比誘電率の増大することが生じる。これについて図9を参照して説明する。図9は、酸素プラズマによるアッシングでMSQ膜が変質する様子を示す模式的な構造図である。上記プラズマアッシングにおいて、MSQ膜の表面に酸素イオンあるいは酸素ラジカルのような酸化力の強い活性種がプラズマ照射されると、図9(a)に示したSi−CH の結合が図9(b)に示すようにSi−Oの結合に変わる。このようにして、MSQ膜表面が組成的に変化して二酸化シリコン(SiO)膜が変質層として部分的に形成され、膜の比誘電率が大幅に増加する。この酸素プラズマアッシングによる膜変質は、上述した低誘電率の絶縁膜において全般に生じてくることである。
そこで、現在では、プラズマによるレジスト除去の原料ガスとして酸素ガスに換えて窒素ガス、水素ガスあるいはこれらの混合ガスを用いることが精力的に検討されている。本発明者等は、上記レジストマスクのプラズマを用いた除去における低誘電率の絶縁膜の膜質の変化についてこれまで上記原料ガスを種々に変えて詳細な検討を加えてきた。ここで、原料ガスとして窒素ガスを用いる場合には、メチル基あるいはエチル基のような有機成分が窒素原子と置換し膜の比誘電率が僅かであるが増加することが判ってきた。また、原料ガスとして水素ガスを使用すると、この比誘電率の増加は抑制されるが、レジスト除去速度の低下は避けられないことが明らかになってきた。
上記レジスト除去速度の低下を回避する有効な手法は、水素のプラズマ密度を増大させることであるが、従来のプラズマ処理装置を用いそのプラズマ密度を増大させていくとレジストマスクの除去後の層間絶縁膜の比誘電率が増加するようになる。この場合の比誘電率の増加は、有機成分量を多くし、あるいは多孔質の度合いを大きくし低誘電率にするほどその増加度合いが顕著になる。このように、レジストマスクの除去においてプラズマ励起の原料ガスに水素を用いる場合に、レジスト除去速度の向上と、低誘電率の絶縁膜の比誘電率増加の防止と、の両立が非常に困難な課題として顕在化してきている。
本発明は、上述の事情に鑑みてなされたもので、レジストマスクのプラズマによるレジスト除去において原料ガスに水素を用いる場合に、レジスト除去速度の向上と低誘電率の絶縁膜の比誘電率の増加防止とを可能にすることのできるレジスト除去装置及びレジスト除去方法、並びにそれを用いて製造した半導体装置を提供することを目的としている。
上記課題を解決するために、レジスト除去装置にかかる第1の発明は、水素ガスを含む原料ガスのプラズマ励起により生成する水素活性種を用い被処理基板上のレジスト膜をエッチング処理するレジスト除去装置において、前記水素ガスのプラズマ発生部と、前記プラズマ発生部で発生した水素プラズマが前記被処理基板を照射しないように引き離して設けた処理室と、前記プラズマ発生部で生成した水素活性種を前記処理室に輸送する活性種輸送管と、を備えている。
そして、第2の発明は、水素ガスを含む原料ガスのプラズマ励起により生成する水素活性種を用い被処理基板上のレジスト膜をエッチング処理するレジスト除去装置において、前記水素ガスのプラズマ発生部と、前記プラズマ発生部と一体構造に設けた前記被処理基板を載置する処理室と、前記プラズマ発生部と前記被処理基板との間に前記プラズマ発生部で発生した水素プラズマを遮蔽するように挿着した遮蔽板と、を備えている。
上記発明において、前記プラズマ発生部のプラズマ励起室の内壁にサファイアにより耐プラズマ部材が設けられており、また、前記プラズマ励起は、マイクロ波、ヘリコン波あるいは高周波を用いて行うようになっていることが好ましい。
上記レジスト除去装置を用いたレジスト除去方法の発明においては、前記原料ガスとして水素ガスと不活性ガスの混合ガスを用いて前記被処理基板上に形成したレジスト膜をエッチング除去する。あるいは、前記被処理基板の温度を200℃〜400℃の範囲に設定して前記被処理基板上に形成したレジスト膜をエッチング除去する。ここで、前記レジスト膜は前記被処理基板上に形成した比誘電率が3以下の低誘電率の絶縁膜の加工に用いたレジストマスクである。
上記レジスト除去方法を用いて製造した半導体装置の発明においては、比誘電率が3以下の前記低誘電率の絶縁膜が半導体素子間を接続する多層配線構造の層間絶縁膜となっている。あるいは、比誘電率が3以下の前記低誘電率の絶縁膜が半導体素子間を接続するダマシン配線構造の層間絶縁膜となっている。
本発明の水素ガスを用いたレジスト除去の方法により、半導体装置の配線構造に使用する低誘電率の層間絶縁膜が高い再現性の下に簡便にしかも高精度に形成できる。そして、この水素ガスを用いたレジスト除去においてレジスト除去速度が増大し、上記レジスト除去の方法が半導体装置の製造に適用できるようになる。
以下に、図面を参照して本発明の実施の形態の幾つかを詳細に説明する。
(実施の形態1)
図1は、本発明の第1の実施の形態にかかるレジスト除去方法を適用した半導体装置の製造を示す工程別素子断面図である。図2は、上記レジスト除去において用いるレジスト除去装置の模式的な略断面図である。
p導電型のシリコン基板1の表面部にn導電型の拡散層2を形成し、シリコン基板1表面に例えば50nm厚のシリコン酸化膜3を熱酸化で形成する。そして、シリコン酸化膜3に周知のスピンオン塗布法を用いて膜厚が1μm程度のMSQ膜4を形成し、フォトリソグラフィ技術でこのMSQ膜4上にレジストマスク5を形成する。ここで、レジストマスク5にはレジスト開口部6が形成してある(図1(a))。
次に、レジストマスク5をエッチングマスクにしたRIEによるドライエッチングでMSQ膜4とシリコン酸化膜3とを異方性エッチングし拡散層2に達するヴィアホール(コンタクト孔)7を形成する(図1(b))。ここで、ドライエッチングの原料ガスとしては、例えばCとOの混合ガスを用いる。
このドライエッチングの後、本発明の図2に示すレジスト除去装置を用いてレジストマスク5を除去する。ここで、レジストマスク5は水素ラジカル8の照射によりエッチング除去される。そして、ヴィアホール7の設けられたMSQ膜4が形成される(図1(c))。
そして、シリコン酸化膜3とMSQ膜4とで構成された層間絶縁膜9のヴィアホール7にタングステンのような導電体材料を充填してヴィアプラグ10を設け、更にこのヴィアプラグ10に接続する配線11をアルミ・銅合金膜で形成する。
本発明でのレジストマスク5のレジスト除去は、図2に模式的に示すレジスト除去装置20を用いて行う。図2は、本発明のレジスト除去装置の模式的な略断面図となっている。
このレジスト除去装置20は、プラズマ発生部と反応室(処理室)とを切り離したいわゆるリモートプラズマ生成方式の一種となっており、その基本構造として、例えば表面がアルマイト処理されたアルミニウムから成る円筒形状に成形されたレジスト除去を行う処理室のチャンバ21、チャンバ21内の底部に取り付けられた回転テーブル22、チャンバ21内の上部に取り付けられた活性種輸送管であるガス輸送管23、プラズマ発生部24、そして水素あるいは不活性ガス(He、Ar等)のガス供給系29と反応後の処理ガスをチャンバ21外に排出する排気系30を備えている。
そして、上記プラズマ発生部24は、例えば石英ガラスから成る放電管25の内壁に耐プラズマ部材26を設け、放電管25は、この放電管25の内部にμ波27(例えば周波数;2.45GHz)を供給するための導波管28が接続してある。また、ガス輸送管23の内壁にも耐プラズマ部材26を設けてもよい。ここで、耐プラズマ部材26はサファイアで構成するのが好ましく、石英ガラスから成る放電管25の内壁に化学気相成長(CVD)によりサファイア膜を堆積させて容易に形成できる。
次に、上記レジスト除去装置の動作を簡単に説明する。レジスト除去装置20による上述したレジストマスク5の除去では、回転テーブル22上にシリコン基板であるウエハ31を載置し一定速度で回転させる。ウエハ31の回転は、ウエハ面内でのレジスト除去の均一性を向上させるために行う。そして、ガス導入口32より水素ガスを不活性ガスで希釈した水素混合ガスを放電管25に導入し、マグネトロンで発生させたμ波27を導波管28を通して放電管25内に供給し、上記混合ガスをプラズマ励起させる。
そして、このプラズマ励起により水素の活性種を生成する。ここで、水素の活性種には水素プラズマを成すプロトン及び水素分子イオン、そして水素原子あるいは水素分子の中性ラジカル(まとめて水素ラジカルという)がある。この活性種のうち水素ラジカルの寿命は長く、ガス輸送管23を通りチャンバ21内に導入されて、図1(c)でも説明した水素ラジカル8として回転テーブル22上に載置したウエハ31表面のレジストマスク5を除去する。なお、水素プラズマの一部はガス輸送管23を流れる間に水素ラジカルに変化している。そして、このレジスト除去後の処理ガスはガス排出口33から排気系30によりチャンバ21外に排出される。
ここで、水素混合ガスのプラズマ励起はマイクロ波で行うためにプラズマ密度が高くそれに伴い水素ラジカルの密度も高くなり、レジスト除去速度が増大する。また、回転テーブル22を加熱し温度制御する基板加熱系34によりウエハ31の温度を200℃〜400℃の範囲に設定する。このようなウエハ温度は、従来のプラズマによるレジスト除去におけるウエハ温度が通常で150℃程度あるいはそれ以下になるのと比べると高い温度範囲である。このように従来技術の場合より高いウエハ温度にすることでレジスト除去速度が更に増大するようになる。
上記レジスト除去装置を用いたレジストマスク5の除去方法であると、レジスト除去後の層間絶縁膜の比誘電率は低いままに保持することができる。例えば、図1で説明した層間絶縁膜の形成において比誘電率が2.0の多孔質のMSQ膜4を用いた場合について、従来技術の場合と比較して表1に示す。この比誘電率は1MHzで計測したキャパシタの容量値より算出したものである。ここで、従来技術は、特許文献1に示したような容量結合型プラズマ生成方式によるプラズマでレジスト除去したものである。なお、この場合も、レジスト除去のための原料ガスは本発明と同じ水素ガスの希釈ガスを用いている。
Figure 2005260060
従来の技術の場合にはレジスト除去後のMSQ膜の比誘電率は3以上になり、その比誘電率の増加率が50%以上になるのに対して、この実施の形態の場合には、レジスト除去をした後のMSQ膜の比誘電率は2とほとんど変化しない。レジスト時除去の処理を受けた後、上述したキャパシタの容量値は若干の増加傾向にあるが、測定誤差を考慮しても比誘電率の増加率は1%以下になる。
この実施の形態において、MSQ膜の比誘電率がほとんど変化しないのは、図3に示すようにレジスト除去においてMSQ膜が水素ラジカル照射を受けても、メチル基(−CH)がそのまま残存し膜質の変化がほとんどないからである。ここで、図3は、XPS(X−ray Photoelectron Spectroscopy)の測定結果を参考にしたMSQ膜の模式的な構造図である。
これに対して、上述した従来の技術であるプラズマによるレジスト除去の場合には、プラズマ生成部と被処理基板のウエハとが同一のチャンバ内にあり、プラズマ励起で生成した水素プラズマが直接にMSQ膜を照射するために、MSQ膜がその多孔性も含めて膜変質するようになる。更には、プラズマによるレジスト除去において、不活性ガスで希釈した水素ガスのプラズマでチャンバ内壁がスパッタリングされ、酸素イオンあるいは酸素ラジカルのような酸化力の強い活性種が微量であれ生じ、この活性種が図9で説明したのと全く同様にして、Si−CHの結合をSi−Oの結合に変えるようになる。従来の技術の場合には、上述したMSQ膜の変質により膜の比誘電率が増加するようになるものと思われる。
上述したように、この実施の形態の特徴は、低誘電率の絶縁膜を層間絶縁膜に用いる場合に、その加工に用いたレジストマスクの除去において、水素を含むガスをリモートプラズマ生成し水素ラジカルでレジスト除去するところにある。
この第1の実施の形態では、レジスト除去後の低誘電率絶縁膜の誘電率が増加をすることは無くなる。そして、半導体装置の配線構造において、低誘電率を有する層間絶縁膜が高い再現性の下に簡便にしかも高精度に形成できる。また、レジスト除去速度の低下は大幅に改善され、上記実施の形態のレジスト除去の方法は半導体装置の製造において充分に適用できるようになる。このようにして、半導体装置において比誘電率が3以下で寄生容量が小さな配線構造が容易に形成できるようになり、高速動作する高性能な半導体装置の実用化が促進される。
(実施の形態2)
図4,5は、本発明の第2の実施の形態にかかるレジスト除去方法を適用した半導体装置の製造を示す工程別素子断面図である。そして、図6は、上記レジスト除去において用いる別のレジスト除去装置の模式的な略断面図である。
シリコン基板(不図示)上にシリコン酸化膜で成る下層絶縁膜41を形成し、下層絶縁膜41上にチタン系の導電体材料で第1バリア層42、アルミ・銅合金膜による下層配線43、第2バリア層44を積層構造に形成する。そして、スピンオン塗布法によりMSQ膜となる塗布溶液を全面に塗布し、引続いて例えば150℃程度の温度で焼成し、更に拡散炉の中で400℃程度の温度の熱処理を施して、膜厚500nm程度の第1MSQ膜45を形成する。続いて、この第1MSQ膜45表面に膜厚50nmの炭化シリコン膜(SiC膜)から成る第1保護絶縁膜46を成膜し、その一部に選択エッチングで開口部47を形成する。そして、上記スピンオン塗布法を用いて膜厚が1μm程度の第2MSQ膜48および膜厚50nmのSiC膜から成る第2保護絶縁膜49を積層して形成し、フォトリソグラフィ技術でこの第2保護絶縁膜49上にレジストマスク50を形成する。ここで、レジストマスク50にはレジスト開口部51が形成してある(図4(a))。
次に、レジストマスク50をエッチングマスクにして、はじめに第2保護絶縁膜49をNガスのプラズマ励起によるRIEでエッチングし、続いて第2MSQ膜48をC ガスとO ガスとArガスの混合ガスのプラズマ励起によるRIEでエッチングし、更に第1保護絶縁膜46をエッチングストッパとして開口部47下の第1MSQ膜45をドライエッチングする。このようにして、第2MSQ膜48と第2保護絶縁膜に配線溝52を形成し、第1MSQ膜45と第1保護絶縁膜46にヴィアホール53を形成する(図4(b))。
上記連続したドライエッチングの後で、本発明の図6に示すレジスト除去装置を用いてレジストマスク50を除去する。ここで、レジストマスク50は主に水素ラジカル54の照射によりエッチング除去されることになる。(図1(c))。
次に、配線溝52およびヴィアホール53の内壁ならびに第2保護絶縁膜49表面に第3バリア層55を例えば膜厚が20nm程度の窒化タンタル(TaN)膜で形成する。そして、膜厚が1μm程度のCu膜56を周知のメッキ法等を用いて形成する(図5(a))。
そして、周知の化学機械研磨(CMP)法を用いて、第2保護絶縁膜49上の不要なCu膜56および第3バリア層55を研磨除去する。このCMPの工程で、第2保護絶縁膜49がCMP用ストッパ膜として機能し、第2MSQ膜48をCMPから保護する。以上のようにして、下層配線43に接続するデュアルダマシン配線57が出来上がる(図5(b))。
この実施の形態でのレジストマスク50のレジスト除去は、図6に模式的に示すようなレジスト除去装置60を用いて行う。このレジスト除去装置60は、プラズマ発生部と被処理基板であるウエハとの間にプラズマ遮蔽板を挿着させることを特徴にしており、その基本構造として、例えば表面がアルマイト処理されたアルミニウムから成る円筒形状に成形されたチャンバ61、チャンバ61内の底部に取り付けられた回転テーブル62、チャンバ61内の上部に取り付けられたプラズマ発生部64、回転テーブル62とプラズマ発生部64の間のプラズマ遮蔽板64、そして水素あるいは不活性ガスのガス供給系65と反応後の処理ガスをチャンバ61外に排出する排気系66を備えている。
ここで、上記プラズマ遮蔽板64はアルミ、SUS等の穴の開いたプレートで構成され、チャンバ61内にフローティング状態で取り付けてある。そして、プラズマ発生部63には、ヘリコン波プラズマ源、ECR(Electron Cyclotron Resonance)プラズマ源、ICP(Inductively Coupled Plasma)プラズマ源のような装置が取り付けられて、高密度プラズマ(HDP)を発生させるようになっている。なお、第1の実施の形態で説明したように、プラズマ発生部63のプラズマ生成室の内壁にサファイアのような材料で耐プラズマ部材をコーティングしておくことがより好ましい。
次に、上記レジスト除去装置の動作を簡単に説明する。レジスト除去装置60によるレジストマスク50の除去では、図2で説明したように回転テーブル62上にウエハ67を載置し一定速度で回転させる。そして、ガス導入口68より水素混合ガスをプラズマ発生部63に導入し、上述したところの高密度プラズマ発生源により上記混合ガスをプラズマ励起させ水素の活性種を多量に生成させる。このようにして形成した水素の活性種はチャンバ61内に拡散するが、この活性種のうち水素プラズマを成すプロトン、水素分子イオンは上記プラズマ遮蔽板64でカットされ、図4(c)で説明した水素ラジカル54がウエハ67表面のレジストマスク50を除去する。そして、このレジスト除去後の処理ガスはガス排出口69から排気系66によりチャンバ61外に排出する。
この場合も、水素ラジカル密度は非常に高くなりレジスト除去速度は増大する。そして、回転テーブル62を加熱し温度制御する基板加熱系70によりウエハ67の温度を200℃〜400℃の高温に設定することでレジスト除去速度が更に増大する。
また、上記レジスト除去装置を用いたレジストマスク50の除去方法であると、第1の実施の形態で説明したのと同様に、レジスト除去後の層間絶縁膜の比誘電率は低いままに保持できる。例えば、図4,5で説明したデュアルダマシン配線構造における層間絶縁膜において、比誘電率が2.5の多孔質のMSQ膜を用いた場合、レジスト除去後のその比誘電率は2.5のままである。
上述したように、第2の実施の形態の特徴は、低誘電率の絶縁膜を層間絶縁膜に用いる場合に、その加工に用いたレジストマスクの除去において、水素を含むガスのプラズマがウエハ上に照射するのをプラズマ遮蔽板で防止してレジスト除去を行うところにある。
この第2の実施の形態では、第1の実施の形態のように完全なリモートプラズマ生成方式ではなく、レジスト除去において一部に水素のイオンがウエハ上を照射する。そして、このイオンのスパッタリングで発生した酸素活性種がウエハ上に降り注いでいる。しかし、この実施の形態では、有機成分を含んだ低誘電率の絶縁膜表面に、水素プラズマ耐性あるいは酸素活性種耐性の高いSiCのような保護絶縁膜を被覆させているために、レジスト除去後の低誘電率絶縁膜の誘電率が増加をすることはほとんど無くなる。そして、この場合には、第1の実施の形態の場合よりもレジスト除去速度が高くなるという効果が生まれる。これは、上記水素イオンあるいは酸素活性種が生じていることによる効果のためである。この実施の形態のレジスト除去の方法も半導体装置の製造において充分に適用できる。そして、この場合も、半導体装置において比誘電率が3以下の層間絶縁膜を用い寄生容量が小さな(デュアル)ダマシン配線構造が容易に形成できるようになり、高速動作し高性能な半導体装置の実用化が促進される。
以上、この発明の実施の形態を図面を参照して詳述してきたが、具体的な構成はこの実施の形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。上述した実施の形態では、低誘電率の絶縁膜である有機成分を含有するシロキサン骨格の絶縁膜の代表例とし、MSQ膜をドライエッチングし配線構造に用いる層間絶縁膜を形成する場合について説明しているが、それ以外のシルセスキオキサン類の絶縁膜あるいはSiOC膜のような無機絶縁膜を用いて半導体装置の層間絶縁膜を形成する場合にも、本発明は全く同様にして適用できるものである。そして、本発明は、有機高分子を主骨格とした低誘電率の絶縁膜を用い層間絶縁膜を形成する場合には更に効果的に適用できる。
そして、本発明は、レジストマスクを用いてアルミ・銅合金膜のドライエッチングを行い、低誘電率の絶縁膜で成る層間絶縁膜上に配線を形成したときの上記レジストマスクを除去する場合にも同様に適用できるものである。
更に、本発明は、低誘電率の絶縁膜を用いた層間絶縁膜を通してシリコン基板内に不純物イオン注入をする場合に用いたレジストマスクを除去する場合にも、全く同様に適用できる。このような不純物イオン注入に用いるレジストマスクは、一個のMOSFETで構成するROM(含む多値機能)を搭載した半導体装置の製造に頻繁に使用されるものである。
更に、本発明は、シリコン基板上に半導体装置を形成する場合の他に、GaAs基板、GaN基板のような化合物半導体基板上に半導体装置を形成する場合にも同様に適用できる。そして、半導体装置の実装に使用する多層配線基板のプリプレグのような絶縁素材を形成する場合にも適用できる。このように、本発明は、上記の実施の形態に限定されず、本発明の技術思想の範囲内において、実施の形態は適宜に変更されうるものである。
本発明の第1の実施の形態にかかる半導体装置製造でのレジスト除去方法を示す工程別素子断面図である。 本発明の第1の実施の形態にかかるレジスト除去装置の模式的な略断面図である。 本発明の効果を説明するための低誘電率絶縁膜の構造図である。 本発明の第2の実施の形態にかかる半導体装置製造でのレジスト除去方法を示す工程別素子断面図である。 図5に示す工程の続きの工程別断面図である。 本発明の第2の実施の形態にかかるレジスト除去装置の模式的な略断面図である。 従来の技術を説明する半導体装置製造でのレジスト除去方法を示す工程別素子断面図である。 従来の技術を説明するレジスト除去装置の模式的な略断面図である。 従来の技術を説明するための低誘電率絶縁膜の構造図である。
符号の説明
1 シリコン基板
2 拡散層
3 シリコン酸化膜
4 MSQ膜
5,50 レジストマスク
6,51 レジスト開口部
7,53 ヴィアホール
8,54 水素ラジカル
9 層間絶縁膜
10 ヴィアプラグ
11 配線
20,60 レジスト除去装置
21,61 チャンバ
22,62 回転テーブル
23 ガス輸送管
24,63 プラズマ発生部
25 放電管
26 耐プラズマ部材
27 μ波
28 導波管
29,65 ガス供給系
30,66 排気系
31,67 ウエハ
32,68 ガス導入口
33,69 ガス排出口
34,70 基板加熱系
41 下層絶縁膜
42 第1バリア層
43 下層配線
44 第2バリア層
45 第1MSQ膜
46 第1保護絶縁膜
47 開口部
48 第2MSQ膜
49 第2保護絶縁膜
52 配線溝
55 第3バリア層
56 Cu膜
57 デュアルダマシン配線

Claims (9)

  1. 水素ガスを含む原料ガスのプラズマ励起により生成する水素活性種を用い被処理基板上のレジスト膜をエッチング処理するレジスト除去装置において、
    前記水素ガスのプラズマ発生部と、
    前記プラズマ発生部で発生した水素プラズマが前記被処理基板を照射しないように引き離して設けた処理室と、
    前記プラズマ発生部で生成した水素活性種を前記処理室に輸送する活性種輸送管と、
    を備えたことを特徴とするレジスト除去装置。
  2. 水素ガスを含む原料ガスのプラズマ励起により生成する水素活性種を用い被処理基板上のレジスト膜をエッチング処理するレジスト除去装置において、
    前記水素ガスのプラズマ発生部と、
    前記プラズマ発生部と一体構造に設けた前記被処理基板を載置する処理室と、
    前記プラズマ発生部と前記被処理基板との間に前記プラズマ発生部で発生した水素プラズマを遮蔽するように挿着した遮蔽板と、
    を備えたことを特徴とするレジスト除去装置。
  3. 前記プラズマ発生部のプラズマ励起室の内壁にサファイアにより耐プラズマ部材が設けられていることを特徴とする請求項1または請求項2に記載のレジスト除去装置。
  4. 前記プラズマ励起は、マイクロ波、ヘリコン波あるいは高周波を用いて行うようになっていることを特徴とする請求項1、請求項2または請求項3に記載のレジスト除去装置。
  5. 請求項1乃至4のいずれか一項に記載のレジスト除去装置を用いたレジスト除去方法であって、前記原料ガスとして水素ガスと不活性ガスの混合ガスを用いて前記被処理基板上に形成したレジスト膜をエッチング除去することを特徴とするレジスト除去方法。
  6. 前記被処理基板の温度を200℃〜400℃の範囲に設定して前記被処理基板上に形成したレジスト膜をエッチング除去することを特徴とする請求項5に記載のレジスト除去方法。
  7. 前記レジスト膜は前記被処理基板上に形成した比誘電率が3以下の低誘電率の絶縁膜の加工に用いたレジストマスクであることを特徴とする請求項5または請求項6に記載のレジスト除去方法。
  8. 請求項7に記載のレジスト除去方法を用いて製造した半導体装置であって、前記低誘電率の絶縁膜が半導体素子間を接続する多層配線構造の層間絶縁膜となっていることを特徴とする半導体装置。
  9. 請求項7に記載のレジスト除去方法を用いて製造した半導体装置であって、前記低誘電率の絶縁膜が半導体素子間を接続するダマシン配線構造の層間絶縁膜となっていることを特徴とする半導体装置。

JP2004070852A 2004-03-12 2004-03-12 レジスト除去装置及びレジスト除去方法、並びにそれを用いて製造した半導体装置 Pending JP2005260060A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004070852A JP2005260060A (ja) 2004-03-12 2004-03-12 レジスト除去装置及びレジスト除去方法、並びにそれを用いて製造した半導体装置
TW093136963A TW200531168A (en) 2004-03-12 2004-11-30 Resist removal method and semiconductor device manufactured by using the same
US11/052,911 US20050199586A1 (en) 2004-03-12 2005-02-09 Resist removal method and semiconductor device manufactured by using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004070852A JP2005260060A (ja) 2004-03-12 2004-03-12 レジスト除去装置及びレジスト除去方法、並びにそれを用いて製造した半導体装置

Publications (1)

Publication Number Publication Date
JP2005260060A true JP2005260060A (ja) 2005-09-22

Family

ID=34918551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004070852A Pending JP2005260060A (ja) 2004-03-12 2004-03-12 レジスト除去装置及びレジスト除去方法、並びにそれを用いて製造した半導体装置

Country Status (3)

Country Link
US (1) US20050199586A1 (ja)
JP (1) JP2005260060A (ja)
TW (1) TW200531168A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006270004A (ja) * 2005-03-25 2006-10-05 Osaka Univ レジスト膜の除去方法および除去装置
KR100815939B1 (ko) 2006-11-01 2008-03-21 동부일렉트로닉스 주식회사 포토레지스트 패턴에 대한 리워크 방법
JP2009526399A (ja) * 2006-02-10 2009-07-16 アプライド マテリアルズ インコーポレイテッド プラズマに面する壁の水蒸気不動態化
JP2010505265A (ja) * 2006-09-28 2010-02-18 ラム リサーチ コーポレーション フォトレジスト剥離および金属エッチング後パッシベーション用の高チャンバ温度プロセスおよびチャンバ設計

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7163721B2 (en) * 2003-02-04 2007-01-16 Tegal Corporation Method to plasma deposit on organic polymer dielectric film
US7704888B2 (en) * 2007-01-23 2010-04-27 Globalfoundries Inc. Methods for removing photoresist from semiconductor structures having high-k dielectric material layers
JP2009104916A (ja) * 2007-10-24 2009-05-14 Canon Inc 電子放出素子、電子源、画像表示装置および電子放出素子の製造方法
US20090258487A1 (en) * 2008-04-14 2009-10-15 Keng-Chu Lin Method for Improving the Reliability of Low-k Dielectric Materials
US8633648B2 (en) 2011-06-28 2014-01-21 Recarbon, Inc. Gas conversion system
JP6008608B2 (ja) * 2012-06-25 2016-10-19 東京エレクトロン株式会社 レジストマスクの処理方法
CN105344264B (zh) * 2015-12-05 2017-06-23 重庆百齐居建材有限公司 气囊投料式混合罐

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3533583B2 (ja) * 1994-07-25 2004-05-31 富士通株式会社 水素プラズマダウンフロー装置の洗浄方法
US5811022A (en) * 1994-11-15 1998-09-22 Mattson Technology, Inc. Inductive plasma reactor
US6379576B2 (en) * 1997-11-17 2002-04-30 Mattson Technology, Inc. Systems and methods for variable mode plasma enhanced processing of semiconductor wafers
US6107192A (en) * 1997-12-30 2000-08-22 Applied Materials, Inc. Reactive preclean prior to metallization for sub-quarter micron application
US6992050B2 (en) * 2000-06-28 2006-01-31 Nec Corporation Stripping agent composition and method of stripping
US6486082B1 (en) * 2001-06-18 2002-11-26 Applied Materials, Inc. CVD plasma assisted lower dielectric constant sicoh film
US6635409B1 (en) * 2001-07-12 2003-10-21 Advanced Micro Devices, Inc. Method of strengthening photoresist to prevent pattern collapse
US6583046B1 (en) * 2001-07-13 2003-06-24 Advanced Micro Devices, Inc. Post-treatment of low-k dielectric for prevention of photoresist poisoning
JP2003092287A (ja) * 2001-09-19 2003-03-28 Nec Corp アッシング方法
US6774037B2 (en) * 2002-05-17 2004-08-10 Intel Corporation Method integrating polymeric interlayer dielectric in integrated circuits
KR101018259B1 (ko) * 2002-09-10 2011-03-03 액셀리스 테크놀로지스, 인크. 일정 온도 척을 사용하여 가변 온도 프로세스로 기판을 가열하는 방법
US20040237997A1 (en) * 2003-05-27 2004-12-02 Applied Materials, Inc. ; Method for removal of residue from a substrate
US20050045206A1 (en) * 2003-08-26 2005-03-03 Smith Patricia Beauregard Post-etch clean process for porous low dielectric constant materials
JP2005268312A (ja) * 2004-03-16 2005-09-29 Semiconductor Leading Edge Technologies Inc レジスト除去方法及びそれを用いて製造した半導体装置
US7029992B2 (en) * 2004-08-17 2006-04-18 Taiwan Semiconductor Manufacturing Company Low oxygen content photoresist stripping process for low dielectric constant materials

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006270004A (ja) * 2005-03-25 2006-10-05 Osaka Univ レジスト膜の除去方法および除去装置
JP2009526399A (ja) * 2006-02-10 2009-07-16 アプライド マテリアルズ インコーポレイテッド プラズマに面する壁の水蒸気不動態化
KR101364440B1 (ko) * 2006-02-10 2014-02-17 어플라이드 머티어리얼스, 인코포레이티드 플라즈마를 향한 벽의 수증기 패시베이션
JP2010505265A (ja) * 2006-09-28 2010-02-18 ラム リサーチ コーポレーション フォトレジスト剥離および金属エッチング後パッシベーション用の高チャンバ温度プロセスおよびチャンバ設計
KR100815939B1 (ko) 2006-11-01 2008-03-21 동부일렉트로닉스 주식회사 포토레지스트 패턴에 대한 리워크 방법

Also Published As

Publication number Publication date
US20050199586A1 (en) 2005-09-15
TW200531168A (en) 2005-09-16

Similar Documents

Publication Publication Date Title
JP2005268312A (ja) レジスト除去方法及びそれを用いて製造した半導体装置
US7435685B2 (en) Method of forming a low-K dual damascene interconnect structure
JP5671253B2 (ja) 半導体装置の製造方法
US20050199586A1 (en) Resist removal method and semiconductor device manufactured by using the same
US8383519B2 (en) Etching method and recording medium
US7244672B2 (en) Selective etching of organosilicate films over silicon oxide stop etch layers
KR101250057B1 (ko) 절연막의 플라즈마 개질 처리 방법 및 플라즈마 처리 장치
TW201133623A (en) Post-planarization densification
KR20100126513A (ko) 실리콘 산화막의 성막 방법, 실리콘 산화막, 반도체 장치, 반도체 장치의 제조 방법 및 라이너 막의 성막 방법
KR20100003353A (ko) 반도체 장치의 제조 방법 및 반도체 장치
JP2005033203A (ja) シリコンカーバイド膜の形成方法
EP1186685A2 (en) Method for forming silicon carbide films
US7129171B2 (en) Selective oxygen-free etching process for barrier materials
KR100563610B1 (ko) 반도체소자의제조방법
JP2002009058A (ja) エッチング方法
JP2013546182A (ja) マイクロ波プラズマを用いる誘電膜堆積方法
KR100917291B1 (ko) 듀얼 다마신 분야에서 바닥부 무반사 코팅층의 2단계 에칭
JP5194393B2 (ja) 半導体装置の製造方法
US20100043821A1 (en) method of photoresist removal in the presence of a low-k dielectric layer
JP2010283136A (ja) 半導体装置の製造方法
JP2004363558A (ja) 半導体装置の製造方法およびプラズマエッチング装置のクリーニング方法
JP2004103752A (ja) 半導体集積回路の多層配線用層間絶縁膜及びその製造方法
US20020142104A1 (en) Plasma treatment of organosilicate layers
JP2004349458A (ja) フッ素添加カーボン膜の形成方法
JP2006073612A (ja) レジスト除去方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050603

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20061010

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061013

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090512

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091110