KR20100003353A - 반도체 장치의 제조 방법 및 반도체 장치 - Google Patents

반도체 장치의 제조 방법 및 반도체 장치 Download PDF

Info

Publication number
KR20100003353A
KR20100003353A KR1020097023404A KR20097023404A KR20100003353A KR 20100003353 A KR20100003353 A KR 20100003353A KR 1020097023404 A KR1020097023404 A KR 1020097023404A KR 20097023404 A KR20097023404 A KR 20097023404A KR 20100003353 A KR20100003353 A KR 20100003353A
Authority
KR
South Korea
Prior art keywords
film
fluorine
doped carbon
gas
wiring material
Prior art date
Application number
KR1020097023404A
Other languages
English (en)
Inventor
코헤이 카와무라
토시히사 노자와
타카아키 마츠오카
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20100003353A publication Critical patent/KR20100003353A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3127—Layers comprising fluoro (hydro)carbon compounds, e.g. polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/951—Lift-off

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

반도체 장치를 제조하는 방법은, (a) 탄소 및 불소를 포함하는 가스의 플라즈마를 생성하고, 상기 플라즈마를 이용하여, 불소 도핑 탄소막을 포함하는 내부 절연막을 기판 상에 형성하는 단계; (b) 상기 내부 절연막 상에 금속막을 형성하는 단계; (c) 소정 패턴에 따라 상기 금속막을 에칭하여 하드 마스크를 형성하는 단계; (d) 상기 하드마스크를 이용하여 상기 불소 도핑 탄소막을 에칭하여 상기 불소 도핑 탄소막에 오목부를 형성하는 단계; (e) 상기 기판 상에 배선 재료 막을 형성하여 상기 오목부에 배선 재료를 매립하는 단계; (f) 상기 불소 도핑 탄소막 상의 상기 배선 재료의 잉여분과 상기 하드 마스크를 제거하여 상기 불소 도핑 탄소막의 표면을 노출시키는 단계; 및 (g) 상기 불소 도핑 탄소막의 표면 상에 형성된 산화물을 제거하는 단계를 포함한다.

Description

반도체 장치의 제조 방법 및 반도체 장치{FABRICATION METHOD OF A SEMICONDUCTOR DEVICE AND A SEMICONDUCTOR DEVICE}
본 발명은 불소 도핑 탄소막(fluorine-doped carbon film)으로 이루어진 내부 절연층을 포함하는 반도체 장치의 제조 방법 및 상기 불소 도핑 탄소막을 포함하는 반도체 장치에 관한 것이다.
반도체 장치의 집적도를 향상시키기 위해 다층 배선 구조가 이용된다.
다층 배선 구조가 반도체 장치의 집적도를 향상시키는데 적용되나, 신호 주파수가 증가함에 따라 신호가 내부 절연층을 통해 전파하기 쉬워진다. 따라서, 반도체 장치의 동작 속도를 더욱 향상시키기 위해서는 내부 절연층의 유전율을 감소시킬 필요가 있다. 일반적으로, SiO2막(이산화 실리콘막)이 사용되는데, SiO2의 비유전율(이하에서는 유전율이라고 칭함)은 4.0이고, 이보다 더 작은 유전율을 갖는 저유전율 재료로서, 3.6의 유전율을 갖는 SiOF막이 연구 중이다. 또한, 약 2.8 내지 3.2의 유전율을 갖는 저유전율 재료로서 SiOCH막이 최근 실용적으로 사용되고 있다. 내부 절연층에 관한 계속적인 연구 및 개발을 통해 불소 또는 탄소 도핑의 실리콘(Si)계 물질(silicon-dominated material)에 관한 기술이 발전하고 있다.
상기 필요를 충족시키기 위해, 기존 재료에 비해 적은 비용으로 저유전율 재료로 이용될 수 있는 불소 도핑 탄소막(탄화불소막)이 연구되고 있다. 이 불소 도핑 탄소막은 약 1.8 정도로 감소된 유전율을 가질 수 있어서, 고속 장치에 적용 가능한 내부 절연층으로서 우수한 물질로 기대되고 있다. 반면, 불소 도핑 탄소막은 그 주성분으로서 탄소를 포함하고, 그 특성이 기존의 막과는 매우 다르다. 예를 들면, 실리콘을 주성분으로 하는 막에 비해, 내열성과 기계적 강도 및 플라즈마 에칭 처리에 대한 내에칭성이 낮은 단점을 갖는다.
따라서, 반도체 장치와 그 제조 방법에 적용되는 불소 도핑 탄소막을 이용한 다층 구조는 주성분이 실리콘으로 이루어지는 기존의 막의 다층 구조와는 다르다. 이하에서는 내부 절연층으로 불소 도핑 탄소막을 이용한 배선 패턴 형성 공정으로서의 듀얼 다마신 공정을 설명한다.
도 8(a)는 기판(100) 상에 형성된 하부 회로층(101)상에 상부 회로층을 형성하는 공정 중의 처리 단계를 도시하고 있다. 하부 회로층(101)에는 불소 도핑 탄소막(102), 구리(Cu) 배선층(103), SiCN(탄화 질화 실리콘) 등으로 이루어진 캡막(104), 배리어 금속막(105), 및 불소 도핑 탄소막(102)으로의 배선 재료(이 경우, Cu)의 확산을 방지하기 위한 배리어막(106)이 형성되어 있다. 이 하부 회로층(101)상에 아래에서부터 순서대로 불소 도핑 탄소막(112), 캡막(114), 티타늄(Ti) 등으로 이루어진 금속막(117), 희생막(118), 및 포토레지스트 마스크(119)가 형성되어 있다. 불소 도핑 탄소막(112; 102)은 링구조를 갖는 C5F8 가스 등의 불화탄소가스를 포함하는 처리 가스로부터 생성된 플라즈마 분위기에 기판(100)을 노출시킴으로써 형성된다.
도 8(a)에 도시된 다층 구조를 형성한 후에, 도 8(b)에 도시된 바와 같이, 오목부(122)의 형성 공정이 불소 도핑 탄소막(112)에 대해 실시된다. 이 공정은 포토레지스트 마스크(119)를 이용하여 희생막(118)을 형성하고, 희생막(118)을 이용하여 불소 도핑 탄소막(112)에 비아 홀(120)을 형성하고, 금속막(117)을 패터닝하여 형성된 하드 마스크를 이용하여 불소 도핑 탄소막(112)에 트렌치(121; 배선 재료를 매립하기 위한 트렌치)를 형성하는 단계를 포함한다. 다음에, 도 8(c)에 도시된 바와 같이, 배리어막(115)이 오목부(122)의 내부 및 배선층(103)의 노출면을 덮기 위해 형성되고, 그 후 배선 재료, 즉 구리(113)를 오목부(122)에 매립한다. 이어서, 도 8(d)에 도시된 바와 같이, 구리(113)의 잉여분과 금속막(113)이 CMP(화학적 기계적 연마)에 의해 제거된다.
이러한 CMP 공정에서, 불소 도핑 탄소막(112)에 기계적 힘이 직접 미치는 것을 방지하기 위해, 도 8(d)에 도시된 바와 같이, 상기 CMP 공정은 캡막(114)의 일부를 남긴 채로 종료된다. 또한, 산화막(123)이 산화에 의해 배선층(113)의 표면에 형성된다. 이 산화막(123)이 그대로 남아 있는 경우, 배선층(113)의 저항이 증가하게 된다. 따라서, 산화막(123)을 환원하기 위해, 도 8(e)에 도시된 바와 같이, 기판(100)에 여기된 암모니아(NH3) 가스에 의해 생성된 플라즈마(즉, NH3 플라즈마)가 조사된다. NH3 플라즈마에 노출될 경우, 불소 도핑 탄소막(112)은 에칭된 다. 그러나, 상술한 바와 같이 캡막(114)이 표면에 남아 있기 때문에, 이 캡막(114)이 보호막으로 작용하여 불소 도핑 탄소막(112)이 노출되지 않으므로, NH3 플라즈마에 의한 불소 도핑 탄소막(112)의 에칭을 방지할 수 있다. 이 후, 배리어막(116)이 배선층(113)의 표면을 포함하여 기판(100) 전체에 걸쳐 형성되고, 상부 회로층의 형성 공정이 완료된다(도 8(f)). 또한, 이어지는 유사 공정들에 의해, 반도체 장치의 다층 구조의 제조가 실행된다.
상술한 바와 같이, 캡막(114)은 CMP 공정 및 NF3 플라즈마 조사 중에 불소 도핑 탄소막(112)의 보호막으로 작용하고, 또한, 금속 마스크, 즉 금속막(117)과 불소 도핑 탄소막(112)을 접착하기 위한 점착층으로 작용한다. 즉, 하기의 비교예 2-1의 실험 결과에서 설명되는 바와 같이, Ti로 이루어진 금속막이 링 구조의 C5F8 가스로부터 얻어진 불소 도핑 탄소막 상에 직접 형성될 경우, 금속막(117)이 박리할 수 있다. 따라서, SiCN, SiC 또는 SiN으로 이루어지는 캡막을 개재함으로써, 불소 도핑 탄소막(112)과 금속막(117)의 접착이 유지될 수 있다.
실리콘계 물질로 된 종래의 내부 절연막(112)에 대해서는 캡막(114)이 사용되지 않았으나, 최근에는 저유전율 특성의 장점 때문에 불소 도핑 탄소막(112)의 사용이 요구된다. 한편, 반도체 장치가 박막화될수록 내부 절연막으로서의 불소 도핑 탄소막(112)도 박막화하는 것이 요구된다. 캡막(114)의 재료인 SiCN(유전율: 약 5), SiC(유전율: 약 7) 또는 SiN(유전율: 약 8)은 비교적 높은 유전율을 갖는다. 불소 도핑 탄소막이 내부 절연막(112)의 일부로 사용될 경우, 캡막(114)의 높 은 유전율은 내부 절연막(112)이 얇아질 경우 그 영향력이 커진다. 즉, 캡막(114)의 높은 유전율로 인해, 내부 절연막(112)의 실효 유전율은 그 두께가 감소함에 따라 증가하므로, 약 1.8의 저유전율을 갖는 불소 도핑 탄소막이 사용되는 경우에 있어서도, 그 이점이 효과적으로 발휘되지 못한다.
또한, 캡막(114)은 내열성 및 강도와 관련한 불소 도핑 탄소막의 단점을 보완하기 위해 사용된다. 그러나, 캡막(114)이 반도체 장치를 제조하는 데 있어서 반드시 사용되어야 하는 것은 아니다. 따라서, 캡막(114)의 형성은 부가적인 성막 공정으로 여겨진다. 또한, 하드 마스크로서의 금속막(117)은 후속 공정에서 필요하므로, 금속 마스크로서의 금속막(117)에 대한 에칭 속도의 선택성을 유지하도록 에칭 가스를 선택하는 것이 필요하다. 또한, 캡막(114)를 에칭하는 동안 생성된 잔여 물질을 제거하기 위해 클리닝 처리 공정이 요구되는 경우도 있다. 따라서, 불소 도핑 탄소막의 경우, 공정수의 증가가 수반되고, 이것이 스루풋의 감소 요인이 된다. 또한, 그 공정을 수행하기 위한 추가 장비가 필요해진다.
한편, 불소 도핑 탄소막은 특허문헌 1에도 개시되어 있으나, 위에서 기술한 문제에 관한 언급은 전혀 없다.
[특허문헌 1]: 일본특허공개공보 제2005-302811호
본 발명은 내부 절연막의 재료에 관한 것으로, 특히, 저유전율을 갖는 불소 도핑 탄소막에 관한 것이다. 본 발명에 따르면, 불소 도핑 탄소막의 장점을 이용한 반도체 장치와 반도체 장치 제조 방법이 제공된다. 또한, 본 발명은 반도체 장치 제조의 프로세스 단계를 간소화할 수 있는 제조 방법을 제공한다.
본 발명의 일 측면에 따르면, 반도체 장치를 제조하는 방법으로서, 반도체 장치를 제조하는 방법으로서, (a) 탄소 및 불소를 포함하는 가스에 의해 생성된 플라즈마를 이용하여 불소 도핑 탄소막(fluorine-doped carbon film)을 포함하는 내부 절연막을 기판 상에 형성하는 단계; (b) 상기 내부 절연막 상에 금속막을 형성하는 단계; (c) 상기 금속막을 에칭하여 하드 마스크를 형성하는 단계; (d) 상기 하드마스크를 이용하여 상기 불소 도핑 탄소막을 에칭하여 상기 불소 도핑 탄소막에 오목부를 형성하는 단계; (e) 상기 기판 상에 배선 재료 막을 형성하여 상기 오목부에 배선 재료를 매립하는 단계; (f) 상기 불소 도핑 탄소막 상의 상기 배선 재료의 잉여분과 상기 하드 마스크를 제거하여 상기 불소 도핑 탄소막의 표면을 노출시키는 단계; 및 (g) 상기 불소 도핑 탄소막의 표면상에 형성된 산화물을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법이 제공된다.
또한, 본 발명의 다른 측면에 따르면, 불소 도핑 탄소막을 포함하는 내부 절연막과 상기 내부 절연막에 매립된 배선 재료를 갖는 하부 회로층과, 상기 배선 재료의 확산을 억제하기 위해 상기 하부 회로층 상에 직접 형성되는 배리어막과, 상기 배리어막 상에 형성된 불소 도핑 탄소막을 포함하는 다른 내부 절연막과, 상기 내부 절연막에 다른 배선 재료를 매립하여 형성된 상부 회로층을 포함하는 것을 특징으로 하는 반도체 장치가 제공된다.
본 발명의 일 측면에 따르면, 상층 배선과 하층 배선 사이에 위치한 내부 절연막의 실효 유전율의 증가가 억제되고, 따라서 저유전율을 갖는 불소 도핑 탄소막을 반도체 장치의 내부 절연막으로 이용하는 경우 그 효과가 충분히 발휘될 수 있다. 종래의 경우, 하드 마스크로 이용되는 금속막과 불소 도핑 탄소막을 결합하기 위해 상대적으로 높은 유전율을 갖는 SiCN막과 같은 캡막이 사용되어왔다. 캡막은 두 불소 도핑 탄소막들 사이에 마련되어 배선 재료를 연마하는 공정 및 이후의 공정 중에 상기 막들을 보호하는 역할을 하기 위해 마련되었다. 그러나, 본 발명에 따르면, 캡막의 성막 공정 및 후속하는 에칭 및 캡막의 습식 처리가 필요치 않아, 종래와 달리 반도체 제조 공정이 간소화될 수 있다.
도 1은 본 발명에 따른 반도체 장치의 제조 방법의 일례를 도시하는 도면이다.
도 2는 상기 반도체 장치의 제조 방법의 일례의 설명도이다.
도 3은 상기 반도체 장치의 제조 방법의 일례의 설명도이다.
도 4는 본 실시예에 이용된 C5F8 가스의 설명도이다.
도 5는 반도체 장치의 제조 방법에 사용되는 성막 장치의 단면도이다.
도 6은 실험 1에 따른 실험 결과의 특징을 도시하는 설명도이다.
도 7은 실험 3을 실시한 후 웨이퍼의 TEM 사진을 도시하는 개략도이다.
도 8은 종래의 링 구조를 갖는 C5F8 가스를 이용하여 CF막을 형성하는 제조 공정을 설명하기 위한 반도체 장치의 단면도이다.
(제 1 실시예)
도 1을 참조하여, 본 발명에 관한 반도체 장치의 제조 공정의 일실시예를 설명한다. 도 1(a)는 기판으로서의 웨이퍼(W) 상에 형성된 n번째 (하측) 회로층을 도시한다. 상기 회로층은 내부 절연막인 불소 도핑 탄소막(60; 이하에, CF막으로 칭한다)에 매립된 Cu 등으로 이루어진 금속 배선(61)을 포함한다. CF막(60)과 배선(61) 사이에는 배선(61) 물질이 CF막(60)으로 확산하는 것을 막기 위한 배리어 금속막(62)이 형성되어 있는데, 이 배리어 금속막(62)은 다층으로 형성되며, 아래에서부터(CF막(60) 측으로부터) 질화 티타늄(TiN)막과 탄탈륨(Ta)막의 순서로 이루어져 있다. 또한, SiC 등으로 이루어진 배리어막(63)이 이 회로층 상에 형성되어, 배선(61)로부터 n+1번째 층인 CF막(70)으로의 금속의 확산을 방지한다. 이하의 설명에서, n번째 층은 하측으로, n+1번째 층은 상측으로 기재한다.
우선, 도 1(b)에 도시된 바와 같이, 배리어막(63)이 CF막(70)의 표면에 형성된다. 이하에 상세하게 설명하는 바와 같이, 직쇄 구조를 갖는 불소 및 탄소를 포함하는 화합물 가스인 C5F8 가스를 성막 가스로 이용하여 플라즈마를 공급함으로써 상기 CF막(70)이 웨이퍼(W) 상에 형성된다. 직쇄 구조를 갖는 상기 C5F8 가스는 탄소 원자 사이의 3중 결합을 특징으로 한다. 예를 들면, 도 4(a)는 3중 결합을 갖는 1, 1, 1, 2, 2, 5, 5-옥타플루오로-1-펜틴 가스를 도시하고 있다. 또한, 도 4(b)에 도시된 바와 같이, 탄소간의 화학적 2중 결합을 갖는 1, 1, 2, 3, 4, 5, 5, 5-옥타플루오로-1, 3-펜틴 가스등이 이용될 수도 있다. 그 경우, 링 구조의 C5F8 가스를 이용하여 형성한 경우와 비교하여, CF막의 기계적 강도 및 내열성이 향상된다. 이는 3중 결합을 가진 C5F8 가스 플라즈마가 생성될 때, 그물 모양 구조를 갖는 해리 물질이 생성되어 CF막(70) 내로 침투하기 때문이다.
또한, Ti(티타늄)와 같은 금속막(71)이 스퍼터링법 등에 의해 CF막(70) 상에 형성되고, 이 금속막(71)은 CF막(70)이 에칭될 때 하드 마스크로 이용된다. CF막(70)은 높은 열적 안정성을 가지고 있으므로, Ti막과 CF막(70) 사이의 접착성이 향상된다. 그 구체예가 실험예 2-1 및 실험예 3에서 후술된다. 따라서, CF막(70) 및 금속막(71) 사이의 접착이 유지되고, SiCN(탄화 질화 실리콘) 등으로 이루어진 캡막이 불필요해진다. 또한, 금속막(71)은 상기 Ti막에 한정되지 않으며, 탄탈륨(Ta), 텅스텐(W), 알루미늄(Al) 등이 금속막으로 사용되어도 좋다.
다음에, 도 1(c)에 도시된 바와 같이, 트렌치(배선이 매립될 트렌치) 패턴(73)이 포토레지스트 마스크(74)에 의해 금속막(71)상에 형성되고, 포토레지스트 마스크(74)를 이용하여 금속막(71)이 에칭된다. 그 결과, 도 1(d)에 도시된 바와 같은 트렌치가 형성된다. 하드 마스크 패턴을 형성하기 위해 금속막(71)을 에칭할 때 하부 CF막(70)과 금속막(하드 마스크)(71)사이의 높은 에칭 선택성(예를 들면, 100 초과)을 얻기 위해 금속막(71)은 순수 금속으로 형성된다. 그 다음, 에칭 가스를 바꿔 트렌치(80)를 형성하기 위해 금속막(71)의 하드 마스크를 이용하여 CF막(70)을 에칭한다(도 1(e)). CF막(70)의 에칭시에 포토레지스트 마스크(74)가 제거되어, 웨이퍼(W)의 상면에 금속막(하드마스크)(71)이 남게 된다.
또한, SiOC(산화 실리콘 카보네이트)계 막인 희생막(75)이 트렌치(80)를 덮도록 스핀 코팅법에 의해 형성된다. 포토레지스트 마스크(77)가 비아 홀(76)을 형성하기 위해 희생막(75)의 표면에 형성된다(도2(a)). 상기 포토 레지스트 마스크(77)는 희생막(75), CF막(70) 및 바닥에 노출된 배리어막(63)을 에칭하기 위해 이용되고, 이에 의해 비아 홀(81)이 형성된다(도 2(b) 내지 도 2(c)). 다음에, 화학 처리에 의해 희생막(75)이 제거되고(도 2(d)), 이에 의해 CF막(70)에 트렌치(80) 및 비아 홀(81)을 포함하는 오목부(82)가 형성된다.
배리어 금속(62)과 유사한 구조를 갖는 배리어 금속(78)이 금속막(71)의 표면과 오목부(82)의 내면 전체를 덮도록 스퍼터링법 등에 의해 형성된다. 다음에, Cu 등의 배선 재료로 이루어진 상부 배선(79)이 스퍼터링법 등에 의해 형성된다(도2(e)).
이어서, Cu(배선 재료)의 잉여 부분, 배리어 막(78) 및 금속막(71)이 CMP(화학적 기계적 연마)법에 의해 제거되고, 이에 의해 상부 배선(79)이 CF막(70)에 형성된다. 이 CMP공정은 우레탄과 같은 수지 물질로 이루어진 패드로 웨이퍼(W)를 화학적 기계적으로 연마함으로서 실행된다. 구체적으로, 산성 혹은 알칼리성 슬러리를 패드에 공급한 후, 상기 패드와 웨이퍼(W)를 상호 눌리도록 회전시켜 웨이퍼(W)의 표면이 연마된다. 이 연마 공정에 있어서, 캡막을 이용하는 종래의 구조와 달리, CF막(70) 상에 캡막이 형성되어 있지 않다. 따라서, CF막(70)의 표면이 연마 공정의 후기 단계에서 직접 연마되게 된다. 그러나, CF막(70)은 상술한 바와 같이 충분한 기계적 강도를 갖기 때문에, 디바이스 특성에 영향을 미치는 손상은 초래되지 않는다. 연마 공정 중의 마찰열에 의해 산화층(79a)이 Cu(배선(79))의 표면에 형성된다(도 2(f)). 배선(79)과 그에 연속하는 상부 (n+2)번째 배선 사이에 산화층(79a)이 존재할 경우 배선 저항이 증가하기 때문에, 상기 산화층(79a)은 환원 처리 등에 의해 제거한다(도 3(a)). 환원 처리는 포름산 증기와 같은 유기산을 처리실(11) 내의 스테이지 상의 웨이퍼(W)와 대향하도록 배치된 샤워헤드로부터 공급함으로써 실행된다. 유기산을 이용한 환원 처리는 증기 대신 웨이퍼(W) 상에 공급된 유기산 용액을 이용하여 실행되어도 좋고, 상기 유기산은 포름산이 아니라 카르본산 등이어도 좋다.
환원 처리에 의해, 산화층(79a)는 금속(Cu)으로 변환된다. 한편, CF막(70)은 이러한 유기산에 의해 열화되거나 에칭되지 않기 때문에, 산화층(79a)의 환원 처리는 CF막(70)에 영향을 끼치지 않고 실행될 수 있다.
환원 처리를 위해, 수소 분위기와 같은 환원 분위기 내에 웨이퍼(W)를 배치하여 어닐링 처리(열처리)가 실행된다. 본 실시예에서 사용된 CF막(70)은 양호한 내열성을 가지므로, 이러한 어닐링 처리 중 F(불소) 가스 등의 이탈을 방지할 수 있다. 또한, 배선(79)의 (n+2)번째 상부 CF막(미도시)으로의 확산을 방지하기 위해 웨이퍼(W) 표면 상에 배리어막(83)이 CVD(화학적 기상 성장)에 의해 형성된다. 상기 실행된 일련의 처리 단계를 반복함으로써 소정 개수의 회로층이 형성된다.
상기 실시예에 따르면, CF막(70)은 직선 구조를 갖는 C5F8에 의해 형성되기 때문에 양호한 기계적 강도를 갖는다. Cu(배선 (79))의 공급 후에 실행되는 CMP 공정 중, CF막(70)이 노출될 때까지 웨이퍼(W)의 표면이 연마될 때에도 CF막(70)은 손상되지 않는다.
산화 구리(산화막 층(79a))의 CMP 공정 후에 포름산을 이용하여 환원 처리를 실행하고, 이때 CF막(70)은 포름산에 의해 에칭되지 않는다. 따라서, 산화층(79a)의 환원 처리는 CF막(70)의 표면이 노출된 채로 실시될 수 있다. 또한, 직쇄 구조의 C5F8를 이용하여 형성된 CF막(70)은 높은 내열성을 갖는다. 예를 들면, CF막(70)이 400℃까지 가열될 때, 불소 가스등의 이탈 가스는 발생하지 않으므로, 후처리로서 수소 소결 처리가 실행될 때, 불소 가스에 의한 금속 배선의 부식이 방지된다.
따라서, 배선 형성을 위한 종래의 듀얼 다마신 공정에 있어서 캡막이 필요했던 것과 달리, 본 실시예에서는 배선을 형성하기 위한 듀얼 다마신 공정에 있어서 캡막을 형성할 필요가 없다. 따라서, 고유전율을 갖는 캡막이 상부 CF막(70)과 하부 CF막(60) 사이에 개재하지 않는다. 따라서, 상부 배선(79)과 하부 배선(61) 사이에 형성된 모든 내부 절연막(CF막(70), 배리어 막(63) 등 포함)에 대한 실효 유전율의 증가는 발생하지 않고, 저유전율을 갖는 CF막(70)을 사용하는 효과가 충분히 발휘될 수 있다. 특히, 내부 절연막이 박막화될 경우, 고유전율을 가진 막이 모든 내부 절연막의 실효 유전율에 미치는 영향이 더욱 커진다. 따라서, 반도체 소자에 관한 본 발명은 매우 유용하다.
또한, 캡막(104, 114)을 형성할 필요가 없어, 캡막의 성막 공정, 캡막의 에 칭 공정 및 웨이퍼의 표면을 세정하기 위한 습식 처리 공정을 실시할 필요가 없다. 그 결과, 공정이 간단해지고 제조 스루풋이 향상될 수 있다. 또 다른 이점으로, 캡막과 금속막(71)에 대한 선택적 에칭의 필요성이 사라져 적절한 에칭 조건(에칭 가스)을 찾기 위해 상세한 조사를 실행할 필요가 없어진다. 따라서, 금속막(71)의 재료를 선택하는 데 있어서의 유연성이 확보된다. 또한, 금속막(71)과 CF막(70) 간의 에칭 선택비가 충분히 크기 때문에, 적절한 형상(높은 애스펙트 비)을 갖는 오목부(82)를 간단히 형성할 수 있다.
하드 마스크로서의 금속막(71)은 Ti에 한정되지 않고, Ta, W, Al 등 다른 물질을 사용해도 좋다. 상기 금속막은 스퍼터링법과 그 온도가 400℃ 미만이라면 열CVD법에 의해 형성된다.
또한, 본 발명은 SiCN막 등이 CF막(70)과 금속막(71) 사이에 형성되고, 상기 SiCN막이 CMP 공정을 통한 금속막(71)의 제거 공정에 의해 제거되고, 하부 CF막(60)과 상부 CF막(70) 사이에는 캡막(104)을 개재하지 않는 제조 방법을 포함할 수 있다.
다음에, 금속막(71)을 형성하기 위한 장치의 일례를 도 5를 참조하여 간략히 설명한다. 성막 장치(10)는 처리 용기(11), 온도 조절부를 포함하는 스테이지(12), 약 13.56 MHz의 고주파 전력을 공급하기 위해 스테이지(12)에 연결된 고주파 전원(13)을 포함한다. 대략 원형의 알루미나 등으로 이루어진 제 1 가스 공급부(14)가 스테이지(12)와 대향하여 처리 용기(11)의 상부에 배치되어 있다.
스테이지(12)에 대향하는 제 1 처리 가스 공급부(14)의 평면에는 다수의 가 스 공급 구멍(15)이 마련되어 있다. 제 1 가스 공급 구멍(15)은 플라즈마 발생을 위해 아르곤(Ar) 가스, 불활성 가스 등을 공급하는 가스 공급원에 가스 공급로(17) 및 가스 유로(16)를 통해 연결되어 있다. 또한, 전기적으로 도전성 물질로 만들어진 대략 원형의 제 2 가스 공급부(18)가 스테이지(12)와 제 1 가스 공급부(14) 사이에 마련되어 있다. 스테이지(12)에 대항하는 이 제 2 가스 공급부(18)의 평면에도 다수의 가스 공급 구멍(19)이 마련되어 있다. 가스 유로(20)가 제 2 가스 공급부(18)에 형성되어 제 2 가스 공급 구멍(19)과 연통하고, 직쇄 구조를 갖는 C5F8 가스 등의 원료 가스와 제 2 가스 공급로(21)를 통해 연결되어 있다. 또한, 다수의 개구(22)가 제 2 가스 공급부(18)를 관통하여 형성되어 있다. 이들 개구(22)는 제 2 가스 공급부(18)의 상부에서 생성된 플라즈마가 제 2 가스 공급부(18)의 하부로 흘러가도록 구성되어 있다. 예를 들면, 상기 개구(22)는 인접한 제 2 가스 공급 구멍(19) 사이에 형성된다. 배기구(26a)가 처리 용기(11)의 하부에 마련되어 배기관(26)을 통해 진공 배기 시스템(27)에 연결되어 있다.
안테나부(30)가 제 1 가스 공급부(14)의 상부에서 유전체 재료, 예를 들면, 알루미나로 만들어진 커버판(28)을 통해 마련되어 있다. 안테나부(30)는 대략 원형의 안테나체(31)와 그 바닥에 형성된 평면 안테나 부재(슬릿판)(32)를 포함한다. 평면 안테나 부재(32)는 원편파를 생성하기 위한 다수의 슬릿(미도시)을 포함한다. 안테나체(31)와 평면 안테나 부재(32)는 도전성 재료로 이루어지며, 편평 개구를 갖는 원형의 도파관을 구비하고 있다.
저손실 유전체 재료, 예를 들면, 산화 실리콘 또는 질화 실리콘으로 이루어진 지파판(33)이 안테나체(31)과 평면 안테나 부재(32) 사이에 배치되어 있다. 상기 지파판(33)은 도파관 내의 마이크로파의 파장을 짧게 하기 위해 마련된다.
안테나부(30)는 동축 도파관(35)를 통해 마이크로파 발생 수단(34)에 연결되어 있고, 상기 마이크로파 수단(34)은 약 2.45 GHz 내지 약 8.4 GHz 범위의 주파수를 갖는 마이크로파를 생성한다. 또한, 동축 도파관(35)의 외부관(35A)은 안테나부(31)에 연결되어 있고, 동축 도파관(35)의 중심 도체(35B)는 지파판(33)에 형성된 개구부를 통해 평면 안테나부(32)에 연결되어 있다.
이하에서는, 상술한 성막 장치(10)를 이용하여 CF막(70)을 형성하는 공정을 설명한다. 먼저, 웨이퍼(W)가 처리 용기(11) 내로 반송되어 스테이지(12) 상에 탑재된다. 처리 용기(11)는 진공 배기 시스템(27)에 의해 배기되고, 예를 들면, Ar가스와 직쇄 구조를 갖는 C5F8가스가 제 1 가스 공급로(17)와 제 2 가스 공급로(21)를 통해 소정 유량으로 각각 도입된다. 처리 용기(11) 내의 진공도는 소정값으로 설정되고, 스테이지(12) 상에 탑재된 웨이퍼(W)는 열 제어 시스템에 의해 가열된다.
마이크로파 발생 수단(34)은 2.45 GHz의 주파수를 갖는 고주파(마이크로파)를 평면 안테나 부재(32)의 슬릿(미도시)으로부터 커버판(28) 및 제 1 가스 공급부(14)를 통해 하측 처리 공간으로 방사한다.
Ar가스는 마이크로파에 의해 여기되어, 그 결과 제 1 가스 공급부(14)와 제 2 가스 공급부(18) 사이의 공간에 Ar 플라즈마가 형성된다. 제 2 가스 공급로(21)를 통해 스테이지(12) 상으로 도입된 C5F8가스의 경우, 개구(22)를 통해 처리공간의 상부로부터 흐르는 Ar 플라즈마와의 충돌에 의해 C5F8가스의 활성종이 생성된다. 상기 활성종을 웨이퍼(W)에 공급함으로써 CF막(70)이 웨이퍼(W) 상에 형성된다.
(실시예)
(실험예 1)
실리콘 화합물계 막, 예를 들면 SiCN막이 상술한 캡핑층으로 이용되었을 때, 이것이 내부 절연막의 일부로 남아 있었다. 내부 절연막 내의 SiCN막의 유전율에 대한 효과가 하기와 같이 연구되었다. 실험에서, 서로 다른 구조가 형성되었다. CF막의 두께를 25 nm씩 증가시켜 100 nm에서 375 nm로 설정하였고, 각 CF막이 20 nm 두께의 SiCN 막 상에 형성되었다. 또 다른 20 nm 두께의 SiCN막이 상기 CF막 상에 형성되어 샌드위치 구조가 형성되었다. 상기 구조의 막 유전율이 수은 프로브 시스템을 이용하여 측정되었다.
(실험 결과)
측정 결과가 도 6에 도시되어 있다. 상기 구조의 내부 절연막의 유전율은 CF막의 막두께가 감소함에 따라 증가하는 것을 알 수 있다. 이것은 내부 절연막의 전체 두께가 감소함에 따라, 그 유전율이 현저히 증가하여 무시할 수 없게 된다는 것을 의미한다.
(실험예 2)
(실험예 2-1)
CF막이 성막 장치(10)를 이용하여 웨이퍼(W) 상에 형성되었다. C5F8 가스가 직쇄 구조를 갖는 원료 가스로 이용되었고, Ti막이 스퍼터링법에 의해 상기 CF막 상에 형성되었다. 그 후, 진공 분위기에서 약 400℃로 60분간 열처리가 실시되었다.
(비교예 2-1)
또 다른 CF막이 실험예 2-1과 같은 방법에 의해 링 구조를 갖는 C5F8 가스를 소스 가스로 이용하여 웨이퍼(W) 상에 형성되고, Ti막이 상기 CF막 위에 형성되었다.
(비교예 2-2)
또 다른 CF막이 비교예 2-1과 같은 방법에 의해 웨이퍼(W) 상에 형성되었다. 또한, Ta막이 CF막 상에 형성되었고, 350℃로 30분간 열처리가 실시되었다.
(실험 결과)
실험예 2-1에 있어서, Ti막의 박리가 일어나지 않았고, Ti막과 CF막 사이에 공극도 형성되지 않았으며, 형성된 막의 경우 색상이 균일하고, 상태가 양호하였다. 그러나, 비교예 2-1의 경우에는, 성막후 Ti막의 박리가 관찰되었다. 비교예 2-2의 경우, 성막 후에는 Ta막의 박리가 없었으나, 열 처리 후 웨이퍼(W) 상의 전역에서 Ta막의 박리가 관찰되었다. 비교예 2-1과 2-2의 이 같은 차이는 Ta막과 Ti막의 반응성의 차이에 기인하는 것으로 보인다.
상기 결과는 열처리 후 공극이 발견되지 않았으므로, 직쇄 구조를 갖는 C5F8 가스를 이용한 성막이 이탈 가스를 발생시키지 않음을 실증한다. 상기 결과로부터, CF막이 LSI(대규모 집적 회로)의 제조 공정 중 트랜지스터의 형성에 이용될 경우, 불소 가스의 이탈 가스가 발생하지 않을 것으로 기대되고, 따라서, 트랜지스터의 게이트 산화막의 계면 상태 밀도를 감소하기 위해 약 400℃의 온도로 수소 소결 처리가 실행될 때, 불소에 의해 배선 재료의 부식이 일어나지 않을 것으로 보인다. 반면에, 링 구조를 갖는 C5F8 가스를 이용한 CF막의 경우에는, 열처리에 의한 이탈 가스와 금속 간의 반응에 의해 금속막의 박리가 발생하고, 직쇄 구조를 갖는 C5F8 가스를 이용하여 형성한 CF막에 비해 낮은 내열성을 가짐을 알 수 있다.
(실험예 3)
상술한 성막 장치(10)에 의해 직쇄 구조를 갖는 C5F8 가스를 이용하여 웨이퍼(w) 상에 CF막을 형성하였고, 이어서 3 nm 두께의 Ti막, 7 nm 두께의 Ta막 및 15 nm 두께의 Cu막을 각각 형성하고, 이후 400℃에서 60분간 열처리를 실시하였다. 다음에, 해당 샘플의 단면을 TEM(투과 전자 현미경)관찰에 의해 촬상하였다. 그 결과를 도 7에 도시한다. 도면에서 보듯이, 이들 각각의 막 사이에서 막의 박리 및 막 사이의 성분 확산 등과 같은 변화가 발생하지 않았음을 알 수 있다. 따라서, CF막이 충분한 내열성을 갖고, Ti막 등과 같은 금속을 CF막 상에 직접 형성하는 데 있어 어려움이 없음을 알 수 있다.
본 발명은 2007년 4월 10일 출원된 일본 우선권 출원 2007-103313 및 2007년 4월 10일 출원된 미국 특허 출원 60/922,593에 기초한 것으로, 이들 출원의 전체 내용이 본 건에서 원용된다.
본 발명의 일 측면에 따르면, 상층 배선과 하층 배선 사이에 위치한 내부 절연막의 실효 유전율의 증가가 억제되고, 따라서 저유전율을 갖는 불소 도핑 탄소막을 반도체 장치의 내부 절연막으로 이용하는 경우 그 효과가 충분히 발휘될 수 있다. 종래의 경우, 하드 마스크로 이용되는 금속막과 불소 도핑 탄소막을 결합하기 위해 상대적으로 높은 유전율을 갖는 SiCN막과 같은 캡막이 사용되어왔다. 캡막은 두 불소 도핑 탄소막들 사이에 마련되어 배선 재료를 연마하는 공정 및 이후의 공정 중에 상기 막들을 보호하는 역할을 하기 위해 마련되었다. 그러나, 본 발명에 따르면, 캡막의 성막 공정 및 후속하는 에칭 및 캡막의 습식 처리가 필요치 않아, 종래와 달리 반도체 제조 공정이 간소화될 수 있다.

Claims (10)

  1. 반도체 장치를 제조하는 방법으로서,
    (a) 탄소 및 불소를 포함하는 가스에 의해 생성된 플라즈마를 이용하여 불소 도핑 탄소막(fluorine-doped carbon film)을 포함하는 내부 절연막을 기판 상에 형성하는 단계;
    (b) 상기 내부 절연막 상에 금속막을 형성하는 단계;
    (c) 상기 금속막을 에칭하여 하드 마스크를 형성하는 단계;
    (d) 상기 하드마스크를 이용하여 상기 불소 도핑 탄소막을 에칭하여 상기 불소 도핑 탄소막에 오목부를 형성하는 단계;
    (e) 상기 기판 상에 배선 재료 막을 형성하여 상기 오목부에 배선 재료를 매립하는 단계;
    (f) 상기 불소 도핑 탄소막 상의 상기 배선 재료의 잉여분과 상기 하드 마스크를 제거하여 상기 불소 도핑 탄소막의 표면을 노출시키는 단계; 및
    (g) 상기 불소 도핑 막의 표면 상에 형성된 산화물을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 단계 (b)에 있어서 금속막이 상기 내부 절연막 상에 직접 형성되는 것 을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제 1 항에 있어서,
    상기 탄소 및 불소를 포함하는 가스는 직쇄 구조(straight chain structure)를 갖는 C5F8 가스인 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제 3 항에 있어서,
    상기 C5F8 가스는 3중 결합을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제 1 항에 있어서,
    상기 금속은 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W) 및 알루미늄(Al) 중 하나인 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제 1 항에 있어서,
    상기 하드 마스크 상에 희생막을 형성하는 단계; 및
    상기 희생막을 마스크로 이용하여 상기 불소 도핑 탄소막을 에칭하여 상기 불소 도핑 탄소막에 오목부를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제 1 항에 있어서,
    상기 단계 (f)는 상기 배선 재료의 표면을 연마함으로써 실현되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제 1 항에 있어서,
    상기 단계 (g)는 유기산의 액체 또는 유기산의 증기를 상기 기판의 표면에 공급함으로써 실행되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제 1 항에 있어서,
    상기 단계 (g)는 환원 가스 분위기에서 상기 기판을 어닐링하여 실현되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 불소 도핑 탄소막을 포함하는 내부 절연막과 상기 내부 절연막에 매립된 배선 재료를 갖는 하부 회로층과,
    상기 배선 재료의 확산을 억제하기 위해 상기 하부 회로층 상에 직접 형성되는 배리어막과,
    상기 배리어막 상에 형성된 불소 도핑 탄소막을 포함하는 다른 내부 절연막과,
    상기 내부 절연막에 다른 배선 재료를 매립하여 형성된 상부 회로층을 포함하는 것을 특징으로 하는 반도체 장치.
KR1020097023404A 2007-04-10 2008-03-28 반도체 장치의 제조 방법 및 반도체 장치 KR20100003353A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US92259307P 2007-04-10 2007-04-10
JP2007103313A JP5261964B2 (ja) 2007-04-10 2007-04-10 半導体装置の製造方法
JPJP-P-2007-103313 2007-04-10
US60/922,593 2007-04-10

Publications (1)

Publication Number Publication Date
KR20100003353A true KR20100003353A (ko) 2010-01-08

Family

ID=39863876

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097023404A KR20100003353A (ko) 2007-04-10 2008-03-28 반도체 장치의 제조 방법 및 반도체 장치

Country Status (6)

Country Link
US (1) US8124523B2 (ko)
JP (1) JP5261964B2 (ko)
KR (1) KR20100003353A (ko)
CN (1) CN101647110B (ko)
TW (1) TW200908219A (ko)
WO (1) WO2008126776A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5261964B2 (ja) * 2007-04-10 2013-08-14 東京エレクトロン株式会社 半導体装置の製造方法
JP5554951B2 (ja) * 2008-09-11 2014-07-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5186663B2 (ja) * 2008-12-19 2013-04-17 富士通株式会社 微細構造の製造方法および回路基盤の製造方法
US8680629B2 (en) * 2009-06-03 2014-03-25 International Business Machines Corporation Control of flatband voltages and threshold voltages in high-k metal gate stacks and structures for CMOS devices
US8274116B2 (en) 2009-11-16 2012-09-25 International Business Machines Corporation Control of threshold voltages in high-k metal gate stack and structures for CMOS devices
JP5600447B2 (ja) * 2010-03-05 2014-10-01 株式会社日立ハイテクノロジーズ プラズマエッチング方法
JP5700513B2 (ja) 2010-10-08 2015-04-15 国立大学法人東北大学 半導体装置の製造方法および半導体装置
US8415805B2 (en) * 2010-12-17 2013-04-09 Skyworks Solutions, Inc. Etched wafers and methods of forming the same
WO2013125647A1 (ja) * 2012-02-22 2013-08-29 東京エレクトロン株式会社 半導体装置の製造方法及び半導体装置
KR20170110332A (ko) * 2016-03-23 2017-10-11 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9870915B1 (en) * 2016-10-01 2018-01-16 Applied Materials, Inc. Chemical modification of hardmask films for enhanced etching and selective removal
CN112180687A (zh) * 2019-07-01 2021-01-05 台湾积体电路制造股份有限公司 半导体制造设备

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3400918B2 (ja) * 1996-11-14 2003-04-28 東京エレクトロン株式会社 半導体装置の製造方法
EP1035569B1 (en) * 1997-11-27 2006-10-11 Tokyo Electron Limited Method for forming plasma films
JP4355039B2 (ja) * 1998-05-07 2009-10-28 東京エレクトロン株式会社 半導体装置及び半導体装置の製造方法
JP2000133710A (ja) * 1998-10-26 2000-05-12 Tokyo Electron Ltd 半導体装置及びその製造方法
TW476134B (en) * 2000-02-22 2002-02-11 Ibm Method for forming dual-layer low dielectric barrier for interconnects and device formed
US20010030169A1 (en) 2000-04-13 2001-10-18 Hideo Kitagawa Method of etching organic film and method of producing element
JP2001358218A (ja) * 2000-04-13 2001-12-26 Canon Inc 有機膜のエッチング方法及び素子の製造方法
US6737728B1 (en) * 2000-10-12 2004-05-18 Intel Corporation On-chip decoupling capacitor and method of making same
JP4698813B2 (ja) * 2000-10-19 2011-06-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US6620727B2 (en) * 2001-08-23 2003-09-16 Texas Instruments Incorporated Aluminum hardmask for dielectric etch
JP2004311625A (ja) * 2003-04-04 2004-11-04 Tadahiro Omi Ｆ添加カーボン膜の形成方法
KR100568425B1 (ko) * 2003-06-30 2006-04-05 주식회사 하이닉스반도체 플래시 소자의 비트라인 형성 방법
JP4413556B2 (ja) * 2003-08-15 2010-02-10 東京エレクトロン株式会社 成膜方法、半導体装置の製造方法
WO2005069367A1 (ja) * 2004-01-13 2005-07-28 Tokyo Electron Limited 半導体装置の製造方法および成膜システム
JP4194521B2 (ja) 2004-04-07 2008-12-10 東京エレクトロン株式会社 半導体装置の製造方法
JP4843274B2 (ja) * 2004-08-25 2011-12-21 東京エレクトロン株式会社 プラズマ成膜方法
KR20060026223A (ko) 2004-09-20 2006-03-23 삼성전자주식회사 듀얼 다마신 배선의 제조 방법 및 듀얼 다마신 배선 구조
JP2006135303A (ja) * 2004-10-05 2006-05-25 Tokyo Electron Ltd プラズマ成膜方法及びプラズマ成膜装置、並びにプラズマ成膜装置に用いられる記憶媒体
JP2006278635A (ja) * 2005-03-29 2006-10-12 Fujitsu Ltd 半導体装置の製造方法及びその製造に用いられる成膜装置
JP2007027177A (ja) * 2005-07-12 2007-02-01 Sony Corp 半導体装置の製造方法
JP5119609B2 (ja) * 2006-05-25 2013-01-16 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体、並びに半導体装置
JP5261964B2 (ja) * 2007-04-10 2013-08-14 東京エレクトロン株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
CN101647110B (zh) 2011-12-14
CN101647110A (zh) 2010-02-10
WO2008126776A1 (en) 2008-10-23
US20100025856A1 (en) 2010-02-04
US8124523B2 (en) 2012-02-28
TW200908219A (en) 2009-02-16
JP5261964B2 (ja) 2013-08-14
JP2008262996A (ja) 2008-10-30

Similar Documents

Publication Publication Date Title
KR20100003353A (ko) 반도체 장치의 제조 방법 및 반도체 장치
US7799693B2 (en) Method for manufacturing a semiconductor device
US6972253B2 (en) Method for forming dielectric barrier layer in damascene structure
TWI402887B (zh) 用以整合具有改良可靠度之超低ｋ介電質之結構與方法
US6255732B1 (en) Semiconductor device and process for producing the same
JP2008529296A (ja) 半導体デバイスの製造方法
JP2005268312A (ja) レジスト除去方法及びそれを用いて製造した半導体装置
KR20030086994A (ko) 초고밀도 집적 회로를 위한 다중레벨 구리 상호접속 방법
US20050199586A1 (en) Resist removal method and semiconductor device manufactured by using the same
US7202160B2 (en) Method of forming an insulating structure having an insulating interlayer and a capping layer and method of forming a metal wiring structure using the same
JP5119606B2 (ja) 半導体装置及び半導体装置の製造方法
JP2003273212A (ja) 積層構造体およびその製造方法
KR100433727B1 (ko) 반도체 장치 및 그 제조 방법
KR100657166B1 (ko) 구리 금속 배선의 형성 방법
US20050136644A1 (en) Method of fabricating a semiconductor device having metal wiring
JP2006073612A (ja) レジスト除去方法
KR100480891B1 (ko) 반도체 소자의 구리배선 형성방법
US20170345780A1 (en) Surface Conditioning And Material Modification In A Semiconductor Device
KR100648565B1 (ko) 다층 배선 구조를 갖는 반도체 장치의 제조 방법
KR100698427B1 (ko) 다층 배선 구조를 갖는 반도체 장치 및 그 제조 방법
EP1460685A1 (en) Semiconductor device and method of manufacturing the same
JP4643975B2 (ja) 半導体装置の製造方法
JP2006059848A (ja) レジスト除去方法及び半導体装置の製造方法
KR20030052485A (ko) 반도체 소자의 금속 배선 형성 방법
KR100738578B1 (ko) 반도체 장치의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20120127

Effective date: 20130123