JP2006073612A - レジスト除去方法 - Google Patents

レジスト除去方法 Download PDF

Info

Publication number
JP2006073612A
JP2006073612A JP2004252362A JP2004252362A JP2006073612A JP 2006073612 A JP2006073612 A JP 2006073612A JP 2004252362 A JP2004252362 A JP 2004252362A JP 2004252362 A JP2004252362 A JP 2004252362A JP 2006073612 A JP2006073612 A JP 2006073612A
Authority
JP
Japan
Prior art keywords
resist
film
temperature
dielectric constant
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004252362A
Other languages
English (en)
Inventor
Kazuaki Inukai
和明 犬飼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2004252362A priority Critical patent/JP2006073612A/ja
Publication of JP2006073612A publication Critical patent/JP2006073612A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

【課題】 低誘電率絶縁膜の比誘電率の増加を防止すると共にレジスト残渣を生じさせないレジスト除去を可能にする。
【解決手段】 レジストマスクをエッチングマスクにして、被処理基板上の有機成分含有の層間絶縁膜をRIEで加工した後(S1、S2)、上記レジストマスクを除去するために、はじめに、第1の温度下において水素ラジカル照射をして(S3)、レジストマスク表面に形成されている変質層を水素化分解する改質層に変換する(S4)。その後、第1の温度より高い第2の温度下において水素ラジカル照射を行い(S5)、上記改質層およびレジストマスクをアッシング除去する(S6)。このようにして、上記層間絶縁膜の組成変化およびその比誘電率の増加がなく、しかもレジスト残渣の生じないレジスト除去が可能になる。
【選択図】 図1

Description

本発明は、レジスト除去方法に係り、詳しくは、低誘電率絶縁膜を含む構成の被処理基板の加工のために用いたレジスト膜マスクの除去において、その低誘電率絶縁膜の比誘電率の増加が抑制され、しかも、レジスト残渣が生じないレジスト除去方法に関する。
半導体装置を構成する素子の微細化は半導体装置の高性能化にとって最も有効であり、現在、その寸法の設計基準は65nmから45nmに向けて種々の技術開発が精力的に進められている。そして、上記半導体装置の高速化において、素子間を接続する配線の低抵抗化および配線の寄生容量の低減化のために、微細加工で接続孔(ビアホール)あるいは配線用溝(トレンチ)が形成された低誘電率の層間絶縁膜上に銅(Cu)膜等の配線材料膜を堆積し、ビアホールあるいはトレンチ内に埋め込まれた部分以外にある上記配線材料膜を化学機械研磨(CMP:Chemical Mechanical Polishing)により除去する、いわゆるダマシン法で形成する溝配線すなわちダマシン配線が必須になっている。
上記ダマシン配線の形成では、層間絶縁膜の材料としてシリコン酸化膜に換わり、それより比誘電率が低くなる、いわゆる低誘電率絶縁膜(Low−k膜)が使用される。ここで、Low−k膜は、二酸化シリコン膜の比誘電率3.9以下の低誘電率の絶縁膜であり、メチルシルセスキオキサン(MSQ:Methyl Silsesquioxane)膜をスピン塗布および焼成により成膜した絶縁膜、化学気相成長(CVD)法で堆積する炭素含有シリコン酸化膜(SiOC膜)、あるいはこれらの多孔質膜が好適である。
しかし、公知のレジストマスクを用いたドライエッチングにより上記Low−k膜にビアホールあるいはトレンチを形成した後、従来の技術である原料ガスの酸素(O)ガスあるいはフッ素のハロゲン化合物ガスを添加した混合ガスをプラズマ励起し、上記レジストマスクをアッシング除去しようとすると、膜組成が例えば[CH3SiO3/2]nとなるMSQ膜のような有機成分を含有するLow−k膜に損傷が生じる。その第1の損傷は、上記アッシングによりLow−k膜の膜質が変化し比誘電率が増大することである。これについて図10を参照して説明する。図10は、酸素プラズマによるアッシングにおいてMSQ膜の変質を示す模式的構造図である。上記プラズマアッシングにおいて、MSQ膜の表面に酸素イオンあるいは酸素ラジカルのような酸化力の強い活性種がプラズマ照射されると、図10(a)に示したSi−CH3の結合が図10(b)に示すようにSi−Oの結合に変わる。このようにして、MSQ膜表面が組成的に変化して二酸化シリコン(SiO2)が部分的に形成され、膜の比誘電率が大幅に増加する。この酸素プラズマアッシングによる膜変質は、レジストマスクのオーバーエッチング時間において顕著になり、上述した有機成分を含有するような低誘電率絶縁膜において特に生じ易い。
そこで、Low−k膜のエッチング加工で用いたレジストマスクのアッシング方法が新しく提案されている(例えば、非特許文献1参照)。以下、Low−k膜を含む層間絶縁膜にビアホールを形成する場合の工程について概略説明する。ここで、図11は半導体装置の層間絶縁膜にビアホールを形成する工程順の素子断面図である。
図11(a)に示すように、例えばCuあるいはCu合金から成る下層配線101を形成し、その上部に絶縁性バリア層であるエッチングストッパー層102a、Low−k膜102bおよびキャップ層102cの積層膜である層間絶縁膜102を堆積させる。そして、公知のリソグラフィ技術により開口103を有するレジストマスク104を形成する。ここで、エッチングストッパー層102aは膜厚が50nm程度の炭化シリコン(SiC)膜であり、Low−k膜102bは膜厚が1.5μm程度のMSQ膜であり、キャップ層102cは膜厚が100nm程度のSiOC膜である。
次に、図11(b)に示すように、レジストマスク104をエッチングマスクとして層間絶縁膜102のうちのキャップ層102c、Low−k膜102bを順次に反応性イオンエッチング(RIE)でドライエッチングし、ビアホール105を形成する。ここで、エッチングガスとしては、C48のようなフルオロカーボンガスとN2ガスとArガスの混合ガスがプラズマ励起されて用いられるる。このRIEのエッチング条件にも依存するが、上記ドライエッチングにおいてレジストマスク104表面部は、上記プラズマのイオン衝撃を受け、変質層104aが形成される。
続いて、図11(c)に示すように、図3で後述するレジスト除去装置において水素(H)とヘリウム(He)の混合ガスをプラズマ励起し水素の活性種を生成し、水素の活性種のうち水素プラズマを成すプロトン及び水素分子イオンを除いたところの水素原子あるいは水素分子の水素ラジカル106を照射し、上記変質層104aを含めたレジストマスク104のエッチング除去を行う。この水素ラジカル106を用いたレジスト除去であると、上述したようなLow−k膜102bの組成的な変化は皆無でありその比誘電率の増加は完全に防止される。
そして、図11(d)に示すように、キャップ層102cをハードマスクにしたドライエッチングでエッチングストッパー層102aの露出部をエッチング除去し、ビアホール105が下層配線101の表面に達するように貫通させる。このようにして、下層配線101上の層間絶縁膜102にビアホール105を形成することになる。
International Interconnect Technology Conference 2003,p.147-149
しかし、上記水素ラジカルを用いたレジスト除去では、Low−k膜102bへの損傷は皆無になるが、図11(d)に示しているようなレジスト残渣107がキャップ層102c表面にある頻度で形成され、レジストマスク104を除去しきれないという問題があった。このレジスト残渣107が形成されると、その後、このレジスト残渣107は化学薬液による洗浄等では取りきれなくなる。特に、上述したようなCu配線においては、酸化されやすいCuあるいはCu合金から成る下層配線101の一部がビアホール105で露出するため、これ以降の工程において高い酸化力を有する化学薬液は使用できなくなり、このレジスト残渣の問題がダマシン配線の実用化の大きな阻害要因になってくる。
このレジスト残渣107の発生は、図11(b)で説明したような被処理基板上の加工時のRIE等のドライエッチング条件に依存している。本発明者等の詳細な検討では、レジスト残渣107が形成され易い第1のケースは、RIE等のドライエッチングにおいて層間絶縁膜が厚くエッチング処理の時間が長くなるために、レジストマスク104表面部の上記プラズマイオン衝撃を受ける時間が長くなり、それに伴いレジストマスク104表面で水素が脱離して炭化が進み、レジストマスクの熱硬化が進行してしまう場合である。そして、その第2のケースは、RIEのプラズマ励起に用いる原料ガスであるハロゲン(弗素、塩素、臭素等)とレジスト成分の炭素との一部で架橋反応が進み、ハロゲン含有異物質がレジストマスク104の表面部に形成される場合である。このように、変質層104aには大きく分けて熱硬化層と異物質層の2つが存在する。
本発明は、上述の事情に鑑みてなされたもので、レジストマスクの水素ラジカル照射によるレジスト除去において、Low−k膜の比誘電率の増加を防止し、更にRIEの条件によらずレジスト残渣を生じさせないレジスト除去方法を提供することを目的としている。
上記課題を解決するために、レジスト除去方法にかかる発明は、低誘電率絶縁膜を含む構成の被処理基板上に存在しているレジスト膜をエッチング除去するレジスト除去方法において、前記被処理基板を第1の温度にして前記レジスト膜に水素ラジカル照射する工程と、前記第1の温度下での水素ラジカル照射の後、前記被処理基板を前記第1の温度よりも高い温度の第2の温度にして前記レジスト膜に水素ラジカル照射し前記レジスト膜をアッシング除去する工程と、を有する構成になっている。
上記発明において、前記第1の温度が室温〜300℃の範囲にあり、前記第2の温度が200℃〜400℃の範囲にあることが好適である。また、前記第1の温度下および第2の温度下での水素ラジカル照射において、前記水素ラジカルの圧力が50Pa〜1×10Paに設定されることが好ましい。
上記発明において、前記低誘電率絶縁膜は、シロキサン骨格を有する有機成分含有の低誘電率絶縁膜あるいは有機高分子を主骨格とする低誘電率絶縁膜であって、比誘電率が3以下の低誘電率膜である。また、前記低誘電率絶縁膜が、多孔質構造になっている。
本発明の好適な一態様によれば、前記レジスト膜は、CxHyFzの化学式(x=1〜5の整数、y=0〜3の整数、z=4〜8の整数)で表されるフルオロカーボンガス群より選択された少なくとも一種のガスをプラズマ励起し、前記プラズマ励起したエッチングガスを用いて前記低誘電率絶縁膜をドライエッチングする際のエッチングマスクに用いられたものである。
そして、上記発明において、前記ドライエッチングにより前記レジスト膜の表面に形成された変質層を、前記第1の温度下での水素ラジカル照射により、水素化分解できるように改質する。
本発明の好適な一態様によれば、前記水素ラジカルは、水素と不活性ガスの混合ガスをμ波によりプラズマ励起して生成される。また、前記被処理基板が銅配線層を有している。
本発明のレジスト除去方法により、水素ラジカル照射を用いたレジスト除去においてレジスト残渣の発生が皆無になり、水素ラジカルによるレジストのアッシング除去の方法が、半導体装置の製造において充分に適用できるようになる。
以下に、図面を参照して本発明の好適な実施形態について説明する。図1は、この実施形態におけるレジスト除去方法を説明するための処理工程の流れ図である。図2,3は、水素ガスを用いたリモートプラズマタイプのレジスト除去装置の模式的な略断面図である。そして、図4は、上記レジスト除去装置を用いたレジスト除去の処理時間とウエハ(基板)温度の変化の関係を示す図である。
従来の技術で説明したように、たとえば、フルオロカーボン系ガスをプラズマ励起し、レジスト膜をエッチングマスクにして基板上の有機成分含有のLow−k膜をドライエッチングする(S1)。このドライエッチングにより上述したようにレジスト膜の表面に変質層が生成される(S2)。
この表面に変質層が形成されたレジスト膜を除去するために、はじめに、上記基板を室温〜300℃範囲の温度(第1の温度)にして水素ラジカルを照射する(S3)。あるいは、水素ラジカル中に上記基板を浸漬する。ここで、室温は後述するような作業空間における温度である。
この第1の温度の水素ラジカル処理により、上記熱硬化層あるいは異物質層で成る変質層に対して水素ラジカルが化学反応し、変質層中の炭素に水素が結合するようになる。そして、この水素の結合により、水素の脱離等で炭化し形成された熱硬化層は、元のレジスト膜に近い組成に改質される。また、この水素の結合により、ハロゲン含有異物質層中のハロゲンと炭素の結合が切断されて異物質層も改質される(S4)。ここで、第1の温度は、ステップS1のドライエッチング条件によりその設定温度を変更し、変質層が異物質層で成る場合、一般に変質層が熱硬化層で成る場合よりも高い温度にすることが好ましい。しかし、いずれにしても上記第1の温度は300℃以下が好適になる。それは、第1の温度が300℃を超えてくると、変質層下の未変質層のレジスト膜が熱変形し、レジスト膜表面が湾曲して大きなしわが形成され、局部的に膜厚の厚いレジスト膜が形成されるようになるからである。また、その変質層下のレジスト膜のいわゆるポッピング現象により生じるパーティクルが、レジスト膜上のある領域に付着するようになるからである。上記局部的に厚いレジスト膜あるいは上記パーティクル付着は、従来の技術で説明したところのレジスト残渣の原因になってくる。
上記のようにして、変質層を改質してから、次に、基板を上記第1の温度より高い温度(第2の温度)にして水素ラジカルを照射する(S5)。あるいは、水素ラジカル中に上記基板を浸漬する。この第2の温度の水素ラジカル処理により、上記変質層の改質した層および未変質のレジスト膜は水素化分解反応によりアッシング除去される(S6)。上記第2の温度は200℃〜400℃範囲が好ましい。
ここで、第2の温度を第1の温度よりも高くすることにより、ステップS4において変質層の改質された層が水素化分解反応によりアッシング進行して上記改質層がアッシング除去され、引き続いて上記未変質のレジスト膜がアッシング除去されるようになる。このようにしてレジスト除去が効率的になされ、その処理時間が短縮できるようになる。そして、水素ラジカルによるレジストのアッシング除去方法が半導体装置の製造において充分に適用できるようになり実用的になる。この第2の温度は、上述したようにステップS1のドライエッチング条件により決められる第1の温度によりその設定温度が変えられるが、いずれにしても、第2の温度は200℃より低いと、レジスト除去速度は小さく実用的でなくなる。一方、上記温度範囲を超えてくると、レジスト膜中の水素の熱離脱も同時に進行し、レジスト膜の炭化および熱硬化が進行し、逆にレジスト残渣が生じ易くなる。
本発明の特徴となる、上記ステップS3、S4の第1の温度下の水素ラジカル照射によるレジスト膜表面の変質層の改質と、ステップS5、S6の第2の温度下の水素ラジカル照射によるレジスト膜のアッシング除去について図2〜5を用いて更に詳細に説明する。ここで、図5は、上記S2、S4およびS6における半導体素子断面の一例を示す。
第1の温度下の水素ラジカル照射の処理は、たとえば図2のレジスト除去装置10で行う。このレジスト除去装置10では、いわゆる水素ガスのリモートプラズマにより水素ラジカルが生成される。
レジスト除去装置10は、その基本構造として、表面がアルマイト処理されたアルミニウムから成る円筒形状に成形された、水素ラジカル照射がなされる処理室のチャンバ11、チャンバ11内の底部に取り付けられたヒータ内臓の回転ステージ12、チャンバ11内の上部に取り付けられた活性種輸送管であるガス輸送管13、プラズマ発生部14、そしてHガス、不活性ガス(He、Ar等)、O等のガス供給系15と、水素ラジカル照射された反応後の処理ガスをチャンバ11外に排出する排気系16を備えている。
そして、上記プラズマ発生部14は、例えば石英ガラスから成る放電管17の内壁に耐プラズマ部材18を設け、放電管17は、この放電管17の内部にμ波19(例えば周波数;2.45GHz)を供給するための導波管20が接続してある。また、ガス輸送管13の内壁にも耐プラズマ部材18を設けてもよい。ここで、耐プラズマ部材18は水素あるいは不活性ガスのプラズマでスパッタリングされ難いサファイアで構成するのが好適である。
ステップS3の工程では、上記レジスト除去装置10の回転ステージ12上にシリコン基板である半導体ウエハ21を載置し、支持ピン22を回転ステージ12上10mm〜20mm位置に上昇(アップ)させる。そして、基板加熱系27により内蔵のヒータ制御を行い、上昇した半導体ウエハ21を、たとえば180℃の温度になるよう昇温させる。ここで、支持ピン22は、回転ステージ12の所定箇所(たとえば3箇所)に設けられ、貫通孔23を通り挿通自在になっている。
そして、ガス導入口24より原料ガスとして水素ガスをHeガスで希釈し放電管17に導入し、マグネトロンで発生させたμ波19を導波管20を通して放電管17内に供給し、上記混合ガスをプラズマ励起させ水素の活性種を生成する。ここで、水素の活性種には水素プラズマを成すプロトン及び水素分子イオン、そして水素原子あるいは水素分子の中性ラジカル(まとめて水素ラジカルという)がある。この活性種のうち水素ラジカルの寿命は長く、ガス輸送管13を通りチャンバ11内に導入され水素ラジカル25となる。また、水素プラズマの一部はガス輸送管13を流れる間に水素ラジカル25に変化する。この水素ラジカル25を、たとえば2分〜5分程度の間、半導体ウエハ21表面のレジスト膜表面に照射する。ここで、水素混合ガスのプラズマ励起はマイクロ波で行うためにプラズマ密度が高く上記水素ラジカル照射は非常に効果的にできる。また、半導体ウエハ21は、回転ステージ12上の支持ピン22で支持され水平面で所定の回転をしており、上記水素ラジカル照射は半導体ウエハ21上で均一になされる。
上記ステップS3の工程において、半導体ウエハ21の温度は図4に示すように変化する。すなわち、半導体ウエハ21は、はじめ室温状態で回転ステージ12に載置され、引続いて内臓ヒータにより加熱開始がされると共に支持ピン22のピン・アップにより回転ステージ12上部に持ち上げられる。そして、半導体ウエハ21は、内蔵ヒータで加熱した回転ステージ12から支持ピン22を通る熱伝導および回転ステージ12からの直接熱輻射により所定の第1の温度に上昇する。ここで、室温は、レジスト除去装置10が設置されている作業空間の温度であり、通常では20〜25℃である。
上記ステップS3の処理工程で、水素ラジカル25は、図5(a)に示すドライエッチングのレジストマスク28表面に薄く形成された変質層29に照射される。ここで、レジストマスク28は、下層配線(不図示)を覆う絶縁性バリア層30上の層間絶縁膜になる有機成分含有のLow−k膜31とキャップ層32に対して、開口33をRIEのようなドライエッチングで形成するときに使用したエッチングマスクである。そして、図5(b)に示すように、この水素ラジカル25照射の処理で、変形層29は上述したような改質を受けて、未変形層であった元のレジストマスク28と略同じような組成にもどる。この水素ラジカル25の照射の工程において、有機成分を含有するLow−k膜31は組成変化することはない。
次に、ステップS3、S4に引続くステップS5の工程において、図3に示すようにレジスト除去装置10内で第2の温度下での水素ラジカル照射の処理を行う。すなわち、上記変質層を改質した後、図3に示すように、レジスト除去装置10内の制御系の操作により支持ピン22を降下(ダウン)させ、回転ステージ12の静電吸着手段(不図示)により半導体ウエハ21を回転ステージ12表面に吸着させる。この半導体ウエハ21の吸着により、ウエハ温度は回転ステージ12から伝導熱を直接に受け、短時間に第2の温度まで昇温する。ここで、基板加熱系27の出力信号は変化させず内臓ヒータ出力を不変のままにして、上記半導体ウエハ21の吸着のみで上記所定の第2の温度に昇温することができる。また、上記半導体ウエハ21の吸着と上記ヒータ出力の適度な増加により、上記所定の第2の温度に昇温することも可能である。
上記ステップS5の工程において、半導体ウエハ21の温度は図4に示すように変化する。すなわち、半導体ウエハ21は、支持ピン22ダウンとそれに伴う回転ステージ12表面へのウエハ吸着によって、第2の温度に短時間に昇温し、その温度にアッシング時間の間保持される。
そして、水素ラジカル25は、上記ステップS3、S4におけるプラズマ生成条件に保持されたままで照射される。すなわち、ガス導入口24から放電管17に導入した不活性ガス希釈の水素ガスに対して同じパワーのμ波19でプラズマ励起し、その中の水素ラジカル25を、たとえば1分〜2分程度の間、半導体ウエハ21表面のレジスト膜表面に照射する。このような第2の温度下での水素ラジカル照射により、上記変質層の改質した層および未変質層のレジスト膜は、容易に水素化分解反応を生じアッシング除去される。ここで、半導体ウエハ21は、回転ステージ12上の水平面で所定の回転をしており、上記アッシング除去は半導体ウエハ21上で均一になされる。
上記ステップS5の処理工程で、水素ラジカル25照射は、図5(c)に示すように、キャップ層32上のレジストマスクをアッシング除去し、しかも従来の技術で生じていたレジスト残渣を皆無にする。ここで、上記第2の温度下での水素ラジカル25の照射処理の工程において、有機成分を含有するLow−k膜31が組成変化することはなく、有機成分を含有するLow−k膜の比誘電率は変化しない。図6に示すように、確かに、有機成分含有のMSQ膜のようなLow−k膜は、水素ラジカル照射では全くの損傷を受けずその組成変化はない。このようなLow−k膜は、第1の温度下および第2の温度下における水素ラジカル照射において、膜中のメチル基(−CH)はそのまま残存しMSQ膜の膜質変化は全く生じない。ここで、図6は、XPS(X-ray Photoelectron Spectroscopy)の測定結果を参考にしたMSQ膜の模式的な構造図である。
上記の実施の形態の図4に示した半導体ウエハ21の温度変化において、第1の温度は、所定温度に保持しないで、室温から所定の温度(たとえば200℃)まで漸次増加するようにしてもよい。
また、上記の実施の形態において、第1の温度下の水素ラジカル照射と第2の温度下の水素ラジカル照射は、それぞれ別の図2又は3に示したようなレジスト除去装置で行うようにしてもよい。
そして、水素ラジカルの生成は、図2,3に示した上記水素ガスのリモートプラズマによる方法以外にも、たとえばμ波ダウンストリーム型のプラズマ装置を用いて行ってもよい。
更には、上述したレジスト除去装置10に示したプラズマ発生部14のμ波励起の代わりに、H/不活性ガスのヘリコン波プラズマ励起、ECR(Electron Cyclotron Resonance)プラズマ励起、ICP(Inductively Coupled Plasma)プラズマ励起の方法を用いてもよい。ここで、不活性ガスは、He、Ar等が好適である。
次に、図面を参照して本発明にかかる実施例を説明し、その中で本発明の具体的な効果を示す。図7乃至9は、一実施態様のレジスト除去方法による半導体装置の製造すなわちCu埋め込みのダマシン配線構造体の製造を示す工程別素子断面図である。
シリコン基板上にCVD法でシリコン酸化膜を堆積させ、下地絶縁膜(不図示)を形成する。そして、周知のダマシン配線の形成方法により導電層であるCu膜で成る下層配線41を形成する。続いて、絶縁性バリア層である第1エッチングストッパー層42aとして、膜厚が25nm程度であり、比誘電率が3.5程度のSiC膜を成膜する。次に、例えば、図6に示すような有機成分のメチル基を含有する膜組成のMSQ膜に空孔が形成され多孔質化したp−MSQ膜を、スピン塗布法等を用いて成膜することにより、比誘電率が2.5程度、膜厚が200nm〜300nm程度になる低誘電率膜42bを形成する。ここで、低誘電率膜42bの空孔の含有比率は30〜40%程度である。この空孔の含有比率とは、(多孔質でない緻密なMSQ膜バルクの密度)−(多孔質のMSQ膜の密度)の(多孔質でない緻密なMSQ膜バルクの密度)に対する比率である。
次に、上記低誘電率膜42b表面に、CVD法で成膜した膜厚、比誘電率がそれぞれ100nm程度、2.5〜3程度のSiOC膜から成るキャップ層42cを形成する。このようにして、第1エッチングストッパー層42a、低誘電率膜42bおよびキャップ層42cからなる層間絶縁膜42が形成される。ここで、低誘電率膜42bとキャップ層42c間の密着性を高めるために、低誘電率膜42bの表面を窒素プラズマに暴露することが好ましい。このようにしてから、被処理基板上に公知のリソグアフィ技術によりビアホール用開口43を有するレジストマスク44を形成する(図7(a))。
次に、レジストマスク44をエッチングマスクにして、上記キャップ層42c、低誘電率膜42bを順次にRIEでドライエッチングし口径が80nm程度のビアホール45を形成する。ここで、第1エッチングストッパー層42aはエッチングしないままにする(図7(b))。
このキャップ層42c、低誘電率膜42bのドライエッチングでは、ドライエッチング装置として、たとえば上部電極と下部電極とにそれぞれ60MHz、2MHzの高周波を印加する2周波プラズマ励起の平行平板型RIE装置を用いる。ここで、エッチングガスとしては、例えばC/N/Arの混合ガス、C/N/Arの混合ガスが好適である。ここで、上記のような炭素原子の結合量が多いフルオロカーボンガスを含むエッチングガスでは、第1エッチングストッパー層42aのエッチングはほとんど進まない。そして、このドライエッチングでは、反応生成物として有機ポリマーが多く生成され、その反応生成物がビアホール45の側壁に保護膜として付着して側壁をフッ素のラジカルによるエッチングから保護する。このようなフルオロカーボンガスとしては、その他に一般式がCxHyFzの化学式(x、y、zは、x=1〜5の整数、y=0〜3の整数、z=4〜8の整数)で表されるフルオロカーボンガスからなる群より選択された少なくとも一種のエッチングガスを用いることが好ましい。例えば、Cガス、CFガスある。その他に、CHFガス、CHガス、CHFガスでもよい。
上記のフルオロカーボンガスを含むエッチングガスでは、上記ドライエッチングにおいて従来の技術でも説明した変質層44aがレジストマスク44の表面に形成される。この変質層44aは、熱硬化層および炭素とフッ素の結合した異物質層とで構成される
次に、図2に基づいて説明したようにレジスト除去装置10を用い、第1の温度下での水素ラジカル25の照射処理を施し、上記変質層44aを改質層44bに変える(図7(c))。この水素ラジカル照射により、変質層44aは、水素化分解反応し易い改質層44bに変わる。
ここで、第1の温度は、上述したような理由から300℃以下にする。また、上記チャンバ11内の水素ラジカルの圧力は、50Pa〜1×10Paが好適である。ガス圧力が上記範囲を下回ると、処理時間が長くなり実用的な時間内に処理できなくなる。一方、上記範囲を超えてくると、水素ラジカルの拡散不良のために半導体ウエハ21内での改質層44b形成の均一性不良が顕著になり実用的でない。
次に、図3に基づいて説明したように、レジスト除去装置10を用いた第2の温度下で水素ラジカル25を照射し、改質層44bおよびレジストマスク44を除去する(図8(a))。
ここで、第2の温度は、上述したような理由さらに以下の理由から200℃〜400℃範囲にするのが好ましい。すなわち、この実施例においては、第2の温度が400℃を超えてくると、配線にCuを使用する場合、高温により層間絶縁膜中でのCuの熱拡散が生じ易くなり、Cuが半導体素子の活性領域に達して半導体装置の特性劣化を引き起こすからである。
また、上記水素ラジカルのチャンバ31のガス圧力は、50Pa〜1×10Paが好適である。水素ラジカルのガス圧力が上記範囲を下回ると、ラジカル密度が希薄になり、レジスト除去速度が小さく実用的な時間内に処理できなくなる。一方、上記範囲を超えてくると、ラジカルの拡散不良のためにレジスト除去の半導体ウエハ41内での均一性不良が顕著になり実用的でない。
上述したようなレジスト除去の方法により、キャップ層42c上のレジストマスクは残渣の生じることはなく完全に除去される(図8(b))。そして、上記ビアホール45の側壁に形成された側壁保護膜である有機ポリマーも同時に除去される。
次に、上記キャップ層42cをいわゆるハードマスクにして上記エッチングしないで残っていた第1エッチングストッパー層42aをエッチング除去し、ビアホール45を下層配線41表面まで貫通させる。このドライエッチングでは、たとえば上記ドライエッチング装置を用い、エッチングガスとしてCF/Ar/N混合ガス、あるいはCHF/Ar/N混合ガスをプラズマ励起して、第1エッチングストッパー層2aを選択的にエッチングする(図8(c))。
次に、導電性バリア膜として、膜厚が1nm〜5nmになるタンタル(Ta)膜、窒化タンタル(TaN)膜をスパッタ(PVD)法あるいは原子気相成長(ALD;Atomic Layer Deposition)法で成膜し、下層配線41に接続するバリアメタル膜46をキャップ層42c上を被覆しビアホール45に埋め込むように堆積させる。更に、配線材料として、スパッタによるCuシード層形成とCuメッキ法とを用いて膜厚が200nm〜500nmのCu膜47をビアホール45に埋め込むように形成する(図9(a))。そして、窒素雰囲気において150〜350℃程度の熱処理を施す。このCuアニールにより、Cu膜47の結晶化を行うと共に、バリアメタル膜46とCu膜47との接着性を高める。
そして、CMP法を用いて、キャップ層42cを研磨ストッパーとしてその上の不要な部分のCu膜47およびバリアメタル膜46を順次に研磨除去し、ビアホール45内のバリア層48を介し、導電層であるビアプラグ49を充填して形成する(図9(b))。
このようにした後、キャップ層42c、バリア層48の上部およびビアプラグ49を被覆するように、全面に膜厚が25nm程度のSiC膜から成る第2エッチングストッパー層50を形成する(図9(c))。このようにして、ダマシン配線構造体のビアプラグを形成する。全く同様にしてダマシン配線も形成することができる。
上記実施例において、変質層44aの改質が第1の温度下の水素ラジカル照射で十分にできない場合には、水素ガスと不活性ガスの混合ガスに極微量(0.02vol.%以下)の酸素ガスを添加してもよい。この極微量の酸素添加は、特に変質層44aが異物質層で構成されている場合に、レジスト残渣の除去効果を顕著にする。通常、酸素添加では、従来の技術で説明したように、有機成分含有の低誘電率絶縁膜の有機成分脱離の損傷が生じてくるが、上記酸素濃度以下の場合では、低誘電率絶縁膜の比誘電率の増加は全く見られない。
上述したような実施例では、従来の技術で説明したようなレジスト残渣は、高い再現性の下に安定的に発生しないようにすることができる。そして、低誘電率の絶縁膜の比誘電率が2程度と小さくなった場合でも、レジストマスク除去後の層間絶縁膜の比誘電率は低いままに保持できる。例えば、比誘電率が2.0の多孔質のMSQ膜を用いた場合、レジストマスク除去後のその比誘電率は2.0のままであり、従来の技術で触れた第1の損傷は皆無になる。
また、上記実施例では、有機成分を含有するLow−k膜、特に上記多孔質の低誘電率膜に生じ易い以下に述べる第2の損傷も抑制される。すなわち、レジスト除去の工程において、上記ビアホールあるいはトレンチの側壁に多数の空孔(ポア)が露出しても、その側壁において有機成分が解離したり変質したりして、ポア径が大きくなりその含有比率が増大するという損傷は全く生じない。このために、増大したポアを通ってLow−k膜内に水分、配線材料膜のCuあるいはそのバリアメタルのTa、TaN等が侵入し、層間絶縁膜の信頼性の低下および比誘電率の上昇、配線間のリーク電流の増加等が引き起こされることは皆無になる。
このようにして、CuあるいはCu合金を用いたダマシン配線構造体が、安定した高い制御性の下に半導体装置に形成できるようになる。そして、半導体装置において実効的な比誘電率が3以下の積層構造の層間絶縁膜を用い、寄生容量が小さなダマシン配線構造が容易に形成できるようになり、高速動作し高性能な半導体装置の実用化が促進される。
上述したように、実施の形態の特徴は、被処理基板上のドライエッチング加工に用いたレジストマスクの除去において、第1の温度下における水素ラジカル照射により、予めレジストマスク表面部の変質層を水素化分解できる改質層に変換した後に、引続いて第1の温度よりも高い第2の温度下における水素ラジカル照射の処理を行い、改質層を含めたレジストマスクをアッシング除去するところにある。このために、実施の形態のレジスト除去の方法は、その処理工程が極めて簡便であり、半導体装置の製造ラインにおいて充分に適用できるものになる。
以上、この発明の実施の形態を図面を参照して詳述してきたが、具体的な構成はこの実施の形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。上述した実施の形態では、低誘電率絶縁膜である有機成分を含有するシロキサン骨格の絶縁膜の代表例とし、MSQ膜をドライエッチングし配線構造に用いる層間絶縁膜を形成する場合について説明しているが、それ以外のシルセスキオキサン類の絶縁膜であるSi−CH3結合、Si−H結合、Si−F結合のうち少なくとも1つの結合を含むシリカ膜あるいはその多孔質膜でも本発明は全く同様にして適用できるものである。ここで、シルセスキオキサン類の絶縁膜としてよく知られた絶縁材料には、上記MSQの他、ハイドロゲンシルセスキオキサン(HSQ:Hydrogen Silsesquioxane)、メチレーテッドハイドロゲンシルセスキオキサン(MHSQ:Methylated Hydrogen Silsesquioxane)等がある。さらに、低誘電率絶縁膜としては、CVD法により成膜するSiOCH膜あるいはその多孔質膜、SiOC膜あるいはその多孔質膜でも同様に適用できる。すなわち、Si、C、O、及びHを含む低誘電率絶縁膜である。そして、本発明は、有機高分子を主骨格とした低誘電率の絶縁膜、例えば有機炭化水素重合体系の低誘電率絶縁膜を用い層間絶縁膜を形成する場合には更に効果的に適用できる。その有機高分子を主骨格とした絶縁膜としては、有機ポリマーで成るSiLK(登録商標)がある。
また、上記実施例では、絶縁性バリア層であるエッチングストッパー層として、SiC膜に替えてSiCN膜、SiN膜を用いてもよい。あるいはキャップ層として、SiOC膜の他にSiC膜、SiCN膜、SiN膜を用いてもよい。
また、本発明は、被処理基板として、シリコン基板上に半導体装置を形成する場合の他に、GaAs基板、GaN基板のような化合物半導体基板上に半導体装置を形成する場合にも同様に適用できる。また、半導体基板に限らず液晶表示基板、プラズマディスプレイ基板上の被加工材料のエッチングでも同様に適用できる。そして、半導体装置の実装に使用する多層配線基板のプリプレグのような絶縁素材を形成する場合にも適用できる。
更には、本発明は、低誘電率の絶縁膜を用いた層間絶縁膜を通してシリコン基板内に不純物イオン注入をする場合に用いたレジストマスクを除去する場合にも、全く同様に適用できる。このイオン注入においても、そのドーズ量が増大するとレジストマスクの表面部に変質層が生じるからである。このような不純物イオン注入に用いるレジストマスクは、例えば一個のMOSFETで構成するROM(含む多値機能)を搭載した半導体装置の製造に頻繁に使用される。
そして、上記ドライエッチングにおける被加工材料は層間絶縁膜に限定されず、他の絶縁体材料あるいは半導体材料、導電体材料の場合でも本発明は同様に適用できる。このように、本発明は、上記の実施の形態に限定されず、本発明の技術思想の範囲内において、実施の形態は適宜に変更されうるものである。
本発明の実施形態にかかるレジスト除去方法を説明するための処理工程の流れ図である。 レジストマスク表面の変質層を改質するためのレジスト除去装置の模式的な略断面図である。 レジストマスクをアッシング除去するレジスト除去装置の模式的な略断面図である。 レジスト除去の処理工程における半導体ウエハ温度の変化図である。 本発明の実施形態におけるレジスト除去工程の様子を示す素子断面図である。 本発明の効果を説明するための低誘電率絶縁膜の構造図である。 本発明の実施例の半導体装置製造におけるレジスト除去方法を示す工程別素子断面図である。 図7に示す工程の続きの工程別素子断面図である。 図8に示す工程の続きの工程別素子断面図である。 従来のレジスト除去における問題点を説明するための低誘電率絶縁膜の構造図である。 従来の技術を説明するための半導体装置製造におけるレジスト除去方法を示す工程別素子断面図である。
符号の説明
10 レジスト除去装置
11 チャンバ
12 回転ステージ
13 ガス輸送管
14 プラズマ発生部
15 ガス供給系
16 排気系
17 放電管
18 耐プラズマ部材
19 μ波
20 導波管
21 半導体ウエハ
22 支持ピン
23 貫通孔
24 ガス導入口
25 水素ラジカル
26 ガス排出口
27 基板加熱系
28,44 レジストマスク
29,44a 変質層
30 絶縁性バリア層
31 Low−k膜
32 キャップ層
33 開口
41 下層配線
42 層間絶縁膜
42a 第1エッチングストッパー層
42b 低誘電率膜
42c キャップ層
43 ビアホール用開口
44b 改質層
45 ビアホール
46 バリアメタル膜
47 Cu膜
48 バリア層
49 ビアプラグ
50 第2エッチングストッパー層

Claims (9)

  1. 低誘電率絶縁膜を含む構成の被処理基板上に存在しているレジスト膜をエッチング除去するレジスト除去方法において、
    前記被処理基板を第1の温度にして前記レジスト膜に水素ラジカル照射する工程と、
    前記第1の温度下での水素ラジカル照射の後、前記被処理基板を前記第1の温度よりも高い温度の第2の温度にして前記レジスト膜に水素ラジカル照射し前記レジスト膜をアッシング除去する工程と、
    を有するレジスト除去方法。
  2. 前記第1の温度が室温〜300℃の範囲にあることを特徴とする請求項1に記載のレジスト除去方法。
  3. 前記第2の温度が200℃〜400℃の範囲にあることを特徴とする請求項1又は2に記載のレジスト除去方法。
  4. 前記第1の温度下および第2の温度下での水素ラジカル照射において、前記水素ラジカルの圧力が50Pa〜1×10Paに設定されていることを特徴とする請求項1、2又は3に記載のレジスト除去方法。
  5. 前記低誘電率絶縁膜が、シロキサン骨格を有する有機成分含有の低誘電率絶縁膜あるいは有機高分子を主骨格とする低誘電率絶縁膜であって、比誘電率が3以下の低誘電率膜であることを特徴とする請求項1〜4のいずれか一項に記載のレジスト除去方法。
  6. 前記低誘電率絶縁膜が、多孔質構造になっていることを特徴とする請求項5に記載のレジスト除去方法。
  7. 前記レジスト膜は、CxHyFzの化学式(x=1〜5の整数、y=0〜3の整数、z=4〜8の整数)で表されるフルオロカーボンガス群より選択された少なくとも一種のガスをプラズマ励起し、前記プラズマ励起したエッチングガスを用いて前記低誘電率絶縁膜をドライエッチングする際のエッチングマスクに用いられたものであることを特徴とする請求項5又は6に記載のレジスト除去方法。
  8. 前記ドライエッチングにより前記レジスト膜の表面に形成された変質層を、前記第1の温度下での水素ラジカル照射により、水素化分解できるように改質することを特徴とする請求項7に記載のレジスト除去方法。
  9. 前記水素ラジカルは、水素と不活性ガスの混合ガスをμ波によりプラズマ励起して生成したものであることを特徴とする請求項1〜8のいずれか一項に記載のレジスト除去方法。

JP2004252362A 2004-08-31 2004-08-31 レジスト除去方法 Pending JP2006073612A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004252362A JP2006073612A (ja) 2004-08-31 2004-08-31 レジスト除去方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004252362A JP2006073612A (ja) 2004-08-31 2004-08-31 レジスト除去方法

Publications (1)

Publication Number Publication Date
JP2006073612A true JP2006073612A (ja) 2006-03-16

Family

ID=36153948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004252362A Pending JP2006073612A (ja) 2004-08-31 2004-08-31 レジスト除去方法

Country Status (1)

Country Link
JP (1) JP2006073612A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235660A (ja) * 2007-03-22 2008-10-02 Tokyo Electron Ltd アッシング方法及びその装置
JP2012049560A (ja) * 2006-06-22 2012-03-08 Riverbell Kk レジスト膜除去方法
JP2013513948A (ja) * 2009-12-11 2013-04-22 ノベルス・システムズ・インコーポレーテッド low−k誘電体について損傷を低く抑えつつフォトレジストをストリッピングする方法
US9514954B2 (en) 2014-06-10 2016-12-06 Lam Research Corporation Peroxide-vapor treatment for enhancing photoresist-strip performance and modifying organic films
US9564344B2 (en) 2009-12-11 2017-02-07 Novellus Systems, Inc. Ultra low silicon loss high dose implant strip
US9613825B2 (en) 2011-08-26 2017-04-04 Novellus Systems, Inc. Photoresist strip processes for improved device integrity
US9941108B2 (en) 2004-12-13 2018-04-10 Novellus Systems, Inc. High dose implantation strip (HDIS) in H2 base chemistry
JP2023132206A (ja) * 2022-03-10 2023-09-22 セメス カンパニー,リミテッド 基板処理装置及び基板処理方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9941108B2 (en) 2004-12-13 2018-04-10 Novellus Systems, Inc. High dose implantation strip (HDIS) in H2 base chemistry
JP2012049560A (ja) * 2006-06-22 2012-03-08 Riverbell Kk レジスト膜除去方法
JP2008235660A (ja) * 2007-03-22 2008-10-02 Tokyo Electron Ltd アッシング方法及びその装置
JP2013513948A (ja) * 2009-12-11 2013-04-22 ノベルス・システムズ・インコーポレーテッド low−k誘電体について損傷を低く抑えつつフォトレジストをストリッピングする方法
US9564344B2 (en) 2009-12-11 2017-02-07 Novellus Systems, Inc. Ultra low silicon loss high dose implant strip
US9613825B2 (en) 2011-08-26 2017-04-04 Novellus Systems, Inc. Photoresist strip processes for improved device integrity
US9514954B2 (en) 2014-06-10 2016-12-06 Lam Research Corporation Peroxide-vapor treatment for enhancing photoresist-strip performance and modifying organic films
JP2023132206A (ja) * 2022-03-10 2023-09-22 セメス カンパニー,リミテッド 基板処理装置及び基板処理方法

Similar Documents

Publication Publication Date Title
TW200532766A (en) Method of removing resist, semiconductor device manufactured by the method
US8383519B2 (en) Etching method and recording medium
US8759222B2 (en) Method for fabrication of semiconductor device
US20090104774A1 (en) Method of manufacturing a semiconductor device
JP5261964B2 (ja) 半導体装置の製造方法
JP4477750B2 (ja) エッチング方法
US20050199586A1 (en) Resist removal method and semiconductor device manufactured by using the same
JP2000150516A (ja) 半導体装置の製造方法
US20150135472A1 (en) Substrate processing apparatus
TWI240366B (en) Method of manufacturing semiconductor device
JP2008198659A (ja) プラズマエッチング方法
JP4298975B2 (ja) 半導体素子の製造方法
JP4567587B2 (ja) 半導体装置の製造方法
US6703302B2 (en) Method of making a low dielectric insulation layer
JP2006073612A (ja) レジスト除去方法
TWI451493B (zh) 低介電常數材料與金屬製程整合方法
KR101179111B1 (ko) 에칭 방법 및 기억 매체
JP2005340460A (ja) 半導体装置の形成方法
JP4948278B2 (ja) 半導体装置の製造方法
JP2006059848A (ja) レジスト除去方法及び半導体装置の製造方法
JP5925898B2 (ja) フルオロカーボン用の金属カーバイドバリア層を形成する方法
JP2009117673A (ja) 半導体装置およびその製造方法
JP3717073B2 (ja) 半導体装置の製造方法
JP3584785B2 (ja) フッ素樹脂膜の形成方法および半導体装置並びにその製造方法
JP2007129003A (ja) 半導体装置の製造方法および残留物質除去装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070723

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090512

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091110