JP5925898B2 - フルオロカーボン用の金属カーバイドバリア層を形成する方法 - Google Patents

フルオロカーボン用の金属カーバイドバリア層を形成する方法 Download PDF

Info

Publication number
JP5925898B2
JP5925898B2 JP2014531887A JP2014531887A JP5925898B2 JP 5925898 B2 JP5925898 B2 JP 5925898B2 JP 2014531887 A JP2014531887 A JP 2014531887A JP 2014531887 A JP2014531887 A JP 2014531887A JP 5925898 B2 JP5925898 B2 JP 5925898B2
Authority
JP
Japan
Prior art keywords
metal
containing layer
layer
temperature
additional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014531887A
Other languages
English (en)
Other versions
JP2014526804A (ja
Inventor
良幸 菊地
良幸 菊地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2014526804A publication Critical patent/JP2014526804A/ja
Application granted granted Critical
Publication of JP5925898B2 publication Critical patent/JP5925898B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/20—Metallic material, boron or silicon on organic substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5873—Removal of material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45565—Shower nozzles

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Thermal Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は概して半導体デバイス及び半導体デバイスの製造方法に関する。具体的には本発明は、半導体デバイスにおいて銅のメタライゼーションと共に用いられるフルオロカーボン膜用の金属カーバイドバリア層を形成する方法に関する。
集積回路は、様々な半導体デバイス、及び、複数の伝導性金属パスを含む。前記複数の伝導性金属パスは、前記半導体デバイスに電力を供し、かつ、これらの半導体デバイスが情報を共有及び交換することを可能にする。集積回路内部では、金属層が、該金属層を互いに絶縁する金属間すなわち層間誘電層を用いることによって互いの上部に積層される。
通常各金属層は、少なくとも1層の追加の金属層への電気的コンタクトを形成しなければならない。係る電気的コンタクトは、金属層を分離する層間誘電体内にエッチングにより穴（つまりビア）を生成し、かつ、前記ビアを金属で充填することで相互接続を生成することによって実現される。金属層は典型的には、層間誘電体内のエッチングされた経路を占める。「ビア」とは通常、誘電層を介して前記誘電層の下に存在する伝導層との電気的接続を供する、穴やライン等の任意の構造又は誘電層内に形成される同様の構造を指称する。同様に2つ以上のビアを接続する金属層は通常トレンチと呼ばれる。
集積回路を製造する多層メタライゼーション法に銅(Cu)を導入することで、配線抵抗が減少する。低誘電率(low-k)材料が、寄生キャパシタンスを減少させる層間誘電体(ILD)として用いられて良い。Cuは、一般的な集積回路材料−たとえばシリコン−及び誘電材料へ容易に拡散することが知られている。従って拡散バリア層が、Cuを取り囲み、かつ、集積回路材料へのCuの拡散を防止するように集積回路内の誘電材料及び他の材料上に形成される。フッ素及び炭素を含む又はからなるフルオロカーボン(CF)膜は、low-k ILD及び他の用途にとって有用な材料である。しかしフルオロカーボン膜を半導体デバイスと統合しようとするときに一般に直面する問題は、デバイス内でのフルオロカーボン膜と他の材料膜との間での接合が弱いことで、その結果フルオロカーボン膜のブリスタリング及び/又は他の材料膜からの剥離が生じてしまう恐れがある。
本発明の実施例は、半導体デバイス内においてCuメタライゼーションと併用されうるフルオロカーボン膜用の金属カーバイドバリア層を形成する方法を記載している。一部の実施例によると、前記金属カーバイドバリア層は、タンタル(Ta)、チタン(Ti)、タングステン(W)、コバルト(Co)、若しくはマンガン(Mn)、又はこれらの組み合わせを含んで良い。
一の実施例によると、当該方法は、基板上にフルオロカーボン膜を供する工程、及び、第1温度で前記フルオロカーボン膜上に金属含有層を堆積する工程を有する。前記堆積する工程は、前記金属含有層と前記フルオロカーボン膜との間の界面に金属フッ化物層を形成する。当該方法は、前記第1温度よりも高い第2温度で金属層を熱処理する工程をさらに有する。前記熱処理する工程は、前記金属含有層を介する拡散によって前記金属フッ化物層からフッ素を除去し、かつ、前記金属含有層と前記フルオロカーボン膜との間の界面に金属カーバイドのバリア層を形成する。前記金属含有層は、ブリスタリング又は剥離を起こすことなく前記第2温度での前記熱処理工程に耐える。
他の実施例によると、当該方法は、前記金属含有層の熱処理後に前記金属含有層を除去する工程をさらに有する。さらに他の実施例によると、当該方法は、前記金属含有層の除去後に第3温度で前記フルオロカーボン膜上に追加の金属含有層を堆積する工程を有する。前記追加の金属含有層は、該追加の金属含有層と前記フルオロカーボン膜との間の界面で追加の金属フッ化物層を形成する。当該方法は、前記第3温度よりも高い第4温度で前記追加の金属含有層を熱処理する工程をさらに有する。前記追加の金属含有層を熱処理する工程は、前記追加の金属含有層を介する拡散によって前記追加の金属フッ化物層からフッ素を除去し、かつ、前記追加の金属含有層と前記フルオロカーボン膜との間の界面で追加の金属カーバイドバリア層を形成する。さらに他の実施例では、当該方法は、前記第4温度での前記追加の金属含有層の熱処理後に前記追加の金属含有層を除去する工程をさらに有する。
本発明の実施例によるフルオロカーボン膜上に金属カーバイドバリア層を形成する方法の流れ図である。 A-Hは、本発明の実施例によるフルオロカーボン膜上でのタンタルカーバイドバリア層の形成を概略的に表している。 A-Cは、フルオロカーボン膜への接合が不十分なタンタルカーバイドバリア層の形成を概略的に表している。 フルオロカーボン膜上に形成されるタンタルカーバイドバリア層の接合試験結果を示している。 本発明の一の実施例による基板上にフルオロカーボン膜を堆積するラジアルラインスロットアンテナ(RLSA)プラズマ源を含むプラズマ処理システムの概略図である。 本発明の一の実施例による基板上にフルオロカーボン膜を堆積するRLSAプラズマ源を含む他のプラズマ処理システムの概略図である。 図6のプラズマ処理システムの気体供給ユニットの上面図を表している。 図6のプラズマ処理システムのアンテナ部の部分断面図を表している。
半導体デバイス内においてCuメタライゼーションと併用されうるフルオロカーボン膜用の金属カーバイドバリア層を形成する方法が様々な実施例に記載されている。金属カーバイドバリア層は、Cuの金属ラインからフルオロカーボン膜へのCuの拡散を防止するのに有用で、かつ、Cuの金属ラインへのフッ素の拡散を防止するのに有用である。
最先端の半導体デバイス内でのlow-kフルオロカーボン膜の使用を可能にするため、Cuメタライゼーションにおいて用いられるバリア材料にこれらのlow-kフルオロカーボン膜を統合する新たな方法が、半導体の製造において必要とされている。金属含有バリア材料−たとえばTa−とフルオロカーボンを統合しようとするときに一般的に直面する問題は、フルオロカーボン膜と金属含有バリア材料との間での界面に金属フッ化物反応生成物を生成するフッ化反応を含む。さらに熱処理の際、金属フッ化物反応生成物は、拡散してフルオロカーボン膜へ入り込み、かつ、フルオロカーボン膜とバリア材料との間の接合を弱めてしまう恐れがある。接合が弱められた結果最終的に、フルオロカーボン膜のブリスタリング及び/又はバリア材料からの剥離が生じる恐れがある。
当業者は、1つ以上の具体的詳細も他の置換及び/若しくは追加の方法、材料、構成要素がなくても様々な実施例が実施されうることを理解する。他の場合では、本発明の様々な実施例の態様が曖昧にならないように、周知の構造、材料、又は操作は詳細に記載していない。同様に説明目的で、具体的数値、材料、及び構成は、本発明を完全に理解することを目的として与えられる。さらに図示されている様々な実施例は、例示であって、必ずしも正しい縮尺で描かれていないことに留意して欲しい。
図1は、本発明の実施例によるフルオロカーボン膜上に金属カーバイドバリア層を形成する方法の流れ図100である。図2A-図2Hは、本発明の実施例によるフルオロカーボン膜上でのタンタルカーバイドバリア層の形成を概略的に表している。102では、フルオロカーボン膜204が基板200上に堆積される。基板200はたとえば半導体基板−たとえばシリコン基板、シリコンゲルマニウム基板、ゲルマニウム基板、ガラス基板、LCD基板、GaAsのような化合物半導体基板−であって良い。基板は任意のサイズ−たとえば200mmウエハ、300mmウエハ、450mmウエハ、又はそれよりも大きなウエハ若しくは基板−であって良い。図2Aに図示された例では、基板200は、該基板200上に形成されるエッチストップ膜202（たとえばSiN、SiO2、SiON、SiCO、SiCN、又はアモルファスカーボン）を有する。
一部の実施例によると、フルオロカーボン膜204は、高周波(RF)プラズマ源を用いて生成されたプラズマ又はマイクロ波プラズマ源を用いて生成されたプラズマによって基板200上に堆積されて良い。一例では、マイクロ波プラズマ源は、図5〜図8に図示されたラジアルラインスロットアンテナ(RLSA)を有して良い。一部の実施例がプラズマ処理を用いたフルオロカーボン膜の堆積について記載しているとしても、他の実施例はそれに限定されない。一部の実施例によると、フルオロカーボン膜204は、非プラズマ処理−たとえば原子層堆積(ALD)、化学気相成長(CVD)、又はフィラメントCVD(FACVD)−によって基板200上に堆積されて良い。
一の実施例によると、フルオロカーボン膜204は、プラズマを生成するマイクロ波プラズマ源によって励起されるフッ素と炭素を含む処理気体から基板200上に堆積されて良い。フッ素と炭素を含む処理気体はCaFb（ここでaとbは1以上の整数である）気体を含んで良い。CaFbは、C4F4、C4F6、C6F6、若しくはC5F8、又はこれら2つ以上の組み合わせを含む。他のCaFb気体もまた考えられ、かつ、用いられて良い。一例では、C5F8気体はフルオロカーボン膜を堆積するのに非常に適している。その理由は、C5F8分子が、マイクロ波プラズマ中での電子温度が低い（たとえば約5eV未満又は約1eV〜約2eV）ためにプラズマ処理中にも壊れないC≡C三重結合を有するため、C≡C分子単位がフルオロカーボン膜204に取り込まれるからである。
CaFb気体の気体流量は、500cm3＠標準状態/min(sccm)未満、200sccm未満、又は100sccm未満であって良い。一部の例では、処理気体は、希ガス（たとえばヘリウム(He)又はアルゴン(Ar)）及び/又は窒素(N2)をさらに含んで良い。希ガスとN2気体の気体流量は、500sccm未満、200sccm未満、又は100sccm未満であって良い。プラズマ処理チャンバ内での気体圧力はたとえば、100mTorr（ミリTorr）未満、50mTorr未満、30mTorr未満、又は20mTorr未満であって良い。基板ホルダは、200℃より高温、300℃より高温、又は400℃より高温に維持されて良い。一部の例では、基板ホルダは、310℃より高温、320℃より高温、又は330℃より高温に維持されて良い。一例では、基板ホルダは約330℃の温度に維持されて良い。マイクロ波プラズマ源によって印加されるマイクロ波プラズマ電力はたとえば、10ワット(W)〜200W又は20W〜100Wであって良い。基板を支持する基板ホルダは高周波(RF)電源によってバイアス印加されて良い。基板ホルダへ印加されるRFバイアス電力はたとえば、10W〜200W又は20W〜100Wであって良い。
104では、厚さが208の金属含有層206が、第1温度でフルオロカーボン膜204上に堆積される（図2B〜図2C）。第1温度はたとえば、-30℃〜300℃、-30℃〜0℃、0℃〜30℃、30℃〜60℃、60℃〜100℃、100℃〜200℃、又は200℃〜300℃であって良い。一部の実施例によると、金属含有層206の厚さ208は、15ナノメートル(1nm=1×109m)未満、10nm未満、5nm未満、5nm〜10nm、10nm〜15nm未満、又は5nm〜15nm未満であって良い。
金属含有層206はたとえば、固体金属ターゲットを用いた物理気相成長(PVD)法、原子層堆積(ALD)法、化学気相成長(CVD)法、プラズマALD(PEALD)法、又はプラズマCVD法によって堆積されて良い。
図2A〜図2Hに図示されているように、金属含有層206はTaを含んで良いが、本発明の他の実施例は、金属含有層206内にTa以外の金属−たとえばチタン(Ti)、タングステン(W)、コバルト(Co)、若しくはマンガン(Mn)、又はこれらの組み合わせ−を用いることも考えられる。金属含有層206は、金属窒化物、金属酸化物、金属カーバイド、若しくは金属元素の状態（たとえばTa金属）を含み、又は、から構成されて良い。図2Cは、金属含有層206とフルオロカーボン膜204との間の界面（付近）でのフッ化反応によって生成される金属フッ化物（たとえばTaF）層210をさらに示す。Ta金属は、Cuメタライゼーションにおける拡散バリア層の成分として広く利用されている。しかしTa金属は、フルオロカーボン膜204内のフッ素へ向かう高い反応性を有する。本願発明者等は、フルオロカーボン膜204を金属含有層206へ統合するときに、界面（付近）でのフッ化反応において生成される金属フッ化物層210（たとえばTaF又はより一般的にはTaFx、x=1〜5）が解決される必要があることを認識していた。
106では、図2Dに図示された膜構造が、第1温度よりも高い第2温度で熱処理される。第2温度は、200℃〜500℃超、200℃〜300℃、300℃〜350℃、350℃〜400℃、400℃〜450℃、450℃〜500℃、又は500℃以上であって良い。一例では、熱処理は、約1Torr〜約1atmの圧力の不活性ガス（たとえばヘリウム(He)、アルゴン(Ar)、又は窒素(N2)）の存在下で実行されて良い。熱処理はたとえば、10分より長い期間、1時間より長い期間、又は4時間より長い期間実行されて良い。
106での熱処理は、金属含有層206を介して外部表面209へ向かう揮発性フッ素含有種（たとえばTaF及び/又はHF）の拡散によって金属フッ化物層210からフッ素を除去することで金属含有層206とフルオロカーボン膜204との間での界面付近でのフッ素(F)の量を減少させると考えられる。その後揮発性フッ素含有種が、金属含有層206の外部表面209から除去されて、外部表面209上方の気相環境又は真空環境へ向かう。さらに図2Dに図示されているように、熱処理は、金属含有層206とフルオロカーボン膜204との間での界面（付近）に金属カーバイドバリア層212（たとえばTaC）を生成する。
本願発明者等は、標準的なテープ試験中に前記金属含有層206がブリスタリング又は剥離を起こすことなく第2温度での熱処理工程に耐えるか否かには、金属含有層206の厚さ208が強く影響することを発見した。本発明の実施例によると、金属含有層206は、揮発性フッ素含有種が金属含有層206を介して金属含有層206の外部表面209へ向かうように拡散することを可能にする厚さを有する。金属含有層206が厚すぎる場合、揮発性フッ素含有種は、金属含有層206を介して金属含有層206の外部表面209へ向かうように拡散することができず、フルオロカーボン膜204と反応する。揮発性フッ素含有種とフルオロカーボン膜204とが反応する結果、フルオロカーボン膜204が分解し、かつ、フルオロカーボン膜204と金属含有層206との間での接合が弱くなる恐れがある。この結果、受容できないフルオロカーボン膜204のブリスタリング及び/又は金属含有層206からの剥離が起こる恐れがある。これは図3A〜図3Cで概略的に示されている。
図3Aでは、金属含有層206’は、金属フッ化物層210からの揮発性フッ素含有種が、金属含有層206’を介して金属含有層206’の外部表面−ここでは揮発性フッ素含有種は除去されて外部表面209’上方の気相環境又は真空環境へ向かうことができる−へ向かうように拡散できない程度の厚さ208’を有する。一例では、金属含有層206’はTa金属で、かつ、厚さ208’は15nm以上である。熱処理の結果、金属フッ化物層210からの揮発性フッ素含有種とフルオロカーボン膜204とが反応する（図3B）。反応には、フルオロカーボン膜204中に水の不純物（図示されていない）が存在する状態でのフルオロカーボン膜204の金属を触媒とする分解が含まれて良い。反応は、フルオロカーボン膜204と金属含有層206’との間での接合を弱め、かつ、フルオロカーボン膜204のブリスタリング及び/又は金属含有層206’からの剥離を生じさせる恐れがある。
戻って図2Eを参照して、本発明の一の実施例によると、Cu金属（図示されていない）は金属含有層206上に堆積され、かつ、金属含有層206と金属カーバイドバリア層212とを組み合わせたものは、Cu金属がフルオロカーボン膜204へ拡散するのを防止する拡散バリアとして機能しうる。
本発明の他の実施例によると、106での熱処理に続き、図2Eに図示された膜構造が、金属含有層206上にキャップ層（図示されていない）を堆積することによって密閉封止されて良い。キャップ層はたとえばシリコン窒化物又はシリコンカーバイドを含んで良い。
ここで図1〜図2Fを参照して、本発明の一の実施例によると、当該方法は、108において、金属含有層206の熱処理の後に金属含有層206を除去する工程さらにを有する。一部の例では、金属含有層206は乾式エッチング又は湿式エッチングによって除去されて良い。その後Cu金属（図示されていない）は金属カーバイドバリア層212上に堆積され、かつ、金属カーバイドバリア層212は、フルオロカーボン膜204へのCu金属の拡散を防止する拡散バリアとして機能しうる。
本発明の一の実施例によると、金属含有層206の除去は湿式エッチング処理を用いることによって実行されて良い。湿式エッチング処理はたとえば、金属含有層206を湿式エッチング溶液へ曝露する工程を含んで良い。湿式エッチング溶液は、半導体の製造において用いられる広範にわたる水を主成分とするエッチング溶液から選ばれて良い。そのようなエッチング溶液には、HF(aq)、緩衝HF(aq)、HCOOH（酢酸）、NH3+H2O、NH3+H2O2+H2O、HCl+H2O、HCl+H2O2+H2O、若しくはH2SO4+H2O2+H2O、又はこれらの組み合わせが含まれるが、これらに限定されるわけではない。典型的な湿式エッチング時間は5秒〜10分である。湿式エッチング溶液の組成（体積）及び温度には、HF+H2O(1:100,23℃)、NH3+H2O2+H2O(1:1:20,60℃)、又は、HCl+H2O2+H2O(1:1:20,60℃)が含まれる。
本発明の他の実施例によると、金属含有層206の除去は乾式エッチングを用いることによって実行されて良い。乾式エッチング処理には、熱（非プラズマ）処理又はプラズマ処理が含まれて良い。乾式エッチング処理はたとえば、金属含有層206をハロゲン含有エッチング気体又はHCOOH気体に曝露する工程を含んで良い。ハロゲン含有エッチング気体はたとえば、F2、Cl2、Br2、HF、HCl、HBr、HI、BCl3、若しくはNF3、又はこれら2つ以上の混合物を含んで良い。ハロゲン含有気体は、CxFz又はCxHyFzの化学式を有する気体を含んで良い。ここでx,y,zは1以上である。乾式エッチング処理はN2及び/又はAr若しくはHeをさらに有して良い。
金属カーバイドバリア層212が図2Eと図2Fでは不連続な膜として図示されているが、他の実施例では、金属カーバイドバリア層212は、フルオロカーボン膜204へのCu金属の拡散を防止するのに有効な連続膜を構成しても良い。
図1とさらに図2Gに図示された処理の矢印110によって示されているように、金属含有層の堆積処理は、フルオロカーボン膜204上に追加の金属含有層214を堆積することによって繰り返されて良い。追加の金属含有層214を堆積することで、界面207（付近）に追加の金属フッ化物層（図示されていない）が形成される。その後追加の金属含有層214は、追加の金属含有層214を介する拡散によって追加の金属フッ化物層からフッ素を除去して、界面207（付近）に追加の金属カーバイドバリア層216を形成するように熱処理される。
追加の金属含有層214は、第1温度又は該第1温度とは異なる第3温度で堆積されて良い。第3温度はたとえば、-30℃〜300℃、-30℃〜0℃、0℃〜30℃、30℃〜60℃、60℃〜100℃、100℃〜200℃、又は200℃〜300℃であって良い。同様に追加の金属含有層214は、第2温度又は該第2温度とは異なる第4温度で熱処理されて良い。第4温度はたとえば、200℃〜500℃超、200℃〜300℃、300℃〜350℃、350℃〜400℃、400℃〜450℃、450℃〜500℃、又は500℃以上であって良い。
追加の金属含有層214は、金属窒化物、金属酸化物、金属酸窒化物、金属カーバイド、若しくは金属元素の状態（たとえばTa金属）を含み、又は、から構成されて良い。追加の金属含有層214は、チタン(Ti)、タングステン(W)、コバルト(Co)、若しくはマンガン(Mn)、又はこれらの組み合わせを含んで良い。一例では、追加の金属含有層214は、金属含有層206と同一の金属を含み、又は、から構成されて良い。他の例では、追加の金属含有層214は、金属含有層206とは異なる金属を含み、又は、から構成されて良い。本発明の一の実施例によると、Cu金属（図示されていない）は追加の金属含有層214上に堆積され、かつ、追加の金属含有層214、追加の金属カーバイドバリア層216、及び金属カーバイドバリア層212の組み合わせは、フルオロカーボン膜204へのCu金属の拡散を防止する拡散バリアとして機能しうる。
ここで図1と図2Hを参照して、本発明の一の実施例によると、当該方法は、１08において、追加の金属含有層214の熱処理後に追加の金属含有層214を除去する工程をさらに有する。一部の例では、追加の金属含有層214は乾式エッチング又は湿式エッチングによって除去されて良い。
一の実施例によると、Cu金属（図示されていない）は、追加の金属カーバイドバリア層216上及び金属カーバイドバリア層212上に堆積され、かつ、それらのバリアは、フルオロカーボン膜204へのCu金属の拡散を防止する拡散バリアとして機能しうる。
図4は、フルオロカーボン膜上に形成されるタンタルカーバイドバリア層の接合試験結果を示している。膜の積層体1は、PVDによってフルオロカーボン膜上に厚さ6nmのTa金属を堆積することによって準備された。膜の積層体2と3は、同様に準備され、かつ、それぞれ厚さ15nmのTa金属層と30nmのTa金属層を含む。膜の積層体1-3は、1atm（大気圧）のN2気体中において350℃で12時間熱処理され、かつ、その後膜の積層体1-3の欠陥の検査が視覚的に行われた。熱処理された膜の積層体1の視覚的検査はブリスタリングの兆候を示さなかった。標準的なテープ試験を用いても剥離は観測されなかった。しかし熱処理された膜の積層体2の視覚的検査は膜のブリスタリングを示した。熱処理された膜の積層体3の視覚的検査は膜のブリスタリングを示した。標準的なテープ試験を用いると剥離が観測された。
膜の積層体4は、膜の積層体1と同様に準備されたが、12時間ではなく4時間350℃で熱処理された。前記準備は、さらに熱処理されたTa金属層上に密閉SiCキャップ層を堆積する工程、及び、350℃で12時間第2熱処理を実行する工程を含んだ。第2熱処理後の膜の積層体4の視覚的検査はブリスタリングの兆候を示さなかった。標準的なテープ試験を用いても剥離は観測されなかった。この観察は、追加のTaFが、第2熱処理中に、フルオロカーボン膜とTa金属層との間の界面に生成されないことを示唆している。膜の積層体5は膜の積層体4と同様に準備されたが、密閉SiCキャップ層を堆積する前の350℃4時間の熱処理は省略された。熱処理後の膜の積層体5の視覚的検査は膜のブリスタリングを示した。標準的なテープ試験を用いると剥離が観測された。膜の積層体6は、フルオロカーボン膜上に厚さ6nmのTa金属層を堆積し、前記Ta金属層上に厚さ150nmのCu膜を堆積し、かつ、前記Cu膜上に厚さ10nmのTi金属層を堆積することによって準備された。続いて膜の積層体6は、1atmのN2気体中において350℃で12時間熱処理された。熱処理後の膜の積層体6の視覚的検査は膜のブリスタリングを示した。標準的なテープ試験を用いると剥離が観測された。
図4の結果は、フルオロカーボン膜上に堆積された薄い（つまり6nmの）Ta金属層が、フルオロカーボン膜とTa金属層との間の界面から揮発性フッ素含有種を除去することを可能にし、かつ、Ta金属層のブリスタリングと剥離を防止したことを示している（膜の積層体1と4）。熱処理は、半導体デバイスの処理において一般的に見受けられる処理条件（温度、時間、及び圧力）を用いた。これにより、半導体デバイスの製造において見受けられる多くの金属及び金属含有材料とフルオロカーボン膜との統合が可能となる。
しかし厚い（つまり15nm及び30nmの）Ta金属層は、揮発性TaF種にTa金属層を介した拡散を許さず、その結果Ta金属層のブリスタリングと剥離が起こった（膜の積層体2と3）。その結果はさらに、薄い(6nmｍの)Ta金属膜が熱処理前に封止された場合、熱処理は、フルオロカーボン膜とTa金属層との間の界面から揮発性TaF種を除去するのに有効ではなく、この結果、Ta金属層のブリスタリングとフルオロカーボン膜からの剥離が起こった（膜の積層体5と6）。
図5は、本発明の一の実施例による基板上にフルオロカーボン膜を堆積するRLSAプラズマ源を含むプラズマ処理システムの概略図である。プラズマ処理システム515内に生成されるプラズマは、低電子温度及び高プラズマ密度を特徴とする。プラズマ処理システム515はたとえば東京エレクトロン株式会社のTRIAS（商標）SPA処理システムであって良い。プラズマ処理システム515は、基板525よりも大きい開口部551を上部に有するプラズマ処理チャンバ550を含む。たとえば石英、アルミニウム窒化物、又はアルミニウム酸化物で作られる円筒形誘電上部板554が、開口部551を覆うように供される。
ガスライン572が、上部板554の下方であるプラズマ処理チャンバ550の上部の側壁内に設けられる。一例では、ガスライン572の数は16であって良い（図5ではそのうちの2つだけが図示されている）。あるいはその代わりに、異なる数のガスライン572が用いられても良い。ガスライン572は、プラズマ処理チャンバ550内で周囲を取り囲むように配置されている。しかしこのことは本発明にとって必須ではない。処理気体は、ガスライン572からプラズマ処理チャンバ550内のプラズマ領域559へ均等かつ均一に供給されて良い。フッ素と炭素を含む処理気体は、気体源520によって供給されて良い。フッ素と炭素を含む処理気体は、CaFbは、C4F4、C4F6、C6F6、若しくはC5F8、又はこれら2つ以上の組み合わせを含むCaFb気体を含んで良い。他のCaFb気体もまた考えられ、かつ、用いられて良い。CaFb気体の気体流量は、500sccm未満、200sccm未満、又は100sccm未満であって良い。一部の例では、処理気体は、He、Ar、N2、HeとN2の両方、又は、ArとN2の両方をさらに含んで良い。ArとN2気体の気体流量は、500sccm未満、200sccm未満、又は100sccm未満であって良い。プラズマ処理チャンバ内での気体圧力はたとえば、100mTorr未満、50mTorr未満、30mTorr未満、又は20mTorr未満であって良い。図5には図示されていないが、処理気体は、スロットアンテナ560を介してプラズマ領域559へ供されても良い。
プラズマ処理システム515内では、マイクロ波電力が、複数のスロット560Aを有するスロットアンテナ560によって上部板554を介してプラズマ処理チャンバ550へ供される。スロットアンテナ560は被処理基板525に対向する。スロットアンテナ560は、たとえばCuのような金属板から作られて良い。マイクロ波電力をスロットアンテナ560へ供給するため、導波路563が上部板554上に設けられる。導波路563は、たとえば約2.45GHzのマイクロ波周波数で電磁波を生成するマイクロ波電源561に接続される。導波路563は、下側端部でスロットアンテナ560と接続する同軸導波路563A、環状（同軸）導波路563Aの上面と接続する同軸導波路563B、及び、同軸導波路563Bの上面と接続する同軸導波路変換器563Cを有する。さらに長方形導波路563Dが、同軸導波路変換器563Cの入力及びマイクロ波電源561用の電力と接続される。
同軸導波路563Bの内部では、伝導性材料の軸部分562（又は内部導体）が、外側導体と同軸となるように供される。それにより軸部分562の一端がスロットアンテナ560の上面の（略）中心部と接続し、かつ、軸部分562の他端が同軸導波路563Bの上面と接続することで、同軸構造が形成される。マイクロ波電力はたとえば約0.5W/cm2〜約4W/cm2であって良い。あるいはその代わりにマイクロ波電力はたとえば約0.5W/cm2〜約3W/cm2であって良い。マイクロ波照射は、約300MHz〜約10GHz−たとえば2.45GHz−のマイクロ波周波数を含んで良い。プラズマは5eV以下−1,1.5,2,2.5,3,3.5,4,4.5又は5eVを含む−の電子温度を含んで良い。他の例では、電子温度は5eV未満、4.5eV未満、4eV未満、またさらには3.5eV未満であって良い。一部の例では、電子温度は1〜1.5eV、1.5〜2eV、2〜2.5eV、2.5〜3eV、3〜3.5eV、3.5〜4eV、又は4〜4.5eVであって良い。プラズマは、約1×1011/cm3〜約1×1013/cm3以上の電子密度を有して良い。
それに加えて、プラズマ処理チャンバ550では、基板525（たとえばウエハ）を支持及び加熱する基板ホルダ552が上部板554に対向して供される。基板ホルダ552は、基板525を加熱するヒーター557を有する。ヒーター557は抵抗加熱ヒーターであって良い。あるいはその代わりに、ヒーター557はランプヒーター又は他の種類のヒーターであって良い。さらにプラズマ処理チャンバ550は、そのプラズマ処理チャンバ550の底部と真空ポンプに接続される排出ライン553を有する。基板ホルダ552は、200℃よりも高温、300℃よりも高温、又は400℃よりも高温に維持されて良い。一部の例では、基板ホルダ552はたとえば、310℃よりも高温、320℃よりも高温、又は330℃よりも高温に維持されて良い。一例では、基板ホルダ552は約330℃に維持されて良い。
プラズマ処理システム515は、基板バイアスシステム556をさらに有する。基板バイアスシステム556は、基板ホルダ552と基板525にバイアス印加することで、プラズマの発生及び/又は基板525へ引き込まれるイオンのエネルギーの制御を行うように構成される。基板バイアスシステム556は、電力を基板ホルダ552に結合するように構成される基板電源を有する。基板電源はRF発生装置とインピーダンス整合ネットワークを有する。基板電源は、基板ホルダ552内の電極にエネルギーを与えることによって基板ホルダ552に電力を結合するように構成される。RFバイアスの典型的な周波数は約0.1MHz〜100MHzの範囲であって、13.56MHzであって良い。一部の例では、RFバイアスは、1MHz未満−たとえば0.8MHz未満、0.6MHz未満、0.4MHz未満、またさらには0.2MHz未満−であって良い。一例では、RFバイアスは約0.4MHzであって良い。あるいはその代わりにRF電力は複数の周波数で電極に印加される。基板バイアスシステム556は、RFバイアス電力を供給するように構成される。RFバイアス電力は、0W〜100W、100W〜200W、200W〜300W、300W〜400W、又は400W〜500Wであって良い。プラズマ処理用のRFバイスシステムは、当業者には周知である。さらに基板バイアスシステム556は、-5kV〜+5kV のDCバイアスを基板ホルダ552へ供給することのできるDC電圧発生装置を有する。
基板バイアスシステム556は任意で、RFバイアス電力のパルスを供するようにさらに構成される。パルス周波数1Hzよりも大きい周波数−たとえば2Hz、4Hz、6Hz、8Hz、10Hz、20Hz、30Hz、50Hz、又はそれ以上−であって良い。典型的なRFバイアス電力はたとえば、100W未満、50W未満、又は25W未満であって良い。当業者は、基板バイアスシステム556の電力の大きさが、処理されている基板525のサイズに関連することを理解することに留意して欲しい。たとえば300mmのSiウエハは、処理中、200mmウエハよりも多くの電力消費を必要とする。
さらに図5を参照すると、制御装置599は、マイクロプロセッサ、メモリ、及びデジタルI/Oポートを有する。デジタルI/Oポートは、プラズマ処理システム515からの出力を監視するのみならず、プラズマ処理システム515への入力をやり取りし、かつ起動させるのに十分な制御電圧を発生させる能力を有する。しかも制御装置599は、プラズマ処理チャンバ550、真空ポンプ555、ヒーター557、基板バイアスシステム556、及びマイクロ波電源561と結合して情報を交換する。メモリ内に格納されるプログラムは、格納されたプロセスレシピに従って、プラズマ処理システム515の上述の構成要素を制御するように利用される。制御装置599の一例はUNIX(登録商標)に基づくワークステーションである。あるいはその代わりに制御装置599は、汎用コンピュータ、デジタル信号処理システム等として実装されても良い。
図7は、本発明の他の実施例による、基板上にフルオロカーボン膜を堆積するラジアルラインスロットアンテナ(RLSA)プラズマ源を含むプラズマ処理システムの概略図である。図1に表されているように、プラズマ処理システム10は、プラズマ処理チャンバ20（真空チャンバ）、アンテナユニット57(RLSA)、及び基板ホルダ21を有する。プラズマ処理チャンバ20の内部は大雑把には、プラズマガス供給ユニット30の下方に位置するプラズマ発生領域R1と、基板ホルダ21側であるプラズマ拡散領域R2に区分されている。プラズマ発生領域R1内で発生するプラズマは、数電子ボルト(eV)の電子温度を有して良い。プラズマが、膜形成プロセスが実行されるプラズマ拡散領域R2へ拡散するとき、基板ホルダ21付近でのそのプラズマの電子温度は、約2eV未満の値に減少する。基板ホルダ21は、プラズマ処理チャンバ20の底部の中央に設けられ、かつ、基板Wを載置する載置ユニットとして機能する。基板ホルダ21の内部では、絶縁部材21a、冷却ジャケット21b、及び、基板温度を制御する温度制御ユニット（図示されていない）が供される。
プラズマ処理チャンバ20の上部は開口端である。プラズマガス供給ユニット30が、基板ホルダ21に対向して設けられ、かつ、たとえばOリングのような封止部材（図示されていない）を介して、プラズマ処理チャンバ20の上部に取り付けられている。誘電窓としても機能しうるプラズマガス供給ユニット30は、たとえばアルミニウム酸化物又は石英のような材料で作られる。擬似円盤形状を有するプラズマガス供給ユニット30の平坦面は、基板ホルダ21に対向する。複数のガス供給穴31が、プラズマガス供給ユニット30の平坦面上の基板ホルダ21に対向するように供される。複数のガス供給穴31は、ガス流チャネル32を介して、プラズマガス供給ポート33とつながっている。プラズマガス供給源34は、たとえばアルゴン(Ar)ガス、クリプトン(Kr)ガス、又は他の不活性ガスのようなプラズマガスを、プラズマガス供給ポート33へ供する。よってプラズマガスは、複数のガス供給穴31を介して、プラズマ発生領域R1へ均一に供給される。
プラズマ処理システム10は、処理気体供給ユニット40をさらに有する。処理気体供給ユニット40は、プラズマ発生領域R1とプラズマ拡散領域R2との間であって、プラズマ処理チャンバ20の実質的に中央に設けられている。処理気体供給ユニット40はたとえば、マグネシウム(Mg)を含むアルミニウム合金又はステンレス鋼のような伝導性材料で作られる。プラズマガス供給ユニット30と同様に、複数のガス供給穴41が、プラズマガス供給ユニット40の平坦面上に供される。処理気体供給ユニット40の平坦面は、基板ホルダ21に対向して設けられ、かつ円盤形状を有する。
プラズマ処理チャンバ20は、該プラズマ処理チャンバ20の底部と接続する排出ラインと、その排出ラインと圧力制御バルブ28及び真空ポンプ29とを接続する真空ラインをさらに有する。圧力制御バルブ28は、プラズマ処理チャンバ20内での所望の気体圧力を実現するのに用いられて良い。
処理気体供給ユニット40の上面が図7に表されている。図7に表されているように、グリッド状のガス流チャネル42−シャワープレート42とも呼ばれる−が、処理気体供給ユニット40内部に形成される。グリッド状のガス流チャネル42は、垂直方向に形成された複数のガス供給穴41の上端とつながっている。複数のガス供給穴41の下端は、基板ホルダ21と対向する開口部である。複数のガス供給穴41は、グリッド状のパターンを有するガス流チャネル42を介して処理気体供給ポート43とつながっている。
さらに複数の開口部44が、処理気体供給ユニット40上で処理気体供給ユニット40を垂直方向に通過するように形成される。複数の開口部44は、基板ホルダ21側のプラズマ拡散領域R2へプラズマガス−たとえばアルゴン(Ar)ガス、クリプトン(Kr)ガス、又は他の不活性ガス−を通過させる。図7に図示されているように、複数の開口部44は、隣接するガス流チャネル42間に形成される。処理気体がたとえば、別個の処理気体供給源45と46から処理気体供給ポート43へ供給される。処理気体供給源45と46はそれぞれ、C5H8（又はCaHb）とN2を供して良い。追加のArガスを供給する第2Arガス供給源47が供される。一部の実施例によると、Ar、CaHb、及びN2の任意の組み合わせが、処理気体供給ユニット40及び/又はプラズマガス供給ポート33を貫流して良い。さらにたとえば、複数の開口部44は、基板Wの周辺端部を超えて延びる処理気体供給ユニット40上の領域を占めて良い。
処理気体は、グリッド状のガス流チャネル42を貫流し、複数のガス供給穴41を介して、プラズマ拡散領域R2へ均一に供給される。プラズマ処理システム10は、プラズマ処理チャンバ20への気体の供給をそれぞれ制御する4つのバルブ(V1-V4)と4つの流速制御装置(MFC1-MFC4)をさらに有する。
外部マイクロ波発生装置55は、同軸導波管54を介して、所定周波数−たとえば2.45GHz−のマイクロ波信号（又はマイクロエネルギー）を、アンテナユニット57へ供する。同軸導波管54は、内側導管54Bと外側導管54Aを有して良い。マイクロ波発生装置55からのマイクロ波は、プラズマ発生領域R1内において、プラズマガス供給ユニット30の下方に電場を発生させる。この電場は、プラズマ処理チャンバ20内部で、処理気体を励起させる。
図8は、アンテナユニット57(RLSA)の部分断面図を表している。図8に表されているように、アンテナユニット57は、平坦なアンテナ本体51、ラジアルラインスロット板52、及びマイクロ波の波長を短くする誘電板53を有して良い。平坦なアンテナ本体51は、底面が開口端部である環状形状を有する。ラジアルラインスロット板52は、平坦なアンテナ本体51の開口端を有する底面を閉じるように形成される。平坦なアンテナ本体51とラジアルラインスロット板52は、平坦な中空環状形状の導波管を構成する伝導性材料で作られる。
複数のスロット56が、円偏波を生成するように、ラジアルラインスロット板52上に供される。複数のスロット56が、周辺へ向かう方向に沿って同心円パターン又は螺旋パターンとなすように、実質的にＴ字形状に配置されている。前記Ｔ字形状は、該Ｔ字形状を構成するスロット56間にわずかなギャップを有する。スロット56aと56bとが互いに垂直であるので、2つの直交する偏波成分を含む円偏波が、平面波として、ラジアルラインスロット板52から放射される。
誘電板53は、ラジアルラインスロット板52と平坦なアンテナ本体51との間に設けられた低損失誘電材料−たとえばアルミニウム酸化物(Al2O3)又はシリコン窒化物(Si3N4)−で作られる。ラジアルラインスロット板52は、封止部材（図1には図示されていない）を用いることによって、被覆板23と近接するようにプラズマ処理チャンバ20上に載置される。被覆板23は、プラズマガス供給ユニット30の上面に設けられ、かつ、マイクロ波を透過する誘電材料−たとえばアルミニウム酸化物(Al2O3)−から形成される。
外部高周波電源22が、整合ネットワーク25を介して基板ホルダ21と電気的に接続する。外部高周波電源22は、基板Wへ引き込まれるイオンエネルギーを制御するため、所定の周波数−たとえば13.56MHz−のRFバイアス出力を発生させる。外部電源22はさらに、任意でRFバイアス電力のパルスを供するように構成される。パルス周波数は1Hzより大きい周波数−たとえば2Hz、4Hz、6Hz、8Hz、10Hz、20Hz、30Hz、50Hz、又はそれ以上−であって良い。外部電源22はRFバイアス電力を供給するように構成される。RFバイアス電力は、0W〜100W、100W〜200W、200W〜300W、300W〜400W、又は400W〜500Wであって良い。当業者は、外部電源22の電力の大きさが処理されている基板のサイズに関連することを理解することに留意して欲しい。たとえばたとえば300mmのSiウエハは、処理中、200mmウエハよりも多くの電力消費を必要とする。プラズマ処理システム10は、約-5kV〜約+5kVのDCバイアスを基板ホルダ21へ供給することのできるDC電圧発生装置35をさらに有する。
フルオロカーボン膜の形成中、プラズマガス−たとえばアルゴン(Ar)ガス−が、プラズマガス供給ユニット30を用いることによってプラズマ処理チャンバ20へ導入されて良い。他方、処理気体は、プロセスガス供給ユニット40を用いることによってプラズマ処理チャンバ20へ導入されて良い。
半導体デバイス内において用いられるフルオロカーボン膜用の金属カーバイドバリア層を形成する複数の実施例が説明された。金属カーバイドバリア層は、フルオロカーボン膜に対して良好な結合を有し、かつ、フルオロカーボン膜へのCu金属ラインからのCuの拡散を防止するのに有効である。

Claims (20)

  1. 半導体デバイス内においてフルオロカーボン膜用の金属カーバイドバリア層を形成する方法であって：
    基板上にフルオロカーボン膜を堆積する工程；
    第1温度で前記フルオロカーボン膜上に金属含有層を堆積する工程であって、前記金属含有層が前記フルオロカーボン膜と反応することで、前記金属含有層と前記フルオロカーボン膜との間の界面に金属フッ化物層が形成される、工程；
    前記第1温度よりも高い第2温度で前記金属含有層を熱処理する工程；
    を有し、
    前記金属含有層を熱処理する工程は、前記金属含有層を介する拡散によって前記金属フッ化物層からフッ素を除去し、かつ、前記金属含有層と前記フルオロカーボン膜との間の界面に金属カーバイド層のバリア層を形成し、
    前記金属含有層は、ブリスタリング又は剥離を起こすことなく前記第2温度での前記熱処理工程に耐える、
    方法。
  2. 前記金属含有層が、金属窒化物、金属酸化物、金属カーバイド、若しくは金属元素の状態を含み、又は、金属窒化物、金属酸化物、金属カーバイド、若しくは金属元素の状態から構成される、請求項1に記載の方法。
  3. 前記金属含有層が、タンタル(Ta)、チタン(Ti)、タングステン(W)、コバルト(Co)、若しくはマンガン(Mn)、又はこれらの組み合わせを含む、請求項2に記載の方法。
  4. 前記第1温度が-30℃乃至300℃で、かつ、
    前記第2温度が300℃よりも高温である、
    請求項1に記載の方法。
  5. 前記金属含有層が物理気相成長法によって堆積される、請求項1に記載の方法。
  6. 前記フルオロカーボン膜が、フッ素と炭素を含む処理気体から生成されるプラズマを用いることによって堆積される、請求項1に記載の方法。
  7. フッ素と炭素を含む前記処理気体が、C4F4、C4F6、C6F6、若しくはC5F8、又はこれら2つ以上の組み合わせを含む、請求項5に記載の方法。
  8. 前記プラズマが、ラジアルスロットアンテナ(RLSA)を含むマイクロ波プラズマ源を用いることによって生成される、請求項6に記載の方法。
  9. 前記金属含有層の熱処理後に前記金属含有層を除去する工程をさらに有する、請求項1に記載の方法。
  10. 前記金属含有層を除去する工程が、前記金属含有層の乾式エッチング又は湿式エッチングを含む、請求項9に記載の方法。
  11. 前記金属含有層の除去後に第3温度で前記フルオロカーボン膜上に追加の金属含有層を堆積する工程であって、前記追加の金属含有層は、該追加の金属含有層と前記フルオロカーボン膜との間の界面で追加の金属フッ化物層を形成する、工程；
    前記第3温度よりも高い第4温度で前記追加の金属含有層を熱処理する工程であって、前記追加の金属含有層を熱処理する工程は、前記追加の金属含有層を介する拡散によって前記追加の金属フッ化物層からフッ素を除去し、かつ、前記追加の金属含有層と前記フルオロカーボン膜との間の界面で追加の金属カーバイドバリア層を形成する、工程；
    をさらに有する、請求項9に記載の方法。
  12. 前記追加の金属含有層が、金属窒化物、金属酸化物、金属酸窒化物、金属カーバイド、若しくは金属元素の状態を含み、又は、金属窒化物、金属酸化物、金属酸窒化物、金属カーバイド、若しくは金属元素の状態から構成される、請求項11に記載の方法。
  13. 前記追加の金属含有層が、タンタル(Ta)、チタン(Ti)、タングステン(W)、コバルト(Co)、若しくはマンガン(Mn)、又はこれらの組み合わせを含む、請求項11に記載の方法。
  14. 前記第3温度が-30℃乃至300℃で、かつ、
    前記第4温度が300℃よりも高温である、
    請求項11に記載の方法。
  15. 前記第4温度での前記追加の金属含有層の熱処理後に前記追加の金属含有層を除去する工程をさらに有する、請求項11に記載の方法。
  16. 前記追加の金属含有層を除去する工程が、前記追加の金属含有層の乾式エッチング又は湿式エッチングを含む、請求項15に記載の方法。
  17. 前記金属含有層の熱処理後に前記金属含有層上にCu金属を堆積する工程をさらに有する、請求項1に記載の方法。
  18. 前記金属含有層の除去後に前記金属カーバイドバリア層上にCu金属を堆積する工程をさらに有する、請求項9に記載の方法。
  19. 前記の熱処理された追加の金属含有層上にCu金属を堆積する工程をさらに有する、請求項11に記載の方法。
  20. 前記追加の金属含有層の除去後に前記金属カーバイドバリア層上にCu金属を堆積する工程をさらに有する、請求項15に記載の方法。
JP2014531887A 2011-09-24 2012-09-14 フルオロカーボン用の金属カーバイドバリア層を形成する方法 Expired - Fee Related JP5925898B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/244,371 US8691709B2 (en) 2011-09-24 2011-09-24 Method of forming metal carbide barrier layers for fluorocarbon films
US13/244,371 2011-09-24
PCT/US2012/055608 WO2013043512A1 (en) 2011-09-24 2012-09-14 Method of forming metal carbide barrier layers for fluorocarbon films

Publications (2)

Publication Number Publication Date
JP2014526804A JP2014526804A (ja) 2014-10-06
JP5925898B2 true JP5925898B2 (ja) 2016-05-25

Family

ID=47911726

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014531887A Expired - Fee Related JP5925898B2 (ja) 2011-09-24 2012-09-14 フルオロカーボン用の金属カーバイドバリア層を形成する方法

Country Status (5)

Country Link
US (1) US8691709B2 (ja)
JP (1) JP5925898B2 (ja)
KR (1) KR20140063870A (ja)
TW (1) TWI505360B (ja)
WO (1) WO2013043512A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6159757B2 (ja) 2014-07-10 2017-07-05 東京エレクトロン株式会社 基板の高精度エッチングのプラズマ処理方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5324813A (en) 1992-07-22 1994-06-28 International Business Machines Corporation Low dielectric constant fluorinated polymers and methods of fabrication thereof
EP1052694A4 (en) 1998-01-10 2004-11-24 Tokyo Electron Ltd SEMICONDUCTOR DEVICE HAVING AN INSULATING LAYER CONSISTING OF A FLUORINATED CARBON FILM AND METHOD FOR PRODUCING SAID DEVICE
US6448655B1 (en) 1998-04-28 2002-09-10 International Business Machines Corporation Stabilization of fluorine-containing low-k dielectrics in a metal/insulator wiring structure by ultraviolet irradiation
US6265779B1 (en) 1998-08-11 2001-07-24 International Business Machines Corporation Method and material for integration of fuorine-containing low-k dielectrics
US6818990B2 (en) 2000-04-03 2004-11-16 Rensselaer Polytechnic Institute Fluorine diffusion barriers for fluorinated dielectrics in integrated circuits
US6846737B1 (en) 2000-08-15 2005-01-25 Intel Corporation Plasma induced depletion of fluorine from surfaces of fluorinated low-k dielectric materials
US7049209B1 (en) 2005-04-01 2006-05-23 International Business Machines Corporation De-fluorination of wafer surface and related structure
JP5194393B2 (ja) 2006-06-23 2013-05-08 東京エレクトロン株式会社 半導体装置の製造方法
JP5366235B2 (ja) * 2008-01-28 2013-12-11 東京エレクトロン株式会社 半導体装置の製造方法、半導体製造装置及び記憶媒体
TW201044462A (en) 2009-01-22 2010-12-16 Tokyo Electron Ltd A method for manufacturing semiconductor devices
US20110081503A1 (en) 2009-10-06 2011-04-07 Tokyo Electron Limited Method of depositing stable and adhesive interface between fluorine-based low-k material and metal barrier layer
US20110081500A1 (en) 2009-10-06 2011-04-07 Tokyo Electron Limited Method of providing stable and adhesive interface between fluorine-based low-k material and metal barrier layer
WO2011044053A1 (en) * 2009-10-06 2011-04-14 Tokyo Electron Limited Method of providing stable and adhesive interface between fluorine-based low-k material and metal barrier layer

Also Published As

Publication number Publication date
KR20140063870A (ko) 2014-05-27
US20130078799A1 (en) 2013-03-28
TW201330100A (zh) 2013-07-16
TWI505360B (zh) 2015-10-21
US8691709B2 (en) 2014-04-08
JP2014526804A (ja) 2014-10-06
WO2013043512A1 (en) 2013-03-28

Similar Documents

Publication Publication Date Title
US6949450B2 (en) Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber
TWI630654B (zh) 使用遠端電漿源以凹陷超低ｋ介電質
US9373522B1 (en) Titanium nitride removal
US9355862B2 (en) Fluorine-based hardmask removal
JP6049871B2 (ja) エッチング及びアッシング中での低誘電率材料の側壁保護
JP4919871B2 (ja) エッチング方法、半導体装置の製造方法および記憶媒体
WO2005069367A1 (ja) 半導体装置の製造方法および成膜システム
JP2005150622A (ja) プラズマ処理方法及びプラズマ処理装置
TW201822274A (zh) 蝕刻處理中保護超低介電材料不受損害以得到期望的特徵部之製造方法
JP2005064302A (ja) 成膜方法、半導体装置の製造方法、半導体装置、基板処理システム
TWI362703B (ja)
JP4209253B2 (ja) フッ素添加カーボン膜の形成方法
TW201001535A (en) Method of semiconductor processing
JP2023511330A (ja) サブトラクティブ自己整合のための方法と装置
US8609552B2 (en) Method for controlling dangling bonds in fluorocarbon films
KR101179111B1 (ko) 에칭 방법 및 기억 매체
JP5925898B2 (ja) フルオロカーボン用の金属カーバイドバリア層を形成する方法
JP6424249B2 (ja) シリコン及びゲルマニウムを含む基板におけるシリコンの優先的酸化のための方法
JP2006073612A (ja) レジスト除去方法
TW201830484A (zh) 半導體裝置結構的形成方法
WO2005038896A1 (ja) プラズマエッチング方法
TW202249058A (zh) 選擇性阻障金屬蝕刻
TWI469199B (zh) 氟碳化物膜中之懸空鍵的控制方法
JP2006059848A (ja) レジスト除去方法及び半導体装置の製造方法
JPH04345026A (ja) プラズマ処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160420

R150 Certificate of patent or registration of utility model

Ref document number: 5925898

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees