JP2007129003A - 半導体装置の製造方法および残留物質除去装置 - Google Patents
半導体装置の製造方法および残留物質除去装置 Download PDFInfo
- Publication number
- JP2007129003A JP2007129003A JP2005319096A JP2005319096A JP2007129003A JP 2007129003 A JP2007129003 A JP 2007129003A JP 2005319096 A JP2005319096 A JP 2005319096A JP 2005319096 A JP2005319096 A JP 2005319096A JP 2007129003 A JP2007129003 A JP 2007129003A
- Authority
- JP
- Japan
- Prior art keywords
- layer material
- semiconductor device
- manufacturing
- material film
- lower layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】熱ストレスを小さく抑えて下層材料膜の水分を効果的に除去することができ、これにより下層材料膜とこの上部の上層材料膜との密着性の向上を図ると共に、これらの膜の水分による劣化を防止した信頼性の高い半導体装置を得ることが可能な半導体装置の製造方法を提供する。
【解決手段】基板上に下層材料膜を形成する第1工程と、下層材料膜の残留物質を除去する第2工程と、下層材料膜を覆う状態で上層材料膜を形成する第3工程とこの順に行う半導体装置の製造方法において、第2工程では、下層材料膜に磁場を印加することにより残留物質を蒸発させて除去する。
【選択図】図1
【解決手段】基板上に下層材料膜を形成する第1工程と、下層材料膜の残留物質を除去する第2工程と、下層材料膜を覆う状態で上層材料膜を形成する第3工程とこの順に行う半導体装置の製造方法において、第2工程では、下層材料膜に磁場を印加することにより残留物質を蒸発させて除去する。
【選択図】図1
Description
半導体装置の製造方法および残留物質除去装置に関し、特には材料膜を積層形成する工程を備えた半導体装置の製造方法および、この製造方法中で用いられる残留物質除去装置に関する。
半導体装置の微細化、高集積化に伴い、配線の時定数に起因する電気信号の遅れが深刻な問題となっている。そこで、多層配線構造で用いられる導電層には、アルミニウム(Al)系合金の配線に代わり、低電気抵抗の銅(Cu)配線が導入されるようになっている。また、高集積化された半導体装置では、配線容量の増大が半導体装置の動作速度の低下を招くために、層間絶縁膜を低誘電率化することによる配線容量の増大の抑制が不可欠となっている。
そこで、比誘電率3.5程度のフッ素含有酸化シリコン(FSG)、ポリアリールエーテル(PAE)に代表される有機シリコン系のポリマー、さらにはハイドロゲンシルセキオサン(HSQ)やメチルシルセスキオキサン(MSQ)に代表される無機系材料など、酸化シリコン(SiO2)よりも誘電率の低い、いわゆる低誘電率膜が、層間絶縁膜として導入されるようになってきている。また近年では、さらにこれらを多孔質化させて比誘電率を2.3前後にまで低下させた低誘電率膜の適用も試みられている。
このように多孔質化された絶縁膜(多孔質絶縁膜)を形成する場合には、先ず、マトリックスと呼ばれる骨格形成用材料に、有機ポリマーで構成されるポロジェン(空孔形成用材料)を混ぜ込む形で成膜を行う。その後、熱処理を行うことによりポロジェンを分解除去する。これにより、ポロジェンが除去された部分に孔が形成された多孔質絶縁膜が得られる(例えば、下記特許文献1参照)。
ところで、銅配線を用いたプロセスにおいては、低誘電率膜の成膜後や、この低誘電率膜をエッチングによって加工した後に、水分を除去するための熱処理を行っている。これにより、低誘電率膜の吸湿による誘電率の上昇や、次に形成するバリアメタル層および銅配線膜の腐食や剥がれを防止している。
しかしながら、熱処理の温度には限界があり、下層に銅配線が設けられている場合には、銅の熱膨張に起因したデバイスの信頼性劣化が懸念されるため、実質300℃以上の温度での熱処理を行うことはできない。このため、上述したような多孔質化された絶縁膜においては、熱処理によって水分を十分に除去することが困難になってきている。
そして、多孔質化した絶縁膜に水分が残留した状態で、この絶縁膜の上層にバリアメタル層や銅配線膜を成膜した場合には、絶縁膜の吸湿による誘電率の上昇や、次に形成するバリアメタル層および銅配線膜の腐食や剥がれが発生して断線を引き起こす要因となり、デバイスの信頼性が大きく損なわれることが分かっている。
そこで本発明は、熱ストレスを小さく抑えて下層材料膜の水分を効果的に除去することができ、これにより下層材料膜とこの上部の上層材料膜との密着性の向上を図ると共に、これらの膜の水分による劣化を防止した信頼性の高い半導体装置を得ることが可能な半導体装置の製造方法を提供すること、さらにはこのような製造方法を行うために用いる残留物質質除去装置を提供することを目的とする。
このような目的を達成するための本発明の半導体装置の製造方法は、基板上に下層材料膜を形成する第1工程と、当該下層材料膜の残留物質を除去する第2工程と、下層材料膜を覆う状態で上層材料膜を形成する第3工程とこの順に行う半導体装置の製造方法において、第2工程では、下層材料膜に磁場を印加することにより、残留物質を蒸発させて除去することを特徴としている。
このような本発明では、磁場の印加によって下層材料膜の残留物質を蒸発除去させるため、下層絶縁膜や基板に対して過剰な熱ストレスを加えることなく下層絶縁膜の残留物質が除去される。
また本発明は、このような製造方法に用いられる残留物質除去装置であり、処理基板を載置するステージと、このステージの周囲に設けられ当該ステージ上に載置された処理基板に対して磁場を印加するための磁石とを備えたことを特徴としている。
以上説明したように本発明の半導体装置の製造方法によれば、下層絶縁膜や基板に対して過剰な熱ストレスを加えることなく下層絶縁膜の残留物質を除去できるため、これにより、下層材料膜とこの上部の上層材料膜との密着性の向上を図ると共に、これらの膜の水分による劣化を防止した信頼性の高い半導体装置を得ることできる。
以下、本発明を適用した実施形態を、図面に基づいて詳細に説明する。以下の実施形態においては、先ず、実施形態の製造方法に用いる残留物質除去装置の一構成例を説明し、次に、この残留物質除去装置を用いて行われる製造方法の実施形態を説明する。
<残留物質除去装置>
図1は、残留物質除去装置の構成図である。この図に示す残留物質除去装置1は、処理基板Wを載置するステージ3と、ステージ3上に載置された処理基板Wを収納する処理室5と、ステージ3を囲む状態で処理室5の周囲に設けられた磁石7とを備えている。
図1は、残留物質除去装置の構成図である。この図に示す残留物質除去装置1は、処理基板Wを載置するステージ3と、ステージ3上に載置された処理基板Wを収納する処理室5と、ステージ3を囲む状態で処理室5の周囲に設けられた磁石7とを備えている。
このうち、ステージ3は、チャック機能を有すると共に、処理基板Wの載置面に対して突出自在に設けられた複数のピン3aを備えており、ピン3aの突出によってステージ3上に載置した処理基板Wが取り外し自在に構成されている。また、このステージ3は、ここでの図示を省略したヒータなどの加熱用の温調機能を備えていることとする。
また、処理室5は、ステージ3を底面とし、ステージ3上に載置された処理基板Wを収納する閉塞された処理雰囲気を構成する。この処理室5には、ガス供給口5aと、ガス排出口5bとが設けられることとする。
さらに、磁石7は、ステージ3の側周を取り囲む状態で、処理室5の外壁に配置されている。この磁石7は、水分や有機物などの残留物質の除去に十分な磁場の発生が可能であるものとし、例えば図中二点鎖線の磁力線で示すように0.5〜2.0テスラの強磁場が、処理基板Wに印加できるものであることとする。このような磁石7として、例えば永久磁石や、ヘルムホルツコイルあるいは超伝導コイルを用いた電磁石を使用しても良い。
尚、ステージ3は、処理基板Wを載置する載置面に対する法線の方向xに移動自在であり、これにより磁石7の配置高さに対する処理基板Wの配置高さが調整される構成となっている。
ここで図2には、磁石によって囲まれた領域においての上記法線方向xの各位置における、磁束密度Β(T)と、この磁束密度Βの位置微分値ΒdΒ/dx(T2/m)とを示す。このグラフに示すように、磁束密度Βは法線方向の位置x0において極大値が1箇所生じる分布となっており、その位置微分値ΒdΒ/dxには、法線方向の位置x1に極大値が、位置x2に極小値が1箇所ずつ現れることになる。
また、図3には、このように形成された磁場内における法線方向の位置x0と、位置x1(x2)とに、処理基板Wを配置し、常温にて8テスラの磁場を印加した場合の、水分の減少量−ΔWの経時変化を示す。また比較として、磁場を印加しない場合も示す。このグラフに示すように、磁場を印加することによって水分が除去される効果があることがわかる。尚、図3は[J.Appl.Phys.,Vol.86,No.5,p2923-2925,(1999)]から引用したグラフである。
そして、このような水分の除去効果は、上記文献[J.Appl.Phys.,Vol.86,No.5,p2923-2925,(1999)]によれば、(ΔΧ/μ0)と(ΒdΒ/dx)との積で表される。尚、Χは物質の磁化率であり、ΔΧは水と処理雰囲気中の物質の磁化率の差であり、μ0は真空の透磁率である。これにより、残留物質として除去する水と、磁化率の差が大きい物質によって処理雰囲気を構成することが、水分除去の効果を大きくすることがわかる。したがって、図1の処理室5内は、酸素(O2)や一酸化窒素(NO)雰囲気とすることが、有効となる。
以上のような磁場の印加による水分除去は、次のようなメカニズムによってなされる。すなわち、水や有機物質は、元来一つの電子軌道を一つのスピン対が占める閉殻構造を持った非磁性物質であるが、強磁場を作用させ一方の電子をスピン励起した場合、同方向のスピン量子数を持つ二つの電子は、パウリの排他原理に従い、同一の電子軌道には入らず、それぞれ異なる電子軌道に入り分子としては磁性を呈する。そして、磁性化された分子は、非磁性分子とは異なる物性を示し、具体的には、蒸発促進効果、特定気体への溶解促進等の効果が得られるのである。
また、図3のグラフから、水分の除去効果は、磁束密度の変化量が極値となる法線方向の位置x1(x2)において高いことがわかる。このため、図1に示した残留物質除去装置1においては、磁石7によって形成される磁場において、磁束密度の位置微分値Β-dΒ/dxが極大値となる位置x1(または極小値となる位置x2)に、処理基板Wが配置された状態で処理が可能なようにステージ3が駆動される構成となっていることが好ましい。
次に、上記構成の残留物質除去装置1を用いた半導体装置の製造方法に関する各実施形態を説明する。
<製造方法の第1実施形態>
図4は、第1実施形態を説明する断面工程図である。本第1実施形態においては、エッチングが施された単層の多孔質絶縁膜を下層材料膜として形成し、この上部に導電性の上層材料膜を形成して埋め込みコンタクトを形成する手順を説明する。
図4は、第1実施形態を説明する断面工程図である。本第1実施形態においては、エッチングが施された単層の多孔質絶縁膜を下層材料膜として形成し、この上部に導電性の上層材料膜を形成して埋め込みコンタクトを形成する手順を説明する。
先ず、図4(1)に示すように、基板21上に、非多孔質の絶縁膜23を下層材料膜として成膜する。この絶縁膜23は、多孔質絶縁膜の骨格を形成する前駆体材料である骨格形成材料中に、空孔形成材料であるポロジェンを含有させた膜であり、例えば塗布成膜によって行う。
ここで、絶縁膜(下層材料膜)23を構成する骨格形成材料としては、主骨格として炭素鎖を有するポリアリールエーテル(PAE)のような有機材料、または主骨格として−Si−O−結合を有するメチルシルセスキオキサン(MSQ)のような無機材料が用いられる。
また、ポロジェンとしては、(1)CxHyで表される炭化水素や、(2)CxHyOzで表される酸素含有炭化水素が用いられる。(1)、(2)いずれの場合においてもxは1〜12のものが好ましく、分子構造が鎖状でも分岐していても良い。また、ポロジェンは、例えばベンゼンあるいはシクロヘキサンのような環状分子構造を持つことが好ましい。
そして、塗布成膜によって上述した非多孔質の絶縁膜23を形成した後には、必要に応じて絶縁膜23を加熱処理することにより、骨格形成材料を焼成する。この加熱処理は、ポロジェンの分解温度よりも低温で行われることとする。
次に、図4(2)に示すように、絶縁膜23上にマスクパターン25を形成する。このマスクパターン25は、例えば無機材料からなることとする。このようなマスクパターン25の形成は、無機材料膜上に形成したレジストパターン(図示省略)をマスクにして、当該無機材料膜をパターンエッチングすることによって形成される。
次に、このマスクパターン25上からのエッチングにより、非多孔質の絶縁膜23をエッチング加工する。これにより、例えば絶縁膜23に、接続孔27を形成する。またこのエッチング加工の後には、必要に応じて絶縁膜23上のマスクパターン25を除去する工程を行う。
その後、図4(3)に示すように、熱処理を行うことにより、絶縁膜23内に含有されているポロジェンを分解除去する。ここでは、用いたポロジェンに応じて、当該ポロジェンが分解し、かつ骨格形成材料が分解することのない温度で熱処理を行うこととする。これにより、絶縁膜23を、ポロジェンが分解除去された複数の孔Aを設けてなる多孔質絶縁膜23Aとする。
その後、多孔質絶縁膜23Aとなった下層材料膜の残留物質として、水分を除去するための処理を行う。この際、図1を用いて説明した残留物質除去装置1を用い、多孔質絶縁膜(下層材料膜)23Aに磁場を印加することにより、残留物質として水分を蒸発除去する。
この場合、先ず、残留物質除去装置1のステージ3上に、多孔質絶縁膜(23A)が形成された基板(21)を処理基板Wとして載置し、ステージ3を処理室5の方向xに上昇させて処理室5内を密閉状態とする。ステージ3の上昇位置は、磁石7によって形成される磁場において、磁束密度の位置微分値Β-dΒ/dxが極大値となる位置x1(または極小値となる位置x2)に、処理基板Wが配置される位置であることとする。
次に、ステージ3の温調機能を調整することにより、処理基板Wを加熱する。この際、処理基板Wを構成する材料に熱ストレスによる影響が加わることのない程度、すなわち処理基板Wに既に形成されている半導体デバイスに対してダメージを与えない程度の温度(例えば250℃〜400℃)での加熱を行うこととする。また、処理室5内の雰囲気を、除去対象となる水と磁化率の差が大きい酸素や一酸化窒素雰囲気とし、多孔質絶縁膜23Aから蒸発した水分が処理雰囲気中から速やかに継続的に排除されるように、排気状態にして気流を形成することが好ましい。このような状態で、磁石7によって処理室5内の磁場を形成し、処理基板Wに磁場を印加する。この際、水分子における一つの電子軌道を占めるスピン対のうちの一方の電子をスピン励起できる程度の強磁場、例えば0.5〜2.0テスラの強磁場を形成することとする。
これにより、図4(3)に示した多孔質絶縁膜23Aの孔A内に吸蔵された水分や、表面に吸着している水分を除去する。
以上の後、図4(4)に示すように、接続孔27の内壁を覆う状態で多孔質絶縁膜23A上に、上層材料膜として例えばTaからなるバリアメタル層29を成膜し、さらに接続孔27内を埋め込む状態でバリアメタル層29上に銅配線膜31を成膜する。
次に、図4(5)に示すように、多孔質絶縁膜23A上の銅配線膜31おおびバリアメタル層29をCMPによって研磨除去し、接続孔27内のみにバリアメタル層29を介して銅配線膜31を残してなる埋め込みコンタクト31Aを形成する。
以上説明したような第1実施形態の製造方法によれば、図4(3)を用いて説明したように、磁場の印加によって多孔質絶縁膜23Aの残留物質である水分を蒸発除去する構成である。このため、多孔質絶縁膜23Aや21基板に対して過剰な熱ストレスを加えることなく、多孔質絶縁膜23Aの水分を効率的に除去することができる。これにより、多孔質絶縁膜23Aの吸湿による誘電率の上昇を抑えることが可能であり、動作速度が高く電気的特性に優れた半導体装置を得ることができる。さらに、多孔質絶縁膜23Aとこの上部のバリアメタル層29との密着性の向上を図ることが可能であると共に、バリアメタル層29や銅配線膜31の水分による腐食劣化を防止でき、信頼性の高い半導体装置を得ることができる。
ここで図5には、絶縁膜の成膜後に、熱処理による脱ガス処理を行っていないサンプルのTDSガス分析(昇温脱離ガス分析)による水分スペクトル(a)と、熱処理による脱ガス処理を行ったサンプルについての同水分スペクトル(b)とを示す。これらの水分スペクトル(a),(b)を比較し、熱処理による脱ガス処理を行ったサンプルの水分スペクトル(b)の方が、脱ガス処理を行っていない水分スペクトル(a)よりも、全温度領域に渡ってピーク強度が小さくなっていることがわかる。そして、本発明のように、熱処理に加えて同時に磁場を印加した水分除去を行うことにより、水分スペクトル(b)よりもさらにピーク強度の小さい水分スペクトルが得られ、効果的な水分除去が行われるようになる。
また上述したように、残留物質としての水分の除去に際して、磁場効果と熱処理を併用することにより、水分除去に要する処理時間が短縮され、スループットが向上される。またこれにより、水分除去に際しての
熱処理の温度が低温化され、消費エネルギーが低減され、半導体製造装置に使用される部品の寿命延長によるコストを削減することも可能である。
熱処理の温度が低温化され、消費エネルギーが低減され、半導体製造装置に使用される部品の寿命延長によるコストを削減することも可能である。
尚、上述した第1実施形態においては、図4(3)を用いて説明したように、先ず熱処理によって絶縁膜23内に含有されているポロジェンを分解除去して多孔質絶縁膜23Aとした後、加熱状態で磁場を印加することによって多孔質絶縁膜23Aの水分を残留物質として除去する方法を説明した。しかしながら、磁場を印加することによって除去する残留物質が有機物質であってもよい。つまり、水分と同様に有機物質も、一つの電子軌道を一つのスピン対が占める閉殻構造を持った非磁性物質であるため、強磁場を作用させることにより、蒸発促進効果、特定気体への溶解促進等の効果が得られるのである。
この場合、図4(3)を用いて説明した、熱処理によって絶縁膜23内に含有されているポロジェンを分解除去して多孔質絶縁膜23Aとする工程において、熱と共にポロジェンを構成する有機物質における一つの電子軌道を占めるスピン対のうちの一方の電子をスピン励起できる程度の強磁場を絶縁膜23に印加することとする。
ここで図6には、絶縁膜の成膜後に、熱処理による脱ガス処理を行っていないサンプルのTDSガス分析(昇温脱離ガス分析)による有機成分スペクトル(a)と、熱処理による脱ガス処理を行ったサンプルについての同有機成分スペクトル(b)とを示す。これらの有機成分スペクトル(a),(b)を比較し、熱処理による脱ガス処理を行ったサンプルの有機成分スペクトル(b)の方が、脱ガス処理を行っていない有機成分スペクトル(a)よりも、全温度領域に渡ってピーク強度が小さくなっていることがわかる。そして、本発明のように、熱処理に加えて同時に磁場を印加した有機成分除去を行うことにより、有機成分スペクトル(b)よりもさらにピーク強度の小さい有機成分スペクトルが得られ、効果的な有機成分除去を行うことが可能になる。
そして、以上のような磁場を印加した絶縁膜23の多孔質化の工程の後に、必要に応じて水分除去のための工程を行い、その直後に上層材料膜であるバリアメタル層29の形成を行うこととする。ただし、磁場を印加した絶縁膜23の多孔質化の直後に上層材料膜の形成工程が行われ、かつ多孔質化の工程において水分除去が同時に行われるのであれば、磁場を印加しての水分除去の工程を特別に行う必要はない。
<製造方法の第2実施形態>
図7〜図8は、本発明の製造方法をデュアルダマシン工程に適用した第2実施形態を説明するための断面工程図である。以下にこれらの図に基づいて、第2実施形態の製造方法を説明する。
図7〜図8は、本発明の製造方法をデュアルダマシン工程に適用した第2実施形態を説明するための断面工程図である。以下にこれらの図に基づいて、第2実施形態の製造方法を説明する。
先ず、図7(1)に示すように、図示しない下地絶縁膜でおおわれた基板101上に、有機膜102と酸化シリコン(SiO2)膜103とからなる積層膜を層間絶縁膜として成膜し、次いで銅(Cu)膜の埋め込み配線(Cu配線)104を形成する。続いて、Cu配線104上に、酸化防止および銅の拡散防止、さらにはエッチングストッパとして機能するストッパ層105を形成する。このストッパ層105は、例えば40nmの窒化炭化シリコン(SiCN)膜で構成されていることとする。
次に、ストッパ層105上に、第1絶縁膜106として炭素含有酸化シリコン(SiOC系膜)を90nmの膜厚で成膜する。
その後、必要に応じて、この第1絶縁膜106を下層材料膜とし、磁場を印加した残留物質(水分)の除去を行う。この水分除去は、第1実施形態において図1(3)を用いて説明したと同様に行うこととする。
次いでただちに、図7(2)に示すように、第1絶縁膜106上に、第2絶縁膜107として比誘電率2.4程度の有機膜を90nmの膜厚で成膜する。ここでは、この第2絶縁膜107が上層材料膜となる
その後、必要に応じて、この第2絶縁膜107を下層材料膜とし、磁場を印加した残留物質(水分)の除去を行う。この水分除去は、第1実施形態において図1(3)を用いて説明したと同様に行うこととする。
次いでただちに、図7(3)に示すように、第2絶縁膜107上に、第1マスク形成層201、第2マスク形成層202、および第3マスク形成層203を順次形成する。これらのマスク形成層は、例えば第1マスク形成層201が酸化シリコン(SiO2)膜からなり、第2マスク形成層202が窒化炭化シリコン(SiCN)からなり、第3マスク形成層203が酸化シリコン(SiO2)からなる。ここでは、これらのマスク形成層が、上層材料膜となる。
これらのマスク形成層201〜203のうち、SiO2からなる第1マスク形成層201と第3マスク形成層203とは、例えばシリコン源としてモノシラン(SiH4)を用い、酸化剤として一酸化二窒素(N2O)ガスを用いたプラズマCVD法により成膜される。また、SiCNからなる第2マスク形成層202は、プラズマCVD法により成膜される。
次いで、図8(4)に示すように、第3マスク形成層203上に、配線溝パターンを有するレジストマスク301を形成する。そして、レジストマスク301をエッチングマスクとして用いたドライエッチング法により、第3マスク形成層203をエッチングして、配線溝パターンを有する第3マスク203Aを形成する。
ここでは、一般的なマグネトロン方式のエッチング装置を用いたエッチングを行う。そして、このエッチングによって第3マスク203Aを形成した後、例えば酸素(O2)プラズマをベースとしたアッシング処理と有機アミン系の薬液処理を施すことにより、レジストマスク301及びエッチング処理の際に生じた残留付着物を完全に除去する。
次に、図8(5)に示すように、第3マスク203A上を含む第2マスク形成層202上に、接続孔パターンを有するレジストマスク302を形成する。この際、レジストマスク302に設けられた接続孔パターンの少なくとも一部が、第3マスク203Aの配線溝パターンの開口部内に重なるようにレジストマスク302をパターン形成する。
次に、図9(6)に示すように、レジストマスク302をエッチングマスクとしたドライエッチング法により、第3マスク203A、第2マスク形成層202、および第1マスク形成層201をエッチングし、さらに第2絶縁膜107をエッチングする。これにより、第1絶縁膜106を露出させた接続孔303を形成する。この際、レジストマスク302は、第2絶縁膜107のエッチングにおいて同時に除去される。そして、このエッチングによって残存する第3マスク203Aは、配線溝パターンのマスクとなる。また、第2マスク形成層202のエッチングによってパターン形成された第2マスク202Aは、接続孔パターンのマスクとなる。
以上のようなエッチングにおいて、第3マスク(SiO2)203Aから第1マスク形成層(SiO2膜)201までのエッチングは、一般的なマグネトロン方式のエッチング装置を用い、例えばエッチングガスとしてトリフロロメタン(CHF3)、酸素(O2)、およびアルゴン(Ar)を用い、ガス流量比をCHF3:O2:Ar=5:1:50、バイアスパワーを1000W、基板温度を40℃に設定して行われる。
また、これらの下層の第2絶縁膜107のエッチングにも、一般的なマグネトロン方式のエッチング装置が用いられる。
次に、図9(7)に示すように第3マスク(SiO2)203Aをエッチングマスクとしたドライエッチング法により、第2マスク(SiCN)202Aをエッチングする。これにより、第2マスク202Aが配線溝パターンのマスクとなる。また、第1マスク形成層201は、接続孔パターンが形成された第1マスク201Aになる。このドライエッチングにおいては、接続孔303の底部に露出する第1絶縁膜106が途中までエッチングされて接続孔303が掘り下げられる。
次に、図9(8)に示すように、第1マスク(SiO2)201Aをエッチングマスクにして、第1絶縁膜106の下部層をエッチングして、接続孔303をさらに掘り下げてストッパ層105を露出させる。この際、第3マスク(SiO2)203Aと第2マスク(SiCN)202Aをエッチングマスクとして、第1マスク(SiO2)201Aが同時に除去され、第1マスク201Aに配線溝304が形成される。
このエッチングは、例えば一般的なマグネトロン方式のエッチング装置を用いて行われる。例えばエッチングガスとしてのオクタフルオロシクロブタン(C4F8)、一酸化炭素(CO)、窒素(N2)、およびアルゴン(Ar)を用い、ガス流量比をC4F8:CO:N2:Ar=3:10:200:500、バイアスパワーを1000W、基板温度を20℃に設定したエッチングが行われる。
続いて、図10(9)に示すように、第2マスク(SiCN)202Aをエッチングマスクにして、配線溝304の底部に残存するポロジェンを含む第2絶縁膜(有機膜)107をエッチングする。これにより、第1マスク201Aに形成された配線溝304をさらに掘り下げ、第1マスク201Aと第2絶縁膜107とに、配線溝304を形成する。
第2絶縁膜(有機膜)107のエッチングは、一般的な高密度プラズマエッチング装置を使用して行われる。この際、例えばエッチングガスとして例えばアンモニア(NH3)ガスを用い、RFパワーを150W、基板温度を10℃に設定したエッチングが行われる。
続いて、接続孔303底部に残存しているストッパ層105SiC膜をエッチングすることにより、配線溝304の底部に開口させた接続孔303をCu埋め込み層104に連通させ、所定のデュアルダマシン加工を完了させる。このエッチングは、例えば一般的なマグネトロン方式のエッチング装置にて、例えばエッチングガスとしてジフルオルメタン(CH2F2)、酸素(O2)、及びアルゴン(Ar)を用い、ガス流量比(CH2F2:O2:Ar)を2:1:5、バイアスパワーを100Wに設定して行われる。
次に、図10(10)に示すように、エッチング処理が施された下地層を構成する下層材料膜に対して、磁場を印加した残留物質(水分)の除去を行う。この水分除去は、第1実施形態において図1(3)を用いて説明したと同様に行うこととする。
その後ただちに、図10(11)に示すように、例えばTaからなるバリアメタル層204を上層材料膜としてスパッタリング法により成膜し、さらに上層材料膜として銅配線膜205を電解めっき法あるいはスパッタリング法により堆積し、配線溝304と接続孔303への導電膜の埋め込みを同時に行う。
次いで、図10(12)に示すように、銅配線膜205およびバリアメタル層204のうち、配線パターンとして不要な部分(第1マスク201A上に残された部分)を化学機械研磨(CMP)法により除去することにより、デュアルダマシン構造の多層配線構造を形成することができる。そして、銅配線膜205を覆う状態で、酸化防止及び銅の拡散防止層をかねるストッパ層206(例えばSiC膜)を成膜する。
以上説明した第2実施形態では、例えば図7(2)、図7(3)、さらには図10(11)を用いて説明した成膜工程の前に、成膜下地を構成する下層材料膜に対して、磁場の印加によって残留物質である水分を蒸発除去する工程を行っている。このため、成膜の下地となる下層材料膜の全体に対して、過剰な熱ストレスを加えることなく水分を効率的に除去することができる。これにより、次に形成されるバリアメタル層204などの上層材料膜と下層との密着性の向上を図ることが可能であると共に、バリアメタル層204や銅配線膜205の水分による腐食劣化を防止でき、信頼性の高い半導体装置を得ることができる。
尚、本第2実施形態において、第1絶縁膜や第2絶縁膜として、ポロジェン除去工程を経て多孔質絶縁膜を形成する場合、磁場の印加によるポロジェン除去を行っても良い。このようなポロジェン除去を行うことにより、熱ストレスを低減して効率的なポロジェン除去を行うことが可能である。
1…残留物質除去装置、3…ステージ、5…処理室、7…磁石、21,101…基板、23…絶縁膜(下層材料膜)、23A…多孔質絶縁膜(下層材料膜)、29,204…バリアメタル層(上層材料膜)、31,205…銅配線膜(上層材料膜)、106…第1絶縁膜、107…第2絶縁膜、W…処理基板
Claims (9)
- 基板上に下層材料膜を形成する第1工程と、当該下層材料膜の残留物質を除去する第2工程と、前記下層材料膜を覆う状態で上層材料膜を形成する第3工程とこの順に行う半導体装置の製造方法において、
前記第2工程では、前記下層材料膜に磁場を印加することにより前記残留物質を蒸発させて除去する
ことを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記第2工程では、前記下層材料膜を加熱する
ことを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記第2工程は、連続排気されている雰囲気中で行われる
ことを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記第2工程は、磁束密度の変化量の極値付近に前記下層材料膜を配置して行われる
ことを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記第2工程は、超伝導コイルによって形成された磁場を用いて行われる
ことを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記第2工程では、前記残留物質として水分を蒸発除去する
ことを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記下層材料膜は絶縁材料からなり、前記上層材料膜は導電性材料からなる
ことを特徴とする半導体装置の製造方法。 - 請求項7記載の半導体装置の製造方法において、
前記第2工程では、前記残留物質として前記下層材料膜中に含有された有機物質からなる空孔形成材料を蒸発除去し、前記下層材料膜を多孔質化する
ことを特徴とする半導体装置の製造方法。 - 処理基板における残留物質を除去するための残留物質除去装置であって、
前記処理基板を載置するステージと、
前記ステージの周囲に設けられ当該ステージ上に載置された処理基板に対して磁場を印加するための磁石とを備えた
ことを特徴とする残留物質除去装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005319096A JP2007129003A (ja) | 2005-11-02 | 2005-11-02 | 半導体装置の製造方法および残留物質除去装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005319096A JP2007129003A (ja) | 2005-11-02 | 2005-11-02 | 半導体装置の製造方法および残留物質除去装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007129003A true JP2007129003A (ja) | 2007-05-24 |
Family
ID=38151406
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005319096A Pending JP2007129003A (ja) | 2005-11-02 | 2005-11-02 | 半導体装置の製造方法および残留物質除去装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007129003A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101775282B1 (ko) | 2016-07-19 | 2017-09-05 | 연세대학교 산학협력단 | 반도체 소자의 코팅 방법 |
-
2005
- 2005-11-02 JP JP2005319096A patent/JP2007129003A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101775282B1 (ko) | 2016-07-19 | 2017-09-05 | 연세대학교 산학협력단 | 반도체 소자의 코팅 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5271255B2 (ja) | 損傷を受けた誘電材料の除去方法 | |
US7129175B2 (en) | Method of manufacturing semiconductor device | |
KR100392888B1 (ko) | 반도체장치의 제조방법 | |
JP4919871B2 (ja) | エッチング方法、半導体装置の製造方法および記憶媒体 | |
TWI423330B (zh) | 損壞之多重堆疊雙層膜的選擇性移除方法 | |
TW200532766A (en) | Method of removing resist, semiconductor device manufactured by the method | |
JP2006269537A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP4194508B2 (ja) | 半導体装置の製造方法 | |
JP2005094014A (ja) | 相互接続構造内での低抵抗バイア・コンタクトの形成 | |
JP4555320B2 (ja) | 低誘電率絶縁膜のダメージ回復方法及び半導体装置の製造方法 | |
JP4924245B2 (ja) | 半導体製造装置、半導体装置の製造方法及び記憶媒体 | |
JP4578507B2 (ja) | 半導体装置の製造方法、半導体製造装置及び記憶媒体 | |
JP2004247675A (ja) | 半導体装置の製造方法 | |
JP2008060498A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2011151141A (ja) | 基板処理方法及び記憶媒体 | |
US7338897B2 (en) | Method of fabricating a semiconductor device having metal wiring | |
KR101179111B1 (ko) | 에칭 방법 및 기억 매체 | |
JP2006073612A (ja) | レジスト除去方法 | |
JP2004119539A (ja) | レジストパターンの除去方法 | |
JP2007129003A (ja) | 半導体装置の製造方法および残留物質除去装置 | |
JP4067357B2 (ja) | エッチング方法 | |
JP2006303422A (ja) | プラズマ処理方法および半導体装置の製造方法 | |
JP4948278B2 (ja) | 半導体装置の製造方法 | |
JP3717073B2 (ja) | 半導体装置の製造方法 | |
JP4797821B2 (ja) | 半導体装置の製造方法 |