JP4355039B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP4355039B2
JP4355039B2 JP14058498A JP14058498A JP4355039B2 JP 4355039 B2 JP4355039 B2 JP 4355039B2 JP 14058498 A JP14058498 A JP 14058498A JP 14058498 A JP14058498 A JP 14058498A JP 4355039 B2 JP4355039 B2 JP 4355039B2
Authority
JP
Japan
Prior art keywords
film
fluorine
layer
semiconductor device
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14058498A
Other languages
English (en)
Other versions
JPH11330075A (ja
Inventor
孝 赤堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP14058498A priority Critical patent/JP4355039B2/ja
Priority to TW088107295A priority patent/TW403942B/zh
Priority to EP99918319A priority patent/EP1077486B1/en
Priority to IL13953299A priority patent/IL139532A0/xx
Priority to PCT/JP1999/002363 priority patent/WO1999057760A1/ja
Priority to KR10-2000-7012346A priority patent/KR100397314B1/ko
Publication of JPH11330075A publication Critical patent/JPH11330075A/ja
Priority to US09/660,884 priority patent/US6720659B1/en
Application granted granted Critical
Publication of JP4355039B2 publication Critical patent/JP4355039B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3127—Layers comprising fluoro (hydro)carbon compounds, e.g. polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

【０００１】
【発明の属する技術分野】
本発明は、層間絶縁膜をフッ素添加カ−ボン膜により形成すると共に、配線層を銅により形成した半導体装置及び半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体デバイスの高集積化を図るために、パターンの微細化、回路の多層化といった工夫が進められており、そのうちの一つとして配線を多層化する技術がある。多層配線構造をとるためには、ｎ層目の配線層と（ｎ＋１）番目の配線層の間を導電層で接続すると共に、導電層以外の領域は層間絶縁膜と呼ばれる薄膜が形成される。
【０００３】
この際、一般的に層間絶縁膜としてはＳｉＯ2 膜が用いられ、配線層としてはアルミニウム（Ａｌ）層が用いられている。ところがＡｌの配線を用いると、パタ−ンの微細化に伴なって抵抗が増大するため電源線の電位降下やクロック信号の遅延のばらつきを招き、誤動作を生じさせてしまうという問題や、配線に流れる電流密度が増加するため、エレクトロマイグレ−ションによって断線が起こり、信頼性が悪くなるという問題がある。
【０００４】
このためＡｌよりも低抵抗であり、エレクトロマイグレ−ションに強い銅（Ｃｕ）を配線材料として用いることが検討されている。この場合Ｃｕはエッチングが困難であるため、例えば化学的機械研磨（ＣＭＰ）法を利用したプロセス、つまり絶縁膜上に形成されたホ−ルや溝にＣｕを堆積し、次いでＣＭＰを行って絶縁膜の表面を平坦することによりパタ−ン配線が形成されている。
【０００５】
【発明が解決しようとしている課題】
しかしながらＣｕはシリコン及び酸化膜中に拡散しやすいので、絶縁膜としてＳｉＯ2 膜、配線材料としてＣｕを用いる場合には、Ｃｕの絶縁膜中への拡散により、デバイスの接合リ−クやゲ−ト酸化膜の絶縁破壊、ＭＯＳしきい値電圧の変動などを招き、半導体デバイスの性能に悪影響を与えることとなる。
【０００６】
このためＣｕを配線に使用する場合には、デバイスへのＣｕ拡散を防ぐために例えば図１７に示すように、絶縁膜１１とＣｕ配線層１２との間に例えば２００オングストローム程度の厚さのバリア膜１３を形成することが検討されている。このバリア膜の材料としては、Ｔａ，Ｗ，ＴｉＷ，ＴｉＳｉ2 ，ＴｉＮ，Ｔａ2 Ｎ，Ｗ2 Ｎ，Ｎｉ0.6 Ｎｂ0.4 ，アモルファスＴａ−Ｓｉ−Ｎ等を用いることが考えられているが、バリア膜１３を形成する場合には製造工程が複雑化してしまうという問題や、バリア膜１３の材料にはいずれも一長一短があり、その選定が困難であるという問題がある。
【０００７】
一方バリア膜を形成する代わりに、Ｃｕが拡散しにくい材料を用いて絶縁膜を形成することも検討されている。層間絶縁膜としては、ＳｉＯ2 膜の他、ＳｉＯＦ膜や、ポリイミド膜、ＰＳＩ（Polyimide Siloxane）膜、ＰＡＥ（Polyaryleneethers ）膜、ＨＳＱ（Hydrogen Silsesquioxanes（Ｈ8 Ｓｉ8 Ｏ12））膜、ＢＣＢ（Benzocyclobutene）膜などが用いられている。
【０００８】
これらの絶縁膜のうち、ＢＣＢ高分子よりなるＢＣＢ膜にはＣｕが拡散しないと言われているが、ＳｉＯ2 膜、ＳｉＯＦ膜、ポリイミド膜、ＰＳＩ膜にはＣｕが拡散することが確認されている。なおＰＡＥ膜、ＨＳＱ膜へのＣｕの拡散の有無については確認されていない。
【０００９】
ところで近年デバイスの動作についてより一層の高速化を図るために層間絶縁膜の比誘電率を低くすることが要求されている。前記ＢＣＢ膜の比誘電率は２．７程度であり、本発明者らはこれよりも比誘電率が小さく、かつＣｕが拡散しない材質を絶縁膜して用いることに注目している。
【００１０】
本発明はこのような事情の下になされたものであり、その目的は、フッ素添加カ−ボン膜（以下「ＣＦ膜」という）により絶縁膜を形成することによって、配線材料であるＣｕの絶縁膜への拡散を抑えた半導体装置及び半導体装置の製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
このため本発明の半導体装置は、基板上に形成されたフッ素添加カ−ボン膜からなる絶縁膜と、このフッ素添加カ−ボン膜の上に形成された銅からなる配線層と、を備え、前記フッ素添加カ−ボン膜は、膜中に含まれる酸素の濃度が３原子％以下であることを特徴とする。
また他の発明の半導体装置は、基板上に形成されたフッ素添加カ−ボン膜からなる絶縁膜と、このフッ素添加カ−ボン膜の上に形成された銅からなる配線層と、を備え、前記フッ素添加カ−ボン膜は、膜中に含まれるホウ素の濃度が１０ｐｐｍ以上１原子％以下であることを特徴とする。
更にまた他の発明の半導体装置は、基板上に形成されたフッ素添加カーボン膜からなる層間絶縁膜と、前記フッ素添加カーボン膜の上に形成されたチタン層と、このチタン層の上に形成された銅からなる配線層と、を備え、前記フッ素添加カーボン膜と前記チタン層との界面には、炭素とチタンとの化合物層が形成されていることを特徴とする。
本発明の半導体装置の製造方法は、基板上にフッ素添加カーボン膜からなる層間絶縁膜及び銅からなる配線層が形成された半導体装置を製造する方法において、
チタンからなるターゲットをスパッタすることにより、前記フッ素添加カーボン膜の上に薄膜を形成する工程を備え、
前記フッ素添加カーボン膜と前記薄膜との界面には、炭素とチタンとの化合物が形成されることを特徴とする半導体装置の製造方法。
。
【００１３】
【発明の実施の形態】
本発明の半導体装置は、絶縁膜としてＣＦ膜を用い、配線層をＣｕにより形成することを特徴とするものである。このような半導体装置の具体的構造について図１を参照して説明する。この図は半導体装置の一例の一部を示すものであり、図１（ａ）は当該半導体装置の正面側の断面図、図１（ｂ）は当該半導体装置の側面側の断面図を夫々示している。図中２１〜２４はＣＦ膜からなり、例えば７０００オングストロ−ム程度の厚さの層間絶縁膜であり、２５，２６は例えば７０００オングストロ−ム程度の厚さのＣｕ層からなる配線層、２７，２８はＷ層よりなり、Ｃｕ配線層２５，２６の間を接続する接続線である。またこの例では、ＣＦ膜２１とＣｕ配線層２５との間や、Ｗ層２７とＣｕ配線層２５との間等には例えば２００オングストロ−ム程度の厚さの密着層２９が形成されており、図１中この密着層２９は便宜上１本の太線により表わされている。
【００１４】
続いてこのような半導体装置の製造方法の一例について図２〜図４を参照して説明する。先ず図２（ａ）に示すように、基板３１の表面に例えば７０００オングストロ−ムのＣＦ膜３２ａを形成する。このＣＦ膜３２ａは例えば後述するＥＣＲ（電子サイクロトロン共鳴）を利用したＥＣＲプラズマ装置（図５参照）において、例えばプラズマガスとしてＡｒ（アルゴン）ガス、成膜ガスとしてＣ4 Ｆ8 ガス及びＣ2 Ｈ4 ガスを用い、当該成膜ガスをプラズマ化することにより形成される。
【００１５】
続いてＣＦ膜３２ａにＷの配線を形成するための処理を行うが、この処理では先ず図２（ｂ）に示すように、ＣＦ膜３２ａ表面のＷの配線を形成しようとする部分にＷを埋め込むためのホ−ル３３ａを形成する。このホ−ル３３ａはＣＦ膜３２ａの表面に所定のパタ−ンを形成し、図示しないエッチング装置においてエッチング処理を行うことにより形成される。
【００１６】
この後図２（ｃ）に示すように、ＣＦ膜３２ａの表面にＨ2 のプラズマを照射する。つまり例えば後述するプラズマ処理装置（図６参照）において、ＡｒガスとＨ2 ガスを導入してＨ2 ガスをプラズマ化し、当該Ｈ2 のプラズマを例えば５秒程度照射する。ここでＡｒガスを導入するのはＨ2 のプラズマを生成しやすくすると共に、当該プラズマの安定化を図るためである。このようにＨ2 のプラズマを照射すると、ＣＦ膜３２ａでは図４に示すように、表層部のフッ素（Ｆ）がＨと反応しＨＦとなってＣＦ膜３２ａから飛散していく。このため当該表層部ではＦが低減するが、炭素（Ｃ）は残存するのでＣの濃度が高い状態となる。
【００１７】
こうしてＨ2 のプラズマを照射した後、図２（ｄ）に示すように、ＣＦ膜３２ａの表面全体に例えば２００オングストロ−ムの厚さのＴｉ（チタン）層３４を形成する。つまり例えば後述するスパッタ装置（図７参照）において、例えば装置内を３００℃程度に加熱した状態で、先ずＡｒガスを導入してタ−ゲットのＴｉをスパッタし、こうしてＣＦ膜３２ａの表面全体にホ−ル３３ａの内壁面も含めてＴｉ層３４を形成する。
【００１８】
このように基板３１を加熱しながら当該ＣＦ膜３２ａの表面に例えばＴｉ層３４を形成すると、図４に示すように、ＣＦ膜３２ａとＴｉ層３４との界面では、ＣＦ膜３２の表層部のＣとＴｉが反応して例えば５０オングストロ−ムの厚さのＴｉＣ（ＴｉとＣとを含む化合物）層３５が形成される。この実施の形態ではＴｉ層３４とＴｉＣ層３５とにより密着層が構成されている。
【００１９】
ここでＴｉＣ層３５を形成するためにはタ−ゲットのＴｉとＣＦ膜表面との両方を加熱することが必要であるので、上述の例ではスパッタ装置の内部を３００℃以上に加熱した状態でＴｉ層３４を成膜しているが、この方法の代わりにＴｉ層３４を例えば３００℃程度の温度で成膜してから、当該Ｔｉ層３４が形成された基板３１に対して４００℃以上の温度でアニ−ル処理を行うようにしてもよい。
【００２０】
次いで図２（ｅ）に示すように、Ｔｉ層３４等の表面にＷ層３６を形成して、ホ−ル３３ａにＷを埋め込む処理を行った後、図２（ｆ）に示すように、図示しないＣＭＰ装置においてＣＭＰ処理（研磨処理）を行ない、ＣＦ膜３２ａの表面の不要なＴｉ層３４つまりホ−ル３３ａの内壁面以外のＴｉ層３４を研磨して除去する。こうしてＣＦ膜３２ａに形成されたホ−ル３３ａにＴｉ層３４を介してＷを埋め込み、Ｗ層３６よりなる接続線を形成する。
【００２１】
続いてこのようにＷの接続線が形成されたＣＦ膜３２ａの表面にＣｕ配線層を形成するための処理を行う。この処理では先ず図３（ａ）に示すように、Ｗの接続線が形成されたＣＦ膜３２ａの表面に図２（ａ）と同様の方法で厚さ７０００オングストロームのＣＦ３２ｂを形成し、次に図３（ｂ）に示すように、Ｃｕの配線を形成しようとするＣＦ膜３２ｂの表面に図２（ｂ）と同様の方法で溝３３ｂをエッチングにより形成する。次いでこの表面にＨ2 のプラズマを照射するがこの処理は例えば図２（ｃ）に示す工程と同様に行われ、Ｈ2 のプラズマが例えば５秒程度照射される。
【００２２】
続いて図３（ｃ）に示すように、ＣＦ膜３２ｂの表面全体にＴｉ層３７を形成する。この処理は例えば図２（ｄ）に示す工程と同様に行われ、例えば２００オングストロ−ムの厚さのＴｉ層３７が形成される。この後図３（ｄ）に示すように、Ｔｉ層３７の表面に例えば７０００オングストロ−ム程度の厚さのＣｕ層（Ｃｕ配線層）３８を形成し、更に図３（ｅ）のように図示しないＣＭＰ装置で研磨し、こうして多層配線構造の半導体デバイスが製造される。
【００２３】
続いてＥＣＲプラズマ処理が行われるＥＣＲプラズマ装置と、Ｈ2 プラズマの照射が行われるプラズマ処理装置と、Ｔｉ層の形成が行われるスパッタ装置とについて図５〜図７を用いて夫々簡単に説明する。先ず図５に示すＥＣＲプラズマ装置では、プラズマ室４Ａと成膜室４Ｂとからなる真空容器４の内部には、高周波電源部４１から導波管４２及び透過窓４３を介して例えば２．４５ＧＨｚの高周波（マイクロ波）Ｍが供給されると共に、プラズマ室４Ａの周囲と成膜室４Ｂの下部側に夫々設けられた主電磁コイル４４ａと補助電磁コイル４４ｂとにより、プラズマ室４Ａから成膜室４Ｂに向かい、ＥＣＲポイントＰ付近にて磁場の強さが８７５ガウスとなる磁場Ｂが形成される。こうして磁場Ｂとマイクロ波Ｍとの相互作用により前記ＥＣＲポイントＰにて電子サイクロトロン共鳴が生じる。
【００２４】
この装置でＣＦ膜を形成するときには、成膜室４Ｂに設けられた載置台４５に基板をなす半導体ウエハ（以下「ウエハ」という）１０を載置すると共に、当該載置台４５に高周波電源部４６よりバイアス電圧を印加する。そして真空容器４内を排気管４７を介して排気しながら、プラズマ室４Ａにプラズマガス供給管４８を介してプラズマガスであるＡｒガスを導入すると共に、成膜室４Ｂに成膜ガス供給部４９を介して成膜ガスを導入し、成膜ガスを前記電子サイクロトロン共鳴によりプラズマ化する。なおこの装置ではＨ2 のプラズマを照射することもでき、この場合にはプラズマ室４Ａ内にＨ2 ガスとＡｒガスとを導入して、Ｈ2 ガスを前記電子サイクロトロン共鳴によりプラズマ化する。
【００２５】
また図６に示す装置は平行平板型のプラズマ処理装置であり、図中５１は処理室、５２は高周波電源部５３に接続された下部電極をなす載置台、５４は載置台５２と対向するように設けられ、ア−スされた上部電極である。この装置ではＨ2 のプラズマの照射が行われるが、この際載置台５２上にウエハ１０を載置し、載置台５２と上部電極５３との間に高周波電力を印加してプラズマを発生させる。一方排気管５５を介して排気しながら、ガス導入管５６を介してＨ2 ガスとＡｒガスを夫々所定の流量で供給してＨ2 ガスをプラズマ化し、このプラズマをウエハ１０に形成されたＣＦ膜の表面に例えば５秒程度照射する。
【００２６】
図７に示す装置は平行平板型のスパッタ装置であり、図中６１は処理室、６２はア−スされた下部電極をなす載置台、６３は高周波電源部６４に接続され、下部電極６２に対向するように設けられた上部電極、６５は上部電極６３の下面には設けられたＴｉのタ−ゲットである。
【００２７】
この装置ではＴｉの成膜が行われるが、この際処理室６１内を例えば３００℃に加熱した状態で、載置台６２と上部電極６３との間に高周波電力を印加してプラズマを発生させる。一方排気管６６を介して排気しながら、ガス導入管６７を介してＡｒガスを夫々所定の流量で供給して当該Ａｒガスをプラズマ化し、このプラズマによりタ−ゲット６５をスパッタして、これにより載置台６２上に載置されたウエハ１０のＣＦ膜上にＴｉを成膜する。
【００２８】
このようにして製造された半導体装置では、後述の実験結果から明らかなようにＣｕはＣＦ膜へ拡散していかないので、Ｃｕにより配線層３８を形成しても絶縁膜であるＣＦ膜３２への拡散が抑えられる。このため絶縁膜へのＣｕの拡散が原因となる素子のダメ−ジが抑えられ、半導体装置の信頼性が高められて、半導体装置の質が向上する。
【００２９】
またＣｕがＣＦ膜３２へ拡散していかないことから、絶縁膜へのＣｕの拡散を防止するためのバリア層が不要となるか、バリア層を設ける場合でも極めて薄いもので足りることとなる。さらにＣＦ膜３２は、後述の実験結果から比誘電率が２．５と低いので、このＣＦ膜３２を絶縁膜として用いることにより、微細化及び高速化に対応した半導体装置を得ることができる。
【００３０】
さらにまた本発明の半導体装置では、Ｃｕ配線層３８とＣＦ膜３２との間に密着層を形成しているので、ＣＦ膜３２とＣｕ配線層３８との間の密着性が高くなり、ＣＦ膜３２からのＣｕ配線層３８の剥離を抑えることができる。ここでＣＦ膜に直接金属層を形成した場合には、ＣＦ膜中のＦと金属とが反応してＣＦ膜と金属層の界面に金属のフッ化物が形成されてしまい、この金属のフッ化物は一般に昇華点や融点が低いので、後のプロセスで基板が前記昇華点や融点以上の温度に加熱された場合に前記金属のフッ化物の融解や昇華が起こって当該金属のフッ化物がＣＦ膜から剥がれるおそれがある。
【００３１】
一方ＣＦ膜３２とＣｕ配線層３８との間に密着層を形成すると、Ｔｉ層３４とＣＦ膜３２との間の界面に形成されたＴｉＣ層３５は融点が３２５７℃と高いので、基板３１が高温に加熱されるプロセスにおいても、ＴｉＣは気化あるいは融解が起こらず安定しており、このためＣＦ膜３２からＴｉＣ層３５が剥離してしまうことはない。またＴｉ層３４とＣｕ配線層３８やＷ層３６とは金属層同士なので剥離しにくい。このため結果としてＣＦ膜３２とＣｕ配線層３８やＷ層３６との剥離が抑えられ、信頼性の高い半導体装置を得ることができる。
【００３２】
またＴｉＣ層３５の導電率は６１μΩ・ｃｍであるため、ＣＦ膜３２とＣｕ配線層３８やＷ層３６との間にＴｉＣ層３５が存在してもＣｕ配線層３８とＷ層３６とは電気的に接合されており、Ｃｕ配線層３８やＷ層３６を形成するときに剥がさなくても良い。ここで密着層を形成するための金属としては、Ｔｉ以外にＷやＭｏ（モリブデン），Ｃｒ（クロム），Ｃｏ（コバルト），Ｔａ（タンタル），Ｎｂ（ニオブ），Ｚｒ（ジルコニウム）等を用いることができる。ＷやＭｏのフッ化物の融点は２０℃以下、ＣｒやＣｏのフッ化物の融点は１００℃付近以下であるのに対し、これらの金属の炭素化合物の融点はおよそ２０００℃〜４０００℃であり、また同様にＴａ，Ｎｂ，Ｚｒの炭素化合物の融点もかなり高いからである。
【００３３】
続いてＣＦ膜へのＣｕの拡散の有無を確認するために行った実験例について説明する。先ず実験で用いたサンプルの構造を説明すると、当該サンプルは図８（ａ）に示すように、シリコン基板上に５０００オングストロ−ムの厚さのＣＦ膜と、５００オングストロ−ムの厚さのＴｉ層と、２０００オングストロ−ムの厚さのＣｕ層をこの順に成膜したものである（実施例１）。
【００３４】
ここでＣＦ膜とＴｉ層とは次のように製造した。先ず上述のＥＣＲプラズマ装置において、Ａｒガス，Ｃ4 Ｆ8 ガス，Ｃ2 Ｈ4 ガスを夫々１５０ｓｃｃｍ，４０ｓｃｃｍ，３０ｓｃｃｍの流量で導入し、マイクロ波電力（高周波電源部４１）２．７ｋＷ，バイアス電力（高周波電源部４６）１．５ｋＷ，基板温度４００℃の下で、シリコン基板上にＣＦ膜を形成した。次いで当該ＥＣＲプラズマ装置において、Ｈ2 ガスとＡｒガスとを夫々３００ｓｃｃｍ，３０ｓｃｃｍの流量で導入してＣＦ膜の表面にＨ2 のプラズマを５秒間照射した。このときマイクロ波電力は２７００Ｗ、バイアス電力は０Ｗとした。この後図７に示す装置を用い、３００℃の温度の下、Ａｒガスを５０ｓｃｃｍの流量で導入してＣＦ膜の表面にＴｉ層を成膜した。このとき高周波電源部６４の電力は１２００Ｗとした。
【００３５】
こうして得られたサンプルについてＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）によりＣｕ，Ｔｉ，ＣＦ，Ｓｉの量の分析を行なった。またサンプルに対して４２５℃にて１時間アニ−ル処理を行なった後についても同様にＳＩＭＳにより分析を行なった。さらに比較実験として、図９（ａ）に示すように、シリコン基板上に５０００オングストロ−ムの厚さのＳｉＯ2 膜と、５００オングストロ−ムの厚さのＴｉ層と、２０００オングストロ−ムの厚さのＣｕ層をこの順に成膜したサンプル（比較例１）についても同様の実験を行った。
【００３６】
この結果を実施例１について図８（図８（ｂ）は成膜後のＳＩＭＳ分析結果，図８（ｃ）はアニ−ル処理後のＳＩＭＳ分析結果）に、比較例２について図９（図９（ｂ）は成膜後のＳＩＭＳ分析結果，図９（ｃ）はアニ−ル処理後のＳＩＭＳ分析結果）に夫々示す。図中横軸はサンプルの深さ、縦軸はＣｕ等のイオンの数を夫々示している。この結果、実施例１の場合にはアニ−ル処理後ではＣｕ層とＴｉ層に相当する深さにおいてＣｕとＴｉとが存在するが、ＣＦ膜に相当する深さではＣとＦのみが存在し、Ｃｕが存在していないという分析結果が得られた。これによりＣｕとＴｉとの間では相互に拡散が起こるが、ＣｕとＣＦ膜との間では拡散は起こらず、結局ＣｕはＴｉ層へは拡散するもののＣＦ膜へは拡散しないことが認められた。
【００３７】
一方比較例１の場合には、成膜後ではＣＦ層に相当する深さにおいてＳｉとＯの量に比べてＣｕの量が少ないが、アニ−ル処理後ではＳｉ，Ｏ，Ｃｕ，Ｔｉが混在する状態となるという分析結果が得られ、これによりＣｕはＴｉ層を拡散し、さらにＳｉＯ2 膜に拡散していくことが認められた。
【００３８】
また実施例１のサンプルについて、Ｃｕ層の上面にテ−プを貼って当該テ−プを剥がし、テ−プを剥がすときにＣＦ膜とＴｉ層との間で剥離が起こるかどうかを目視で確認したところ剥離が認められなかった。また実施例１のサンプルのＣＦ膜の比誘電率を測定したところ２．５であり、４程度であるＳｉＯ2 膜や２．７程度であるＢＣＢ膜よりも低いことが確認された。
【００３９】
続いて半導体装置の電気特性を確認するために行った実験例について説明する。先ず実験で用いたサンプルの構造を説明すると、当該サンプルは、図１０に示すように、シリコン基板上に５０００オングストロ−ムの厚さのＣＦ膜と、５０オングストロ−ムの厚さのＴｉ層と、２０００オングストロ−ムの厚さのＣｕ層と、２００オングストロ−ムの厚さのＴｉＮ層とをこの順に成膜したものである（実施例２）。
【００４０】
このサンプルのシリコン基板とＴｉＮ層の間を図１０に示すように電気的に接続し、シリコン基板を２７５℃に加熱した状態で当該サンプルに１ＭＶ／ｃｍの電圧を印加して、ＣＦ膜が短絡するまでの時間（０．１Ａ／ｃｍ2 になるまでの時間（以下「ＭＴＴＦ」という））を測定した。ここで図中７１は電力供給部、７２は電流計を夫々示しており、シリコン基板と電力供給部７１との間でア−スに接続した。
【００４１】
また比較実験として、シリコン基板上に５０００オングストロ−ムの厚さのＳｉＯ2 膜と、５０オングストロ−ムの厚さのＴｉ層と、２０００オングストロ−ムの厚さのＣｕ層と、２００オングストロ−ムの厚さのＴｉＮ層とをこの順に成膜したサンプル（比較例２）についても同様の実験を行った。
【００４２】
ここでＭＴＴＦの長さは、絶縁膜であるＣＦ膜やＳｉＯ2 膜へのＣｕの拡散の程度に依存し、ＭＴＴＦが長ければ絶縁膜へのＣｕの拡散量が少なく、Ｃｕの拡散防止性が高いということを意味している。またＣｕ層の上面にＴｉＮ層を形成したのは、Ｃｕ層の酸化を防止するためである。
【００４３】
この結果実施例２のＭＴＴＦは１．９２ｈｒであるのに対し、比較例２の実施例２のＭＴＴＦは０．２５ｈｒであることから、絶縁膜としてＣＦ膜を用いた場合には、ＳｉＯ2 膜を用いた場合に比べてＭＴＴＦがかなり長くなることが確認され、この実験からもＣｕはＳｉＯ2 膜には拡散しやすいが、ＣＦ膜へはかなり拡散しにくいことが認められた。
【００４４】
また上述の実施例１と同様の組成のＣＦ膜の結晶性を確認するためにＸ線回折を測定したところ、結晶質の存在を示すブラッグピ−クを検出することはできず、当該ＣＦ膜は非晶質であることが確認された。ここで非晶質とは結晶子サイズが５０〜１００オングストロ−ム未満の微結晶をいう。このことから本発明の半導体装置では、絶縁膜であるＣＦ膜が非晶質であって、５０〜１００オングストロ−ム未満の微結晶により形成されているため、Ｃｕが通り抜けにくく、Ｃｕの拡散防止性が高いと推察される。
【００４５】
以上において本発明の半導体装置では、Ｃｕの拡散防止性をより大きくするために、絶縁膜であるＣＦ膜の膜密度を１．５０ｇ／ｃｍ3 以上にすることが望ましい。即ち本発明者らは上述のＥＣＲプラズマ装置において基板３１へ印加するバイアス電力を変えることによりＣＦ膜の密度を高くするプロセスを検討しており、この結果バイアス電力の大きさと形成されるＣＦ膜の密度との間には図１１（ａ）に示す関係があり、バイアス電力が大きくなるとＣＦ膜の緻密性が高くなることが認められた。
【００４６】
ここで成膜条件は、Ａｒガス１５０ｓｃｃｍ，Ｃ4 Ｆ8 ガス４０ｓｃｃｍ，Ｃ2 Ｈ4 ガス３０ｓｃｃｍ，マイクロ波電力２．７ｋＷとした。一方夫々のバイアス電力で得られたＣＦ膜のＭＴＴＦを測定したところ、図１１（ｂ）に示す結果が得られ、バイアス電力を３００ｗ以上にした場合にはＭＴＴＦが１．６３ｈｒ以上と長くなることが認められた。
【００４７】
これらの結果によりＣＦ膜の膜密度が１．５０ｇ／ｃｍ3 以上の場合にはＭＴＴＦが長くなり、Ｃｕの拡散防止性が高くなるので、このようなＣＦ膜を絶縁膜として用いることは有効であることが理解される。このようにＣＦ膜の膜密度が１．５０ｇ／ｃｍ3 以上の場合にＭＴＴＦが長くなるのは、ＣＦ膜の膜密度が大きくなって膜が緻密になると、Ｃｕが通りにくくなり、Ｃｕの拡散防止性が高くなるためと推察される。
【００４８】
また本発明の半導体装置では、Ｃｕの拡散防止性をより大きくするために、絶縁膜であるＣＦ膜中の酸素（Ｏ2 ）量を３ａｔｏｍｉｃ％（原子％）以下にすることが望ましい。即ち本発明者らは半導体装置の耐圧性を向上させるためにＣＦ膜にＯ2 を添加するプロセスを検討しており、この結果上述のＥＣＲプラズマ装置において成膜中にＯ2 ガスを添加することによって、得られるＣＦ膜中のＯ2 量を制御することができ、図１２（ａ）に示すように添加したＯ2 ガス量が多いと形成されたＣＦ膜中のＯ2 量が多くなることが認められた。
【００４９】
ここで成膜条件は、Ａｒガス１５０ｓｃｃｍ，Ｃ4 Ｆ8 ガス４０ｓｃｃｍ，Ｃ2 Ｈ4 ガス３０ｓｃｃｍ，マイクロ波電力２．７ｋＷ，バイアス電力１．５ｋＷとし、Ｏ2 ガスは成膜ガス供給部４９から導入した。一方添加したＯ2 ガスの量と得られたＣＦ膜のＭＴＴＦとの関係を調べたところ図１２（ｂ）に示す結果が得られ、Ｏ2 ガスの添加量が３ｓｃｃｍ以下の場合にはＭＴＴＦが１．９０ｈｒ以上に長くなることが認められた。
【００５０】
これらの結果によりＣＦ膜中のＯ2 量が３ａｔｏｍｉｃ％以下の場合にはＭＴＴＦが長くなり、Ｃｕの拡散防止性がより高くなるので、このようなＣＦ膜を絶縁膜として用いることは有効であることが理解される。
【００５１】
このようにＣＦ膜中のＯ2 量が３ａｔｏｍｉｃ％以下の場合にＭＴＴＦが長くなるのは、プロセス中にＯ2 を添加すると、炭素間の二重結合（Ｃ＝Ｃ）の一部が酸素により切断されるので電流が流れにくくなってＭＴＴＦが長くなるが、逆にＣＦ膜中のＯ2 量が多くなり過ぎると、ＯがＣｕＯを形成しようとしてＣＦ膜中にＣｕを引き込んでしまい、結果としてＣｕがＣＦ膜へ拡散しやすくなってしまうためと推察される。
【００５２】
さらに本発明の半導体装置では、硬度及び耐熱性を大きくするために絶縁膜であるＣＦ膜中の窒素（Ｎ2 ）を添加することが有効であるが、その添加量を３ａｔｏｍｉｃ％以下にすることが望ましい。即ち本発明者らはＣＦ膜の硬度及び耐熱性を向上させるためにＣＦ膜にＮ2 を添加するプロセスを検討しており、この結果上述のＥＣＲプラズマ装置において、成膜中にＮ2 ガスを添加することにより得られるＣＦ膜中のＮ2 量を制御することができ、添加したＮ2 ガス量が多いと形成されたＣＦ膜中のＮ2 量が多くなることが認められた（図１３（ａ）参照）。
【００５３】
ここで成膜条件は、Ａｒガス１５０ｓｃｃｍ，Ｃ4 Ｆ8 ガス４０ｓｃｃｍ，Ｃ2 Ｈ4 ガス３０ｓｃｃｍ，マイクロ波電力２．７ｋＷ，バイアス電力１．５ｋＷとし、Ｎ2 ガスは成膜ガス供給部４９から導入した。一方添加したＮ2 ガスの量と得られたＣＦ膜のＭＴＴＦとの関係を調べたところ、図１３（ｂ）に示す結果が得られ、Ｎ2 ガスの添加量が２ｓｃｃｍ以下の場合にはＭＴＴＦが１．５５ｈｒ以上に長くなることが認められた。
【００５４】
これらの結果によりＣＦ膜中のＮ2 量が３ａｔｏｍｉｃ％以下の場合にはＭＴＴＦが長く、Ｃｕの拡散防止性が高いことが理解される。またＣＦ膜中のＮ2 量が０ａｔｏｍｉｃ％の場合には耐熱温度が４５０℃程度であるのに対して、Ｎ2 量が３ａｔｏｍｉｃ％の場合には耐熱温度が５９０℃程度であり、さらにＣＦ膜中のＮ2 量が０ａｔｏｍｉｃ％の場合には硬度が２．０Ｇｐａ程度であるのに対して、Ｎ2 量が３ａｔｏｍｉｃ％の場合には硬度が２．８Ｇｐａ程度であった。（硬度の定義はＪｏｕｒｎａｌ ｏｆ Ｍａｔｅｒｉａｌｓ Ｒｅｓｅａｒｃｈ、ｖｏｌ７、Ｎｕｍｂｅｒ６、１９９２に従った。）
このことからＮ2 を添加することによって耐熱性や硬度が大きいＣＮ膜が一部に形成され、全体として絶縁膜の耐熱性や硬度を大きくすることができ、このような絶縁膜を用いることは有効であることが認められた。
【００５５】
ここでＣＦ膜中のＮ2 量が３ａｔｏｍｉｃ％以下の場合にＭＴＴＦが長くなるのは、Ｃ＝Ｃ結合がＮで切られ−Ｃ−Ｎとなるので電流が流れにくくなるためと考えられ、ＣＦ膜中のＮ2 量が多くなり過ぎるとＭＴＴＦが短くなるのは、過剰なＮ2 添加で−Ｃ−Ｃ−のネットワークのかなりの部分の結合が阻害され、Ｃのダングリングボンド（未結合部）が増加、これによりＣｕ−ＣというようにダングリングボンドがＣｕを寄せつけるので、ＣｕがＣＦ膜へ拡散しやすくなるためと推察される。なおＣＮ膜はＣＦ膜よりも比誘電率が高く、ＣＮ膜の量が多くなると絶縁膜全体の比誘電率も高くなってしまうので、この点からもＣＦ膜中のＮ2 の量は３ａｔｏｍｉｃ％以下であることが望ましい。
【００５６】
さらにまた本発明の半導体装置では、半導体装置の耐圧性を向上させるために絶縁膜であるＣＦ膜中のホウ素（Ｂ）量を１０ｐｐｍ以上１ａｔｏｍｉｃ％以下にすることが望ましい。即ち本発明者らは、半導体装置の耐圧性を向上させるためにＣＦ膜にＢを添加するプロセスを検討しており、この結果上述のＥＣＲプラズマ装置において、成膜中にＢＦ3 ガスを添加することにより、得られるＣＦ膜中のＢ量を制御することができ、図１４（ａ）に示すように添加したＢＦ3 ガス量が多いと形成されたＣＦ膜中のＢ量が多くなることが認められた。
【００５７】
ここで成膜条件は、Ａｒガス１５０ｓｃｃｍ，Ｃ4 Ｆ8 ガス４０ｓｃｃｍ，Ｃ2 Ｈ4 ガス３０ｓｃｃｍ，マイクロ波電力２．７ｋＷ，バイアス電力１．５ｋＷとし、ＢＦ3 ガスは成膜ガス供給部４９から導入した。一方ＢＦ3 ガスの添加量と得られたＣＦ膜のＭＴＴＦとの関係を調べたところ図１４（ｂ）に示す結果が得られ、ＢＦ3 ガスの添加量が１０ｓｃｃｍ以下の場合、特にＢＦ3 ガスの添加量が０．２ｓｃｃｍ以上１０ｓｃｃｍ以下の場合にＭＴＴＦが長くなることが認められた。
【００５８】
これらの結果によりＣＦ膜中のＢ量が１ａｔｏｍｉｃ％以下の場合、特に１０ｐｐｍ以上１ａｔｏｍｉｃ％以下の場合にはＭＴＴＦが２．３５ｈｒ以上に長くなり、Ｃｕの拡散防止性がより高くなるので、このような絶縁膜を用いることは有効であることが理解される。
【００５９】
このようにＣＦ膜中のＢ量が１ａｔｏｍｉｃ％以下の場合にＭＴＴＦが長くなる理由は次のように考えられる。つまりＣＦ膜中にダングリングボンドを持ったＣが存在するとこのダングリングボンドによりＣｕが電気的に引き込まれやすく、結果としてＣｕがＣＦ膜に拡散されやすくなる。これを抑えるためにＣＦ膜中にＢを添加すると、ダングリングボンドを持ったＣはＢと結合するのでダングリングボンドの量が減少し、この結果Ｃｕが拡散しにくくなってＭＴＴＦが長くなるが、ＣＦ膜中のＢ量が多くなり過ぎるとリ−ク電流が多くなるので、ＣＦ膜が導電性になってＭＴＴＦが短くなってしまうと推察される。
【００６０】
またこのようにＢが添加されたＣＦ膜についてＳＩＭＳによりＣ，Ｆ，Ｓｉ，Ｂ，Ｏの量の分析を行なった。この実験で用いたサンプルは、シリコン基板上に５０００オングストロ−ムの厚さのＣＦ膜を成膜したものであり、ＣＦ膜はＢＦ3 ガスを１ｓｃｃｍの流量で添加したもの（実施例３）と５ｓｃｃｍの流量で添加したもの（実施例４）とした。なおＣＦ膜の成膜条件は、Ａｒガス１５０ｓｃｃｍ，Ｃ4 Ｆ8 ガス４０ｓｃｃｍ，Ｃ2 Ｈ4 ガスを３０ｓｃｃｍ，マイクロ波電力２．７ｋＷ，バイアス電力１．５ｋＷとした。
【００６１】
この結果を実施例３について図１５（ａ）に、実施例４について図１５（ｂ）に夫々示す。図中横軸はサンプルの深さ、縦軸はＣｕ等のイオンの数を夫々示している。この結果により実施例３よりも実施例４の方がＣＦ膜中のＢの量が多く、ＣＢ結合が多く形成されていることが認められ、これによって実施例４の方がＭＴＴＦが長くなることが理解された。
【００６２】
以上において本発明の半導体装置は図１６のように構成してもよい。この装置では、図中８１〜８４はＣＦ膜からなる層間絶縁膜、８５，８６はＣｕ配線層であって、Ｃｕ配線層２５，２６の間を接続する接続線もＣｕ層８７，８８により形成されている。なお図中８９はＣＦ膜８１とＣｕ配線層８５との間等に形成された密着層である。また本発明の半導体装置ではＣＦ膜とＣｕ配線層を密着させる手法があれば、密着層は設けなくてもよい。
【００６３】
さらに本発明の半導体装置の製造方法では、上述のＨ2 のプラズマ照射は例えば図５に示すＥＣＲプラズマ装置等で行うようにしてもよい。またＴｉ層はＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）等により成膜してもよい。この場合成膜ガスとしてＴｉＣｌ4 ガスとＨ2 ガスとを用いることにより、ＴｉＣｌ4 ＋Ｈ2 →Ｔｉ＋ＨＣｌの化学反応によりＣＦ膜の表面にＴｉ層が形成される。
【００６４】
【発明の効果】
以上のように本発明によれば、絶縁膜をフッ素添加カ−ボン膜により形成しているので、配線層を銅により形成しても、銅の絶縁膜への拡散を抑えることができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の一例の構造の一部を示す断面図である。
【図２】本発明の半導体装置を製造する場合の具体的な工程を説明するための工程図である。
【図３】本発明の半導体装置を製造する場合の具体的な工程を説明するための工程図である。
【図４】本発明の半導体デバイスの製造方法の概要を説明するための工程図である。
【図５】ＣＦ膜の成膜処理を行うためのＥＣＲプラズマ装置を示す断面図である。
【図６】Ｈ2 のプラズマ照射処理を行うための平行平板型プラズマ処理装置を示す断面図である。
【図７】Ｔｉ層の成膜処理を行うためのスパッタ装置を示す断面図である。
【図８】半導体装置のＳＩＭＳ分析の結果を示す特性図である。
【図９】半導体装置のＳＩＭＳ分析の結果を示す特性図である。
【図１０】半導体装置の電気的特性を調べるための実験方法を説明するための説明図である。
【図１１】ＣＦ膜の膜密度とバイアス電力との関係を示す特性図と、ＣＦ膜の膜密度とＭＴＴＦとの関係を示す特性図である。
【図１２】プロセス中に添加したＯ2 量とＣＦ膜中のＯ2 量との関係を示す特性図と、プロセス中に添加したＯ2 量とＭＴＴＦとの関係を示す特性図である。
【図１３】プロセス中に添加したＮ2 量とＣＦ膜中のＮ2 量との関係を示す特性図と、プロセス中に添加したＮ2 量とＭＴＴＦとの関係を示す特性図である。
【図１４】プロセス中に添加したＢＦ3 量とＣＦ膜中のＢ量との関係を示す特性図と、プロセス中に添加したＢＦ3 量とＭＴＴＦとの関係を示す特性図である。
【図１５】半導体装置のＳＩＭＳ分析の結果を示す特性図である。
【図１６】本発明の半導体装置の他の例の構造の一部を示す断面図である。
【図１７】従来の半導体装置の一部を示す断面図である。
【符号の説明】
１０ 半導体ウエハ
２１〜２４，３２，８１〜８４ ＣＦ膜
２９ 密着層
３４ Ｔｉ層
３５ ＴｉＣ層
２７，２８，３６ Ｗ層
２５，２６，３８ Ｃｕ配線層

Claims (9)

  1. 基板上に形成されたフッ素添加カ−ボン膜からなる絶縁膜と、このフッ素添加カ−ボン膜の上に形成された銅からなる配線層と、を備え、
    前記フッ素添加カ−ボン膜は、膜中に含まれる酸素の濃度が３原子％以下であることを特徴とする半導体装置。
  2. 基板上に形成されたフッ素添加カ−ボン膜からなる絶縁膜と、このフッ素添加カ−ボン膜の上に形成された銅からなる配線層と、を備え、
    前記フッ素添加カ−ボン膜は、膜中に含まれるホウ素の濃度が１０ｐｐｍ以上１原子％以下であることを特徴とする半導体装置。
  3. 基板上に形成されたフッ素添加カーボン膜からなる層間絶縁膜と、前記フッ素添加カーボン膜の上に形成されたチタン層と、このチタン層の上に形成された銅からなる配線層と、を備え、
    前記フッ素添加カーボン膜と前記チタン層との界面には、炭素とチタンとの化合物層が形成されていることを特徴とする半導体装置。
  4. 前記フッ素添加カーボン膜の表層部におけるフッ素濃度に対する炭素濃度の割合は、当該表層部よりも深い部位におけるフッ素濃度に対する炭素濃度の割合よりも大きいことを特徴とする請求項３記載の半導体装置。
  5. 前記フッ素添加カーボン膜は、膜中に含まれる窒素の濃度が３原子％以下であることを特徴とする請求項３または４記載の半導体装置。
  6. 基板上にフッ素添加カーボン膜からなる層間絶縁膜及び銅からなる配線層が形成された半導体装置を製造する方法において、
    チタンからなるターゲットをスパッタすることにより、前記フッ素添加カーボン膜の上に薄膜を形成する工程を備え、
    前記フッ素添加カーボン膜と前記薄膜との界面には、炭素とチタンとの化合物層が形成されることを特徴とする半導体装置の製造方法。
  7. 前記フッ素添加カーボン膜の表層部におけるフッ素濃度に対する炭素濃度の割合は、当該表層部よりも深い部位におけるフッ素濃度に対する炭素濃度の割合よりも大きいことを特徴とする請求項６記載の半導体装置の製造方法。
  8. 前記薄膜を形成する前に前記フッ素添加カーボン膜の表面に水素プラズマを照射する工程を含むことを特徴とする請求項６または７記載の半導体装置の製造方法。
  9. 前記薄膜を形成する工程は、さらに基板を加熱する工程を含むことを特徴とする請求項６ないし８のいずれか一項に記載の半導体装置の製造方法。
JP14058498A 1998-05-07 1998-05-07 半導体装置及び半導体装置の製造方法 Expired - Fee Related JP4355039B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP14058498A JP4355039B2 (ja) 1998-05-07 1998-05-07 半導体装置及び半導体装置の製造方法
TW088107295A TW403942B (en) 1998-05-07 1999-05-05 Semiconductor device
IL13953299A IL139532A0 (en) 1998-05-07 1999-05-06 Semiconductor device
PCT/JP1999/002363 WO1999057760A1 (fr) 1998-05-07 1999-05-06 Dispositif a semiconducteurs
EP99918319A EP1077486B1 (en) 1998-05-07 1999-05-06 Semiconductor device
KR10-2000-7012346A KR100397314B1 (ko) 1998-05-07 1999-05-06 반도체 장치
US09/660,884 US6720659B1 (en) 1998-05-07 2000-09-12 Semiconductor device having an adhesion layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14058498A JP4355039B2 (ja) 1998-05-07 1998-05-07 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH11330075A JPH11330075A (ja) 1999-11-30
JP4355039B2 true JP4355039B2 (ja) 2009-10-28

Family

ID=15272098

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14058498A Expired - Fee Related JP4355039B2 (ja) 1998-05-07 1998-05-07 半導体装置及び半導体装置の製造方法

Country Status (7)

Country Link
US (1) US6720659B1 (ja)
EP (1) EP1077486B1 (ja)
JP (1) JP4355039B2 (ja)
KR (1) KR100397314B1 (ja)
IL (1) IL139532A0 (ja)
TW (1) TW403942B (ja)
WO (1) WO1999057760A1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6303423B1 (en) * 1998-12-21 2001-10-16 Megic Corporation Method for forming high performance system-on-chip using post passivation process
US8021976B2 (en) * 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US8178435B2 (en) * 1998-12-21 2012-05-15 Megica Corporation High performance system-on-chip inductor using post passivation process
US6965165B2 (en) * 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US7531417B2 (en) * 1998-12-21 2009-05-12 Megica Corporation High performance system-on-chip passive device using post passivation process
JP2001044202A (ja) 1999-07-30 2001-02-16 Nec Corp 半導体装置及びその製造方法
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
DE10241154A1 (de) 2002-09-05 2004-03-11 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Zwischenmaterialien und zugehörige Komponenten
JP4413556B2 (ja) * 2003-08-15 2010-02-10 東京エレクトロン株式会社 成膜方法、半導体装置の製造方法
US7776736B2 (en) 2004-05-11 2010-08-17 Tokyo Electron Limited Substrate for electronic device capable of suppressing fluorine atoms exposed at the surface of insulating film from reacting with water and method for processing same
JP4555143B2 (ja) * 2004-05-11 2010-09-29 東京エレクトロン株式会社 基板の処理方法
JP2005347511A (ja) * 2004-06-03 2005-12-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US8008775B2 (en) 2004-09-09 2011-08-30 Megica Corporation Post passivation interconnection structures
US7355282B2 (en) 2004-09-09 2008-04-08 Megica Corporation Post passivation interconnection process and structures
US8384189B2 (en) * 2005-03-29 2013-02-26 Megica Corporation High performance system-on-chip using post passivation process
US7960269B2 (en) 2005-07-22 2011-06-14 Megica Corporation Method for forming a double embossing structure
JP5194393B2 (ja) * 2006-06-23 2013-05-08 東京エレクトロン株式会社 半導体装置の製造方法
JP4740071B2 (ja) * 2006-08-31 2011-08-03 株式会社東芝 半導体装置
US7585758B2 (en) * 2006-11-06 2009-09-08 International Business Machines Corporation Interconnect layers without electromigration
WO2008056748A1 (en) * 2006-11-09 2008-05-15 National University Corporation Tohoku University Interlayer insulating film, wiring structure, electronic device and method for manufacturing the interlayer insulating film, the wiring structure and the electronic device
JP5261964B2 (ja) * 2007-04-10 2013-08-14 東京エレクトロン株式会社 半導体装置の製造方法
US7902641B2 (en) * 2008-07-24 2011-03-08 Tokyo Electron Limited Semiconductor device and manufacturing method therefor
TWI510665B (zh) * 2009-02-17 2015-12-01 Tokyo Electron Ltd 使用電漿反應製程來形成氟碳化物層的方法
JP2009295992A (ja) * 2009-07-29 2009-12-17 Tokyo Electron Ltd 半導体装置の製造方法、半導体装置
JP2015195282A (ja) 2014-03-31 2015-11-05 東京エレクトロン株式会社 成膜方法、半導体製造方法及び半導体装置
WO2022244095A1 (ja) * 2021-05-18 2022-11-24 キヤノンアネルバ株式会社 積層体及び積層体の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6373660A (ja) * 1986-09-17 1988-04-04 Fujitsu Ltd 半導体装置
US4960751A (en) * 1987-04-01 1990-10-02 Semiconductor Energy Laboratory Co., Ltd. Electric circuit having superconducting multilayered structure and manufacturing method for same
JPH0574960A (ja) * 1991-03-25 1993-03-26 Fujitsu Ltd 半導体装置の製造方法
JPH05234987A (ja) * 1992-02-24 1993-09-10 Fujitsu Ltd フッ素樹脂膜の形成方法
US5559367A (en) * 1994-07-12 1996-09-24 International Business Machines Corporation Diamond-like carbon for use in VLSI and ULSI interconnect systems
JP2748879B2 (ja) * 1995-02-23 1998-05-13 日本電気株式会社 フッ素化非晶質炭素膜材料の製造方法
US5942328A (en) * 1996-02-29 1999-08-24 International Business Machines Corporation Low dielectric constant amorphous fluorinated carbon and method of preparation
JP2956571B2 (ja) * 1996-03-07 1999-10-04 日本電気株式会社 半導体装置
JP3228183B2 (ja) * 1996-12-02 2001-11-12 日本電気株式会社 絶縁膜ならびにその絶縁膜を有する半導体装置とその製造方法
US6104092A (en) * 1997-04-02 2000-08-15 Nec Corporation Semiconductor device having amorphous carbon fluoride film of low dielectric constant as interlayer insulation material
JPH10335461A (ja) * 1997-04-02 1998-12-18 Nec Corp 半導体装置及び半導体装置の製造方法
JP3031301B2 (ja) * 1997-06-25 2000-04-10 日本電気株式会社 銅配線構造およびその製造方法
US6296780B1 (en) * 1997-12-08 2001-10-02 Applied Materials Inc. System and method for etching organic anti-reflective coating from a substrate
US6159862A (en) * 1997-12-27 2000-12-12 Tokyo Electron Ltd. Semiconductor processing method and system using C5 F8
US6284657B1 (en) * 2000-02-25 2001-09-04 Chartered Semiconductor Manufacturing Ltd. Non-metallic barrier formation for copper damascene type interconnects

Also Published As

Publication number Publication date
KR20010043347A (ko) 2001-05-25
IL139532A0 (en) 2001-11-25
EP1077486A4 (en) 2003-08-13
EP1077486A1 (en) 2001-02-21
JPH11330075A (ja) 1999-11-30
US6720659B1 (en) 2004-04-13
TW403942B (en) 2000-09-01
KR100397314B1 (ko) 2003-09-06
EP1077486B1 (en) 2011-08-03
WO1999057760A1 (fr) 1999-11-11

Similar Documents

Publication Publication Date Title
JP4355039B2 (ja) 半導体装置及び半導体装置の製造方法
JP3435194B2 (ja) 半導体装置の配線層形成方法及び半導体装置
US5893752A (en) Process for forming a semiconductor device
US6150270A (en) Method for forming barrier layer for copper metallization
US6436825B1 (en) Method of copper barrier layer formation
US6593660B2 (en) Plasma treatment to enhance inorganic dielectric adhesion to copper
US6949450B2 (en) Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber
US7425506B1 (en) Methods of providing an adhesion layer for adhesion of barrier and/or seed layers to dielectric films
US7910476B2 (en) Adhesion and minimizing oxidation on electroless CO alloy films for integration with low K inter-metal dielectric and etch stop
US6794755B2 (en) Surface alteration of metal interconnect in integrated circuits for electromigration and adhesion improvement
JPH0653163A (ja) 集積回路障壁構造体とその製法
JP3586899B2 (ja) 半導体装置およびその製造方法
JP2003273212A (ja) 積層構造体およびその製造方法
US20050277292A1 (en) Method for fabricating low resistivity barrier for copper interconnect
JP3266492B2 (ja) 半導体装置の製造方法
JP3737366B2 (ja) 半導体装置及びその製造方法
WO1999035684A1 (fr) Dispositif a semi-conducteurs presentant une couche isolante constituee d'un film de carbone fluore et procede de production dudit dispositif
KR100365061B1 (ko) 반도체소자및반도체소자제조방법
US7365003B2 (en) Carbon nanotube interconnects in porous diamond interlayer dielectrics
JP3890722B2 (ja) 半導体装置の銅配線
JP2000124310A (ja) 半導体装置およびその製造方法
JPH04350937A (ja) 銅配線の処理方法
JP3321896B2 (ja) Ａｌ系材料形成方法、Ａｌ系配線構造、半導体装置の製造方法、及び半導体装置
JPH11219953A (ja) 銅配線の製造方法
JPH06151410A (ja) 窒化チタン膜の形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050506

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090608

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090714

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090731

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120807

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120807

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150807

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees