JP2015195282A - 成膜方法、半導体製造方法及び半導体装置 - Google Patents

成膜方法、半導体製造方法及び半導体装置 Download PDF

Info

Publication number
JP2015195282A
JP2015195282A JP2014072753A JP2014072753A JP2015195282A JP 2015195282 A JP2015195282 A JP 2015195282A JP 2014072753 A JP2014072753 A JP 2014072753A JP 2014072753 A JP2014072753 A JP 2014072753A JP 2015195282 A JP2015195282 A JP 2015195282A
Authority
JP
Japan
Prior art keywords
wiring
insulating film
fluorine
film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014072753A
Other languages
English (en)
Inventor
光太郎 宮谷
Kotaro Miyatani
光太郎 宮谷
託也 黒鳥
Takuya Kurotori
託也 黒鳥
川村 剛平
Gohei Kawamura
剛平 川村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Zeon Corp
Original Assignee
Tokyo Electron Ltd
Nippon Zeon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd, Nippon Zeon Co Ltd filed Critical Tokyo Electron Ltd
Priority to JP2014072753A priority Critical patent/JP2015195282A/ja
Priority to PCT/JP2015/056853 priority patent/WO2015151733A1/ja
Priority to US15/127,924 priority patent/US20170092588A1/en
Priority to KR1020167026971A priority patent/KR20160138078A/ko
Priority to TW104108669A priority patent/TW201541516A/zh
Publication of JP2015195282A publication Critical patent/JP2015195282A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233Copper alloys
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04Coating on selected surface areas, e.g. using masks
    • C23C16/045Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40Oxides
    • C23C16/401Oxides containing silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684Smoothing; Planarisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76867Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883Post-treatment or after-treatment of the conductive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329Insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】フッ素を含む絶縁膜を用いる半導体装置を適切に製造すること。
【解決手段】第1の実施形態に係る成膜方法は、フッ素を含む絶縁膜に形成された溝及び/又は孔に、絶縁層からのフッ素の侵入を防ぐためのドープ材を含有する配線金属を用いて配線を形成する形成工程を含む。また、第1の実施形態に係る成膜方法は、配線が形成された後に熱処理を行うことで、配線の界面に配線の内部と比較してドープ材が高濃度に存在する高濃度部を形成する工程とを含む。
【選択図】図1

Description

本発明の種々の側面及び実施形態は、成膜方法、半導体製造方法及び半導体装置に関する。
半導体装置の高集積化を図るための多層配線構造は、例えば、デュアルダマシン工程を採用する場合、最初に、配線埋め込み用のトレンチと、下層側の配線と上層側の配線とを接続するための電極埋め込み用のビアホールとを、下層側の層間絶縁膜に形成する。そして、トレンチ及びビアホールに配線用金属を埋め込むことで、下層構造を形成する。そして、同様の処理を繰り返して積層することで、多層配線構造が形成される。配線用金属としては、例えば、銅が用いられる。
近年、半導体装置において用いられる配線の実行誘電率を下げることを目的として、フッ素を含む絶縁膜を用いることが検討されている。例えば、2.5以下の低比誘電率を確保することができる炭素(C)及びフッ素(F)の化合物であるフッ素添加カーボン膜(フロロカーボン膜)を採用することが検討されている。ここで、フッ素添加カーボン膜の上に銅からなる配線層を有し、フッ素添加カーボン膜と配線層との間に、20nm厚のチタン層をスパッタ装置で形成する手法がある。
なお、スパッタリング法によりCu(Ti)合金膜を成膜し、400℃〜600℃程度の温度で熱処理することでTiと誘電体膜を反応させ、界面にTi化合物層を形成する形成技術もある。
特開平11−330075号公報
小濱 和之,「Si−ULSIデバイス用Cu配線の低抵抗化と信頼性向上」,京都大学,2012−03−26
しかしながら、フッ素を含む絶縁膜を用いる半導体装置を適切に製造できないという問題がある。例えば、上述した従来技術では、スパッタ装置を用いており、簡単には形成できない。また、例えば、配線金属として銅を用いる場合、フロロカーボン膜を銅の上に直接成膜すると、CuFを形成して銅の抵抗率が上昇するとともに、剥離してしまう。また、銅の上にフロロカーボン膜を直接成膜すると、熱処理を行うことで、フッ素添加カーボン膜表層から脱離したフッ素が銅配線中に拡散し、配線抵抗が上昇する。また、Cuなどの配線金属上にフッ素添加カーボン膜を直接成膜する場合、プラズマからのフッ素で配線金属が腐食することもある。
なお、上述した形成技術は、400℃〜600℃程度の温度で熱処理することで界面にTi化合物層を形成しており、半導体装置を製造する一般的なプロセスに適用するのは困難である。
開示する成膜方法は、1つの実施態様において、フッ素を含む絶縁膜に形成された溝及び/又は孔に、前記絶縁層からのフッ素の侵入を防ぐためのドープ材を含有する配線金属を用いて配線を形成する形成工程と、前記配線が形成された後に熱処理を行うことで、前記配線の界面に前記配線の内部と比較して前記ドープ材が高濃度に存在する高濃度部を形成する工程とを含む。
開示する成膜方法、半導体製造方法及び半導体装置の1つの態様によれば、フッ素を含む絶縁膜を用いる半導体装置を適切に製造可能となるという効果を奏する。
図1は、第1の実施形態に係る成膜方法の処理の流れの一例を示すフローチャートである。 図2−1は、第1の実施形態に係る成膜方法の処理の流れの一例について説明するためのウエハの断面図の一部である。 図2−2は、第1の実施形態に係る成膜方法の処理の流れの一例について説明するためのウエハの断面図の一部である。 図3は、第1の実施形態にかかる成膜方法を用いた多層配線構造を有する半導体装置の製造方法の一例を示すフローチャートである。 図4−1は、第1の実施形態にかかる成膜方法を用いた多層配線構造を有する半導体装置の製造方法の一例について説明するためのウエハの断面図の一部である。 図4−2は、第1の実施形態にかかる成膜方法を用いた多層配線構造を有する半導体装置の製造方法の一例について説明するためのウエハの断面図の一部である。 図4−3は、第1の実施形態にかかる成膜方法を用いた多層配線構造を有する半導体装置の製造方法の一例について説明するためのウエハの断面図の一部である。 図4−4は、第1の実施形態にかかる成膜方法を用いた多層配線構造を有する半導体装置の製造方法の一例について説明するためのウエハの断面図の一部である。 図4−5は、第1の実施形態にかかる成膜方法を用いた多層配線構造を有する半導体装置の製造方法の一例について説明するためのウエハの断面図の一部である。 図4−6は、第1の実施形態にかかる成膜方法を用いた多層配線構造を有する半導体装置の製造方法の一例について説明するためのウエハの断面図の一部である。 図4−7は、第1の実施形態にかかる成膜方法を用いた多層配線構造を有する半導体装置の製造方法の一例について説明するためのウエハの断面図の一部である。 図4−8は、第1の実施形態にかかる成膜方法を用いた多層配線構造を有する半導体装置の製造方法の一例について説明するためのウエハの断面図の一部である。 図5は、第1の実施形態におけるアニール装置及び成膜装置が搭載された半導体製造装置の一例を示す図である。 図6は、第1の実施形態における成膜装置の構成の一例を示す図である。 図7は、第1の実施形態における第1のガス供給部の一部を示す平面図である。 図8は、第1の実施形態におけるアンテナ部の一例を示す斜視図である。
以下に、開示する成膜方法、半導体製造方法及び半導体装置の実施形態について、図面に基づいて詳細に説明する。なお、本実施形態により開示する発明が限定されるものではない。各実施形態は、処理内容を矛盾させない範囲で適宜組み合わせることが可能である。
(第1の実施形態)
第1の実施形態に係る成膜方法は、フッ素を含む絶縁膜に形成された溝及び/又は孔に、絶縁層からのフッ素の侵入を防ぐためのドープ材を含有する配線金属を用いて配線を形成する形成工程と、配線が形成された後に熱処理を行うことで、配線の界面に配線の内部と比較してドープ材が高濃度に存在する高濃度部を形成する工程とを含む。
また、例えば、第1の実施形態に係る成膜方法は、配線を形成する形成工程は、絶縁膜に対して溝及び/又は孔を形成する工程と、絶縁膜の面のうち溝及び/又は孔が形成された面に対して、配線金属を堆積させる工程、配線金属を堆積させた後に研磨する研磨工程とを含む。
また、例えば、第1の実施形態に係る成膜方法は、ドープ材は、チタン、アルミニウムのうちいずれか一つを含む。また、例えば、第1の実施形態に係る成膜方法は、高濃度部は、1%以上のドープ材が含まれている。また、例えば、第1の実施形態に係る成膜方法は、配線金属は、銅である。
また、例えば、第1の実施形態に係る成膜方法は、絶縁膜の面のうち配線が形成された面に対して、フッ素を含む絶縁膜を形成する工程を更に含む。また、例えば、第1の実施形態に係る成膜方法は、配線金属を堆積させた後であって研磨を行う前に、堆積させた金属を結晶化させるための熱処理を行う結晶化工程を更に含む。
また、例えば、第1の実施形態に係る半導体装置製造方法は、フッ素を含む絶縁膜に形成された溝及び/又は孔に、絶縁層からのフッ素の侵入を防ぐためのドープ材を含有する配線金属を用いて配線を形成する形成工程と、配線が形成された後に第1の温度で熱処理を行うことで、配線の内部と比較してドープ材が高濃度に存在する高濃度部を配線の界面に形成する工程とを含む。
また、例えば、第1の実施形態に係る半導体装置は、フッ素を含む絶縁膜と、絶縁膜に形成された溝及び/又は孔と、絶縁層からのフッ素の侵入を防ぐためのドープ材を含有する配線金属を用いて溝及び/又は孔に形成された配線であって、第1の温度で熱処理が行われることで、配線の内部と比較してドープ材が高濃度に存在する高濃度部を界面に有する配線とを備える。
(第1の実施形態にかかる成膜方法)
図1は、第1の実施形態に係る成膜方法の処理の流れの一例を示すフローチャートである。図2−1〜図2−2は、第1の実施形態に係る成膜方法の処理の流れの一例について説明するためのウエハの断面図の一部である。
図1に示すように、第1の実施形態に係る成膜方法では、処理タイミングとなると(ステップS101肯定)、図2−1に示すように、フッ素を含む絶縁膜に形成された溝及び/又は孔に、絶縁層からのフッ素の侵入を防ぐためのドープ材を含有する配線金属を用いて配線を形成する(ステップS102)。この結果、絶縁膜101に配線102が形成される。
フッ素を含む絶縁膜とは、例えば、フッ素添加カーボン膜である。また、フロロカーボン膜に形成された溝や孔に配線を形成する手法は、任意の手法を用いて良く、例えば、PVD(Physical Vapor Deposition)を用いても良く、メッキにより形成しても良く、成膜装置を用いて金属を堆積させた後にCMP(Chemical Mechanical Polishing)により研磨することで形成しても良い。
ここで、配線金属は、例えば、銅である。ドープ材は、チタン、アルミニウムのうちいずれか一つを含む。
配線金属に添加されるドープ材の添加割合について補足する。ドープ材は、後述する熱処理により、後述する高濃度部が配線の界面に形成されるのに十分な程度、配線金属に添加されていれば良い。ドープ材は、例えば、配線金属に対して、Tiでは1.1atomic%以下の範囲で添加される。ドープ金属の添加割合は、好ましくは、0.5〜1.1atomic%であり、より好ましくは0.5atomic%である。
図1の説明に戻る。第1の実施形態に係る成膜方法では、配線102が形成された後に熱処理を行うことで、図2−2に示すように、配線102の界面に配線の内部102aと比較してドープ材が高濃度に存在する高濃度部102bを形成する(ステップS103)。例えば、アニール装置のチャンバに基材を載置した上で、窒素を流しながら加熱することで、熱処理を実行する。熱処理ガスはアルゴンなどの不活性ガスや水素でもよい。ただし、熱処理はこれに限定されるものではなく、高濃度部を形成可能であれば、任意の条件を用いて良い。
ここで、例えば、高濃度部102bは、1%以上のドープ材が含まれている。高濃度部に含まれるドープ材は、好ましくは、Tiでは5atomic%以下であることが好ましく、より好ましくは、2atomic%である。
例えば、配線102が形成された後のウエハをアニール装置に載置して加熱することで、熱処理を行う。ここで、熱処理を行う温度は、350℃以下であることが好ましく、より好ましくは、300℃以下である。また、加熱時間は、15分以内であることが好ましく、より好ましくは、5分以内である。
(第1の実施形態にかかる成膜方法を用いた多層配線構造を有する半導体装置の製造方法)
図3は、第1の実施形態にかかる成膜方法を用いた多層配線構造を有する半導体装置の製造方法の一例を示すフローチャートである。図4−1〜図4−8は、第1の実施形態にかかる成膜方法を用いた多層配線構造を有する半導体装置の製造方法の一例について説明するためのウエハの断面図の一部である。
図3に示す例では、第1の実施形態にかかる半導体装置の製造方法のうち、多層配線構造を有する半導体装置の製造方法について説明する。ただし、第1の実施形態にかかる半導体装置の製造方法は、これに限定されるものではなく、上述した成膜手法を含む任意の製造方法であって良い。例えば、多層配線構造を有さない半導体装置の製造方法に適用しても良い。
また、以下では、配線金属として銅を用い、ドープ材としてチタンを用いる場合を例に説明するが、これに限定されるものではなく、処理内容を矛盾させない範囲で適宜組み合わせて良い。
図3に示すように、処理タイミングとなると(ステップS201肯定)、図4−1に示すように、フッ素を含む絶縁膜201に形成された溝及び/又は孔に、配線金属を用いて配線202を形成する(ステップS202)。例えば、PVDやメッキにより配線する。そして、配線202が形成された後に熱処理を行うことで、図4−2に示すように、配線202の界面に配線の内部202aと比較してドープ材が高濃度に存在する高濃度部202bを形成する(ステップS203)。
その後、図4−3に示すように、絶縁膜201の面のうち配線202が形成された面に対して、フッ素を含む絶縁膜203を形成する(ステップS204)。例えば、成膜装置に載置した上で、処理ガスとしてC5F8ガスを供給して活性化させることで、言い換えると、プラズマ化して活性種を形成することで堆積させることで、フッ素を含む絶縁膜203を形成する。なお、フッ素を含む絶縁膜形成手法は、これに限定されるものではなく、任意の手法を用いて良い。
その後、図4−4に示すように、任意の手法を用いて絶縁膜204に溝及び/又は孔を形成する(ステップS205)。例えば、成膜装置にてプラズマ処理を実行してエッチングすることで、ビア・トレンチを形成する。なお、図3や図4−4には示していないが、例えば、絶縁膜204の表面にフォトレジストを形成した後にプラズマ処理を実行することで、ビア・トレンチを形成しても良い。
そして、図4−5に示すように、絶縁膜204の面のうち溝及び/又は孔が形成された面に対して、配線金属を形成し(ステップS206)、続いて、図4−6に示すように、配線金属を堆積させた後に研磨することで、溝及び/又は孔以外に堆積された配線金属を除去する(ステップS207)。この結果、絶縁膜204に配線205が形成される。なお、配線金属を堆積させた後に行う研磨は、例えば、CMP(Chemical Mechanical Polishing)である。
続いて、図4−7に示すように、配線205が形成された後に熱処理を行うことで、配線205の界面に配線の内部205aと比較してドープ材が高濃度に存在する高濃度部205bを形成する(ステップS208)。
そして、図4−8に示すように、配線層となる絶縁膜206を堆積させ(ステップS209)、上述したステップS201以降の処理を繰り返す。この結果、絶縁膜201に形成された配線と、絶縁膜206に形成される配線とが、絶縁膜203に形成されるビア・トレンチにより連結された多層配線構造が形成されることになる。また、処理を繰り返すことで、任意の数の層を有する多層配線構造が形成されることになる。
なお、上記の処理手順は、上記の順番に限定されるものではなく、処理内容を矛盾させない範囲で適宜変更しても良い。例えば、上述の処理手順では、配線を形成するごとに、熱処理を行って高濃度部を形成する場合について説明したが、これに限定されるものではなく、複数の配線を形成した後に、一度の熱処理で複数の配線に高濃度部を形成しても良い。
(成膜装置)
図5〜図8は、第1の実施形態にて用いられる半導体製造装置の一例を示す図である。以下では、成膜装置とアニール装置とがともに半導体製造装置に搭載されている場合を例に説明するが、これに限定されるものではなく、成膜装置とアニール装置とが別装置であっても良い。
図5は、第1の実施形態におけるアニール装置及び成膜装置が搭載された半導体製造装置の一例を示す図である。図5において、81、82は、ウエハの搬送容器であるキャリアCがゲートドアGTを介して大気側から搬入されるキャリア室であり、83は第1の搬送室であり、84、85は予備真空室であり、86は第2の搬送室であり、これらは気密構造とされており、大気側とは区画されている。第2の搬送室86及び予備真空室84、85は真空雰囲気とされるが、キャリア室81、82及び第1の搬送室83は不活性ガス雰囲気とされることもある。87は第1の搬送手段、88は第2の搬送手段である。また、第2の搬送室86には、層間絶縁膜であるフッ化添加カーボン膜を成膜するための成膜装置90と、アニール装置91と、成膜装置92とが、気密に接続されている。
図5の半導体製造装置において、キャリアC内の基板は、例えば、第1の搬送手段87、予備真空室84(または85)、第2の搬送手段88、成膜装置90の順の経路で搬送される。その後、例えば、成膜装置90にてフッ素を含む絶縁膜の形成や配線の形成などが行われる。また、基板は第2の搬送手段88を介してアニール装置91に搬入されて、熱処理が実行される。その後、例えば、基板は上述と逆の経路でキャリアC内に戻される。
図6〜図8は、第1の実施形態にて用いられる成膜装置の一例を示す図である。図6〜図8に示す成膜装置は、図5における成膜装置90に相当する。図6は、第1の実施形態における成膜装置の構成の一例を示す図である。図7は、第1の実施形態における第1のガス供給部の一部を示す平面図である。図8は、第1の実施形態におけるアンテナ部の一例を示す斜視図である。
図6において、処理容器1は、例えば、アルミニウムからなる処理容器(真空チャンバ)である。処理容器1内には、例えば窒化アルミニウムあるいは酸化アルミニウムなどからなる載置台2が設けられている。載置台2は表面部に静電チャック21が設けられている。静電チャック21の電極は、スイッチ22を介して直流電源23に接続されている。載置台2の内部には、温調手段である温調媒体の流路24が設けられており、流入路25からの温調媒体である冷媒が流路24内を通って流出路26から排出され、温調媒体及び図示しないヒータによって載置台2上の基板である半導体ウエハ(以下ウエハという)Wが所定温度に維持される。載置台2は、例えば、13.56MHzのバイアス用高周波電源27と接続される。
また、載置台2の上方には、例えば平面形状が略円形状のガスシャワーヘッドとして構成された導電体例えばアルミニウムからなる第1のガス供給部3が設けられる。第1のガス供給部3には、載置台2と対向する面に、多数のガス供給孔31が形成されている。第1のガス供給部3の内部には、例えば、図2に示すように、ガス供給孔31と連通する格子状のガス流路32が形成されている。ガス流路32は、ガス供給路33と接続されている。
このガス供給路33の基端側は、分岐管33a及び33bに分岐されている。一方の分岐管33aには、シリコンの有機化合物のガス例えばトリメチルシラン(SiH(CH3)3)を気化して得た蒸気の供給源であるガス供給源35がガス供給機器群34を介して接続されている。また他方の分岐管33bには、炭素とフッ素とを含む処理ガスである成膜ガス例えばC5F8ガスのガス供給源37がガス供給機器群36を介して接続されている。なおガス供給機器群34及び36はバルブや流量調整部であるマスフローコントローラなどを含むものである。
ガス供給部3には、図7に示すように当該ガス供給部3を貫通するように、多数の開口部38が形成されている。開口部38は、プラズマを当該ガス供給部3の下方側の空間に通過させるためのものである。開口部38は、例えば、隣接するガス流路32同士の間に形成されている。
第1のガス供給部3の上方側には、第2のガス供給部であるガス供給路をなすガス供給路4が設けられている。ガス供給路4の基板側は、分岐管41、42、43に分岐されている。分岐管41は、ガス供給機器群51、及び、Ar(アルゴン)などの希ガスのガス供給源52が接続される。分岐管42は、ガス供給機器群53、及び、O2(酸素)ガスのガス供給源54が接続される。分岐管43は、ガス供給機器群55及び、N2(窒素)ガスのガス供給源56が接続される。なおガス供給機器群51、53、55は、バルブや流量調整部であるマスフローコントローラなどを含むものである。
なお、ガス供給の手法としては、上述の例に限定されるものではない。例えば、第1のガス供給部3内にガスの供給路を2系統設けると共に、ガス供給孔31群については、一方の系統のガス供給路の出口として割り当てられる一方のガス供給孔と他方の系統のガス供給路の出口として割り当てられる他方のガス供給孔とに振り分け、酸素ガス及び窒素ガスについては、一方の系統のガス供給路を通じて処理容器1内に供給し、またC5F8ガス及びトリメチルシランガスについては、他方の系統のガス供給路を通じて処理容器1内に供給するようにしてもよい。2系統のガス供給路は互いを流れるガスが混じらないように構成される。また、一方のガス供給孔と他方のガス供給孔とは、例えば、マトリクス状に、つまり、交互に配列される。このようにして処理ガスを供給することで、ウエハWに成膜される膜の膜質及び膜厚について高い面内均一性が得られる。
ガス供給部3の上部側には、誘電体例えばアルミナあるいは石英などからなるプレート(マイクロ波透過窓)6が設けられ、誘電体プレート6の上部側には、当該誘電体プレート6と密接するようにアンテナ部7が設けられている。アンテナ部7は、図8にも示すように、平面形状が円形の扁平なアンテナ本体70と、このアンテナ本体70の下面側に設けられ、多数のスロットが形成された円板状の平面アンテナ部材(スロット板)71とを備えている。これらアンテナ本体70と平面アンテナ部材71とは、導体により構成されており、扁平な中空の円形導波管を構成すると共に、同軸導波管11に接続されている。アンテナ本体70は、この例では2つの部材に分割された構成となっており、図示しない外部からの冷媒流路を介して冷媒が通流する冷媒溜72が内部に形成されている。
また、平面アンテナ部材71とアンテナ本体70との間には、例えば、アルミナや酸化ケイ素、窒化ケイ素等の低損失誘電体材料により構成された遅波板73が設けられている。遅波板73は、マイクロ波の波長を短くして前記円形導波管内の管内波長を短くするためのものである。アンテナ本体70、平面アンテナ部材71及び遅相板73により、ラジアルラインスロットアンテナが構成されている。
このように構成されたアンテナ部7は、平面アンテナ部材71が誘電体プレート6に密接するように図示しないシール部材を介して処理容器1に装着されている。アンテナ部7は、同軸導波管11を介して外部のマイクロ波発生手段12と接続され、例えば、周波数が2.45GHzあるいは8.4GHzのマイクロ波が供給される。同軸導波管11の外側の導波管11Aは、アンテナ本体70に接続され、中心導体11Bが、遅相板73に形成された開口部を介して平面アンテナ部材71に接続される。
平面アンテナ部材71は、例えば、厚さ1mm程度の銅板からなり、図8に示すように、例えば、円偏波を発生させるための多数のスロット74が形成されている。スロット74は、略T字状に僅かに離間させて配置した一対のスロット74A,74Bを1組として、周方向に沿って例えば同心円状や渦巻き状に形成されている。なお、スロット74は、略八字状に僅かに離間させて配置させてもよい。スロット74Aとスロット74Bとを相互に略直交するような関係で配列していることで、2つの直交する偏波成分を含む円偏波が放射されることになる。この際、スロット対74A,74Bを遅相板73により圧縮されたマイクロ波の波長に対応した間隔で配列することで、マイクロ波が平面アンテナ部材71から略平面波として放射される。
また、処理容器1の底部には、排気管13が接続されており、排気管13の基端側には、例えば、バタフライバルブなどからなる圧力調整部14を介して真空排気手段である真空ポンプ15が接続されている。更に、処理容器1の内壁の内面側には、加熱手段であるヒータ16が設けられた囲い部材(ウオール部)17が設けられている。
そして、成膜装置は、例えば、コンピュータからなる制御部10を備えており、ガス供給機器群34、36、51、53、55、圧力調整部14、ヒータ16、マイクロ波発生手段12及び載置台2の静電チャック21のスイッチ22などを制御する。より具体的には、上述した成膜処理のステップを実行するためのシーケンスプログラムを記憶した記憶部、各プログラムの命令を読み出して各部に制御信号を出力する手段などを有する。
次に、アニール装置91について更に説明する。アニール装置91は、例えば、成膜装置90と同じ構成の装置が用いられ、第1のガス供給路にN2ガスの供給源が接続される。このアニール装置91においては、例えば、既にフッ素添加カーボン膜20が成膜された基板が処理容器内に搬入され、第1のガス供給部から処理容器内にアルゴンまたはN2ガスを所定の流量例えば10〜1000sccmで供給すると共に、処理容器内を例えばプロセス圧力33.3〜666.7Pa(250〜5000mTorr)に維持し、加熱することで、熱処理が行われる。
(第1の実施形態による効果)
上述したように、第1の実施形態に係る成膜方法によれば、フッ素を含む絶縁膜101に形成された溝及び/又は孔に、絶縁層からのフッ素の侵入を防ぐためのドープ材を含有する配線金属を用いて配線102を形成する形成工程と、配線102が形成された後に熱処理を行うことで、配線の界面に配線の内部102aと比較してドープ材が高濃度に存在する高濃度部102bを形成する工程とを含む。この結果、フッ素を含む絶縁膜を用いて半導体装置を適切に製造可能となる。
例えば、第1の実施形態に係る成膜方法によれば、熱処理を行うのみで高濃度層を形成でき、配線内部におけるドープ材の濃度が下がることで抵抗率を簡単に低減可能となり、フロロカーボン膜と配線との剥離を防止可能となり、更には、絶縁膜に含まれるフッ素が配線の内部への拡散を防止可能となる。この結果、配線を適切に形成可能となる。
また、フッ素を含む絶縁膜に銅などで形成される配線を直接形成した上で、熱処理により高濃度層を形成する結果、簡単な製造工程にて、半導体装置を製造可能となる。
また、例えば、第1の実施形態に係る成膜方法によれば、配線を形成する形成工程によれば、絶縁膜に対して溝及び/又は孔を形成する工程と、絶縁膜の面のうち溝及び/又は孔が形成された面に対して、配線金属を堆積させる工程、配線金属を堆積させた後に研磨する研磨工程とを含む。この結果、配線を適切に形成可能となる。
また、例えば、第1の実施形態に係る成膜方法によれば、ドープ材によれば、チタン、アルミニウムのうちいずれか一つを含む。この結果、フッ素を含む絶縁膜と配線とが隣接することによる影響を防止可能となる。また、例えば、第1の実施形態に係る成膜方法によれば、高濃度部によれば、1%以上のドープ材が含まれている。この結果、フッ素を含む絶縁膜から配線へのフッ素の拡散を防止可能となる。また、例えば、第1の実施形態に係る成膜方法によれば、配線金属によれば、銅である。この結果、適切な配線を形成可能となる。
また、例えば、第1の実施形態に係る成膜方法によれば、絶縁膜の面のうち配線が形成された面に対して、フッ素を含む絶縁膜を形成する工程を更に含む。この結果、多層配線構造を形成可能となる。また、例えば、第1の実施形態に係る成膜方法によれば、配線金属を堆積させた後であって研磨を行う前に、堆積させた金属を結晶化させるための熱処理を行う結晶化工程を更に含む。この結果、絶縁膜に形成された溝や孔に配線を隙間なく形成可能となる。
また、例えば、第1の実施形態に係る半導体装置製造方法によれば、フッ素を含む絶縁膜に形成された溝及び/又は孔に、絶縁層からのフッ素の侵入を防ぐためのドープ材を含有する配線金属を用いて配線を形成する形成工程と、配線が形成された後に第1の温度で熱処理を行うことで、配線の内部と比較してドープ材が高濃度に存在する高濃度部を配線の界面に形成する工程とを含む。この結果、半導体装置を適切に製造可能となる。例えば、フッ素を含む絶縁膜と銅配線とが隣接して形成される半導体装置を簡単に製造可能となる。
また、例えば、第1の実施形態に係る半導体装置によれば、フッ素を含む絶縁膜と、絶縁膜に形成された溝及び/又は孔と、絶縁層からのフッ素の侵入を防ぐためのドープ材を含有する配線金属を用いて溝及び/又は孔に形成された配線であって、第1の温度で熱処理が行われることで、配線の内部と比較してドープ材が高濃度に存在する高濃度部を界面に有する配線とを備える。この結果、フッ素を含む絶縁膜と銅配線とが隣接して形成される半導体装置を簡単に実現可能となる。
90 成膜装置
91 アニール装置
101 絶縁膜
102 配線
102a 内部
102b 高濃度部
201 絶縁膜
202 配線
202a 内部
202b 高濃度部
203 絶縁膜
204 絶縁膜
205 配線
205a 内部
205b 高濃度部
206 絶縁膜

Claims (9)

  1. フッ素を含む絶縁膜に形成された溝及び/又は孔に、前記絶縁層からのフッ素の侵入を防ぐためのドープ材を含有する配線金属を用いて配線を形成する形成工程と、
    前記配線が形成された後に熱処理を行うことで、前記配線の界面に前記配線の内部と比較して前記ドープ材が高濃度に存在する高濃度部を形成する工程と
    を含む成膜方法。
  2. 前記配線を形成する形成工程は、
    前記絶縁膜に対して溝及び/又は孔を形成する工程と、
    前記絶縁膜の面のうち溝及び/又は孔が形成された面に対して、前記配線金属を堆積させる工程と、
    前記配線金属を堆積させた後に研磨する研磨工程と
    を含む請求項2に記載の成膜方法。
  3. 前記ドープ材は、チタン、アルミニウムのうちいずれか一つを含む請求項1又は2に記載の成膜方法。
  4. 前記高濃度部は、1%以上のドープ材が含まれている請求項1〜3のいずれか1項に記載の成膜方法。
  5. 前記配線金属は、銅である請求項1〜4のいずれか1項に記載の成膜方法。
  6. 前記絶縁膜の面のうち前記配線が形成された面に対して、フッ素を含む絶縁膜を形成する工程を更に含む請求項1〜5のいずれか1項に記載の成膜方法。
  7. 前記配線金属を堆積させた後であって研磨を行う前に、堆積させた金属を結晶化させるための熱処理を行う結晶化工程を更に含む請求項1〜6のいずれか1項に記載の成膜方法。
  8. フッ素を含む絶縁膜に形成された溝及び/又は孔に、前記絶縁層からのフッ素の侵入を防ぐためのドープ材を含有する配線金属を用いて配線を形成する形成工程と、
    前記配線が形成された後に第1の温度で熱処理を行うことで、前記配線の内部と比較して前記ドープ材が高濃度に存在する高濃度部を前記配線の界面に形成する工程と
    を含む半導体装置製造方法。
  9. フッ素を含む絶縁膜と、
    前記絶縁膜に形成された溝及び/又は孔と、
    前記絶縁層からのフッ素の侵入を防ぐためのドープ材を含有する配線金属を用いて前記溝及び/又は孔に形成された配線であって、第1の温度で熱処理が行われることで、前記配線の内部と比較して前記ドープ材が高濃度に存在する高濃度部を界面に有する前記配線と
    を備える半導体装置。
JP2014072753A 2014-03-31 2014-03-31 成膜方法、半導体製造方法及び半導体装置 Pending JP2015195282A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014072753A JP2015195282A (ja) 2014-03-31 2014-03-31 成膜方法、半導体製造方法及び半導体装置
PCT/JP2015/056853 WO2015151733A1 (ja) 2014-03-31 2015-03-09 成膜方法、半導体装置製造方法及び半導体装置
US15/127,924 US20170092588A1 (en) 2014-03-31 2015-03-09 Film forming method, semiconductor device manufacturing method, and semiconductor device
KR1020167026971A KR20160138078A (ko) 2014-03-31 2015-03-09 성막 방법, 반도체 장치 제조 방법 및 반도체 장치
TW104108669A TW201541516A (zh) 2014-03-31 2015-03-18 成膜方法、半導體裝置製造方法及半導體裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014072753A JP2015195282A (ja) 2014-03-31 2014-03-31 成膜方法、半導体製造方法及び半導体装置

Publications (1)

Publication Number Publication Date
JP2015195282A true JP2015195282A (ja) 2015-11-05

Family

ID=54240066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014072753A Pending JP2015195282A (ja) 2014-03-31 2014-03-31 成膜方法、半導体製造方法及び半導体装置

Country Status (5)

Country Link
US (1) US20170092588A1 (ja)
JP (1) JP2015195282A (ja)
KR (1) KR20160138078A (ja)
TW (1) TW201541516A (ja)
WO (1) WO2015151733A1 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6387805B2 (en) * 1997-05-08 2002-05-14 Applied Materials, Inc. Copper alloy seed layer for copper metallization
JP4355039B2 (ja) * 1998-05-07 2009-10-28 東京エレクトロン株式会社 半導体装置及び半導体装置の製造方法
US6518184B1 (en) * 2002-01-18 2003-02-11 Intel Corporation Enhancement of an interconnect
KR100700885B1 (ko) * 2003-03-17 2007-03-29 닛코킨조쿠 가부시키가이샤 동합금 스퍼터링 타겟트 및 그 제조방법 과 반도체 소자배선
JP2007173511A (ja) * 2005-12-22 2007-07-05 Sony Corp 半導体装置の製造方法
US7749361B2 (en) * 2006-06-02 2010-07-06 Applied Materials, Inc. Multi-component doping of copper seed layer
JP5194393B2 (ja) * 2006-06-23 2013-05-08 東京エレクトロン株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US20170092588A1 (en) 2017-03-30
WO2015151733A1 (ja) 2015-10-08
TW201541516A (zh) 2015-11-01
KR20160138078A (ko) 2016-12-02

Similar Documents

Publication Publication Date Title
US10163696B2 (en) Selective cobalt removal for bottom up gapfill
US10465294B2 (en) Oxide and metal removal
JP4503356B2 (ja) 基板処理方法および半導体装置の製造方法
JP4256763B2 (ja) プラズマ処理方法及びプラズマ処理装置
US20100081274A1 (en) Method for forming ruthenium metal cap layers
WO2019194983A1 (en) Method to fabricate thermally stable low k-finfet spacer
US9362111B2 (en) Hermetic CVD-cap with improved step coverage in high aspect ratio structures
JP2022551922A (ja) 間隙充填堆積プロセス
TWI640040B (zh) 用於穩定蝕刻後界面以減少下一處理步驟前佇列時間問題的方法
KR20090060768A (ko) 에스아이오씨 박막 제조용 프리커서를 이용한 박막 형성방법
US9245793B2 (en) Plasma treatment of low-K surface to improve barrier deposition
US20160240433A1 (en) Ruthenium film forming method, film forming apparatus, and semiconductor device manufacturing method
KR20130041120A (ko) 층간 절연층 형성 방법 및 반도체 장치
JP5082411B2 (ja) 成膜方法
JP2013546182A (ja) マイクロ波プラズマを用いる誘電膜堆積方法
JP5119606B2 (ja) 半導体装置及び半導体装置の製造方法
JP2024133454A (ja) ドープされたald窒化タンタルにおける不純物の除去
US20150240344A1 (en) Ruthenium film forming method, ruthenium film forming apparatus, and semiconductor device manufacturing method
US11094588B2 (en) Interconnection structure of selective deposition process
WO2015151733A1 (ja) 成膜方法、半導体装置製造方法及び半導体装置
US10593543B2 (en) Method of depositing doped amorphous silicon films with enhanced defect control, reduced substrate sensitivity to in-film defects and bubble-free film growth
US8691709B2 (en) Method of forming metal carbide barrier layers for fluorocarbon films
US20240332005A1 (en) Methods for depositing dielectric films with increased stability
US20120122320A1 (en) Method Of Processing Low K Dielectric Films
CN116457495A (zh) 用于间隙填充的非晶碳