JP2015195282A - 成膜方法、半導体製造方法及び半導体装置 - Google Patents

成膜方法、半導体製造方法及び半導体装置 Download PDF

Info

Publication number
JP2015195282A
JP2015195282A JP2014072753A JP2014072753A JP2015195282A JP 2015195282 A JP2015195282 A JP 2015195282A JP 2014072753 A JP2014072753 A JP 2014072753A JP 2014072753 A JP2014072753 A JP 2014072753A JP 2015195282 A JP2015195282 A JP 2015195282A
Authority
JP
Japan
Prior art keywords
wiring
insulating film
fluorine
film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014072753A
Other languages
English (en)
Inventor
光太郎 宮谷
Kotaro Miyatani
光太郎 宮谷
託也 黒鳥
Takuya Kurotori
託也 黒鳥
川村　剛平
Gohei Kawamura
剛平 川村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Zeon Corp
Original Assignee
Tokyo Electron Ltd
Nippon Zeon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd, Nippon Zeon Co Ltd filed Critical Tokyo Electron Ltd
Priority to JP2014072753A priority Critical patent/JP2015195282A/ja
Priority to US15/127,924 priority patent/US20170092588A1/en
Priority to PCT/JP2015/056853 priority patent/WO2015151733A1/ja
Priority to KR1020167026971A priority patent/KR20160138078A/ko
Priority to TW104108669A priority patent/TW201541516A/zh
Publication of JP2015195282A publication Critical patent/JP2015195282A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】フッ素を含む絶縁膜を用いる半導体装置を適切に製造すること。
【解決手段】第１の実施形態に係る成膜方法は、フッ素を含む絶縁膜に形成された溝及び／又は孔に、絶縁層からのフッ素の侵入を防ぐためのドープ材を含有する配線金属を用いて配線を形成する形成工程を含む。また、第１の実施形態に係る成膜方法は、配線が形成された後に熱処理を行うことで、配線の界面に配線の内部と比較してドープ材が高濃度に存在する高濃度部を形成する工程とを含む。
【選択図】図１

Description

本発明の種々の側面及び実施形態は、成膜方法、半導体製造方法及び半導体装置に関する。
半導体装置の高集積化を図るための多層配線構造は、例えば、デュアルダマシン工程を採用する場合、最初に、配線埋め込み用のトレンチと、下層側の配線と上層側の配線とを接続するための電極埋め込み用のビアホールとを、下層側の層間絶縁膜に形成する。そして、トレンチ及びビアホールに配線用金属を埋め込むことで、下層構造を形成する。そして、同様の処理を繰り返して積層することで、多層配線構造が形成される。配線用金属としては、例えば、銅が用いられる。
近年、半導体装置において用いられる配線の実行誘電率を下げることを目的として、フッ素を含む絶縁膜を用いることが検討されている。例えば、２．５以下の低比誘電率を確保することができる炭素（Ｃ）及びフッ素（Ｆ）の化合物であるフッ素添加カーボン膜（フロロカーボン膜）を採用することが検討されている。ここで、フッ素添加カーボン膜の上に銅からなる配線層を有し、フッ素添加カーボン膜と配線層との間に、２０ｎｍ厚のチタン層をスパッタ装置で形成する手法がある。
なお、スパッタリング法によりＣｕ（Ｔｉ）合金膜を成膜し、４００℃〜６００℃程度の温度で熱処理することでＴｉと誘電体膜を反応させ、界面にＴｉ化合物層を形成する形成技術もある。
特開平１１−３３００７５号公報
小濱 和之，「Ｓｉ−ＵＬＳＩデバイス用Ｃｕ配線の低抵抗化と信頼性向上」，京都大学，２０１２−０３−２６
しかしながら、フッ素を含む絶縁膜を用いる半導体装置を適切に製造できないという問題がある。例えば、上述した従来技術では、スパッタ装置を用いており、簡単には形成できない。また、例えば、配線金属として銅を用いる場合、フロロカーボン膜を銅の上に直接成膜すると、ＣｕＦを形成して銅の抵抗率が上昇するとともに、剥離してしまう。また、銅の上にフロロカーボン膜を直接成膜すると、熱処理を行うことで、フッ素添加カーボン膜表層から脱離したフッ素が銅配線中に拡散し、配線抵抗が上昇する。また、Ｃｕなどの配線金属上にフッ素添加カーボン膜を直接成膜する場合、プラズマからのフッ素で配線金属が腐食することもある。
なお、上述した形成技術は、４００℃〜６００℃程度の温度で熱処理することで界面にＴｉ化合物層を形成しており、半導体装置を製造する一般的なプロセスに適用するのは困難である。
開示する成膜方法は、１つの実施態様において、フッ素を含む絶縁膜に形成された溝及び／又は孔に、前記絶縁層からのフッ素の侵入を防ぐためのドープ材を含有する配線金属を用いて配線を形成する形成工程と、前記配線が形成された後に熱処理を行うことで、前記配線の界面に前記配線の内部と比較して前記ドープ材が高濃度に存在する高濃度部を形成する工程とを含む。
開示する成膜方法、半導体製造方法及び半導体装置の１つの態様によれば、フッ素を含む絶縁膜を用いる半導体装置を適切に製造可能となるという効果を奏する。
図１は、第１の実施形態に係る成膜方法の処理の流れの一例を示すフローチャートである。 図２−１は、第１の実施形態に係る成膜方法の処理の流れの一例について説明するためのウエハの断面図の一部である。 図２−２は、第１の実施形態に係る成膜方法の処理の流れの一例について説明するためのウエハの断面図の一部である。 図３は、第１の実施形態にかかる成膜方法を用いた多層配線構造を有する半導体装置の製造方法の一例を示すフローチャートである。 図４−１は、第１の実施形態にかかる成膜方法を用いた多層配線構造を有する半導体装置の製造方法の一例について説明するためのウエハの断面図の一部である。 図４−２は、第１の実施形態にかかる成膜方法を用いた多層配線構造を有する半導体装置の製造方法の一例について説明するためのウエハの断面図の一部である。 図４−３は、第１の実施形態にかかる成膜方法を用いた多層配線構造を有する半導体装置の製造方法の一例について説明するためのウエハの断面図の一部である。 図４−４は、第１の実施形態にかかる成膜方法を用いた多層配線構造を有する半導体装置の製造方法の一例について説明するためのウエハの断面図の一部である。 図４−５は、第１の実施形態にかかる成膜方法を用いた多層配線構造を有する半導体装置の製造方法の一例について説明するためのウエハの断面図の一部である。 図４−６は、第１の実施形態にかかる成膜方法を用いた多層配線構造を有する半導体装置の製造方法の一例について説明するためのウエハの断面図の一部である。 図４−７は、第１の実施形態にかかる成膜方法を用いた多層配線構造を有する半導体装置の製造方法の一例について説明するためのウエハの断面図の一部である。 図４−８は、第１の実施形態にかかる成膜方法を用いた多層配線構造を有する半導体装置の製造方法の一例について説明するためのウエハの断面図の一部である。 図５は、第１の実施形態におけるアニール装置及び成膜装置が搭載された半導体製造装置の一例を示す図である。 図６は、第１の実施形態における成膜装置の構成の一例を示す図である。 図７は、第１の実施形態における第１のガス供給部の一部を示す平面図である。 図８は、第１の実施形態におけるアンテナ部の一例を示す斜視図である。
以下に、開示する成膜方法、半導体製造方法及び半導体装置の実施形態について、図面に基づいて詳細に説明する。なお、本実施形態により開示する発明が限定されるものではない。各実施形態は、処理内容を矛盾させない範囲で適宜組み合わせることが可能である。
（第１の実施形態）
第１の実施形態に係る成膜方法は、フッ素を含む絶縁膜に形成された溝及び／又は孔に、絶縁層からのフッ素の侵入を防ぐためのドープ材を含有する配線金属を用いて配線を形成する形成工程と、配線が形成された後に熱処理を行うことで、配線の界面に配線の内部と比較してドープ材が高濃度に存在する高濃度部を形成する工程とを含む。
また、例えば、第１の実施形態に係る成膜方法は、配線を形成する形成工程は、絶縁膜に対して溝及び／又は孔を形成する工程と、絶縁膜の面のうち溝及び／又は孔が形成された面に対して、配線金属を堆積させる工程、配線金属を堆積させた後に研磨する研磨工程とを含む。
また、例えば、第１の実施形態に係る成膜方法は、ドープ材は、チタン、アルミニウムのうちいずれか一つを含む。また、例えば、第１の実施形態に係る成膜方法は、高濃度部は、１％以上のドープ材が含まれている。また、例えば、第１の実施形態に係る成膜方法は、配線金属は、銅である。
また、例えば、第１の実施形態に係る成膜方法は、絶縁膜の面のうち配線が形成された面に対して、フッ素を含む絶縁膜を形成する工程を更に含む。また、例えば、第１の実施形態に係る成膜方法は、配線金属を堆積させた後であって研磨を行う前に、堆積させた金属を結晶化させるための熱処理を行う結晶化工程を更に含む。
また、例えば、第１の実施形態に係る半導体装置製造方法は、フッ素を含む絶縁膜に形成された溝及び／又は孔に、絶縁層からのフッ素の侵入を防ぐためのドープ材を含有する配線金属を用いて配線を形成する形成工程と、配線が形成された後に第１の温度で熱処理を行うことで、配線の内部と比較してドープ材が高濃度に存在する高濃度部を配線の界面に形成する工程とを含む。
また、例えば、第１の実施形態に係る半導体装置は、フッ素を含む絶縁膜と、絶縁膜に形成された溝及び／又は孔と、絶縁層からのフッ素の侵入を防ぐためのドープ材を含有する配線金属を用いて溝及び／又は孔に形成された配線であって、第１の温度で熱処理が行われることで、配線の内部と比較してドープ材が高濃度に存在する高濃度部を界面に有する配線とを備える。
（第１の実施形態にかかる成膜方法）
図１は、第１の実施形態に係る成膜方法の処理の流れの一例を示すフローチャートである。図２−１〜図２−２は、第１の実施形態に係る成膜方法の処理の流れの一例について説明するためのウエハの断面図の一部である。
図１に示すように、第１の実施形態に係る成膜方法では、処理タイミングとなると（ステップＳ１０１肯定）、図２−１に示すように、フッ素を含む絶縁膜に形成された溝及び／又は孔に、絶縁層からのフッ素の侵入を防ぐためのドープ材を含有する配線金属を用いて配線を形成する（ステップＳ１０２）。この結果、絶縁膜１０１に配線１０２が形成される。
フッ素を含む絶縁膜とは、例えば、フッ素添加カーボン膜である。また、フロロカーボン膜に形成された溝や孔に配線を形成する手法は、任意の手法を用いて良く、例えば、ＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）を用いても良く、メッキにより形成しても良く、成膜装置を用いて金属を堆積させた後にＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）により研磨することで形成しても良い。
ここで、配線金属は、例えば、銅である。ドープ材は、チタン、アルミニウムのうちいずれか一つを含む。
配線金属に添加されるドープ材の添加割合について補足する。ドープ材は、後述する熱処理により、後述する高濃度部が配線の界面に形成されるのに十分な程度、配線金属に添加されていれば良い。ドープ材は、例えば、配線金属に対して、Ｔｉでは１．１ａｔｏｍｉｃ％以下の範囲で添加される。ドープ金属の添加割合は、好ましくは、０．５〜１．１ａｔｏｍｉｃ％であり、より好ましくは０．５ａｔｏｍｉｃ％である。
図１の説明に戻る。第１の実施形態に係る成膜方法では、配線１０２が形成された後に熱処理を行うことで、図２−２に示すように、配線１０２の界面に配線の内部１０２ａと比較してドープ材が高濃度に存在する高濃度部１０２ｂを形成する（ステップＳ１０３）。例えば、アニール装置のチャンバに基材を載置した上で、窒素を流しながら加熱することで、熱処理を実行する。熱処理ガスはアルゴンなどの不活性ガスや水素でもよい。ただし、熱処理はこれに限定されるものではなく、高濃度部を形成可能であれば、任意の条件を用いて良い。
ここで、例えば、高濃度部１０２ｂは、１％以上のドープ材が含まれている。高濃度部に含まれるドープ材は、好ましくは、Ｔｉでは５ａｔｏｍｉｃ％以下であることが好ましく、より好ましくは、２ａｔｏｍｉｃ％である。
例えば、配線１０２が形成された後のウエハをアニール装置に載置して加熱することで、熱処理を行う。ここで、熱処理を行う温度は、３５０℃以下であることが好ましく、より好ましくは、３００℃以下である。また、加熱時間は、１５分以内であることが好ましく、より好ましくは、５分以内である。
（第１の実施形態にかかる成膜方法を用いた多層配線構造を有する半導体装置の製造方法）
図３は、第１の実施形態にかかる成膜方法を用いた多層配線構造を有する半導体装置の製造方法の一例を示すフローチャートである。図４−１〜図４−８は、第１の実施形態にかかる成膜方法を用いた多層配線構造を有する半導体装置の製造方法の一例について説明するためのウエハの断面図の一部である。
図３に示す例では、第１の実施形態にかかる半導体装置の製造方法のうち、多層配線構造を有する半導体装置の製造方法について説明する。ただし、第１の実施形態にかかる半導体装置の製造方法は、これに限定されるものではなく、上述した成膜手法を含む任意の製造方法であって良い。例えば、多層配線構造を有さない半導体装置の製造方法に適用しても良い。
また、以下では、配線金属として銅を用い、ドープ材としてチタンを用いる場合を例に説明するが、これに限定されるものではなく、処理内容を矛盾させない範囲で適宜組み合わせて良い。
図３に示すように、処理タイミングとなると（ステップＳ２０１肯定）、図４−１に示すように、フッ素を含む絶縁膜２０１に形成された溝及び／又は孔に、配線金属を用いて配線２０２を形成する（ステップＳ２０２）。例えば、ＰＶＤやメッキにより配線する。そして、配線２０２が形成された後に熱処理を行うことで、図４−２に示すように、配線２０２の界面に配線の内部２０２ａと比較してドープ材が高濃度に存在する高濃度部２０２ｂを形成する（ステップＳ２０３）。
その後、図４−３に示すように、絶縁膜２０１の面のうち配線２０２が形成された面に対して、フッ素を含む絶縁膜２０３を形成する（ステップＳ２０４）。例えば、成膜装置に載置した上で、処理ガスとしてＣ５Ｆ８ガスを供給して活性化させることで、言い換えると、プラズマ化して活性種を形成することで堆積させることで、フッ素を含む絶縁膜２０３を形成する。なお、フッ素を含む絶縁膜形成手法は、これに限定されるものではなく、任意の手法を用いて良い。
その後、図４−４に示すように、任意の手法を用いて絶縁膜２０４に溝及び／又は孔を形成する（ステップＳ２０５）。例えば、成膜装置にてプラズマ処理を実行してエッチングすることで、ビア・トレンチを形成する。なお、図３や図４−４には示していないが、例えば、絶縁膜２０４の表面にフォトレジストを形成した後にプラズマ処理を実行することで、ビア・トレンチを形成しても良い。
そして、図４−５に示すように、絶縁膜２０４の面のうち溝及び／又は孔が形成された面に対して、配線金属を形成し（ステップＳ２０６）、続いて、図４−６に示すように、配線金属を堆積させた後に研磨することで、溝及び／又は孔以外に堆積された配線金属を除去する（ステップＳ２０７）。この結果、絶縁膜２０４に配線２０５が形成される。なお、配線金属を堆積させた後に行う研磨は、例えば、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）である。
続いて、図４−７に示すように、配線２０５が形成された後に熱処理を行うことで、配線２０５の界面に配線の内部２０５ａと比較してドープ材が高濃度に存在する高濃度部２０５ｂを形成する（ステップＳ２０８）。
そして、図４−８に示すように、配線層となる絶縁膜２０６を堆積させ（ステップＳ２０９）、上述したステップＳ２０１以降の処理を繰り返す。この結果、絶縁膜２０１に形成された配線と、絶縁膜２０６に形成される配線とが、絶縁膜２０３に形成されるビア・トレンチにより連結された多層配線構造が形成されることになる。また、処理を繰り返すことで、任意の数の層を有する多層配線構造が形成されることになる。
なお、上記の処理手順は、上記の順番に限定されるものではなく、処理内容を矛盾させない範囲で適宜変更しても良い。例えば、上述の処理手順では、配線を形成するごとに、熱処理を行って高濃度部を形成する場合について説明したが、これに限定されるものではなく、複数の配線を形成した後に、一度の熱処理で複数の配線に高濃度部を形成しても良い。
（成膜装置）
図５〜図８は、第１の実施形態にて用いられる半導体製造装置の一例を示す図である。以下では、成膜装置とアニール装置とがともに半導体製造装置に搭載されている場合を例に説明するが、これに限定されるものではなく、成膜装置とアニール装置とが別装置であっても良い。
図５は、第１の実施形態におけるアニール装置及び成膜装置が搭載された半導体製造装置の一例を示す図である。図５において、８１、８２は、ウエハの搬送容器であるキャリアＣがゲートドアＧＴを介して大気側から搬入されるキャリア室であり、８３は第１の搬送室であり、８４、８５は予備真空室であり、８６は第２の搬送室であり、これらは気密構造とされており、大気側とは区画されている。第２の搬送室８６及び予備真空室８４、８５は真空雰囲気とされるが、キャリア室８１、８２及び第１の搬送室８３は不活性ガス雰囲気とされることもある。８７は第１の搬送手段、８８は第２の搬送手段である。また、第２の搬送室８６には、層間絶縁膜であるフッ化添加カーボン膜を成膜するための成膜装置９０と、アニール装置９１と、成膜装置９２とが、気密に接続されている。
図５の半導体製造装置において、キャリアＣ内の基板は、例えば、第１の搬送手段８７、予備真空室８４（または８５）、第２の搬送手段８８、成膜装置９０の順の経路で搬送される。その後、例えば、成膜装置９０にてフッ素を含む絶縁膜の形成や配線の形成などが行われる。また、基板は第２の搬送手段８８を介してアニール装置９１に搬入されて、熱処理が実行される。その後、例えば、基板は上述と逆の経路でキャリアＣ内に戻される。
図６〜図８は、第１の実施形態にて用いられる成膜装置の一例を示す図である。図６〜図８に示す成膜装置は、図５における成膜装置９０に相当する。図６は、第１の実施形態における成膜装置の構成の一例を示す図である。図７は、第１の実施形態における第１のガス供給部の一部を示す平面図である。図８は、第１の実施形態におけるアンテナ部の一例を示す斜視図である。
図６において、処理容器１は、例えば、アルミニウムからなる処理容器（真空チャンバ）である。処理容器１内には、例えば窒化アルミニウムあるいは酸化アルミニウムなどからなる載置台２が設けられている。載置台２は表面部に静電チャック２１が設けられている。静電チャック２１の電極は、スイッチ２２を介して直流電源２３に接続されている。載置台２の内部には、温調手段である温調媒体の流路２４が設けられており、流入路２５からの温調媒体である冷媒が流路２４内を通って流出路２６から排出され、温調媒体及び図示しないヒータによって載置台２上の基板である半導体ウエハ（以下ウエハという）Ｗが所定温度に維持される。載置台２は、例えば、１３．５６ＭＨｚのバイアス用高周波電源２７と接続される。
また、載置台２の上方には、例えば平面形状が略円形状のガスシャワーヘッドとして構成された導電体例えばアルミニウムからなる第１のガス供給部３が設けられる。第１のガス供給部３には、載置台２と対向する面に、多数のガス供給孔３１が形成されている。第１のガス供給部３の内部には、例えば、図２に示すように、ガス供給孔３１と連通する格子状のガス流路３２が形成されている。ガス流路３２は、ガス供給路３３と接続されている。
このガス供給路３３の基端側は、分岐管３３ａ及び３３ｂに分岐されている。一方の分岐管３３ａには、シリコンの有機化合物のガス例えばトリメチルシラン（ＳｉＨ（ＣＨ３）３）を気化して得た蒸気の供給源であるガス供給源３５がガス供給機器群３４を介して接続されている。また他方の分岐管３３ｂには、炭素とフッ素とを含む処理ガスである成膜ガス例えばＣ５Ｆ８ガスのガス供給源３７がガス供給機器群３６を介して接続されている。なおガス供給機器群３４及び３６はバルブや流量調整部であるマスフローコントローラなどを含むものである。
ガス供給部３には、図７に示すように当該ガス供給部３を貫通するように、多数の開口部３８が形成されている。開口部３８は、プラズマを当該ガス供給部３の下方側の空間に通過させるためのものである。開口部３８は、例えば、隣接するガス流路３２同士の間に形成されている。
第１のガス供給部３の上方側には、第２のガス供給部であるガス供給路をなすガス供給路４が設けられている。ガス供給路４の基板側は、分岐管４１、４２、４３に分岐されている。分岐管４１は、ガス供給機器群５１、及び、Ａｒ（アルゴン）などの希ガスのガス供給源５２が接続される。分岐管４２は、ガス供給機器群５３、及び、Ｏ２（酸素）ガスのガス供給源５４が接続される。分岐管４３は、ガス供給機器群５５及び、Ｎ２（窒素）ガスのガス供給源５６が接続される。なおガス供給機器群５１、５３、５５は、バルブや流量調整部であるマスフローコントローラなどを含むものである。
なお、ガス供給の手法としては、上述の例に限定されるものではない。例えば、第１のガス供給部３内にガスの供給路を２系統設けると共に、ガス供給孔３１群については、一方の系統のガス供給路の出口として割り当てられる一方のガス供給孔と他方の系統のガス供給路の出口として割り当てられる他方のガス供給孔とに振り分け、酸素ガス及び窒素ガスについては、一方の系統のガス供給路を通じて処理容器１内に供給し、またＣ５Ｆ８ガス及びトリメチルシランガスについては、他方の系統のガス供給路を通じて処理容器１内に供給するようにしてもよい。２系統のガス供給路は互いを流れるガスが混じらないように構成される。また、一方のガス供給孔と他方のガス供給孔とは、例えば、マトリクス状に、つまり、交互に配列される。このようにして処理ガスを供給することで、ウエハＷに成膜される膜の膜質及び膜厚について高い面内均一性が得られる。
ガス供給部３の上部側には、誘電体例えばアルミナあるいは石英などからなるプレート（マイクロ波透過窓）６が設けられ、誘電体プレート６の上部側には、当該誘電体プレート６と密接するようにアンテナ部７が設けられている。アンテナ部７は、図８にも示すように、平面形状が円形の扁平なアンテナ本体７０と、このアンテナ本体７０の下面側に設けられ、多数のスロットが形成された円板状の平面アンテナ部材（スロット板）７１とを備えている。これらアンテナ本体７０と平面アンテナ部材７１とは、導体により構成されており、扁平な中空の円形導波管を構成すると共に、同軸導波管１１に接続されている。アンテナ本体７０は、この例では２つの部材に分割された構成となっており、図示しない外部からの冷媒流路を介して冷媒が通流する冷媒溜７２が内部に形成されている。
また、平面アンテナ部材７１とアンテナ本体７０との間には、例えば、アルミナや酸化ケイ素、窒化ケイ素等の低損失誘電体材料により構成された遅波板７３が設けられている。遅波板７３は、マイクロ波の波長を短くして前記円形導波管内の管内波長を短くするためのものである。アンテナ本体７０、平面アンテナ部材７１及び遅相板７３により、ラジアルラインスロットアンテナが構成されている。
このように構成されたアンテナ部７は、平面アンテナ部材７１が誘電体プレート６に密接するように図示しないシール部材を介して処理容器１に装着されている。アンテナ部７は、同軸導波管１１を介して外部のマイクロ波発生手段１２と接続され、例えば、周波数が２．４５ＧＨｚあるいは８．４ＧＨｚのマイクロ波が供給される。同軸導波管１１の外側の導波管１１Ａは、アンテナ本体７０に接続され、中心導体１１Ｂが、遅相板７３に形成された開口部を介して平面アンテナ部材７１に接続される。
平面アンテナ部材７１は、例えば、厚さ１ｍｍ程度の銅板からなり、図８に示すように、例えば、円偏波を発生させるための多数のスロット７４が形成されている。スロット７４は、略Ｔ字状に僅かに離間させて配置した一対のスロット７４Ａ，７４Ｂを１組として、周方向に沿って例えば同心円状や渦巻き状に形成されている。なお、スロット７４は、略八字状に僅かに離間させて配置させてもよい。スロット７４Ａとスロット７４Ｂとを相互に略直交するような関係で配列していることで、２つの直交する偏波成分を含む円偏波が放射されることになる。この際、スロット対７４Ａ，７４Ｂを遅相板７３により圧縮されたマイクロ波の波長に対応した間隔で配列することで、マイクロ波が平面アンテナ部材７１から略平面波として放射される。
また、処理容器１の底部には、排気管１３が接続されており、排気管１３の基端側には、例えば、バタフライバルブなどからなる圧力調整部１４を介して真空排気手段である真空ポンプ１５が接続されている。更に、処理容器１の内壁の内面側には、加熱手段であるヒータ１６が設けられた囲い部材（ウオール部）１７が設けられている。
そして、成膜装置は、例えば、コンピュータからなる制御部１０を備えており、ガス供給機器群３４、３６、５１、５３、５５、圧力調整部１４、ヒータ１６、マイクロ波発生手段１２及び載置台２の静電チャック２１のスイッチ２２などを制御する。より具体的には、上述した成膜処理のステップを実行するためのシーケンスプログラムを記憶した記憶部、各プログラムの命令を読み出して各部に制御信号を出力する手段などを有する。
次に、アニール装置９１について更に説明する。アニール装置９１は、例えば、成膜装置９０と同じ構成の装置が用いられ、第１のガス供給路にＮ２ガスの供給源が接続される。このアニール装置９１においては、例えば、既にフッ素添加カーボン膜２０が成膜された基板が処理容器内に搬入され、第１のガス供給部から処理容器内にアルゴンまたはＮ２ガスを所定の流量例えば１０〜１０００ｓｃｃｍで供給すると共に、処理容器内を例えばプロセス圧力３３．３〜６６６．７Ｐａ（２５０〜５０００ｍＴｏｒｒ）に維持し、加熱することで、熱処理が行われる。
（第１の実施形態による効果）
上述したように、第１の実施形態に係る成膜方法によれば、フッ素を含む絶縁膜１０１に形成された溝及び／又は孔に、絶縁層からのフッ素の侵入を防ぐためのドープ材を含有する配線金属を用いて配線１０２を形成する形成工程と、配線１０２が形成された後に熱処理を行うことで、配線の界面に配線の内部１０２ａと比較してドープ材が高濃度に存在する高濃度部１０２ｂを形成する工程とを含む。この結果、フッ素を含む絶縁膜を用いて半導体装置を適切に製造可能となる。
例えば、第１の実施形態に係る成膜方法によれば、熱処理を行うのみで高濃度層を形成でき、配線内部におけるドープ材の濃度が下がることで抵抗率を簡単に低減可能となり、フロロカーボン膜と配線との剥離を防止可能となり、更には、絶縁膜に含まれるフッ素が配線の内部への拡散を防止可能となる。この結果、配線を適切に形成可能となる。
また、フッ素を含む絶縁膜に銅などで形成される配線を直接形成した上で、熱処理により高濃度層を形成する結果、簡単な製造工程にて、半導体装置を製造可能となる。
また、例えば、第１の実施形態に係る成膜方法によれば、配線を形成する形成工程によれば、絶縁膜に対して溝及び／又は孔を形成する工程と、絶縁膜の面のうち溝及び／又は孔が形成された面に対して、配線金属を堆積させる工程、配線金属を堆積させた後に研磨する研磨工程とを含む。この結果、配線を適切に形成可能となる。
また、例えば、第１の実施形態に係る成膜方法によれば、ドープ材によれば、チタン、アルミニウムのうちいずれか一つを含む。この結果、フッ素を含む絶縁膜と配線とが隣接することによる影響を防止可能となる。また、例えば、第１の実施形態に係る成膜方法によれば、高濃度部によれば、１％以上のドープ材が含まれている。この結果、フッ素を含む絶縁膜から配線へのフッ素の拡散を防止可能となる。また、例えば、第１の実施形態に係る成膜方法によれば、配線金属によれば、銅である。この結果、適切な配線を形成可能となる。
また、例えば、第１の実施形態に係る成膜方法によれば、絶縁膜の面のうち配線が形成された面に対して、フッ素を含む絶縁膜を形成する工程を更に含む。この結果、多層配線構造を形成可能となる。また、例えば、第１の実施形態に係る成膜方法によれば、配線金属を堆積させた後であって研磨を行う前に、堆積させた金属を結晶化させるための熱処理を行う結晶化工程を更に含む。この結果、絶縁膜に形成された溝や孔に配線を隙間なく形成可能となる。
また、例えば、第１の実施形態に係る半導体装置製造方法によれば、フッ素を含む絶縁膜に形成された溝及び／又は孔に、絶縁層からのフッ素の侵入を防ぐためのドープ材を含有する配線金属を用いて配線を形成する形成工程と、配線が形成された後に第１の温度で熱処理を行うことで、配線の内部と比較してドープ材が高濃度に存在する高濃度部を配線の界面に形成する工程とを含む。この結果、半導体装置を適切に製造可能となる。例えば、フッ素を含む絶縁膜と銅配線とが隣接して形成される半導体装置を簡単に製造可能となる。
また、例えば、第１の実施形態に係る半導体装置によれば、フッ素を含む絶縁膜と、絶縁膜に形成された溝及び／又は孔と、絶縁層からのフッ素の侵入を防ぐためのドープ材を含有する配線金属を用いて溝及び／又は孔に形成された配線であって、第１の温度で熱処理が行われることで、配線の内部と比較してドープ材が高濃度に存在する高濃度部を界面に有する配線とを備える。この結果、フッ素を含む絶縁膜と銅配線とが隣接して形成される半導体装置を簡単に実現可能となる。
９０ 成膜装置
９１ アニール装置
１０１ 絶縁膜
１０２ 配線
１０２ａ 内部
１０２ｂ 高濃度部
２０１ 絶縁膜
２０２ 配線
２０２ａ 内部
２０２ｂ 高濃度部
２０３ 絶縁膜
２０４ 絶縁膜
２０５ 配線
２０５ａ 内部
２０５ｂ 高濃度部
２０６ 絶縁膜

Claims (9)

  1. フッ素を含む絶縁膜に形成された溝及び／又は孔に、前記絶縁層からのフッ素の侵入を防ぐためのドープ材を含有する配線金属を用いて配線を形成する形成工程と、
    前記配線が形成された後に熱処理を行うことで、前記配線の界面に前記配線の内部と比較して前記ドープ材が高濃度に存在する高濃度部を形成する工程と
    を含む成膜方法。
  2. 前記配線を形成する形成工程は、
    前記絶縁膜に対して溝及び／又は孔を形成する工程と、
    前記絶縁膜の面のうち溝及び／又は孔が形成された面に対して、前記配線金属を堆積させる工程と、
    前記配線金属を堆積させた後に研磨する研磨工程と
    を含む請求項２に記載の成膜方法。
  3. 前記ドープ材は、チタン、アルミニウムのうちいずれか一つを含む請求項１又は２に記載の成膜方法。
  4. 前記高濃度部は、１％以上のドープ材が含まれている請求項１〜３のいずれか１項に記載の成膜方法。
  5. 前記配線金属は、銅である請求項１〜４のいずれか１項に記載の成膜方法。
  6. 前記絶縁膜の面のうち前記配線が形成された面に対して、フッ素を含む絶縁膜を形成する工程を更に含む請求項１〜５のいずれか１項に記載の成膜方法。
  7. 前記配線金属を堆積させた後であって研磨を行う前に、堆積させた金属を結晶化させるための熱処理を行う結晶化工程を更に含む請求項１〜６のいずれか１項に記載の成膜方法。
  8. フッ素を含む絶縁膜に形成された溝及び／又は孔に、前記絶縁層からのフッ素の侵入を防ぐためのドープ材を含有する配線金属を用いて配線を形成する形成工程と、
    前記配線が形成された後に第１の温度で熱処理を行うことで、前記配線の内部と比較して前記ドープ材が高濃度に存在する高濃度部を前記配線の界面に形成する工程と
    を含む半導体装置製造方法。
  9. フッ素を含む絶縁膜と、
    前記絶縁膜に形成された溝及び／又は孔と、
    前記絶縁層からのフッ素の侵入を防ぐためのドープ材を含有する配線金属を用いて前記溝及び／又は孔に形成された配線であって、第１の温度で熱処理が行われることで、前記配線の内部と比較して前記ドープ材が高濃度に存在する高濃度部を界面に有する前記配線と
    を備える半導体装置。
JP2014072753A 2014-03-31 2014-03-31 成膜方法、半導体製造方法及び半導体装置 Pending JP2015195282A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014072753A JP2015195282A (ja) 2014-03-31 2014-03-31 成膜方法、半導体製造方法及び半導体装置
US15/127,924 US20170092588A1 (en) 2014-03-31 2015-03-09 Film forming method, semiconductor device manufacturing method, and semiconductor device
PCT/JP2015/056853 WO2015151733A1 (ja) 2014-03-31 2015-03-09 成膜方法、半導体装置製造方法及び半導体装置
KR1020167026971A KR20160138078A (ko) 2014-03-31 2015-03-09 성막 방법, 반도체 장치 제조 방법 및 반도체 장치
TW104108669A TW201541516A (zh) 2014-03-31 2015-03-18 成膜方法、半導體裝置製造方法及半導體裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014072753A JP2015195282A (ja) 2014-03-31 2014-03-31 成膜方法、半導体製造方法及び半導体装置

Publications (1)

Publication Number Publication Date
JP2015195282A true JP2015195282A (ja) 2015-11-05

Family

ID=54240066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014072753A Pending JP2015195282A (ja) 2014-03-31 2014-03-31 成膜方法、半導体製造方法及び半導体装置

Country Status (5)

Country Link
US (1) US20170092588A1 (ja)
JP (1) JP2015195282A (ja)
KR (1) KR20160138078A (ja)
TW (1) TW201541516A (ja)
WO (1) WO2015151733A1 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6387805B2 (en) * 1997-05-08 2002-05-14 Applied Materials, Inc. Copper alloy seed layer for copper metallization
JP4355039B2 (ja) * 1998-05-07 2009-10-28 東京エレクトロン株式会社 半導体装置及び半導体装置の製造方法
US6518184B1 (en) * 2002-01-18 2003-02-11 Intel Corporation Enhancement of an interconnect
US7740721B2 (en) * 2003-03-17 2010-06-22 Nippon Mining & Metals Co., Ltd Copper alloy sputtering target process for producing the same and semiconductor element wiring
JP2007173511A (ja) * 2005-12-22 2007-07-05 Sony Corp 半導体装置の製造方法
US7749361B2 (en) * 2006-06-02 2010-07-06 Applied Materials, Inc. Multi-component doping of copper seed layer
JP5194393B2 (ja) * 2006-06-23 2013-05-08 東京エレクトロン株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US20170092588A1 (en) 2017-03-30
TW201541516A (zh) 2015-11-01
WO2015151733A1 (ja) 2015-10-08
KR20160138078A (ko) 2016-12-02

Similar Documents

Publication Publication Date Title
US10163696B2 (en) Selective cobalt removal for bottom up gapfill
US10465294B2 (en) Oxide and metal removal
JP4503356B2 (ja) 基板処理方法および半導体装置の製造方法
JP4256763B2 (ja) プラズマ処理方法及びプラズマ処理装置
US20100081274A1 (en) Method for forming ruthenium metal cap layers
WO2019194983A1 (en) Method to fabricate thermally stable low k-finfet spacer
JP2022551922A (ja) 間隙充填堆積プロセス
TWI640040B (zh) 用於穩定蝕刻後界面以減少下一處理步驟前佇列時間問題的方法
US9362111B2 (en) Hermetic CVD-cap with improved step coverage in high aspect ratio structures
KR20090060768A (ko) 에스아이오씨 박막 제조용 프리커서를 이용한 박막 형성방법
US9245793B2 (en) Plasma treatment of low-K surface to improve barrier deposition
US20160240433A1 (en) Ruthenium film forming method, film forming apparatus, and semiconductor device manufacturing method
KR20130041120A (ko) 층간 절연층 형성 방법 및 반도체 장치
JP5082411B2 (ja) 成膜方法
JP2013546182A (ja) マイクロ波プラズマを用いる誘電膜堆積方法
JP5119606B2 (ja) 半導体装置及び半導体装置の製造方法
US20150240344A1 (en) Ruthenium film forming method, ruthenium film forming apparatus, and semiconductor device manufacturing method
JP2023516856A (ja) ドープされたａｌｄ窒化タンタルにおける不純物の除去
US11094588B2 (en) Interconnection structure of selective deposition process
WO2015151733A1 (ja) 成膜方法、半導体装置製造方法及び半導体装置
US10593543B2 (en) Method of depositing doped amorphous silicon films with enhanced defect control, reduced substrate sensitivity to in-film defects and bubble-free film growth
TWI505360B (zh) 用於氟碳化物膜之金屬碳化物阻障層的形成方法
US20120122320A1 (en) Method Of Processing Low K Dielectric Films
CN116457495A (zh) 用于间隙填充的非晶碳
TW202314800A (zh) 用於底層金屬上之完全著底通孔之選擇性蝕刻停止封蓋及選擇性通孔開口之方法及裝置