KR20130041120A - 층간 절연층 형성 방법 및 반도체 장치 - Google Patents

층간 절연층 형성 방법 및 반도체 장치 Download PDF

Info

Publication number
KR20130041120A
KR20130041120A KR1020137001515A KR20137001515A KR20130041120A KR 20130041120 A KR20130041120 A KR 20130041120A KR 1020137001515 A KR1020137001515 A KR 1020137001515A KR 20137001515 A KR20137001515 A KR 20137001515A KR 20130041120 A KR20130041120 A KR 20130041120A
Authority
KR
South Korea
Prior art keywords
interlayer insulating
insulating layer
space
gas
semiconductor device
Prior art date
Application number
KR1020137001515A
Other languages
English (en)
Inventor
코타로 미야타니
타케나오 네모토
타쿠야 구로토리
야스오 고바야시
토시히사 노자와
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20130041120A publication Critical patent/KR20130041120A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/342—Boron nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

기계적 강도 및 내흡습성이 우수한 저(低)유전율의 층간 절연층을 형성할 수 있는 층간 절연층 형성 방법을 제공한다. 또한, 배선 지연을 저감시킨 반도체 장치를 제공한다. 반도체 장치의 층간 절연층을 플라즈마 CVD법으로 형성하는 방법에 있어서, 감압된 처리 용기 내로 기판을 반입하는 공정과, 상기 기판으로부터 이격된 제1 공간(1a)에 플라즈마 생성 가스를 공급하는 공정과, 상기 제1 공간(1a)에서 상기 플라즈마 생성 가스를 여기하는 공정과, 상기 제1 공간(1a)과 상기 기판과의 사이의 제2 공간(1b)에, 적어도 수소기 또는 탄화수소기를 포함하는 보론 화합물을 포함하는 원료 가스를 공급하는 공정을 갖는다. 또한, 붕소, 탄소 및 질소를 포함하는 어모퍼스 구조가 형성된 층간 절연층을 통하여 다층 배선된 반도체 장치에 있어서, 상기 층간 절연층에, 육방정 및 입방정(立方晶)의 질화 붕소를 포함하는 어모퍼스 구조 중에 탄화수소기 또는 알킬아미노기를 혼재시킨다.

Description

층간 절연층 형성 방법 및 반도체 장치{INTERLAYER INSULATING LAYER FORMATION METHOD AND SEMICONDUCTOR DEVICE}
본 발명은, 기판에 다층 배선된 반도체 장치의 층간 절연층을 플라즈마 CVD법으로 형성하는 층간 절연층 형성 방법 및, 층간 절연층을 통하여 다층 배선된 반도체 장치에 관한 것이다.
다층 배선 구조를 갖는 초대규모 집적 회로 ULSI(Ultra-Large Scale Integration)의 층간 절연층으로서, 종래 SiO2를 기재로 한 SiOF, SiCO 또는 유기물계의 막이 개발되어 왔다. 그러나, 최근의 전자 기기의 소형화, 고성능화로의 요구에 응하기 위해, ULSI의 집적화가 더욱 진행되어, 배선 길이의 증대에 의한 배선 지연이 트랜지스터의 특성인 게이트 지연을 상회하게 되었다. 배선 지연의 문제를 해결하기 위해서는, 배선의 RC 시정수(time constant)를 저감시킬 필요가 있으며, 특히 배선의 용량 성분을 저감시키기 위해, 층간 절연층의 저(低)유전율화가 진행되어 왔다.
층간 절연층을 저유전율화하는 수법으로서는, 예를 들면, 층간 절연층을 포러스(porous) 구조로 하는 방법이 제안되고 있다. 또한, 붕소, 탄소 및 질소의 적어도 1원소를 주요 원소로 하고, 원자의 결합 구조가 상이한 영역을 2종 이상 포함한 층간 절연층이 개시되어 있다(예를 들면, 특허문헌 1, 2).
일본공개특허공보 제2001-313335호 일본공개특허공보 제2009-081179호
그러나, 포러스 구조의 층간 절연층에 있어서는, 기계적 강도 및 내(耐)흡습성의 저하, 배선홈 측벽으로부터 층간 절연층의 공공(空孔; vacancy)으로의 약액 확산, 배리어 메탈 커버리지(barrier metal coverage) 불량이라는 문제가 있다. 한편, 특허문헌 1, 2에 따른 층간 절연층에 있어서는, 포러스 구조를 갖는 층간 절연층에 비해 유전율이 높아, 배선 지연의 문제를 충분히 해결할 수 없다는 문제가 있었다.
본 발명은 이러한 사정을 감안하여 이루어진 것으로, 종래 기술에 따른 포러스 구조를 갖는 층간 절연층에 비해, 기계적 강도 및 내흡습성이 우수한 저유전율의 층간 절연층을 형성할 수 있는 층간 절연층 형성 방법을 제공하는 것이다.
또한, 본 발명은, 종래 기술에 따른 층간 절연층에 비해, 기계적 강도 및 내흡습성이 우수한 저유전율의 층간 절연층을 형성함으로써, 배선 지연을 저감시킬 수 있는 반도체 장치를 제공하는 것이다.
본 발명에 따른 층간 절연층 형성 방법은, 반도체 장치의 층간 절연층을 플라즈마 CVD법으로 형성하는 방법에 있어서, 감압된 처리 용기 내로 기판을 반입하는 공정과, 상기 기판으로부터 이격된 제1 공간에 플라즈마 생성 가스를 공급하는 공정과, 상기 제1 공간에서 상기 플라즈마 생성 가스를 여기하는 공정과, 상기 제1 공간과 상기 기판 사이의 제2 공간에, 적어도 수소기 또는 탄화수소기를 포함하는 보론(boron) 화합물을 포함하는 원료 가스를 공급하는 공정을 갖는 것을 특징으로 한다.
본 발명에 있어서는, 플라즈마가 생성된 제1 공간이 아니라, 당해 제1 공간으로부터 기판측으로 이격된 제2 공간에, 원료 가스가 공급되기 때문에, 층간 절연층의 원료 가스를 구성하는 분자의 일부는 완전히 해리하지 않은 채, 기판에 퇴적된다. 따라서, 분자 레벨의 공간을 갖는 층간 절연층이 형성된다. 내부에 공간이 형성된 층간 절연층은, 공간을 갖지 않는 층간 절연층에 비해 저유전율이기 때문에, 배선 지연을 저감하는 것이 가능하다. 또한, 상기 공간은 분자 레벨의 공간이기 때문에, 층간 절연층의 기계적 강도 및 내흡습성의 저하, 배선홈 측벽으로부터 공공으로의 약액 확산, 배리어 메탈 커버리지 불량이라는 문제는 발생하지 않는다.
또한, 플라즈마 생성 가스를 공급하는 공정과, 상기 플라즈마 생성 가스를 여기하는 공정과, 원료 가스를 공급하는 공정은, 말할 것도 없이 동시적으로 행해도 좋다.
본 발명에 따른 반도체 장치는, 붕소, 탄소 및 질소를 포함하는 어모퍼스(amorphous) 구조가 형성된 층간 절연층을 통하여 다층 배선된 반도체 장치에 있어서, 상기 층간 절연층은, 육방정(hexagonal) 질화 붕소 및 입방정(立方晶; cubic) 질화 붕소를 포함하는 어모퍼스 구조 중에 탄화수소기 또는 알킬아미노기가 혼재하는 것을 특징으로 한다.
본 발명에 있어서의 층간 절연층은, 육방정 질화 붕소 및 입방정 질화 붕소를 포함하는 어모퍼스 구조 중에 탄화수소기 또는 알킬아미노기가 혼재하고 있다. 즉, 층간 절연층은, 분자 레벨의 공간을 갖고 있다. 내부에 공간이 형성된 층간 절연층은, 공간을 갖지 않는 층간 절연층에 비해 저유전율이기 때문에, 배선 지연을 저감하는 것이 가능하다. 또한, 상기 공간은 분자 레벨의 공간이기 때문에, 층간 절연층의 기계적 강도 및 내흡습성의 저하, 배선홈 측벽으로부터 공공으로의 약액 확산, 배리어 메탈 커버리지 불량이라는 문제는 발생하지 않는다.
또한, 일반적으로 입방정 질화 붕소는, 육방정 질화 붕소에 비해 탄성률이 높기 때문에 기계적 강도가 우수하다. 본 발명에 따른 층간 절연층은, 입방정 질화 붕소를 포함하기 때문에, 기계적 강도가 우수하다.
본 발명에 따른 층간 절연층 형성 방법에 있어서는, 종래 기술에 따른 포러스 구조를 갖는 층간 절연층에 비해, 기계적 강도 및 내흡습성이 우수한 저유전율의 층간 절연층을 형성할 수 있다.
또한, 본 발명에 따른 반도체 장치에 있어서는, 종래 기술에 따른 층간 절연층에 비해, 기계적 강도 및 내흡습성이 우수한 저유전율의 층간 절연층을 형성함으로써, 배선 지연을 저감시킬 수 있다.
도 1은 본 발명의 실시 형태에 따른 층간 절연층 형성 장치의 일 구성예를 나타내는 개략도이다.
도 2는 슬롯판의 일 구성예를 개략적으로 나타낸 평면도이다.
도 3은 제2 가스 도입부의 일 구성예를 개략적으로 나타낸 평면도이다.
도 4는 층간 절연층 형성 방법에 따른 프로세스 컨트롤러의 처리 순서를 나타내는 플로우 차트이다.
도 5는 층간 절연층 형성 장치에 의해 생성되는 플라즈마의 분포와, 전자 온도와의 관계를 나타내는 그래프이다.
도 6은 본 실시 형태에 따른 반도체 장치의 일 구성예를 나타낸 측단면도이다.
도 7은 층간 절연층을 개략적으로 나타낸 단면도이다.
도 8은 푸리에 변환형 적외 분광에 의한 층간 절연층의 화학 구조 해석 결과를 나타내는 그래프이다.
도 9는 육방정 질화 붕소 및 입방정 질화 붕소의 특징을 나타내는 도표이다.
도 10a는 층간 절연층에 포함되는 결합 구조와, 막특성과의 관계를 나타내는 그래프이다.
도 10b는 층간 절연층에 포함되는 결합 구조와, 막특성과의 관계를 나타내는 그래프이다.
도 11은 층간 절연층의 어닐(anneal) 처리 과정에서 탈리하는 수분량의 시간 변화를 나타낸 그래프이다.
도 12는 변형예 1에 있어서의 층간 절연층 형성 방법에 따른 처리 순서를 나타낸 플로우 차트이다.
도 13은 변형예 2에 있어서의 층간 절연층 형성 방법에 따른 처리 순서를 나타낸 플로우 차트이다.
(발명을 실시하기 위한 형태)
이하, 본 발명을 그의 실시 형태를 나타내는 도면에 기초하여 상술한다.
도 1은, 본 발명의 실시 형태에 따른 층간 절연층 형성 장치의 일 구성예를 나타내는 개략도이다. 본 발명의 실시 형태에 따른 층간 절연층 형성 장치는, 예를 들면 Radial Line Slot Antenna형의 마이크로파 플라즈마 CVD 장치로서, 본 실시 형태에 따른 층간 절연층 형성 방법을 실시하기 위한 것이다. 층간 절연층 형성 장치는, 기밀하게 구성되고 그리고 접지된 대략 원통 형상의 처리실(1)을 갖는다. 처리실(1)은, 예를 들면, 알루미늄제이며, 대략 중앙부에 원형의 개구부(10a)가 형성된 평판 원환상의 저벽(10)과, 저벽(10)에 둘레를 따라 형성된 측벽(11)을 갖고, 상부가 개구되어 있다. 또한, 처리실(1)의 내주에는, 석영으로 이루어지는 원통 형상의 라이너를 형성해도 좋다.
처리실(1)의 저벽(10)에는, 개구부(10a)와 연통(communication)하도록, 하방으로 돌출된 바닥이 있는 원통 형상의 배기실(12)이 형성되어 있다. 배기실(12)의 측벽에는 배기관(20)이 형성되어 있고, 배기관(20)에는 고속 진공 펌프를 포함하는 배기 장치(2)가 접속되어 있다. 배기 장치(2)를 작동시킴으로써 처리실(1) 내의 가스가, 배기실(12)의 공간(12a) 내로 균일하게 배출되어, 배기관(20)을 통하여 배기된다. 따라서, 처리실(1) 내를 소정의 진공도까지 고속으로 감압하는 것이 가능하다.
또한, 처리실(1)의 측벽(11)에는, 층간 절연층 형성 장치에 인접하는 반송실(도시하지 않음)과의 사이에서 반도체 웨이퍼(W)(이하, 웨이퍼(W)라고 함)의 반입출을 행하기 위한 반입출구(11a)와, 이 반입출구(11a)를 개폐하는 게이트 밸브(11b)가 형성되어 있다.
배기실(12)의 저부 중앙에는, AlN 등의 세라믹으로 이루어지는 기둥 형상 부재(3)가 대략 수직으로 돌출 형성되고, 기둥 형상 부재(3)의 선단부(先端部)에, 플라즈마 CVD 처리가 행해져야 하는 피(被)처리 기판인 웨이퍼(W)를 지지하는 서셉터(4)가 형성되어 있다. 서셉터(4)는, 원반 형상을 이루고, 그의 외연부에는 웨이퍼(W)를 가이드하기 위한 가이드 링(42)이 형성되어 있다. 서셉터(4)에는, 웨이퍼(W)를 가열하기 위한 히터(40)와, 웨이퍼(W)를 정전 흡착하기 위한 전극(41)이 매설되어 있고, 히터(40) 및 전극(41)에는, 각각 히터 전원(40a) 및 DC 전원(41a)이 접속되어 있다. 또한, 서셉터(4)에는, 웨이퍼(W)를 지지하여 승강시키기 위한 웨이퍼 지지핀(도시하지 않음)이 서셉터(4)의 표면에 대하여 돌몰(突沒) 가능하게 형성되어 있다. 또한, 피처리 기판인 웨이퍼(W)에 바이어스(bias)를 인가하기 위한 고주파 전원(도시하지 않음)이 서셉터(4)에 형성되어 있어도 좋다.
처리실(1)의 상부에 형성된 개구부에는, 그의 주연부를 따라서 링 형상의 지지부(13)가 형성되어 있다. 지지부(13)에는, 유전체, 예를 들면 석영, Al2O3 등의 세라믹으로 이루어지고, 마이크로파를 투과하는 원반 형상의 유전체창(50)이 시일(seal) 부재(58)를 통하여 기밀하게 형성되어 있다.
유전체창(50)의 상방에는, 서셉터(4)와 대향하도록, 원판 형상의 슬롯판(51)이 형성되어 있다.
도 2는, 슬롯판(51)의 일 구성예를 개략적으로 나타낸 평면도이다.
슬롯판(51)은, 유전체창(50)에 면접촉하도록 형성되어 있다. 슬롯판(51)은, 도체, 예를 들면 표면이 금 도금된 구리판 또는 알루미늄판으로 이루어지고, 복수의 마이크로파 방사 슬롯(51a)이 소정의 패턴으로 관통하여 형성된 구성으로 되어 있다. 슬롯판(51)은 Radial Line Slot Antenna형의 안테나를 구성하고 있다. 즉, 마이크로파 방사 슬롯(51a)은, 예를 들면 긴 홈 형상을 이루고, 인접하는 한 쌍의 마이크로파 방사 슬롯(51a)끼리가 대략 L자 형상을 이루도록 근접하여 배치되어 있다. 쌍을 이루는 복수의 마이크로파 방사 슬롯(51a)은, 동심원 형상으로 배치되어 있다. 상세하게는, 내주측에 7쌍, 외주측에 26쌍의 마이크로파 방사 슬롯(51a)이 형성되어 있다. 마이크로파 방사 슬롯(51a)의 길이나 배열 간격은, 마이크로파의 파장 등에 따라서 결정된다.
슬롯판(51)의 상면에는, 진공보다도 큰 유전율을 갖는 유전체판(52)이 서로 면접촉하도록 형성되어 있다. 유전체판(52)은, 평판 형상의 유전체 원판부를 갖는다. 유전체 원판부의 대략 중앙부에는 구멍부(孔部)가 형성되어 있다. 또한 구멍부의 주연으로부터, 유전체 원판부에 대하여 대략 수직으로, 원통 형상의 마이크로파 입사부가 돌출되어 있다.
처리실(1)의 상면에는, 슬롯판(51) 및 유전체판(52)를 덮도록, 원반 형상의 실드 덮개체(53)가 형성되어 있다. 실드 덮개체(53)는, 예를 들면 알루미늄이나 스테인리스강 등의 금속제이다. 처리실(1)의 상면과 실드 덮개체(53)와의 사이는, 시일 부재(59)에 의해 시일되어 있다.
실드 덮개체(53)의 내부에는, 덮개체측 냉각수 유로(53a)가 형성되어 있어, 덮개체측 냉각수 유로(53a)로 냉각수를 통류시킴으로써, 슬롯판(51), 유전체창(50), 유전체판(52), 실드 덮개체(53)를 냉각하도록 구성되어 있다. 또한, 실드 덮개체(53)는 접지되어 있다.
실드 덮개체(53) 상벽의 중앙에는 개구부(53b)가 형성되어 있고, 당해 개구부(53b)에는 도파관(54)이 접속되어 있다. 도파관(54)은, 실드 덮개체(53)의 개구부(53b)로부터 상방으로 연장되는 단면(斷面) 원 형상의 동축 도파관(coaxial waveguide; 54a)과, 동축 도파관(54a)의 상단부에 접속된 수평 방향으로 연장되는 단면 직사각형 형상의 직사각형 도파관(54b)을 갖고 있고, 직사각형 도파관(54b)의 단부에는, 매칭 회로(56)를 통하여 마이크로파 발생 장치(57)가 접속되어 있다. 마이크로파 발생 장치(57)에서 발생한 마이크로파, 예를 들면 주파수 2.45㎓의 마이크로파가 도파관(54)를 통하여 상기 슬롯판(51)으로 전파되도록 되어 있다. 또한, 마이크로파의 주파수로서는, 8.35㎓, 2.45㎓, 1.98㎓, 915㎒ 등을 이용할 수도 있다. 직사각형 도파관(54b)의 동축 도파관(54a)과의 접속부측의 단부에는 모드 변환기(55)가 형성되어 있다. 동축 도파관(54a)은, 통 형상의 동축 외도체(outer conductor)와, 당해 동축 외도체의 중심선을 따라서 배치된 동축 내도체(inner conductor)를 갖고, 동축 내도체의 하단부는 슬롯판(51)의 중심에 접속 고정되어 있다. 또한, 유전체판(52)의 마이크로파 입사부는, 동축 도파관(54a)에 안으로 삽입되어 있다.
또한, 처리실(1)의 측벽(11)에는 제1 및 제2 가스 도입부(60, 70)가 상하에 형성되어 있다. 제1 가스 도입부(60)는, 예를 들면 측벽(11)의 주위에 배치된 노즐 형상의 부재로서, 제1 가스 도입부(60)에는, 층간 절연층의 원료 가스 및 플라즈마 생성용의 플라즈마 생성 가스를 공급하는 제1 가스 공급계(6)가 접속되어, 처리실(1)의 상방에 위치하는 제1 공간(1a)에 원료 가스 및 플라즈마 생성 가스를 공급하도록 구성되어 있다. 이 제1 공간(1a)은, 플라즈마 생성 영역이라고 호칭하고 있다.
제1 가스 공급계(6)는, 층간 절연층의 주원료 가스를 수용한 주원료 가스 공급원(62a)과, 층간 절연층의 부원료 가스를 수용한 부원료 가스 공급원(62b)과, 플라즈마 생성 가스를 수용한 플라즈마 생성 가스 공급원(62c)을 갖는다. 주원료 가스 공급원(62a), 부원료 가스 공급원(62b) 및 플라즈마 생성 가스 공급원(62c)은, 각각 배관을 통하여 제1 가스 도입부(60)에 접속되어 있다. 또한, 각 가스 공급원에 접속하는 배관 각각에는, 매스플로우 컨트롤러(61a, 61b, 61c) 및 그의 전후에 개폐 밸브(63a, 63b, 63c)가 형성되어 있어, 공급되는 가스의 전환이나 유량 등의 제어를 할 수 있도록 구성되어 있다. 유량 제어는, 후술의 프로세스 컨트롤러(80)에 의해 행해진다.
도 3은, 제2 가스 도입부(70)의 일 구성예를 개략적으로 나타낸 평면도이다. 제2 가스 도입부(70)는, 격자 형상의 가스 유로(70b)와, 격자 형상의 가스 유로(70b)에 형성된 다수의 가스 토출구멍(70c)을 갖고 있다. 격자 형상의 가스 유로(70b)의 사이는 공간부(70d)로 되어 있고, 가스 토출구멍(70c)은 가스 유로(70b)의 서셉터(4)측에 형성되어 있다. 가스 유로(70b)에는 처리실(1)의 외측으로 연장되는 제2 가스관(70a)이 접속된다. 제2 가스관(70a)은, 층간 절연층의 원료 가스를 공급하는 제2 가스 공급계(7)에 접속되어 제1 공간(1a)보다도 하방에 위치하는 제2 공간(1b), 즉 플라즈마 생성 영역인 제1 공간(1a)으로부터 기판측으로 이격된 영역에 원료 가스를 공급한다. 이 제2 공간(1b)은, 확산 플라즈마 영역이라고 호칭하고 있다.
제2 가스 공급계(7)는, 층간 절연층의 주원료 가스를 수용한 주원료 가스 공급원(72a)과, 층간 절연층의 부원료 가스를 수용한 부원료 가스 공급원(72b)을 갖는다. 주원료 가스 공급원(72a) 및 부원료 가스 공급원(72b)은, 각각 배관을 통하여 제2 가스 도입부(70)에 접속되어 있다. 또한, 각 가스 공급원에 접속하는 배관 각각에는, 매스플로우 컨트롤러(71a, 71b) 및 그의 전후에 개폐 밸브(73a, 73b)가 형성되어 있어, 공급되는 가스의 전환이나 유량 등의 제어를 할 수 있도록 구성되어 있다. 유량 제어는, 제1 가스 공급계(6)와 동일하게, 후술의 프로세스 컨트롤러(80)에 의해 행해진다.
하기표 1은, 처리실(1)에 공급하는 가스의 종류 및 각 가스의 공급처의 일 예를 나타내고 있다.
Figure pct00001
주원료 가스는, 적어도 붕소가 포함되는 가스이다. 예를 들면, 디보란(diborane), 알킬보론 또는 알킬아미노보론이다. 알킬보론은, 수소기 또는 탄화수소기를 갖는 보론 화합물로서, 예를 들면, 트리메틸보론(B-(CH3)3) , 트리에틸보론(B-(C2H5)3) 등이 이용된다. 또한, 주원료 가스로서 상온에서는 액체의 원료를 이용하는 경우에는, 기화기(도시하지 않음)를 이용하여 액체의 원료를 가스 상태로 할 수 있다. 이 경우, 캐리어 가스로서 불활성 가스를 이용할 수 있다.
알킬아미노보론은, 수소기 또는 탄화수소기와, 아민을 갖는 보론 화합물로서, 예를 들면, 트리스디메틸아미노보론(TMAB)이 이용된다. 트리스디메틸아미노보론의 구조식은, 하기 화학식으로 나타난다.
Figure pct00002
그 외, 주원료 가스로서, 하기 화학식으로 나타나는 알킬아미노보론을 이용해도 좋다.
Figure pct00003
Figure pct00004
부원료 가스는, 예를 들면, 질소 또는 암모니아, 또는 탄화수소 등이다.
플라즈마 생성 가스는, 예를 들면 불활성 가스이다. 보다 구체적으로, 불활성 가스는, 아르곤, 헬륨, 크세논, 크립톤 등이다. 또한, 전술의 예에서는, 주원료 가스 및 부원료 가스를 처리실(1)에 공급하는 경우를 설명했지만, 목적으로 하는 층간 절연층의 조성에 따라서, 주원료 가스만을 처리실(1)에 공급하도록 구성해도 좋다. 또한, 말할 것도 없이, 전술의 주원료 가스, 부원료 가스 및, 플라즈마 생성 가스는 일 예이며, 분자 중에, 붕소, 탄소 및 질소를 포함하고, 붕소, 탄소 및 질소를 포함하는 층간 절연층을 플라즈마 CVD로 형성 가능한 가스이면, 다른 원료 가스를 이용해도 좋다.
또한, 층간 절연층 형성 장치는, 층간 절연층 형성 장치의 각 구성부를 제어하는 제어 수단(8)을 갖는다. 제어 수단(8)은, 예를 들면, 프로세스 컨트롤러(80)와, 유저 인터페이스(81)와, 기억부(82)를 갖는다. 프로세스 컨트롤러(80)에는, 공정 관리자가 층간 절연층 형성 장치를 관리하기 위해 커맨드의 입력 조작 등을 행하는 키보드, 층간 절연층 형성 장치의 가동 상황을 가시화하여 표시하는 디스플레이 등으로 이루어지는 유저 인터페이스(81)가 접속되어 있다. 또한, 프로세스 컨트롤러(80)에는, 층간 절연층 형성 장치에서 실행되는 각종 처리를 프로세스 컨트롤러(80)의 제어로 실현하기 위한 제어 프로그램, 처리 조건 데이터 등이 기록된 프로세스 제어 프로그램이 격납된 기억부(82)가 접속되어 있다. 프로세스 컨트롤러(80)는, 유저 인터페이스(81)로부터의 지시에 따른 임의의 프로세스 제어 프로그램을 기억부(82)로부터 호출하여 실행하고, 프로세스 컨트롤러(80)의 제어하에서, 층간 절연층 형성 장치에서의 소망하는 처리가 행해진다.
도 4는, 층간 절연층 형성 방법에 따른 프로세스 컨트롤러(80)의 처리 순서를 나타내는 플로우 차트이다. 이하, 각종 반도체 소자가 배치된 도통층이 형성된 웨이퍼(W)가 처리실(1)에 반입된 후의 처리 순서를 설명한다. 프로세스 컨트롤러(80)는, 플라즈마 생성 가스 공급원(62c)의 개폐 밸브(63c)를 엶으로써, 플라즈마 생성 가스를 제1 공간(1a)에 공급한다(스텝 S11). 이어서, 프로세스 컨트롤러(80)는, 마이크로파 발생 장치(57)를 구동시킴으로써, 제1 공간(1a)에 마이크로파를 방사시킨다(스텝 S12). 제1 공간(1a)에 플라즈마 생성 가스를 공급하고, 마이크로파를 방사함으로써, 제1 공간(1a)에 플라즈마를 생성할 수 있다.
이어서, 프로세스 컨트롤러(80)는, 제1 가스 공급계(6)에 있어서의 부원료 가스 공급원(62b)의 개폐 밸브(63b)를 엶으로써, 제1 공간(1a)에 층간 절연층의 부원료 가스를 공급한다(스텝 S13). 그리고, 프로세스 컨트롤러(80)는, 제2 가스 공급계(7)에 있어서의 주원료 가스 공급원(72a)의 개폐 밸브(73a)를 엶으로써, 제2 공간(1b)에 층간 절연층의 주원료 가스를 공급한다(스텝 S14).
프로세스 조건은, 하기와 같다. 웨이퍼(W) 온도는 0～400℃, 처리실(1)의 측벽(11) 및 유전체창(50)의 온도는 0～200℃이다. 플라즈마 조건은, 압력 1～50㎩, 마이크로파의 주파수는 2.45㎓, 마이크로파 파워는 1500～5000W이다. 단, 당해 플라즈마 조건은, 300㎜ 웨이퍼용의 장치의 조건이다. 가스 유량 범위는, 주원료 가스가 50～300sccm, 부원료 가스로서 탄화수소 가스가 0～500sccm, 플라즈마 생성 가스가 0～1000sccm이다. 또한, 부원료 가스인 탄화수소의 유량은, CH4 환산의 유량이다.
도 5는, 층간 절연층 형성 장치에 의해 생성되는 플라즈마의 분포와, 전자 온도와의 관계를 나타내는 그래프이다. 횡축은, 연직 방향에 있어서의 유전체창(50)의 하면으로부터의 거리, 종축은, 플라즈마의 전자 온도를 나타내고 있다. 또한, 유전체창(50)의 하면으로부터의 거리는, 연직 하방, 즉 서셉터(4)측이 정(正)이다. 또한, 도 5 중, 유전체창(50)으로부터의 거리 20㎜의 개소에 나타낸 파선은, 제2 가스 도입부(70)의 위치를 나타내고 있다. 또한, 유전체창(50)의 하면과, 서셉터(4)의 상면과의 거리는 120㎜이다.
도 5에 나타내는 바와 같이, 유전체창(50)의 바로 아래 0～10㎜는, 플라즈마의 전자 밀도가 비교적 높은 영역으로서, 당해 영역에서 플라즈마를 생성한다. 이 영역은, 플라즈마 생성 영역, 즉 제1 공간(1a)에 대응하고 있다. 제1 공간(1a)에서 생성한 플라즈마는, 처리실(1)의 하부의 영역으로 확산한다. 이 영역은, 확산 플라즈마 영역, 즉 제2 공간(1b)에 대응하고 있다. 제2 공간에 있어서의 플라즈마의 전자 온도는, 1eV 정도까지 감쇠하고 있기 때문에, 제2 공간에 공급된 원료 가스는, 과잉하게 해리되지 않고, 결합을 유지한 채, 웨이퍼(W)에 퇴적된다.
다음으로, 본 실시 형태에 따른 반도체 장치의 일 구성예를 설명한다. 본 실시 형태에 따른 반도체 장치는, 웨이퍼(W) 상에 다층 배선 구조를 갖는 초대규모 집적 회로 ULSI이다. 이하, N채널의 MOSFET가 웨이퍼(W) 상에 형성되고, 층간 절연층을 통하여 다층 배선되어 있는 예를 설명한다.
도 6은, 본 실시 형태에 따른 반도체 장치(9)의 일 구성예를 나타낸 측단면도이다. 반도체 장치(9)는, p형의 웨이퍼 기판(91)과, 웨이퍼 기판(91) 상에 형성된 MOSFET(92)와, 소자 분리용의 산화막(93, 93)과, 다층 배선용의 층간 절연층(94a～94c) 및 배선 금속(95a～95c, 96b～96d)과, 보호막(97)을 갖는다.
MOSFET(92)는, 웨이퍼 기판(91) 상에 이격하여 형성되고 드레인·소스(92c, 92c)와, 드레인·소스(92c, 92c) 간에 SiO2막(92b)을 통하여 형성된 게이트(92a)로 구성되어 있다.
층간 절연층(94a～94c)은, 복수의 각층에 적층하여 형성된 도시하지 않는 복수의 반도체 소자끼리를 절연하는 층이다. 층간 절연층(94a～94c)은, 예를 들면, 본 실시 형태에 따른 층간 절연층 형성 방법에 의해 형성된다.
도 7은, 층간 절연층(94a～94c)을 개략적으로 나타낸 단면도이다. 층간 절연층(94a～94c)은, 육방정 질화 붕소 및 입방정 질화 붕소를 포함하는 어모퍼스 구조로 구성되어 있고, 당해 어모퍼스 구조 중에는 탄화수소기(941) 및 알킬아미노기(942)가 혼재되어 있다. 층간 절연층(94a～94c)의 어모퍼스 구조는, 예를 들면, 플라즈마 CVD 장치에서 플라즈마가 생성되는 영역에 층간 절연층의 원료 가스를 공급하여, 원료 가스를 구성하는 분자가 해리된 붕소, 탄소 및 질소를 웨이퍼 기판(91) 상에 증착시킴으로써 형성된다. 또한, 플라즈마 생성 영역보다도 기판측으로 이격된 저전자 온도인 영역에, 원료 가스를 공급함으로써, 탄화수소기(941) 및 알킬아미노기(942)를 어모퍼스 구조에 혼입시킬 수 있다. 탄화수소기(941) 및 알킬아미노기(942)는, 원료 가스를 구성하는 분자가 부분적으로 해리되어 생성된 원자단이다.
도 8은, 푸리에 변환형 적외 분광에 의한 층간 절연층(94a～94c)의 화학 구조 해석 결과를 나타내는 그래프이다. 횡축은 파수, 종축은 흡광도를 나타내고 있다. 도 8에 나타내는 그래프로부터 알 수 있는 바와 같이, 육방정 질화 붕소에 의한 파수 약 1400㎝－1의 적외광 흡수 피크와, 입방정 질화 붕소에 의한 파수 약 1070㎝－1의 적외 흡수 피크가 인정된다. 따라서, 층간 절연층(94a～94c)은, 육방정 질화 붕소 및 입방정 질화 붕소를 포함하는 어모퍼스 구조를 갖고 있는 것을 알 수 있다.
또한, C＝C 결합, C-H 결합, B-C 결합, C-N 결합 등에 의한 적외광 흡수가 인정되기 때문에, 탄화수소기(941) 및 알킬아미노기(942)가 해리되지 않고 어모퍼스 구조 중에 취입되어 있는 것을 알 수 있다.
도 9는, 육방정 질화 붕소 및 입방정 질화 붕소의 특징을 나타내는 도표이다. 도 9에는, 육방정 질화 붕소, 입방정 질화 붕소 및, 다이아몬드 각각의 탄성률, 비(比)유전율, 결정 구조의 개략도가 나타나 있다. 도 9에 나타내는 바와 같이, 입방정 질화 붕소의 탄성률은 400㎬로서, 다이아몬드 수준의 탄성률을 갖고 있다. 또한, 육방정 질화 붕소의 탄성률도 37㎬로, 충분한 기계적 강도를 갖고 있다. 따라서, 탄화수소기(941) 및 알킬아미노기(942)를 도입해도 층간 절연층(94a～94c)은 충분한 기계적 강도를 유지할 수 있다. 한편, 육방정 질화 붕소 및 입방정 질화 수소의 비유전율은, 모두 SiO2와 같은 정도이다.
따라서, 탄화수소기(941) 및 알킬아미노기(942)의 도입량을 제어함으로써, 충분한 기계적 강도를 유지하면서, 소망하는 낮은 유전율을 갖는 층간 절연층(94a～94c)을 얻을 수 있다. 특히, 본 실시 형태에 따른 층간 절연층(94a～94c)은, 입방정 질화 붕소를 갖고 있기 때문에, 입방정 질화 붕소를 갖지 않는 층간 절연층에 비해, 탄화수소기(941) 및 알킬아미노기(942)를 다량으로 도입하여, 저유전율화를 도모할 수 있다. 또한, 탄화수소기(941) 및 알킬아미노기(942)의 도입량이 같은 정도이면, 본 실시 형태에 따른 층간 절연층(94a～94c)은, 입방정 질화 붕소를 갖고 있기 때문에, 입방정 질화 붕소를 갖지 않는 층간 절연층에 비해, 기계적 강도가 높다.
도 10a 및 도 10b는, 층간 절연층(94a～94c)에 포함되는 결합 구조와, 막 특성과의 관계를 나타내는 그래프이다. 도 10a는, 층간 절연층(94a～94c)에 포함되는 B-N 결합 및 C-C 결합의 원자 농도와, 어닐 처리의 전후에 있어서의 층간 절연층(94a～94c)의 막 두께비와의 관계를 나타내고 있다. 어닐 처리의 전후에 있어서의 층간 절연층(94a～94c)의 막 두께비는, 1에 가까울수록, 슈링크(shrink)가 없는 양호한 막이며, 내열성이 높다고 말할 수 있다. 도 10b는, 층간 절연층(94a～94c)에 포함되는 B-N 결합 및 C-C 결합의 원자 농도와, 층간 절연층(94a～94c)의 유전율과의 관계를 나타내고 있다. 도 10a, 도 10b의 그래프로부터, 층간 절연층(94a～94c) 중의 B-N 결합의 원자 농도가 높을수록, 내열성이 향상되지만, 유전율은 상승하는 경향에 있는 것을 알 수 있다. 또한, 층간 절연층(94a～94c) 중의 C-C 결합의 원자 농도가 높을수록, 유전율은 저하되지만, 내열성이 나쁜 것을 알 수 있다. 따라서, 층간 절연층(94a～94c)에 도입되는 C-C 결합의 원자 농도, 즉 탄화수소기(941) 및 알킬아미노기(942)의 도입량은, 층간 절연층(94a～94c)에 요구되는 유전율 및 내열성의 비율로 적절히 결정된다. 본 실시 형태에 따른 층간 절연층 형성 장치에 의하면, 제1 가스 도입부(60) 및 제2 가스 도입부(70)에 도입하는 주원료 가스 및 부원료 가스의 양을 조정함으로써, 탄화수소기(941) 및 알킬아미노기(942)의 도입량을 제어하여, 소망하는 유전율 및 내열성을 갖는 층간 절연층(94a～94c)을 얻을 수 있다.
도 11은, 층간 절연층(94a～94c)의 어닐 처리 과정에서 탈리되는 수분량의 시간 변화를 나타낸 그래프이다. 횡축은 어닐 처리의 시간을 나타내며, 좌종축은 이온 전류, 우종축은 온도를 나타내고 있다. 이온 전류는, 층간 절연층(94a～94c)으로부터 탈리하는 수분량에 대응하고 있다. 도 11 중, 그래프 a1, a2, a3 및 b는, 상이한 프로세스 조건에서 형성된 층간 절연층(94a～94c)의 수분 탈리 경향을 나타내고 있다. 그래프 a1, a2, a3의 성막 온도는 모두 350℃이며, 그래프 b의 성막 온도는 170℃이다. 또한, 그래프 a1의 성막시에 이용한 플라즈마 생성 가스는 아르곤, 그래프 a2는 질소, 그래프 a3은 아르곤 및 수소이다. 또한, 그래프 b의 성막시에 이용한 플라즈마 생성 가스는 아르곤이다.
도 11로부터 알 수 있는 바와 같이, 350℃에서 형성한 층간 절연층(94a～94c)은, 이용하는 플라즈마 생성 가스의 종류에 관계없이, 탈리하는 수분량이 많지만, 어닐 처리 온도가 약 80℃에 도달할 때까지 수분의 탈리가 완료되어 있다. 따라서, 350℃에서 형성한 층간 절연층(94a～94c)에 포함되어 있던 수분은, 막 중에 포함되어 있던 수분이 아니라, 주로 막표면에 흡착된 수분이라고 생각된다.
한편, 170℃에서 형성한 층간 절연층(94a～94c)은, 탈리하는 수분량의 피크는 낮지만 어닐 처리 온도가 300℃에 도달할 때까지 수분의 탈리가 계속된다. 따라서, 170℃에서 형성한 층간 절연층(94a～94c)은, 막 중에 수분을 갖고 있다고 생각된다.
일반적으로, 층간 절연층(94a～94c)의 막 내에 포함되는 수분량이 적을수록, 유전율이 낮고, 기계적 강도가 높은 치밀한 막이다. 따라서, 350℃에서 형성한 층간 절연층(94a～94c)은, 170℃에서 형성한 층간 절연층(94a～94c)에 비해 저유전율이며 기계적 강도가 높아, 우수한 막이라고 말할 수 있다.
본 실시 형태에 있어서는, 조밀한 어모퍼스 구조 중에 탄화수소기(941) 및 알킬아미노기(942)가 혼재되어 있기 때문에, 분자 레벨의 공간이 층간 절연층(94a～94c)에 형성된다. 내부에 공간이 형성된 층간 절연층(94a～94c)은, 공간을 갖지 않는 층간 절연층에 비해 저유전율이다. 또한, 층간 절연층(94a～94c)에 형성되는 공간은, 종래의 포러스 구조와는 상이한 분자 레벨의 공간이기 때문에, 층간 절연층(94a～94c)의 기계적 강도 및 내흡습성을 저하시키는 일 없이, 반도체 장치(9)의 배선 지연을 저감시킬 수 있다. 또한, 층간 절연층(94a～94c)은 종래의 포러스 구조는 아니기 때문에, 층간 절연층(94a～94c)에 형성된 콘택트 홀의 표면에 공공이 노출되어, 당해 공공으로부터 약액 등의 각종 불순물이 확산되거나, 배리어 메탈 커버리지 불량이라는 문제를 회피할 수 있다.
이상, 본 실시 형태에 따른 층간 절연층 형성 방법에 있어서는, 종래 기술에 따른 층간 절연층에 비해, 기계적 강도 및 내흡습성이 우수한 저유전율의 층간 절연층(94a～94c)을 형성할 수 있다.
또한, 본 실시 형태에 따른 반도체 장치(9)에 있어서는, 종래 기술에 따른 층간 절연층에 비해, 기계적 강도 및 내흡습성이 우수한 저유전율의 층간 절연층(94a～94c)을 형성함으로써, 배선 지연을 저감시킬 수 있다.
또한, 프로세스 컨트롤러(80)에 의해, 주원료 가스 및 부원료 가스의 공급처 및 공급량을 제어함으로써, 층간 절연층(94a～94c)의 구조를 용이하게 제어할 수 있다. 예를 들면, 층간 절연층(94a～94c)을 구성하고 있는 육방정 질화 붕소 및 입방정 질화 붕소를 포함하는 어모퍼스 구조에 혼입시키는 탄화수소기 및 알킬아미노기의 양을 제어할 수 있어, 유전율, 리크 전류, 흡습성, 탄성률, 경도 등의 특성을 제어할 수 있다.
또한, 본 실시 형태에 의하면, 제1 공간(1a) 및 제2 공간(1b)에 공급되는 원료 가스의 배분에 의해, 층간 절연층(94a～94c)의 물성이 변동한다. 따라서, 층간 절연층의 물성을 제어할 수 있어, 소망하는 물성, 예를 들면 유전율, 강도 및 내열성을 갖는 층간 절연층(94a～94c)을 제조하는 것이 가능해진다.
추가로 또한, Radial Line Slot Antenna형의 마이크로파 플라즈마 CVD 장치는, 1×1011㎝－3 이상의 고전자 밀도, 1～2eV 이하의 저전자 온도의 플라즈마를 생성할 수 있기 때문에, 반도체 장치에 손상을 줄 우려가 없고, 고(高)레이트로 층간 절연층(94a～94c)을 형성할 수 있다.
추가로 또한, Radial Line Slot Antenna형의 마이크로파 플라즈마 CVD 장치에 있어서는, 유전체창(50)의 바로 아래에 표면파 플라즈마가 생성되기 때문에, 플라즈마 생성 영역인 제1 공간(1a)과 플라즈마의 확산에 의해 전자 온도가 저하된 플라즈마 확산 영역인 제2 공간(1b)으로의 가스의 공급을 적절히 제어함으로써, 층간 절연층(94a～94c)에 따른 각종 특성의 제어를 용이하게 행할 수 있다.
또한, 실시 형태에서는, Radial Line Slot Antenna형의 마이크로파 플라즈마 CVD 장치를 이용하여, 층간 절연층을 형성하는 예를 설명했지만, 기판으로부터 이격된 영역에 플라즈마를 국소적으로 생성할 수 있는 장치이면, 다른 슬롯을 통하여 마이크로파를 방사하는 플라즈마 CVD 장치를 이용하여 층간 절연층을 형성하도록 구성해도 좋다.
또한, 슬롯을 통하여 마이크로파를 방사하는 플라즈마 CVD 장치 이외에도, 평행 평판 플라즈마, ICP(Inductively Coupled Plasma), 전자 사이클로트론 공명(ECR: Electron Cyclotron Resonance) 플라즈마 등을 이용한 플라즈마 CVD 장치를 이용해도 좋다. 단, 이 경우에는, 전자 온도가 높은 점이나 자장(磁場)을 이용함으로써 반도체 장치에 손상을 줘버릴 가능성이 있다.
(변형예 1)
변형예 1에 따른 층간 절연층 형성 방법은, 주원료 가스 및 부원료 가스의 공급처만이 상이하기 때문에, 이하에서는 주로 상기 상이점에 대해서 설명한다. 하기표 2는, 처리실(1)에 공급하는 가스의 종류 및 각 가스의 공급처의 일 예를 나타내고 있다.
Figure pct00005
상기표 2에 나타내는 바와 같이, 변형예 1에서는, 주원료 가스인 알킬보론 및 알킬아미노보론을 제1 공간(1a)에 공급하고, 부원료 가스인 암모니아 및 탄화수소를 제2 공간(1b)으로 공급한다.
도 12는, 변형예 1에 있어서의 층간 절연층 형성 방법에 따른 처리 순서를 나타낸 플로우 차트이다. 프로세스 컨트롤러(80)는, 플라즈마 생성 가스 공급원(62c)의 개폐 밸브(63c)를 엶으로써, 플라즈마 생성 가스를 제1 공간(1a)에 공급한다(스텝 S111). 이어서, 프로세스 컨트롤러(80)는, 마이크로파 발생 장치(57)를 구동시킴으로써, 제1 공간(1a)에 마이크로파를 방사시킨다(스텝 S112).
이어서, 프로세스 컨트롤러(80)는, 제1 가스 공급계(6)에 있어서의 주원료 가스 공급원(62a)의 개폐 밸브(63a)를 엶으로써, 제1 공간(1a)에 층간 절연층의 주원료 가스를 공급한다(스텝 S113). 그리고, 프로세스 컨트롤러(80)는, 제2 가스 공급계(7)에 있어서의 부원료 가스 공급원(72b)의 개폐 밸브(73b)를 엶으로써, 제2 공간(1b)에 층간 절연층의 부원료 가스를 공급한다(스텝 S114).
변형예 1에 있어도, 실시 형태와 동일한 효과를 나타낸다. 단, 층간 절연층의 내부 구조가 상이하기 때문에, 유전율, 기계적 강도 및 내투습성 등의 특성은 상이하다. 구체적으로는, 육방정 질화 붕소 및 입방정 질화 붕소를 포함하는 어모퍼스 구조에 혼재하는 알킬아미노기의 비율을, 탄화수소기에 비해 낮게 설정할 수 있다.
(변형예 2)
변형예 2에 따른 층간 절연층 형성 방법은, 주원료 가스 및 부원료 가스의 공급처만이 상이하기 때문에, 이하에서는 주로 상기 상이점에 대해서 설명한다. 하기표 3은, 처리실(1)에 공급하는 가스의 종류 및 각 가스의 공급처의 일 예를 나타내고 있다.
Figure pct00006
상기표 3에 나타내는 바와 같이, 변형예 2에서는, 주원료 가스인 알킬보론 및 알킬아미노보론을 제1 및 제2 공간(1a, 1b)의 쌍방에 공급하고, 부원료 가스인 암모니아 및 탄화수소도 제1 및 제2 공간(1a, 1b)의 쌍방에 공급한다. 또한, 부원료 가스인 질소를 제1 공간(1a)에 공급한다. 질소 가스는, 플라즈마 생성 영역인 제1 공간(1a)에 공급하지 않으면 해리되지 않아, 웨이퍼(W)에 증착시킬 수 없기 때문에, 제2 공간(1b)이 아니라, 제1 공간(1a)에 공급하는 편이 좋다. 또한, 질소 가스도 제2 공간(1b)에 공급하도록 구성하는 것도 가능하다. 제1 공간(1a)으로부터 하방으로 이동해 온 래디컬(radical)에 의해, 질소 가스의 일부를 해리시킬 수 있다.
도 13은, 변형예 2에 있어서의 층간 절연층 형성 방법에 따른 프로세스 컨트롤러(80)의 처리 순서를 나타낸 플로우 차트이다. 프로세스 컨트롤러(80)는, 플라즈마 생성 가스 공급원(62c)의 개폐 밸브(63c)를 엶으로써, 플라즈마 생성 가스를 제1 공간(1a)에 공급한다(스텝 S211). 이어서, 프로세스 컨트롤러(80)는, 마이크로파 발생 장치(57)를 구동시킴으로써, 제1 공간(1a)에 마이크로파를 방사시킨다(스텝 S212).
이어서, 프로세스 컨트롤러(80)는, 제1 및 제2 가스 공급계(6, 7)에 있어서의 주원료 가스 공급원(62a, 72a)의 개폐 밸브(63a, 73a)를 엶으로써, 제1 및 제2 공간(1a, 1b)에 층간 절연층의 주원료 가스를 공급한다(스텝 S213). 그리고, 프로세스 컨트롤러(80)는, 제1 및 제2 가스 공급계(6, 7)에 있어서의 부원료 가스 공급원(62b, 72b)의 개폐 밸브(63b, 73b)를 엶으로써, 제1 및 제2 공간(1a, 1b)에 층간 절연층의 부원료 가스를 공급한다(스텝 S214).
변형예 2에 있어서도, 실시 형태와 동일한 효과를 나타낸다. 단, 층간 절연층의 내부 구조가 상이하기 때문에, 유전율, 기계적 강도 및 내투습성 등의 특성은 상이하다. 구체적으로는, 육방정 질화 붕소 및 입방정 질화 붕소를 포함하는 어모퍼스 구조로 혼재하는 알킬아미노기의 비율을, 실시 형태에 비해 낮고, 변형예 1에 비해 높게 설정할 수 있다.
이번에 개시된 실시 형태는 모든 점에서 예시로서, 제한적인 것은 아니라고 생각되어야 한다. 본 발명의 범위는, 상기한 의미가 아니며, 청구의 범위에 의해 나타나고, 청구의 범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다.
1 : 처리실
1a : 제1 공간
1b : 제2 공간
6 : 제1 가스 공급계
7 : 제2 가스 공급계
9 : 반도체 장치
60 : 제1 가스 도입부
70 : 제2 가스 도입부
62a, 72a : 주원료 가스 공급원
62b, 72b : 부원료 가스 공급원
62c : 플라즈마 생성 가스 공급원
80 : 프로세스 컨트롤러
81 : 유저 인터페이스
82 : 기억부
91 : 웨이퍼 기판
92 : MOSFET
93 : 산화막
94a～94c : 층간 절연층
941 : 탄화수소기
942 : 알킬아미노기
W : 웨이퍼

Claims (8)

  1. 반도체 장치의 층간 절연층을 플라즈마 CVD법으로 형성하는 방법에 있어서,
    감압된 처리 용기 내로 기판을 반입하는 공정과,
    상기 기판으로부터 이격된 제1 공간에 플라즈마 생성 가스를 공급하는 공정과,
    상기 제1 공간에서 상기 플라즈마 생성 가스를 여기(excitation)하는 공정과,
    상기 제1 공간과 상기 기판과의 사이의 제2 공간에, 적어도 수소기 또는 탄화수소기를 포함하는 보론 화합물을 포함하는 원료 가스를 공급하는 공정을 갖는 것을 특징으로 하는 층간 절연층 형성 방법.
  2. 제1항에 있어서,
    상기 플라즈마 생성 가스를 여기하는 공정은, 슬롯을 통하여 상기 처리 용기 내로 방사된 마이크로파를 이용하는 것을 특징으로 하는 층간 절연층 형성 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 원료 가스는,
    붕소, 탄소 및 질소를 포함하는 것을 특징으로 하는 층간 절연층 형성 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 원료 가스는,
    알킬보론 또는 알킬아미노보론을 포함하는 것을 특징으로 하는 층간 절연층 형성 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제1 공간 및/또는 제2 공간에, 암모니아 또는 탄화수소 가스를 공급하는 것을 특징으로 하는 층간 절연층 형성 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 제1 공간에 질소 가스를 공급하는 것을 특징으로 하는 층간 절연층 형성 방법.
  7. 붕소, 탄소 및 질소를 포함하는 어모퍼스 구조가 형성된 층간 절연층을 통하여 다층 배선된 반도체 장치에 있어서,
    상기 층간 절연층은,
    육방정 질화 붕소 및 입방정(立方晶) 질화 붕소를 포함하는 어모퍼스 구조 중에 탄화수소기 또는 알킬아미노기가 혼재하는 것을 특징으로 하는 반도체 장치.
  8. 제7항에 있어서,
    상기 층간 절연막층에 포함되는 육방정 질화 붕소의 양은, 입방정 질화 붕소의 양보다 적은 것을 특징으로 하는 반도체 장치.
KR1020137001515A 2010-07-21 2011-07-20 층간 절연층 형성 방법 및 반도체 장치 KR20130041120A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2010-164212 2010-07-21
JP2010164212 2010-07-21
PCT/JP2011/066395 WO2012011480A1 (ja) 2010-07-21 2011-07-20 層間絶縁層形成方法及び半導体装置

Publications (1)

Publication Number Publication Date
KR20130041120A true KR20130041120A (ko) 2013-04-24

Family

ID=45496899

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137001515A KR20130041120A (ko) 2010-07-21 2011-07-20 층간 절연층 형성 방법 및 반도체 장치

Country Status (5)

Country Link
US (1) US20130130513A1 (ko)
JP (1) JPWO2012011480A1 (ko)
KR (1) KR20130041120A (ko)
CN (1) CN103026473A (ko)
WO (1) WO2012011480A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017034687A1 (en) * 2015-08-27 2017-03-02 Applied Materials, Inc. Methods to improve in-film particle performance of amorphous born-carbon hardmask process in pecvd system
KR20170038499A (ko) 2015-09-30 2017-04-07 한국과학기술연구원 원격 고주파 유도결합 플라즈마를 이용하여 저온에서 성장된 고품질 육방 질화 붕소막과 그 제조방법
KR20200058688A (ko) * 2018-11-20 2020-05-28 주식회사 원익아이피에스 기판 처리 장치의 내부재 처리 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101890703B1 (ko) * 2012-03-23 2018-08-22 삼성전자주식회사 무선 주파수를 이용한 센싱 장치 및 이의 제조 방법
US9514932B2 (en) * 2012-08-08 2016-12-06 Applied Materials, Inc. Flowable carbon for semiconductor processing
JP6527482B2 (ja) * 2016-03-14 2019-06-05 東芝デバイス＆ストレージ株式会社 半導体製造装置
CN107578791B (zh) * 2016-07-04 2020-05-22 中国科学院物理研究所 具有高输出功率的自旋转矩振荡器及其应用
JP6950315B2 (ja) * 2016-12-15 2021-10-13 東京エレクトロン株式会社 成膜方法、ボロン膜、及び成膜装置
JP6944699B2 (ja) * 2017-08-24 2021-10-06 シーズテクノ株式会社 六方晶系窒化ホウ素膜の製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6191344A (ja) * 1984-10-11 1986-05-09 Toshiba Tungaloy Co Ltd 高硬度焼結体
JPS61223183A (ja) * 1985-03-04 1986-10-03 Res Dev Corp Of Japan 菱面体晶系窒化ホウ素の製造方法
JPS6383273A (ja) * 1986-09-26 1988-04-13 Res Dev Corp Of Japan 窒化ホウ素膜の合成方法
JPH0754759B2 (ja) * 1987-04-27 1995-06-07 日本電信電話株式会社 プラズマ処理方法および装置並びにプラズマ処理装置用モード変換器
JPH01119672A (ja) * 1987-10-30 1989-05-11 Sumitomo Electric Ind Ltd 高硬度窒化ホウ素被覆部品
JPH04228572A (ja) * 1990-08-10 1992-08-18 Sumitomo Electric Ind Ltd 硬質窒化ホウ素合成法
JPH0590871A (ja) * 1991-09-27 1993-04-09 Sumitomo Electric Ind Ltd 表面弾性波素子
DE69318480T2 (de) * 1992-06-23 1998-09-17 Nippon Telegraph & Telephone Plasmabearbeitungsgerät
JPH0733243B2 (ja) * 1992-06-25 1995-04-12 科学技術庁無機材質研究所長 光照射併用プラズマｃｖｄ法による硬質窒化ホウ素の製造法
US6132550A (en) * 1995-08-11 2000-10-17 Sumitomo Electric Industries, Ltd. Apparatuses for desposition or etching
US6117748A (en) * 1998-04-15 2000-09-12 Worldwide Semiconductor Manufacturing Corporation Dishing free process for shallow trench isolation
US6383465B1 (en) * 1999-12-27 2002-05-07 National Institute For Research In Inorganic Materials Cubic boron nitride and its gas phase synthesis method
US7223676B2 (en) * 2002-06-05 2007-05-29 Applied Materials, Inc. Very low temperature CVD process with independently variable conformality, stress and composition of the CVD layer
US6939434B2 (en) * 2000-08-11 2005-09-06 Applied Materials, Inc. Externally excited torroidal plasma source with magnetic control of ion distribution
JP4764559B2 (ja) * 2001-03-28 2011-09-07 隆 杉野 成膜方法及び成膜装置
US7169231B2 (en) * 2002-12-13 2007-01-30 Lam Research Corporation Gas distribution system with tuning gas
US7534363B2 (en) * 2002-12-13 2009-05-19 Lam Research Corporation Method for providing uniform removal of organic material
WO2005035824A1 (ja) * 2003-10-07 2005-04-21 Konica Minolta Holdings, Inc. アモルファス窒化硼素薄膜及びその製造方法、並びに積層膜、透明プラスチックフィルム、及び有機ｅｌ素子
JP4827061B2 (ja) * 2007-03-12 2011-11-30 独立行政法人物質・材料研究機構 立方晶窒化ホウ素の製造方法
JP5134326B2 (ja) * 2007-09-25 2013-01-30 株式会社渡辺商行 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017034687A1 (en) * 2015-08-27 2017-03-02 Applied Materials, Inc. Methods to improve in-film particle performance of amorphous born-carbon hardmask process in pecvd system
US9711360B2 (en) 2015-08-27 2017-07-18 Applied Materials, Inc. Methods to improve in-film particle performance of amorphous boron-carbon hardmask process in PECVD system
KR20170038499A (ko) 2015-09-30 2017-04-07 한국과학기술연구원 원격 고주파 유도결합 플라즈마를 이용하여 저온에서 성장된 고품질 육방 질화 붕소막과 그 제조방법
KR20200058688A (ko) * 2018-11-20 2020-05-28 주식회사 원익아이피에스 기판 처리 장치의 내부재 처리 방법

Also Published As

Publication number Publication date
JPWO2012011480A1 (ja) 2013-09-09
WO2012011480A1 (ja) 2012-01-26
US20130130513A1 (en) 2013-05-23
CN103026473A (zh) 2013-04-03

Similar Documents

Publication Publication Date Title
KR20130041120A (ko) 층간 절연층 형성 방법 및 반도체 장치
US9847221B1 (en) Low temperature formation of high quality silicon oxide films in semiconductor device manufacturing
KR102576634B1 (ko) 에칭 방법 및 에칭 장치
KR100308447B1 (ko) 기판상에 층을 증착시키는 방법
KR100906516B1 (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
JP4503356B2 (ja) 基板処理方法および半導体装置の製造方法
JP4159126B2 (ja) 高温処理チャンバ用リッドアセンブリ
JP4365459B2 (ja) ドープ酸化シリコン膜を用いて超薄ドープ領域を形成する方法
TWI640040B (zh) 用於穩定蝕刻後界面以減少下一處理步驟前佇列時間問題的方法
KR101657341B1 (ko) 성막 방법
US9748093B2 (en) Pulsed nitride encapsulation
KR100300177B1 (ko) 할로겐도핑된산화실리콘막의막안정성개선을위한방법및그장치
US20090053895A1 (en) Film forming method of porous film and computer-readable recording medium
KR100906509B1 (ko) 게이트 절연막의 형성 방법, 기억 매체, 및 컴퓨터프로그램
US20170356084A1 (en) Processing method of silicon nitride film and forming method of silicon nitride film
WO2011149638A2 (en) Selective etch for silicon films
WO2005069367A1 (ja) 半導体装置の製造方法および成膜システム
US20160326646A1 (en) Method for forming manganese-containing film
KR100900587B1 (ko) 기판 처리 방법
WO2003088342A1 (fr) Procede de fabrication de materiau d'un dispositif electronique
JP2007273873A (ja) 半導体装置及び半導体装置の製造方法
KR20120092545A (ko) 비정질 탄소의 도핑에 의해 불화탄소（ｃｆｘ） 막의 접착성을 향상시키는 방법
TWI587396B (zh) Semiconductor device manufacturing method and semiconductor device
US20210202298A1 (en) Semiconductor device manufacturing method and semiconductor device manufacturing system
US20170092588A1 (en) Film forming method, semiconductor device manufacturing method, and semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E601 Decision to refuse application