JP5134326B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5134326B2
JP5134326B2 JP2007247585A JP2007247585A JP5134326B2 JP 5134326 B2 JP5134326 B2 JP 5134326B2 JP 2007247585 A JP2007247585 A JP 2007247585A JP 2007247585 A JP2007247585 A JP 2007247585A JP 5134326 B2 JP5134326 B2 JP 5134326B2
Authority
JP
Japan
Prior art keywords
film
wiring
insulating film
gas
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007247585A
Other languages
English (en)
Other versions
JP2009081179A (ja
Inventor
隆 杉野
秀充 青木
千春 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Watanabe Shoko KK
Original Assignee
Watanabe Shoko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Watanabe Shoko KK filed Critical Watanabe Shoko KK
Priority to JP2007247585A priority Critical patent/JP5134326B2/ja
Publication of JP2009081179A publication Critical patent/JP2009081179A/ja
Application granted granted Critical
Publication of JP5134326B2 publication Critical patent/JP5134326B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、BCN系の絶縁膜、並びに半導体装置およびその製造方法に係り、より詳しくは、低誘電率を有するBCN系の絶縁膜、並びに半導体装置およびその製造方法に関する。
シリコン半導体集積回路では、65nm世代のシステムLSI、1Gbitメモリがすでに生産され、45nmから32nm世代へと、更に微細なデバイスの開発が進められている。このデバイス開発はトランジスタの縮小化によって高速動作が改善できるという利点を兼ね備えて進められてきたが、近年、集積度の向上でデバイス内の配線が長大になり多層化して配線抵抗と配線間を分離する絶縁層が持つ容量による電気信号の遅延現象がデバイスの高速動作を劣化させるという課題に遭遇している。
これを解決するため従来用いられてきた配線金属(アルミニウム)および配線層間絶縁膜(SiO2(比誘電率k〜4))を更に低い電気抵抗率を持つ金属および低い誘電率を持つ絶縁体材料に変更するための研究開発が進められている。配線金属はアルミニウムから銅に変更された。一方、層間絶縁体膜の低誘電率化についてはSiOにフッ素や炭素を添加したSiOFやSiOCそしてSiCが注目されて研究開発がなされ、現状、配線層間絶縁体膜としてk〜2.5を有するSiOCが主に用いられている。
次世代シリコン集積デバイス開発のためにk<2.2を有する低誘電率膜の実用化が熱望されている。Cu配線を用いたシステムLSIの低誘電率膜(Low−K膜)に対する実用年のトレンドから、2006年度は45nm世代向けのLow−K膜の開発が進められ、その多くは、SiOC系や有機系の絶縁体膜内に空孔(ポア)を形成し、低誘電率化を図ることで検討されている。しかしながら、このようなポーラス系Low−K膜は、成膜法の開発はもとより、シリコン集積デバイスへの導入に対して様々な解決すべき課題を残している。
ポーラス系Low−k膜の問題点は、1)機械的強度が低い、2)吸水性が高い、3)熱伝導性が低い、4)熱膨張率が他の絶縁膜に比べて大きいなどが挙げられる。それぞれの問題点について、以下に詳しく述べる。
1)機械的強度が低いことにより、Cu配線を形成する際に用いられるCMP(化学的機械研磨)プロセスにおいて、加重に耐えられずLow−K膜が変形し、下地膜との密着性不良で剥がれ等の問題を生じる。
2)ポーラス化により吸水しやすくなるため、誘電率が高くなる。これは、水の誘電率が80程度と非常に高いためである。また、Cu配線形成時にCuのめっき液が、バリア膜で十分被覆されていない部分を通ってポーラス膜内部まで侵入する問題も生じる。
3)高性能CPU内部では、105A/cm程度の電流密度となるため、配線層間膜には、ヒートシンクとしての役割も果たすべく、高い熱伝導性材料が望まれる。しかしながら、ポーラス化により、材料の熱伝導率は10分の1程度に低下する可能性がある。
4)LSIを製造時のアニーリング工程において、層間絶縁膜と配線素材Cuの熱膨張率の違いから、Cu配線の周囲にボイド(隙間)が生じる。多層配線を形成する場合各層ごとに熱処理が加わるため、膨張、収縮を繰り返し、配線ストレスマイグレーションが発生しやすくなる。
その他、溝加工時のドライエッチングガスやポリマー除去処理の薬液によって加工表面のLow−k膜が変質するなど、現状のポーラス膜への課題は多い。
このような中で、BCN膜材料は、ポーラスLow−kで課題となっている上記の4つの項目に対して、いずれも優れた物性を有し、有望な材料である。特に、ホウ素(B)を含むBN膜は硬く、切削用材料としても広く使用され、Cを含むBCN膜もヤング率が100GPa以上になることが報告されている(非特許文献1)。
そして、BCN系材料の誘電率を考える場合もSiOC系のLow−k膜と同様に、分子の分極率体積が参考になる。誘電率を低減するためには、配向分極の成分を小さくする必要があり、例えばC=Cの二重結合よりC−Cの単結合の方が分極率は小さく、低誘電率材料に適していることになる。したがって、低誘電率化するためには単結合で膜を形成することが望ましい。
C. Morant, D.Caceres, J.M. Sanz and E. Elizalde, Diamond and Relat. Mater.16(2007)1441. 特開2005−210136号公報
これまで、SiOC系のポーラスLowK膜が検討されているが、機械的強度や硬度が低いために、CMPの機械的強度やワイヤボンディングの際の機械的ダメージに耐えられない問題がある。したがって、硬度も保ちつつ(ヤング率で10Gpa以上)誘電率が2.3以下のLow−k材料が望まれている。
BCN膜の作成において、従来、ホウ素(B)の導入には、BClガスを用いられてきた(例えば特許文献1)。しかし、LSI配線の層間絶縁膜として利用する際、含有する塩素(Cl)成分がCu配線等を腐食する可能性がある。また、従来の混合ガス系ではB−Nの単結合以外に、成膜条件によってはC−Cの二重結合やB−N三重結合(分極体積率が高いため誘電率が高くなる)を生じ、誘電率の低い膜を安定に成膜することが難しい。
本発明は、配線(例えばCu配線)を腐食することはなく配線の信頼性を保つことが可能な絶縁膜及びその製造方法を提供することを目的とする。
本発明は、低い誘電率を安定して保つことができる絶縁膜及びその製造方法を提供することを目的とする。
本発明は、高い機械的強度を有する絶縁膜及びその製造方法を提供することを目的とする。
本発明は、BClガスに代わる、腐食性のない有機アミノボロン系ガスを用いてBCN膜を成膜ことが特徴である。有機アミノボロン系ガスとしては、例えばトリスジメチルアミノボロン(TMAB)、ジメチルアミノボロンが挙げられる。TMABは、CHのメチル基を比較的安定に膜中に取り込める可能性があるため好ましい。
成膜方法としては、例えば、プラズマCVDにより成膜を行えばよい。
なお、トリスジメチルアミノボロン(TMAB)の化学式は、B[N(CHであり、ガスを構成する各原子間の結合エネルギーは、B−N<C−N<C−Hの順に強い。したがって、プラズマにて分解した際に、B−N、C−N結合部分がまず切断され、CH3(メチル基)が残された状態で、BCN膜中に取り込まれる。これにより、膜中でCH3近傍には空間が生まれ、安定して誘電率を低減できることができる。
請求項に係る発明は、半導体基板上に形成された下層配線の上に第1の絶縁膜を形成する工程と、
前記第1の絶縁膜の上に第2の絶縁膜を形成する工程と、
前記第2の絶縁膜および前記第1の絶縁膜をドライエッチングして、前記下層配線に至る開口部を形成する工程と、
前記開口部の内面および前記第2の絶縁膜の上にバリアメタル膜を形成する工程と、
前記開口部を埋め込むようにして、前記バリアメタル膜の上に導電層を形成する工程と、
前記開口部の内部を除いて、前記導電層、前記バリアメタル膜および前記第2の絶縁膜の一部を化学的機械研磨法により除去し、前記下層配線に電気的に接続する上層の配線を形成する工程を有し、
前記第2の絶縁膜を形成する工程は、少なくともトリスジメチルアミノボロンを用い、CVD法により成膜する工程である半導体装置の製造方法である。
請求項に係る発明は、前記CVD法におけるRFパワーは40W以下である請求項記載の半導体装置の製造方法である。
請求項に係る発明は、先記ドライエッチングをフッ化炭素ガスを用いて行う請求項1又は2記載の半導体装置の製造方法である。
本発明により、層間絶縁膜中にBCl3ガス起因の残留Clが存在しなくなるため、Cu配線を腐食することはなく配線の信頼性を保つことが可能である。また、BCN膜中にCH3を構造的に取り込んだ状態になるため、低い誘電率を安定して保つことができる。
BCN膜は、PACVD(Plasma−assisted chemical vapor deposition)法を用いて成膜した。トリスジメチルアミノボロン(TMAB)ガスの流量を0.5〜5sccm、N2ガス流量を0.5〜5sccm、成膜温度を300℃〜400℃、成膜圧力を0.1〜0.5Torr、 RF powerを10〜100Wの範囲にて実験した。TMABガスは、配管内部で液化することを防止するために、ガスボンベおよびガス配管、マスフロコントローラを50℃以上に加熱してガスを供給することが望ましい。
実験では、Nが2ccm、TMABを1ccm、成長圧は0.2Torr、成膜温度を350℃、RF powerを10〜1000Wの範囲で成膜した。組成比は、Bが35〜40%、Cが20〜25%、Nが30〜40%である(%は重量%)。なお、原子%では、B:33〜47% C:13〜28% N:14〜32%である。
なお、NとTMABとの流量比は2:1〜1:1が好ましい。この範囲とすることにより、安定にプラズマ化でき、目的の膜組成がより確実に得られるという利点がある。
また、N2ガスをはじめに導入してプラズマが安定(30〜60sec程度)してからTMABを導入することもより確実に目的の膜組成を得る上で好ましい。
実験から、BCN膜の比誘電率(k値)は、RFパワーが低い方がk値が小さくなる傾向があった。図1は、従来のBCl3ガスと本発明のTMABガス(RFパワー:20W)を用いて成膜した比誘電率(k値)を示す。TMABガスを用いた成膜は20Wで行った結果で、k=2.08を中心に±0.5程度しか変動がない。これに対して、従来のBCl3膜は、最小値ではk=1.9台もあるが、全体としてはk=2.14を中心に±2.0程度のバラツキがあり、k値がバラツいている。
RFパワーの好まし範囲は、20W〜60Wである。この範囲においては、TMABのCH3が分解されずに膜中に取り込まれやすく、また分極体積率が大きい二重や三重結合が形成されにくいというメリットが得られる。より好ましくは40W以下、さらに好ましくは30W以下でである。
また、Nガス雰囲気中で30分間、350℃のアニールを施すことによって、TMABガスで作成したBCN膜のk値は、バラツキが少ない状態で中心値k=1.94まで低減した。
なお、従来のBCN膜の成長条件は、N(1.0sccm)、CH(0.5sccm)、BCl(0.8sccm)、H(1.0sccm)、RFパワー(80W)、成膜温度は390℃で行った。
TMABガスによるBCN膜中の元素組成比は、RFパワーを小さくするにしたがって、B、Nの割合が減少し、Cが増えることが分析より明らかになっている。低RFパワーでCの比率が高くなる理由は、RFパワーが小さいとC−H結合が分解せずにメチル基(CH3)の状態で、膜中に取り込まれていることが推察される。そこで、従来のBClガス成膜のBCN膜とTMABガス成膜のBCN膜のFT−IR(Fourier transform Infrared Spectrophotometer)で測定した結果を図2に示す。
メチル基のC−H伸縮モード(メチル基CHに起因)を示す2962cm−1付近にTMABガスではピークが見られるが、BClガスを用いた場合にはこのピークは見らない。このピークの存在は、C−H結合のメチル基が分解されることなく膜中に取り込こまれていることを示唆しており、比較的空間的が多い安定な構造になっていると推察される。これに対し、BCl3ガスを用いた場合は、メチル基は存在せず、逆に膜中にC−Cの二重結合やB−N三重結合が形成されている場合がある。BCl3ガス系の成膜では、条件によっては、FT−IRでこのような多重結合が観察されている場合が多い。
BCN膜の作成には、TMABガスとNガス以外に膜中のC濃度を制御するためにCHガスを混合しても良い。また、アニール処理には、Hガスを用いても良い。
次に、BCN膜の強度をナノインデンターを用いて測定をした。図3は、縦軸を比誘電率、横軸をヤング率とし、その関係を示したものである。現在使われているSiOC系のポーラス膜や有機膜は、ヤング率が10Gpa以下であるが、今回作成したBCN膜は、ヤング率が26.5Gpaと32.1Gpaで、成膜条件を変化させてもほぼ20〜40Gpaの範囲にある。しがって、このBCN膜はk値も2.5以下でヤング率も10Gpa以上を保つことは十分可能である。ただ、あまり高すぎる(硬すぎる)と、Cu配線に対してストレスがかかりすぎて、配線にストレスマイグレーションを生じてしまう。100Gpa以下が好ましく、80Gpa以下がより好ましい。
本発明の実施に形態に係る層間絶縁膜を用いてデュアルダマシン法による形成した配線構造を図4に示す。デュアルダマシン法は、ビア11と溝配線12の部分を同時に開口し、導電材料の埋め込みもビア11と溝配線12とに対し同時に行い、平坦化工程を1回で済ませる方式である。
まず、ビア11及び溝配線12を埋め込む層となる絶縁層14を準備する。絶縁層14は低誘電率材料(Low−k材料)として、本発明のBCN膜を用いる。
次に、絶縁層14上にフォトリソグラフィ技術でビア部開口のためのレジストパターニングを施し、CF系のガス(Cガス:n,mは整数)、例えばCガスにて絶縁層14をドライエッチング加工する。その他、CF、CHF、CH、CHF等のエッチングガスを用いても良い。更に、溝配線12部もレジストパターニングを施し、CF系のガスにて絶縁層14をドライエッチング加工する。この場合は、溝の深さまでエッチングし、途中でエッチングを停止することになる。ビア11および配線溝12を形成した後、薬液によるクリーニング処理で残渣を除去する。
バイアメタル13としてTaN膜、Ru膜またはTaN/Taの積層膜を、絶縁層14が露出している全面にスパッタ法またはCVD法にて堆積する。シードとなるCu膜をスパッタ法にて堆積し、めっきCu膜12をビアおよび溝配線に埋設する。平坦化のために、余剰のめっきCu膜は化学的機械研磨法(Chemical Mechanical Polishing Method、以下CMP法という。)にて研磨除去され、図4に示す構造が形成される。埋設する金属は、Cu−Alの合金、Cu−Mg合金、Ag、Ag合金でもよい。
CMPを用いた平坦化加工時に、摩擦力、せん断力などに対して軟弱であると、幅広い配線パターンを有する部分ではいわゆる“ディッシング”と呼ばれるくぼみの形成を招く。また、配線の密集した領域においては“エロージョン”を招く。このため平坦化加工が良好に行われるためには、絶縁層14が適正な機械的強度を有しなければならない。
CMPプロセスの場合、平坦化加工に晒される表面膜に要求される機械的特性は、おおよそヤング率は10GPa以上程度と見積もられるが、本発明の実施の形態に係るBCN膜はヤング率25GPa以上の機械的強度を有し、十分な耐性を有している。加えて誘電率も2.2程度と通常のポーラスLowK膜などと比較し十分小さく、デバイスの一部としても十分な電気的特性を発揮すると期待できる。
以上、本発明の実施の形態について説明したが、本発明はこれに限られること無く、本発明の趣旨の範囲で種々変形、改良されたダマシン法による配線形成方法が、本発明の範囲内において実行できることは言うまでもない。
従来法および本発明によるBCN膜の誘電率の違いを示す図である。 従来法(BCl)および本発明の実施例(TMAB)によるBCN膜のFT−IRスペクトルの違いを示す図である。 各種低誘電率膜のヤング率と比誘電率を示す図である。 本発明の実施例に係る配線構造を説明する模式図である。
符号の説明
11:ビア部に埋設した金属 (Cu膜)
12:配線溝に埋設した金属 (Cu膜)
13:バリアメタル膜 (TaN膜)
14:配線層間絶縁膜(BCN膜)
15: バリア絶縁膜(SiCN膜)
16:配線層間絶縁膜(BCN膜)
17:配線部(Cu膜)

Claims (3)

  1. 半導体基板上に形成された下層配線の上に第1の絶縁膜を形成する工程と、
    前記第1の絶縁膜の上に第2の絶縁膜を形成する工程と、
    前記第2の絶縁膜および前記第1の絶縁膜をドライエッチングして、前記下層配線に至る開口部を形成する工程と、
    前記開口部の内面および前記第2の絶縁膜の上にバリアメタル膜を形成する工程と、
    前記開口部を埋め込むようにして、前記バリアメタル膜の上に導電層を形成する工程と、
    前記開口部の内部を除いて、前記導電層、前記バリアメタル膜および前記第2の絶縁膜の一部を化学的機械研磨法により除去し、前記下層配線に電気的に接続する上層の配線を形成する工程を有し、
    前記第2の絶縁膜を形成する工程は、少なくともトリスジメチルアミノボロンを用い、CVD法により成膜する工程である半導体装置の製造方法。
  2. 前記CVD法におけるRFパワーは40W以下である請求項1記載の半導体装置の製造方法。
  3. 前記ドライエッチングをフッ化炭素ガスを用いて行う請求項1又は2記載の半導体装置の製造方法。
JP2007247585A 2007-09-25 2007-09-25 半導体装置の製造方法 Expired - Fee Related JP5134326B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007247585A JP5134326B2 (ja) 2007-09-25 2007-09-25 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007247585A JP5134326B2 (ja) 2007-09-25 2007-09-25 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012014596A Division JP2012094900A (ja) 2012-01-26 2012-01-26 Bcn系の絶縁膜及びその製造方法並びに半導体装置

Publications (2)

Publication Number Publication Date
JP2009081179A JP2009081179A (ja) 2009-04-16
JP5134326B2 true JP5134326B2 (ja) 2013-01-30

Family

ID=40655740

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007247585A Expired - Fee Related JP5134326B2 (ja) 2007-09-25 2007-09-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5134326B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012011480A1 (ja) * 2010-07-21 2012-01-26 東京エレクトロン株式会社 層間絶縁層形成方法及び半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216282A (en) * 1991-10-29 1993-06-01 International Business Machines Corporation Self-aligned contact studs for semiconductor structures
JP3737688B2 (ja) * 2000-09-14 2006-01-18 株式会社東芝 電子放出素子及びその製造方法
JP4578332B2 (ja) * 2005-06-15 2010-11-10 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2009081179A (ja) 2009-04-16

Similar Documents

Publication Publication Date Title
US9960117B2 (en) Air gap semiconductor structure with selective cap bilayer
US6255217B1 (en) Plasma treatment to enhance inorganic dielectric adhesion to copper
TWI246117B (en) Bilayer HDP CVD/PE CVD cap in advanced BEOL interconnect structures and method thereof
JP5554951B2 (ja) 半導体装置の製造方法
TWI222170B (en) Interconnect structures containing stress adjustment cap layer
JP4656147B2 (ja) 多孔質絶縁膜の形成方法および半導体装置
US20090029544A1 (en) Adhesion and minimizing oxidation on electroless co alloy films for integration with low k inter-metal dielectric and etch stop
US9059259B2 (en) Hard mask for back-end-of-line (BEOL) interconnect structure
JPH0864591A (ja) 半導体デバイスおよび相互接続構造の作製方法
JP2011166106A (ja) 半導体装置の製造方法及び半導体装置
US20140127902A1 (en) Method of providing stable and adhesive interface between fluorine based low k material and metal barrier layer
US20060199386A1 (en) Semiconductor device with low-resistance inlaid copper/barrier interconnects and method for manufacturing the same
JP2010278330A (ja) 半導体装置及び半導体装置の製造方法
US20040132281A1 (en) Treatment of low-k dielectric materials for CMP
KR101842903B1 (ko) 에어 갭 상호연결 구조의 형성 방법
TWI295485B (en) Method of improving low-k film property and damascene process using the same
JP2007027347A (ja) 半導体装置およびその製造方法
US6875694B1 (en) Method of treating inlaid copper for improved capping layer adhesion without damaging porous low-k materials
US6576545B1 (en) Semiconductor devices with dual nature capping/ARC layers on fluorine doped silica glass inter-layer dielectrics and method of forming capping/ARC layers
JP5134326B2 (ja) 半導体装置の製造方法
CN106158729B (zh) 半导体结构的形成方法
JP2012094900A (ja) Bcn系の絶縁膜及びその製造方法並びに半導体装置
JP5303568B2 (ja) 半導体装置の製造方法
US20110081503A1 (en) Method of depositing stable and adhesive interface between fluorine-based low-k material and metal barrier layer
JP2007294967A (ja) 長寿命の相互接続構造及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100610

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110622

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110822

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111026

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120126

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120516

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120717

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121010

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121109

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151116

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees