JP5134326B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5134326B2 JP5134326B2 JP2007247585A JP2007247585A JP5134326B2 JP 5134326 B2 JP5134326 B2 JP 5134326B2 JP 2007247585 A JP2007247585 A JP 2007247585A JP 2007247585 A JP2007247585 A JP 2007247585A JP 5134326 B2 JP5134326 B2 JP 5134326B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- insulating film
- gas
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
これを解決するため従来用いられてきた配線金属(アルミニウム)および配線層間絶縁膜(SiO2(比誘電率k〜4))を更に低い電気抵抗率を持つ金属および低い誘電率を持つ絶縁体材料に変更するための研究開発が進められている。配線金属はアルミニウムから銅に変更された。一方、層間絶縁体膜の低誘電率化についてはSiO2にフッ素や炭素を添加したSiOFやSiOCそしてSiCが注目されて研究開発がなされ、現状、配線層間絶縁体膜としてk〜2.5を有するSiOCが主に用いられている。
1)機械的強度が低いことにより、Cu配線を形成する際に用いられるCMP(化学的機械研磨)プロセスにおいて、加重に耐えられずLow−K膜が変形し、下地膜との密着性不良で剥がれ等の問題を生じる。
2)ポーラス化により吸水しやすくなるため、誘電率が高くなる。これは、水の誘電率が80程度と非常に高いためである。また、Cu配線形成時にCuのめっき液が、バリア膜で十分被覆されていない部分を通ってポーラス膜内部まで侵入する問題も生じる。
3)高性能CPU内部では、105A/cm2程度の電流密度となるため、配線層間膜には、ヒートシンクとしての役割も果たすべく、高い熱伝導性材料が望まれる。しかしながら、ポーラス化により、材料の熱伝導率は10分の1程度に低下する可能性がある。
4)LSIを製造時のアニーリング工程において、層間絶縁膜と配線素材Cuの熱膨張率の違いから、Cu配線の周囲にボイド(隙間)が生じる。多層配線を形成する場合各層ごとに熱処理が加わるため、膨張、収縮を繰り返し、配線ストレスマイグレーションが発生しやすくなる。
その他、溝加工時のドライエッチングガスやポリマー除去処理の薬液によって加工表面のLow−k膜が変質するなど、現状のポーラス膜への課題は多い。
このような中で、BCN膜材料は、ポーラスLow−kで課題となっている上記の4つの項目に対して、いずれも優れた物性を有し、有望な材料である。特に、ホウ素(B)を含むBN膜は硬く、切削用材料としても広く使用され、Cを含むBCN膜もヤング率が100GPa以上になることが報告されている(非特許文献1)。
そして、BCN系材料の誘電率を考える場合もSiOC系のLow−k膜と同様に、分子の分極率体積が参考になる。誘電率を低減するためには、配向分極の成分を小さくする必要があり、例えばC=Cの二重結合よりC−Cの単結合の方が分極率は小さく、低誘電率材料に適していることになる。したがって、低誘電率化するためには単結合で膜を形成することが望ましい。
前記第1の絶縁膜の上に第2の絶縁膜を形成する工程と、
前記第2の絶縁膜および前記第1の絶縁膜をドライエッチングして、前記下層配線に至る開口部を形成する工程と、
前記開口部の内面および前記第2の絶縁膜の上にバリアメタル膜を形成する工程と、
前記開口部を埋め込むようにして、前記バリアメタル膜の上に導電層を形成する工程と、
前記開口部の内部を除いて、前記導電層、前記バリアメタル膜および前記第2の絶縁膜の一部を化学的機械研磨法により除去し、前記下層配線に電気的に接続する上層の配線を形成する工程を有し、
前記第2の絶縁膜を形成する工程は、少なくともトリスジメチルアミノボロンを用い、CVD法により成膜する工程である半導体装置の製造方法である。
また、N2ガスをはじめに導入してプラズマが安定(30〜60sec程度)してからTMABを導入することもより確実に目的の膜組成を得る上で好ましい。
次に、絶縁層14上にフォトリソグラフィ技術でビア部開口のためのレジストパターニングを施し、CFx系のガス(CnFmガス:n,mは整数)、例えばC4F8ガスにて絶縁層14をドライエッチング加工する。その他、CF4、CHF3、CH2F2、CH3F等のエッチングガスを用いても良い。更に、溝配線12部もレジストパターニングを施し、CFx系のガスにて絶縁層14をドライエッチング加工する。この場合は、溝の深さまでエッチングし、途中でエッチングを停止することになる。ビア11および配線溝12を形成した後、薬液によるクリーニング処理で残渣を除去する。
12:配線溝に埋設した金属 (Cu膜)
13:バリアメタル膜 (TaN膜)
14:配線層間絶縁膜(BCN膜)
15: バリア絶縁膜(SiCN膜)
16:配線層間絶縁膜(BCN膜)
17:配線部(Cu膜)
Claims (3)
- 半導体基板上に形成された下層配線の上に第1の絶縁膜を形成する工程と、
前記第1の絶縁膜の上に第2の絶縁膜を形成する工程と、
前記第2の絶縁膜および前記第1の絶縁膜をドライエッチングして、前記下層配線に至る開口部を形成する工程と、
前記開口部の内面および前記第2の絶縁膜の上にバリアメタル膜を形成する工程と、
前記開口部を埋め込むようにして、前記バリアメタル膜の上に導電層を形成する工程と、
前記開口部の内部を除いて、前記導電層、前記バリアメタル膜および前記第2の絶縁膜の一部を化学的機械研磨法により除去し、前記下層配線に電気的に接続する上層の配線を形成する工程を有し、
前記第2の絶縁膜を形成する工程は、少なくともトリスジメチルアミノボロンを用い、CVD法により成膜する工程である半導体装置の製造方法。 - 前記CVD法におけるRFパワーは40W以下である請求項1記載の半導体装置の製造方法。
- 前記ドライエッチングをフッ化炭素ガスを用いて行う請求項1又は2記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007247585A JP5134326B2 (ja) | 2007-09-25 | 2007-09-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007247585A JP5134326B2 (ja) | 2007-09-25 | 2007-09-25 | 半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012014596A Division JP2012094900A (ja) | 2012-01-26 | 2012-01-26 | Bcn系の絶縁膜及びその製造方法並びに半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009081179A JP2009081179A (ja) | 2009-04-16 |
JP5134326B2 true JP5134326B2 (ja) | 2013-01-30 |
Family
ID=40655740
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007247585A Expired - Fee Related JP5134326B2 (ja) | 2007-09-25 | 2007-09-25 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5134326B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012011480A1 (ja) * | 2010-07-21 | 2012-01-26 | 東京エレクトロン株式会社 | 層間絶縁層形成方法及び半導体装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5216282A (en) * | 1991-10-29 | 1993-06-01 | International Business Machines Corporation | Self-aligned contact studs for semiconductor structures |
JP3737688B2 (ja) * | 2000-09-14 | 2006-01-18 | 株式会社東芝 | 電子放出素子及びその製造方法 |
JP4578332B2 (ja) * | 2005-06-15 | 2010-11-10 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
2007
- 2007-09-25 JP JP2007247585A patent/JP5134326B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009081179A (ja) | 2009-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9960117B2 (en) | Air gap semiconductor structure with selective cap bilayer | |
US6255217B1 (en) | Plasma treatment to enhance inorganic dielectric adhesion to copper | |
TWI246117B (en) | Bilayer HDP CVD/PE CVD cap in advanced BEOL interconnect structures and method thereof | |
JP5554951B2 (ja) | 半導体装置の製造方法 | |
TWI222170B (en) | Interconnect structures containing stress adjustment cap layer | |
JP4656147B2 (ja) | 多孔質絶縁膜の形成方法および半導体装置 | |
US20090029544A1 (en) | Adhesion and minimizing oxidation on electroless co alloy films for integration with low k inter-metal dielectric and etch stop | |
US9059259B2 (en) | Hard mask for back-end-of-line (BEOL) interconnect structure | |
JPH0864591A (ja) | 半導体デバイスおよび相互接続構造の作製方法 | |
JP2011166106A (ja) | 半導体装置の製造方法及び半導体装置 | |
US20140127902A1 (en) | Method of providing stable and adhesive interface between fluorine based low k material and metal barrier layer | |
US20060199386A1 (en) | Semiconductor device with low-resistance inlaid copper/barrier interconnects and method for manufacturing the same | |
JP2010278330A (ja) | 半導体装置及び半導体装置の製造方法 | |
US20040132281A1 (en) | Treatment of low-k dielectric materials for CMP | |
KR101842903B1 (ko) | 에어 갭 상호연결 구조의 형성 방법 | |
TWI295485B (en) | Method of improving low-k film property and damascene process using the same | |
JP2007027347A (ja) | 半導体装置およびその製造方法 | |
US6875694B1 (en) | Method of treating inlaid copper for improved capping layer adhesion without damaging porous low-k materials | |
US6576545B1 (en) | Semiconductor devices with dual nature capping/ARC layers on fluorine doped silica glass inter-layer dielectrics and method of forming capping/ARC layers | |
JP5134326B2 (ja) | 半導体装置の製造方法 | |
CN106158729B (zh) | 半导体结构的形成方法 | |
JP2012094900A (ja) | Bcn系の絶縁膜及びその製造方法並びに半導体装置 | |
JP5303568B2 (ja) | 半導体装置の製造方法 | |
US20110081503A1 (en) | Method of depositing stable and adhesive interface between fluorine-based low-k material and metal barrier layer | |
JP2007294967A (ja) | 長寿命の相互接続構造及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100610 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110616 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110622 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110822 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111026 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120126 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120314 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120516 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120717 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121010 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121109 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151116 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |