JP2007294967A - 長寿命の相互接続構造及びその製造方法 - Google Patents

長寿命の相互接続構造及びその製造方法 Download PDF

Info

Publication number
JP2007294967A
JP2007294967A JP2007112329A JP2007112329A JP2007294967A JP 2007294967 A JP2007294967 A JP 2007294967A JP 2007112329 A JP2007112329 A JP 2007112329A JP 2007112329 A JP2007112329 A JP 2007112329A JP 2007294967 A JP2007294967 A JP 2007294967A
Authority
JP
Japan
Prior art keywords
layer
interconnect
insulating
conductive
thermal expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007112329A
Other languages
English (en)
Inventor
Yoshiaki Shimooka
義明 下岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of JP2007294967A publication Critical patent/JP2007294967A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329Insulating materials
    • H01L23/53295Stacked insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】半導体装置における相互接続構造の信頼性を高くすること。
【解決手段】シリコン層と、シリコン層上に配置され、複数のトレンチを有する第1の絶縁層501と、複数のトレンチ中に配置されている導電性の相互接続層602と、相互接続層602と第1の絶縁層501との両者上に配置されている第2の絶縁層801とを具備し、第1及び第2の絶縁層501、801の少なくとも1つの熱膨張係数は、相互接続層602の熱膨張係数以上の大きさである。
【選択図】 図8

Description

本発明は、長寿命の相互接続構造及びその製造方法に関する。
半導体装置においては相互接続の信頼性に関する問題が存在する。この主な理由は、相互接続部を包囲する絶縁層が典型的に相互接続部に対して引張応力を与えるように、装置が製造されるからである。このような引張応力は相互接続層を弱くし、さらに相互接続部から金属原子を抽取する可能性がある。これによって相互接続構造には実質的欠陥が生じる危険が大きくなり、それによって必要な相互接続が行われないか、或いは相互接続は所望されるよりも高い抵抗を有するようになる。これらの問題は、時間の経過と共に相互接続部がさらに薄くなり壊れやすくなり、さらに潜在的な欠陥が生じやすくなるので、一層悪化する。相互接続部が完全に適切に動作しなくなるか、或いは装置の寿命期間の後期の時点で早期に故障する可能性は大きくなる。
したがって、半導体装置における相互接続構造およびこのような構造または装置の製造方法の信頼性をさらに高くすることが必要とされる。
相互接続構造は絶縁性材料により(例えば部分的にまたは十分に包囲されることにより)隣接する導電性の相互接続層を含むことができ、絶縁性材料は相互接続層の熱膨張係数(CTE)よりも大きいCTEを有している。材料のCTEは(a)単位温度変化当りの材料のラインセグメントの長さにおける変化と(b)基準温度におけるその長さとの比である。1例では、銅ベースのダマシンの相互接続層が設けられることができ、この例では層間の誘電体(ILD)は少なくとも部分的に相互接続層を包囲しており、キャップ絶縁体が相互接続層上に配置されている。このような実施形態では、ILDおよび/またはキャップ絶縁体のCTEは少なくとも相互接続層のCTE程度の大きさである。これは種々の層の形成後に、装置が室温等に関して冷却されるとき、絶縁性材料によって相互接続層には応力または圧縮応力が与えられないという所望の結果を生じる。
通常、金属相互接続部のCTEは、大規模集積回路(LSI)で使用される絶縁体のCTEよりも大きい。このような構造が製造処理期間中に冷却するとき、金属相互接続部はそれを包囲する絶縁性材料よりも迅速に収縮し、その結果、最終的な製品では室温において金属相互接続部に対して引張応力を発生する。しかしながら、絶縁性材料のCTEが少なくとも相互接続材料のCTE程度の大きさにされているとき、相互接続の信頼性は、相互接続部に引張応力がないため、または少なくとも従来の装置と比較して著しく引張応力が減少されているために、顕著に改良されることができる。
本発明のこれら及びその他の特徴は、例示的な実施形態についての以下の詳細な説明を考慮することによって明白になるであろう。
添付図面を考慮して以下の説明を参照することによって、本発明及びその利点はさらに完全に理解されるであろう。同一の参照符合は同一の特性を示している。
図1および3は、キャップ絶縁体膜303が銅の相互接続層301の熱膨張係数(CTE)よりも小さいCTEを有するときに生じる状態の1例を示している。銅の相互接続層301は層間の誘電体(ILD)層302のトレンチ中に配置されている。その後、室温よりも高温の付着温度で、キャップ絶縁体膜303が相互接続層301上に配置される。付着温度は例えば300乃至400度Cの範囲であってもよく、室温は例えば20乃至25度Cの範囲であることができる。このような冷却は約200乃至400度Cのような範囲で少なくとも100度Cの温度差で生じる可能性がある。図1で見られるように、装置が冷却されるとき、銅の相互接続層301と比較して、キャップ絶縁体膜303ではラインの長さの変化(収縮)量は小さい。特に銅の相互接続層301は距離−D1だけ収縮し、一方、キャップ絶縁体膜303は距離−D2だけ収縮し、D2の大きさはD1の大きさよりも小さい。
図3は矢印によって、このラインの長さの収縮を示しており、長い矢印は短い矢印よりも大きい収縮を表す。結果として、付着温度では、相互接続301とキャップ絶縁体膜303との間の境界部に応力は存在しないが、冷却時には相互接続層301自体を引っ張る傾向のある応力がその表面で発生する。言い換えると、キャップ絶縁体膜303は室温のような温度に装置が冷却された時に、引張り応力を相互接続層301に対して与える。このような応力はまたILD層302と相互接続層301との間の境界部でも生じる。
対照的に、図2および4は、キャップ絶縁体膜303が銅の相互接続層301のCTEよりも大きいCTEを有するときに生じる状態の1例を示している。図2に示されているように、装置が冷却するとき、銅の相互接続層301と比較して、キャップ絶縁体膜303ではラインの長さの変化(収縮)量は大きい。この場合、銅の相互接続層301は距離−D1だけ収縮し、一方で、キャップ絶縁体膜303は距離−D3だけ収縮し、D3の大きさはD1の大きさよりも大きい。
図4は矢印によって、このラインの長さの収縮を示しており、長い矢印は短い矢印よりも大きい収縮を表している。結果は、付着温度では、相互接続301とキャップ絶縁体膜303との間の境界部に応力は存在しないが、冷却時に相互接続層301をそれ自体圧縮する傾向のある応力がその表面で発生する。言い換えると、キャップ絶縁体膜303は室温に装置が冷却された時に、圧縮応力を相互接続層301に対して与える。
ダマシン相互接続構造および、相互接続構造を有する装置を製造する例示的な方法を以下図5乃至8を参照して説明する。図5を参照すると、層間の誘電体(ILD)層501が装置の他の層(図示せず)の上に形成されている。このILD層501は例えば約200nmから5μmの厚さの範囲の厚さを有することができる。その後、複数のトレンチ502がILD層501中に形成される。これらのトレンチは例えば約50nm乃至2μmの範囲の深さを有することができる。トレンチ502は細長く、それらの長さの少なくとも一部にわたって互いに平行である。
図6を参照すると、例えばTiN、TaN、Ti、TaまたはSiNのバリア層601がトレンチ502の表面を含むILD層501の表面を覆って付着される。次に、銅その他の材料の導電層602がバリア層601を覆って形成される。この導電層602は単一の導電性材料または金属のような導電性材料の組み合わせから形成されることができる。例えば、導電層602は銅、アルミニウムまたはタングステンであってもよい。バリア層601は、導電層602から周りを包囲するILD層501への材料の移動を減少または阻止することを助ける。
次に、図7を参照すると、導電層602とバリア層601の一部は、化学機械的研磨(CM)等により除去される。この結果、導電層602は一連の別々の平行な導電路を形成する。図8を参照すると、キャップ絶縁体膜801がその後、露出された表面上に付着される。キャップ絶縁体膜801は例えば約30nm乃至100nmの範囲の厚さを有することができる。前述したように、ILD層501および/またはキャップ絶縁体膜801はそれぞれ導電層602のCTE以上のCTEを有する。
装置の製造方法の別の例を図9および10を参照して説明する。製造は図5乃至7のように開始する。しかしながら、図7の構造が生成された後に、図9及び10のステップが行われる。図9を参照すると、ILD層501は反応イオンエッチング(RIE)プロセス等により凹部を形成されている。その後、図10では、キャップ絶縁体膜801が露出された表面上に形成される。さらにこの実施形態でもまた、ILD層501および/またはキャップ絶縁体膜801はそれぞれ導電層602のCTE以上のCTEを有する。
異なる材料は異なるCTEを有する可能性がある。所定の材料のCTEは種々のファクタにしたがうが、幾つかのCTEの例を次に説明する。銅のCTEは約16×10-6/Kであり、窒化珪素(SiN)のCTEは約2.2×10-6/Kであり、炭化珪素(SiC)のCTEは約4.2×10-6/Kであり、TEOSのCTEは約0.3×10-6/Kであり、標準的なシリコンベースの化学蒸着(CVD)膜のCTEは約12×10-6/Kである。
高いCTEの絶縁性材料を製造する2つの特別な例を以下説明する。これらの配合のバリエーションはまた適切な材料を生むことができる。それぞれの次の配合は少なくとも銅のCTE以上のCTEを有する絶縁性材料を生成することが推定されている。
1例では、キャップ絶縁体膜801は高いCTEの炭化窒化シリコン(SiCN)から製造されることができる。このような材料を作るため、以下の配合を使用することができる。
・先駆ガス:160標準立方センチメートル/分(sccm)の流量率よりも少ないトリメチルシリカン(3MS)、
・300ワットよりも大きいRFパワー、
・280sccmの流量率よりも大きいヘリウム(He)ガス、
・325sccmの流量率よりも小さい(NH3)ガス、
・3トルよりも大きい圧力、
・約350度Cの温度。
別の例では、ILD層501は高いCTEの水素化された炭酸化シリコン(SiCOH)から製造されることができる。このような材料を作るため、以下の配合が使用されることができる。
・450sccmの流量率よりも大きい酸素(O2)ガス、
・700ワットよりも小さいRFパワー、
・4.5トルよりも大きい圧力、
・先駆ガス:1100sccmの流量率よりも大きい3MS、テトラメチル−サイクリック−テトラシラン(TMCTS)またはオクタ−メチル−サイクリック−テトラ−シラン(OMCTS)、
・200sccmの流量率よりも大きいヘリウム(He)ガス、
・約350度Cの温度。
図11を参照すると、図8に示されている相互接続構造は、より大きい例示的な半導体装置1100へ含まれているレベル1150として示されている。示されているように装置1100は、レベル1151として示されている下部の類似の構造の上部に配置されているレベル1150を含んでおり、レベル1151はバリア層1107により分離されている別の相互接続層1102とILD層1101とを有している。レベル1151はキャップ絶縁層1105によりレベル1150から分離されており、さらにILD層1103、シリコン層1104、窒化シリコンのような下部キャップ層1110とを有する下部コンポーネントレベル1152から分離されている。
トランジスタ1108のようなコンポーネントは、ILD層1103および/または下部キャップ層1110とシリコン層1104との間のようにシリコン層1104中に配置されることができる。シリコン層1104は半導体装置1100の主基板であってもよく、或いは絶縁層(図示せず)のような1以上のさらに別の層上に配置されていてもよい。コンポーネント層1152中のコンポーネントはコンポーネントを相互接続層602および/または1102の種々の導電性の水平線の1つへ電気的に接続する(タングステンまたは別の金属或いは他の導電性材料のような)垂直接続路1109を有することができる。接続路1109は相互接続層602および/または1102の長手方向に垂直であってもよい。本発明の装置は単なる例示であり、変更を行ってもよい。例えば、付加的な相互接続部および/またはコンポーネントレベルが含まれてもよく、相互接続層は電気的にレベル間で相互接続されることができる。
以上、導電性の相互接続部のCTEがその相互接続部に隣接し、或いは部分的にそれを包囲する絶縁材量のCTEよりも低い装置及びその製造方法について説明した。その結果、導電性の相互接続部は動作温度/室温で、減少された中性または圧縮性の応力下にあることができ、それにより、このような相互接続部の信頼性を増加させることができる。
すなわち、この発明の実施態様に従った半導体装置は、下記のものが含まれる。
(1)シリコン層と、
前記シリコン層上に配置され、複数のトレンチを有する第1の絶縁層と、
前記複数のトレンチ中に配置されている導電性の相互接続層と、
前記相互接続層と前記第1の絶縁層との両者上に配置されている第2の絶縁層とを具備し、前記第1及び第2の絶縁層の少なくとも1つの熱膨張係数は、前記相互接続層の熱膨張係数以上の大きさである。
(2)上記(1)において、前記第1及び第2の絶縁層の両者の熱膨張係数は、それぞれ前記相互接続層の熱膨張係数以上の大きさである。
(3)上記(1)において、前記相互接続層は金属で構成されている。
(4)上記(1)において、前記相互接続層は銅により構成されている。
(5)上記(1)において、さらに、前記複数のトレンチ中に配置され、前記第1の絶縁層から前記相互接続層を分離している層を含んでいる。
(6)上記(1)において、前記複数のトレンチは相互に平行である。
(7)上記(1)において、さらに、前記第1の絶縁層を前記シリコン層から分離する材料を含んでいる。
(8)シリコン層と、
前記シリコン層上に配置されている第1の絶縁層と、
前記第1の絶縁層中に配置されている導電層と、
前記導電層と前記第1の絶縁層との両者上に配置されている第2の絶縁層とを具備し、前記第1及び第2の絶縁層の少なくとも1つの熱膨張係数は、前記導電層の熱膨張係数以上の大きさである。
(9)上記(8)において、前記導電層はダマシンの導電層である。
(10)上記(8)において、前記第1及び第2の絶縁層の両者の熱膨張係数は、前記導電層の熱膨張係数以上の大きさである。
(11)上記(8)において、前記相互接続層は金属で構成されている。
(12)上記(8)において、前記相互接続層は銅により構成されている。
(13)上記(8)において、前記導電層は複数の平行な導電路を含んでいる。
(14)上記(8)において、さらに、前記第1の絶縁層を前記シリコン層から分離する材料を含んでいる。
またこの発明の実施態様に従った半導体装置の製造方法には下記のものが含まれる。
(15)シリコン層を設け、
第1の絶縁層を前記シリコン層上に形成し、
複数のトレンチを前記第1の絶縁層中に形成し、
前記複数のトレンチを含んでいる前記第1の絶縁層上に導電層を形成し、
前記導電層の一部を除去して、複数の分離された導電路を形成し、
第2の絶縁層を前記導電層上に形成し、
前記第1及び第2の絶縁層の少なくとも1つの熱膨張係数は、前記導電層の熱膨張係数以上の大きさである。
(16)上記(15)において、さらに、バリア層を前記第1の絶縁層上に形成するステップを含み、前記除去ステップは前記バリア層の一部を除去するステップを含んでいる。
(17)上記(15)において、前記第1及び第2の絶縁層の両者の前記熱膨張係数は、それぞれ前記導電層の熱膨張係数以上の大きさである。
(18)上記(15)において、前記導電層は銅により構成されている。
(19)上記(15)において、さらに、前記複数のトレンチを形成するステップの後、前記第1の絶縁層の一部を除去するステップを含んでいる。
(20)上記(15)において、さらに、前記第1の絶縁層を形成するステップの前に、材料を前記シリコン層上に形成するステップを含んでいる。
温度と材料の線の長さの変化との例示的な関係を示すグラフ。 引張応力が相互接続層に与えられるとき、異なるCTEの比がどのように影響されるかを示す側方から見た切断図。 温度と材料の線の長さの変化との例示的な関係を示すグラフ。 圧縮応力が相互接続層に与えられるかとき、異なるCTEの比がどのように影響されるかを示す側方から見た切断図。 例示的な製造プロセスにおけるステップにおける相互接続構造の側方から見た切断図。 例示的な製造プロセスにおけるステップにおける相互接続構造の側方から見た切断図。 例示的な製造プロセスにおけるステップにおける相互接続構造の側方から見た切断図。 例示的な製造プロセスにおけるステップにおける相互接続構造の側方から見た切断図。 別の例示的な製造プロセスにおける2つのステップにおける別の相互接続構造の側方から見た切断図。 別の例示的な製造プロセスにおける2つのステップにおける別の相互接続構造の側方から見た切断図。 図8の相互接続構造を有する例示的な半導体装置の側方から見た切断図。

Claims (5)

  1. シリコン層と、
    前記シリコン層上に配置され、複数のトレンチを有する第1の絶縁層と、
    前記複数のトレンチ中に配置されている導電性の相互接続層と、
    前記相互接続層と前記第1の絶縁層との両者上に配置されている第2の絶縁層とを具備し、
    前記第1及び第2の絶縁層の少なくとも1つの熱膨張係数は、前記相互接続層の熱膨張係数以上の大きさである半導体装置。
  2. シリコン層と、
    前記シリコン層上に配置されている第1の絶縁層と、
    前記第1の絶縁層中に配置されている導電層と、
    前記導電層と前記第1の絶縁層との両者上に配置されている第2の絶縁層とを具備し、
    前記第1及び第2の絶縁層の少なくとも1つの熱膨張係数は、前記導電層の熱膨張係数以上の大きさである半導体装置。
  3. 前記導電層はダマシンの導電層である請求項2記載の半導体装置。
  4. シリコン層を設け、
    第1の絶縁層を前記シリコン層上に形成し、
    複数のトレンチを前記第1の絶縁層中に形成し、
    前記複数のトレンチを含んでいる前記第1の絶縁層上に導電層を形成し、
    前記導電層の一部を除去して、複数の分離された導電路を形成し、
    第2の絶縁層を前記導電層上に形成し、
    前記第1及び第2の絶縁層の少なくとも1つの熱膨張係数は、前記導電層の熱膨張係数以上の大きさである半導体装置の製造方法。
  5. さらに、バリア層を前記第1の絶縁層上に形成するステップを含み、前記除去ステップは前記バリア層の一部を除去するステップを含んでいる請求項4記載の方法。
JP2007112329A 2006-04-21 2007-04-20 長寿命の相互接続構造及びその製造方法 Pending JP2007294967A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/408,183 US20070246830A1 (en) 2006-04-21 2006-04-21 Long-lifetime interconnect structure and method for making

Publications (1)

Publication Number Publication Date
JP2007294967A true JP2007294967A (ja) 2007-11-08

Family

ID=38618721

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007112329A Pending JP2007294967A (ja) 2006-04-21 2007-04-20 長寿命の相互接続構造及びその製造方法

Country Status (2)

Country Link
US (1) US20070246830A1 (ja)
JP (1) JP2007294967A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010511299A (ja) * 2006-11-29 2010-04-08 インターナショナル・ビジネス・マシーンズ・コーポレーション 二重ライナ・キャッピング層の相互接続構造の半導体デバイス及びその製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8575022B2 (en) * 2011-11-28 2013-11-05 International Business Machines Corporation Top corner rounding of damascene wire for insulator crack suppression
US10438849B2 (en) * 2016-04-25 2019-10-08 Applied Materials, Inc. Microwave anneal to improve CVD metal gap-fill and throughput

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7091137B2 (en) * 2001-12-14 2006-08-15 Applied Materials Bi-layer approach for a hermetic low dielectric constant layer for barrier applications
US6831363B2 (en) * 2002-12-12 2004-12-14 International Business Machines Corporation Structure and method for reducing thermo-mechanical stress in stacked vias
US7030468B2 (en) * 2004-01-16 2006-04-18 International Business Machines Corporation Low k and ultra low k SiCOH dielectric films and methods to form the same
US7476618B2 (en) * 2004-10-26 2009-01-13 Asm Japan K.K. Selective formation of metal layers in an integrated circuit
US20070082477A1 (en) * 2005-10-06 2007-04-12 Applied Materials, Inc. Integrated circuit fabricating techniques employing sacrificial liners

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010511299A (ja) * 2006-11-29 2010-04-08 インターナショナル・ビジネス・マシーンズ・コーポレーション 二重ライナ・キャッピング層の相互接続構造の半導体デバイス及びその製造方法

Also Published As

Publication number Publication date
US20070246830A1 (en) 2007-10-25

Similar Documents

Publication Publication Date Title
JP5204370B2 (ja) 半導体装置およびその製造方法
JP4819501B2 (ja) 配線構造およびその製造方法
TWI222170B (en) Interconnect structures containing stress adjustment cap layer
US10181421B1 (en) Liner recess for fully aligned via
US9613880B2 (en) Semiconductor structure and fabrication method thereof
US9059259B2 (en) Hard mask for back-end-of-line (BEOL) interconnect structure
US8455985B2 (en) Integrated circuit devices having selectively strengthened composite interlayer insulation layers and methods of fabricating the same
JP2007329478A (ja) 超小型電子部品構造体、超小型電子部品構造体を製造する方法
US20150214102A1 (en) Interconnect Structures Comprising Flexible Buffer Layers
JP2010080774A (ja) 半導体装置
JP2006005190A (ja) 半導体装置
JP2008288234A (ja) 半導体装置及び半導体装置の製造方法
WO2008151166A1 (en) Damascene process having retained capping layer through metallization for protecting low-k dielectrics
JP2004235548A (ja) 半導体装置およびその製造方法
US6424038B1 (en) Low dielectric constant microelectronic conductor structure with enhanced adhesion and attenuated electrical leakage
KR100815952B1 (ko) 반도체 소자의 층간 절연막 형성 방법
US7482684B2 (en) Semiconductor device with a dopant region in a lower wire
JP2007294967A (ja) 長寿命の相互接続構造及びその製造方法
JP5613272B2 (ja) 半導体装置
JP2010123586A (ja) 半導体装置、半導体装置の製造方法
TW200522257A (en) Heterogeneous low k dielectric
US10453794B2 (en) Interconnect structure for semiconductor devices
KR20030007862A (ko) 반도체 장치와 그 제조 방법
US20060003574A1 (en) Method of forming a via contact structure using a dual damascene process
JP2010165760A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090602

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090706

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090818