KR20030007862A - 반도체 장치와 그 제조 방법 - Google Patents

반도체 장치와 그 제조 방법 Download PDF

Info

Publication number
KR20030007862A
KR20030007862A KR1020027016518A KR20027016518A KR20030007862A KR 20030007862 A KR20030007862 A KR 20030007862A KR 1020027016518 A KR1020027016518 A KR 1020027016518A KR 20027016518 A KR20027016518 A KR 20027016518A KR 20030007862 A KR20030007862 A KR 20030007862A
Authority
KR
South Korea
Prior art keywords
insulating film
film
silicon oxide
oxide film
semiconductor device
Prior art date
Application number
KR1020027016518A
Other languages
English (en)
Inventor
키토우히데유키
하세가와토시아키
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20030007862A publication Critical patent/KR20030007862A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

실리콘 산화막으로 이루어지는 제 1 절연막(1)과, 유기계 절연막으로 이루어지는 제 2 절연막(2)이 적층되는 절연층을 갖는 반도체 장치로서, 그 실리콘 산화막이, 이 실리콘 산화막과 유기계 절연막의 적층 구조와, 실리콘 산화막의 단층구조의 각각에 관한 질량(18)을 기준으로 하는 승온 탈리 질량 분석 측정의 이온 전류 측정에 의한 탈가스 스펙트럼의 면적 적분 SI및 SII의 비 SI/SII가, 1 이상 1.5 이하를 나타내는 특성을 갖는 흡습 억제가 이루어진 실리콘 산화막 구성으로 함으로써, 실리콘 산화막과 유기 절연막이 적층되는 절연막 구조를 갖는 반도체 장치에 있어서의 절연막이나, 금속 배선에 특성 열화, 박리가 생기는 등의 문제의 해결을 도모한다.

Description

반도체 장치와 그 제조 방법{Semiconductor device and manufacturing method thereof}
종래, LSI(대집적 회로 장치)에 있어서의 다층 배선 구조에 있어서는 통상, 그 층간 절연막으로서는 플라즈마 CVD(Chemical Vapor Deposition)법에 의한 SiO막이 사용되고, 금속 배선으로서는 Al 합금 배선이 사용되고 있다.
그러나, LSI의 미세화, 고속화의 요구가 높아짐에 따라, Al 합금에 의한 금속 배선에서는 높은 신뢰성과 저저항화를 충분하게 확보할 수 없게 되고 있다.
이 대책으로서, Al 합금에 비하여 일렉트로 마이그레이션 내성이 뛰어나고, 또한 저저항인 Cu 배선 기술이 주목되어, 실용화에 대한 검토가 행하여지고 있다.
또한, LSI의 한층 더한 미세화, 고속화의 요구에 따라, 배선간의 기생 용량의 더한 저감화가 요구되고, 이 때문에, 금속 배선간의 배선간 절연막을 낮은 비유전율(k), 예를 들면 k≤3.0의 절연막에 의해서 구성하는 시도가 이루어지고 있다.
이 저비유전률 절연막으로서는 플라즈마 CVD법에 의한 SiOC 막이나, 유기계 절연막, 예를 들면 폴리아리일에테르 등이 있다.
그런데, SiOC 막에 대해서는 에칭에 의한 가공이 곤란하기 때문에, 가공이 용이한 유기계 절연막, 예를 들면 폴리아리일에테르를 사용하는 것이 요구되고 있다.
한편, 층간 절연막의 저유전율화를 도모하는 배선 구조로서는 소위 풀저비유전율 배선 구조와, 소위 하이브리드 배선 구조가 제안되어 있다.
도 15는 그 풀저비유전율 배선 구조의 개략 단면도를 도시하고, 도 16은 하이브리드 구조에 의한 배선 구조의 개략 단면도를 도시한다.
이들 배선 구조에 있어서는, 층간 절연막(50)에 배선 패턴에 대응하는 패턴의 배선홈(51)이 형성되고, 이 배선홈(51)의 저부에, 하층의 배선, 전극(도시하지 않음) 등에 콘택트해야 할 소정부에, 콘택트 구멍(51c)이 형성된다. 그리고, 이들 배선홈(51)과 그 소정부에 형성한 콘택트 구멍(51c)에 걸쳐 금속 예를 들면 Cu의 충전이 이루어지고, 콘택트부(52c)를 갖는 금속 배선(52)이 형성된다.
이 배선 구조에 있어서, 도 15에 도시하는 바와 같이, 풀저비유전율 배선 구조에 있어서는, 그 층간 절연층(50)이 배선간 절연막(50A)과, 콘택트부간 절연막(50B)의 쌍방이 예를 들면 유기막에 의한 저비유전율 절연층에 의해서 구성된다.
또한, 콘택트부간 절연막(50B)상에는, 배선간 절연막(50A)에 대한배선홈(51)의 천설(穿設)시의 예를 들면 실리콘 산화막에 의한 스토퍼층(53)이 형성되고, 또한, 배선간 절연막(50A)상에는 예를 들면 금속 배선(52)의 표면 평탄화 처리의 연마의 스토퍼가 되는 예를 들면 실리콘 산화막에 의한 스토퍼층(54)이 형성된다.
또한, 예를 들면 절연막(50B)하에는, 하층의 배선 등이 Cu에 의한 경우의 확산을 저지하는 예를 들면 SiN막에 의한 배리어 절연층(55)이 형성된다. 또한, 콘택트 구멍(51c)내를 포함하여 배선홈(51)의 내면에, 금속 배선이 마찬가지로 Cu인 경우, 그 확산을 저지하는 배리어 금속층(56)이 형성된다.
한편, 하이브리드 구조에 있어서는, 도 16에 도시하는 바와 같이, 배선간 절연막(50A)만이, 예를 들면 유기막에 의한 저비유전율 절연층에 의해서 구성되고, 콘택트부간 절연층(50B)은 비교적 높은 비유전율을 나타내는 실리콘 산화막의 예를 들면 SiO, SiOF 등에 의해서 구성되는 것이다. 이 도 16에 있어서, 도 15와 대응하는 부분에는 동일 부호를 붙여 중복 설명을 생략한다.
도 15의 풀저비유전율 배선 구조에 따르면, 인접하는 콘택트부(도면에서는 1개의 콘택트부만이 도시되어 있다)간의 기생 용량도 감소시킬 수 있다.
그러나, 유기막은 실리콘 산화막 등에 비하여 열전도율이 낮고, 또한 내열성에 뒤떨어지므로, 반도체 장치의 동작 시에 있어서, 배선 구조부에 열이 차고, 반도체 장치의 동작의 신뢰성에 영향이 생긴다.
이러한 반도체 장치의 신뢰성에 관해서는 하이브리드 구조에 의한 것 쪽이 유리하다고 생각된다.
그런데, 상술한 풀저비유전율 구조, 하이브리드 구조를 막론하고, 절연막에 유기 절연막을 갖거나, 금속 배선으로서 예를 들면 Cu가 사용되는 경우, 제조 공정 중의 열처리 등에 의해서, 이 절연막이나, 금속 배선에 막질 열화를 초래하고, 전기적 특성의 열화나, 기계적 특성의 열화에 의한 벗겨짐이 생기는 등, 신뢰성, 수율 등에 문제가 생긴다.
본 발명은 다층 배선 구조를 갖는 반도체 장치에 적용하기에 적합한 반도체 장치와 그 제조 방법에 관한 것으로, 특히 배선 구조부의 전기적 특성, 기계적 특성의 향상을 도모한다.
도 1은 본 발명에 따른 반도체 장치의 한 예의 주요부의 개략 단면도.
도 2a 내지 도 2c는 각각 본 발명에 따른 제조 방법의 한 예의 공정도(그 1).
도 3a 내지 도 3c는 각각 본 발명에 따른 제조 방법의 한 예의 공정도(그 2).
도 4a 및 도 4b는 각각 본 발명에 따른 제조 방법의 한 예의 공정도(그 3).
도 5a 및 도 5b는 각각 본 발명에 따른 제조 방법의 한 예의 공정도(그 4).
도 6은 본 발명의 제조 방법에 사용하는 플라즈마 CVD 장치의 한 예의 개략구성도.
도 7a 및 도 7b는 각각 본 발명에 따른 실리콘 산화막의 흡습 특성의 규정에 사용하는 시료(1 및 2)의 개략 단면도.
도 8은 본 발명에 따른 실시예에 있어서의 시료(1 및 2)의 탈가스 스펙트럼도.
도 9는 본 발명에 따른 실시예에 있어서의 시료(1 및 2)의 탈가스 스펙트럼도.
도 10은 본 발명에 따른 실시예에 있어서의 시료(1 및 2)의 탈가스 스펙트럼도.
도 11은 본 발명에 따른 실시예에 있어서의 시료(1 및 2)의 탈가스 스펙트럼도.
도 12는 비교예에 있어서의 시료(1 및 2)의 탈가스 스펙트럼도.
도 13은 비교예에 있어서의 시료(1 및 2)의 탈가스 스펙트럼도.
도 14는 비교예에 있어서의 시료(1 및 2)의 탈가스 스펙트럼도.
도 15는 종래의 다층 배선 구조의 풀저비유전율 구조에 의한 경우의 주요부의 개략 단면도.
도 16은 종래의 다층 배선 구조의 하이브리드 배선 구조에 의한 경우의 주요부의 개략 단면도.
본 발명에 있어서는, 상술한 부도합이 실리콘 산화막에 기인하는 것을 구명하고, 또한 이 실리콘 산화막의 특성을 특정함으로써 개선할 수 있는 것을 구명한 것에 기초하여, 상술한 모든 문제의 해결을 도모할 수 있는 반도체 장치와 그 제조 방법을 제공하기에 도달한 것이다.
본 발명은 실리콘 산화막으로 이루어지는 제 1 절연막과, 유기계 절연막으로 이루어지는 제 2 절연막의 적층부를 적어도 갖는 절연층이 형성된 반도체 장치로서, 그 실리콘 산화막이 이 실리콘 산화막과 유기계 절연막과의 적층 구조와, 실리콘 산화막의 단층 구조의 각각에 관한 질량(18)을 기준으로 하는 승온 탈리 질량 분석 측정(昇溫 脫離 質量 分析 測定)의 이온 전류 측정에 의한 탈가스 스펙트럼의 0°내지 450℃에서의 각 면적 적분 SI및 SII의 비 SI/SII가, 1 이상 1.5 이하를 나타내는 특성을 갖는 흡습 억제(吸濕 抑制)가 이루어진 실리콘 산화막 구성으로 한다.
이 승온 탈리 질량 분석 측정의 측정기는 전자과학(주)형명: WA1000S를 사용하였다.
또한, 본 발명에 따른 반도체 장치의 제조 방법은 화학적 기상 성장(CVD)에 의한 실리콘 산화막으로 이루어지는 제 1 절연막의 성막 공정과, 유기계 절연막으로 이루어지는 제 2 절연막의 성막 공정을 갖고, 이 제 1 절연막의 성막을, 실리콘 산화막과 유기계 절연막의 적층 구조와, 실리콘 산화막의 단층 구조의 각각에 관한 질량(18)을 기준으로 하는 승온 탈리 질량 분석 측정의 이온 전류 측정에 의한 탈가스 스펙트럼의 0°내지 450℃에서의 각 면적 적분 SI및 SII의 비 SI/SII가 1 이상 1.5 이하가 되는 성막 조건으로 성막한다.
상술한 적층 절연층은 예를 들면 다층 배선 구조에 있어서, 예를 들면 Cu에 의한 금속 배선간의 층간 절연층을 구성한다.
상술한 본 발명 구성에 따른 반도체 장치 및 제조 방법에 의할 때는, 상술한 유기계 절연막이나, 금속 배선에 있어서의 특성 열화, 즉 변질이나, 벗겨짐의 발생을 효과적으로 회피할 수 있다.
즉, 실리콘 산화막(제 1 절연막), 특히 CVD에 의해서 형성한 실리콘은 탈리가스가 발생하고, 이것이 유기계 절연막(제 2 절연막)이나, Cu에 의한 금속 배선의 특성에 영향을 주는 것이 구명되었다.
이 탈리 가스는 주로 수분(H2O)이나 산소(O2)이고, 예를 들면 반도체 장치의 제조 과정에서, 유기계 절연막에, 300℃를 넘는 열이 가해지면, 유기계 절연막은 이들 H2O나, O2와 반응하기 쉽고, 또한, 탈가스도 현저하게 되며, 유기계 절연막이나 Cu의 막질 열화, 구체적으로는 균열이 발생하여, 박리가 발생한다.
이에 대하여, 본 발명에 있어서는 그 유기막과 접촉하는 실리콘 산화막의 성막에 있어서, 상술한 탈가스를 억제하는 성막을 행하는 것이고, 특히 그 성막의 특성, 성막 조건을, SI/SII를 1 내지 1.5로 함으로써, 이 때, 상술한 막질의 열화, 구체적으로는 균열의 발생이 회피되었다.
본 발명의 한 실시예의 한 예의 개략 단면도를 도 1에 도시한다. 그러나, 본 발명은 이 실시예 및 이 예에 한정되는 것이 아니다.
도 1의 예에서는 반도체 기판(20)상에, 다층 배선 구조가 형성된 반도체 장치를 도시한다.
이 예에서는 소요(所要)의 회로 소자(22)가 형성된 반도체 기판(20) 예를 들면 실리콘 반도체 기판 상에, 다층 배선 구조를 갖는 반도체 장치를 제작하는 것이다.
이 다층 배선 구조는, 그 절연층이 실리콘 산화막으로 이루어지는 제 1 절연막(1)과, 비유전율(k)이 낮은 유기계 절연막으로 이루어지는 제 2 절연막(2)이 적어도 적층된 구성을 갖는다.
제 1 절연막(1)의 실리콘 산화막은 SiO, SiOF, 그 밖에 가공성이 떨어지지만 예를 들면 SiOC에 의해서 구성할 수 있다.
또한, 제 2 절연막(2)의 유기계 절연막은 비유전율(k)이 3.0 이하의 예를 들면 폴리아리일에테르의 SiLK(다우캐미컬사 제조, 상품명), 방향족계 폴리머 예를 들면 FLARE(하네웰사 제조, 상품명), 불소수지 등에 의해서 구성한다.
반도체 기판(20)에는 그 한 주면에, 반도체 회로 소자(22)가 형성되고, 서로 분리해야 할 회로 소자간에, 예를 들면 STI(Shallow Trench Isolation)에 의한 분리 절연층(23)이 형성되어 있다.
이 예에서는 절연 게이트형 트랜지스터(M0S)에 의한 반도체 회로 소자(22)가 형성되어 있는 경우에, 그 소스 내지는 드레인 영역(이하 S/D 영역이라 한다; 24)이 형성되고, 그 배선 도출이 이루어지는 소정의 S/D 영역(24)에 다층 배선 구조의 소요의 배선이 전기적으로 콘택트된다.
또한, 이 예에서는 반도체 기판(20)상에 형성된 절연층(이하 기판 상 절연층이라고 한다; 21)이, 예를 들면 제 1 절연막(1)에 의해서 형성되고, 그 소정부에,회로 소자(22)의 배선 도출 위치 상에 관통하는 투과 구멍(25)이 천설되고, 이들 투과 구멍에, 예를 들면 텅스텐(W)에 의한 도전 플러그(26)가 충전된다.
이렇게 하여, 도전 플러그(26)가 소정의 예를 들면 S/D 영역(24)에 직접적으로, 혹은, S/D 영역 상에 형성한 전극이나 배선(도시하지 않음)에 콘택트된다.
이 기판상 절연층(21)상에는 유기계 절연막으로 이루어지는 제 2 절연막(2)이 형성되고, 제 1 금속 배선(41)이 충전되는 소요의 패턴으로 형성된 제 1 배선홈(31)이 제 2 절연막(2)을 관통하여 형성된다. 이렇게 하여, 제 1 금속 배선(41)이 소정부에서, 도전 플러그(26)와 콘택트된다.
또한, 이 제 1 금속 배선(41)이 형성된 제 2 절연막(2)상에, 제 1 절연막(1)과 제 2 절연막(2)이 적층되어 층간 절연막이 형성되고, 이 층간 절연막에, 제 2 금속 배선(42)이 충전되는 소요의 패턴의 제 2 배선홈(32)이 제 2 절연막을 관통하여 형성된다. 이 배선홈(31)의 일부에는 마찬가지로 금속 배선(42)이 충전되고, 제 1 금속 배선(41)의 소정부에 연통하는 투과 구멍(32w)이 형성되고, 제 2 금속 배선(42)과, 제 1 금속 배선(41)의 콘택트가 이루어진다.
도 1에 있어서는 이 제 2 금속 배선(42)과 동일한 구성을 채용하여, 각각 제 1 절연막(1 및 2)이 적층된 층간 절연층에, 순차 제 3 내지 제 7 금속 배선(43 내지 47)이 형성된 구성을 도시하고 있다.
또한, 도 1의 구조에 있어서는 각 금속 배선(41 내지 47)이, 확산이 생기는 Cu에 의해서 구성되어 있고, 이 확산을 저지하는 예를 들면 TaN이나, TiN에 의한 배리어 금속층(6)이 각 투과 구멍(32w 내지 37w)을 포함하여 각 배선홈(31 내지37)의 내벽면 내에 형성되고, 또한, 각 금속 배선이 임하는 제 2 절연막(2)과 제 1 절연막(1) 사이에, 예를 들면 SiC, SiN, SiOC에 의한 배리어 절연층(8)이 개재된 구성으로 되어 있다.
그리고, 본 발명의 장치에 있어서는, 상술한 실리콘 산화막으로 이루어지는 제 1 절연막의 구성을 흡습 억제가 이루어진 실리콘 산화막 구성으로 한다. 즉, 이 실리콘 산화막은 실리콘 산화막과 유기계 절연막의 적층 구조와, 실리콘 산화막의 단층 구조의 각각에 관한 질량(18)을 기준으로 하는 승온 탈리 질량 분석 측정의 이온 전류 측정에 의한 탈가스 스펙트럼의 0 내지 450℃에 있어서의 면적 적분 SI및 SII의 비 SI/SII가, 1 이상 1.5 이하를 나타내는 특성의 실리콘 산화막에 의해서 구성한다.
결국, 이 실리콘 산화막의 성막 시에, 이러한 실리콘 산화를 형성하는 성막 조건에 의한 성막을 행한다.
즉, 본 발명의 제조 방법은 상술한 바와 같이, 예를 들면 도 1에서 설명한 본 발명의 장치를 제조하는 것으로, 화학적 기상 성장(CVD)에 의한 실리콘 산화막으로 이루어지는 제 1 절연막의 성막 공정과, 유기계 절연막으로 이루어지는 제 2 절연막의 성막 공정을 갖는 것이지만, 그 제 1 절연막의 성막을, 예를 들면 평행 평판형 장치에 의한 플라즈마 CVD에 의해서 형성하는 데에, 그 성막 조건을 특정한 흡습 억제가 이루어지는 조건 하에서 형성한다.
즉, 그 성막을 행하는 성막 장치에 의해서 미리 실리콘 산화막과 유기계 절연막의 적층 구조와, 실리콘 산화막의 단층 구조를 형성하고, 이에 대하여 상술한 바와 같이, 질량(18)을 기준으로 하는 승온 탈리 질량 분석 측정의 이온 전류 측정에 의한 탈가스 스펙트럼의 면적 적분비 SI/SII가, 1 내지 1.5의 범위가 되는 조건을 구하고, 이 조건하에서, 제 1 절연막(1)을 구성하는 실리콘 산화막을 성막한다.
도 1에 도시한 반도체 장치의 제조 순서의 한 예를, 도 2 내지 도 5의 각 공정에서의 개략 단면도를 참조하여 설명한다. 도 2 내지 도 5에 있어서 도 1과 대응하는 부분에는 동일 부호를 붙인다.
도 2a에 도시하는 바와 같이, 상술한 구성에 의한 반도체 기판(20)상에, 기판상 절연층(21)을, 예를 들면 제 1 절연막(1)에 의해서 형성한다. 이 기판상 절연층(21)의 도전 플러그의 도출이 이루어지는 반도체 회로 소자(22), 예를 들면 MOS의 소정의 S/D 영역(24)상에, 투과 구멍(25)을 포토리소그래피를 적용한 패턴 에칭 등에 의해서 천설하고, 이 투과 구멍(25)내에, 예를 들면 텅스텐(W)에 의한 도전 플러그(26)를 주지의 방법으로 충전 형성한다. 즉, 예를 들면 CVD법에 의해서 텅스텐을 투과 구멍(25)을 매립하여 형성하고, 표면으로부터 CMP(Chemical Mechanical Polish)에 의해서 연마하여 투과 구멍(25)내에, 텅스텐에 의해서 형성된 플러그(26)가 매립되고, 그 상단이 층간 절연층(21)의 표면과 동일한 평면을 갖는 평탄면에 형성된다.
그리고, 도 2b에 도시하는 바와 같이, 기판상 절연층(21)상에, 비유전율(k)이 낮은 상술한 유기계 절연막에 의한 제 2 절연막(2)을 성막한다.
도 2c에 도시하는 바와 같이, 도 3a에서 도시하는 소요의 도전 플러그(26)와 콘택트되는 소요의 패턴을 갖는 제 1 금속 배선을 형성하기 위한 제 1 배선홈(31)을 형성한다.
이 배선홈(31)의 형성은 포토리소그래피 기술을 사용하여, 형성해야 할 배선홈의 패턴의 개구가 형성된 예를 들면 포토레지스트에 의한 에칭 마스크를 형성하고, 이 마스크의 개구를 통하여 예를 들면 RIE(반응성 이온 에칭)에 의해서 제 2 절연막(2)에 대하여, 그 전체 두께를 가로지르는 깊이의 에칭을 행하여 형성한다.
이렇게 하여 소요의 패턴의 제 1 배선홈(31)을 소요의 도전 플러그(26)상에 걸쳐서 형성한다.
도 3a에 도시하는 바와 같이, 배선홈(31)내에, 예를 들면 Cu에 의한 제 1 금속 배선(41)을 충전한다. 이 금속 배선(41)이, 상술한 Cu에서처럼 확산이 생기기 쉬운 금속인 경우는 이 금속 배선(41)의 충전에 앞서서, 배선홈(31)의 내면에, 그 확산 방지 효과를 갖는 예를 들면 TaN이나 TiN으로 이루어지는 배리어 금속층(6)을 예를 들면 이방성 스퍼터에 의해서 형성한다.
그 후, 배선홈(31)을 매립하여 전면적으로 예를 들면 Cu를 스퍼터 혹은 CVD법에 의해서 형성하고, 이 Cu를 예를 들면 400℃에서 재용융 이른바 리플로 및 신터링하여 표면을 평탄화한다. 계속해서, 표면으로부터 CMP를 행하고, 배선홈(31)내에만 선택적으로 Cu가 남겨져 이로써 제 1 금속 배선(41)이 형성되고, 그 표면이 제 2 절연막(2)의 표면과 거의 동일 평면으로 된 평탄면을 형성한다.
다음에, 도 3b에 도시하는 바와 같이, 금속 배선(41)이 이르는 제 2절연막(2)상에, 전면적으로, 상술한 바와 같이, 금속 배선(41)이 Cu에 의해서 형성되는 경우는, 그 확산을 억제하기 위한, 예를 들면 SiC, SiN, SiOC 등에 의한 배리어 절연층(8)을 전면적으로 형성한다.
그 후, 도 3c에 도시하는 바와 같이, 이 배리어 절연층(8)상에, 전면적으로 제 1 절연막(1)을, 상술한 층간 절연막(21)에 있어서의 제 1 절연막(1)과 동일한 재료 및 성막 방법, 예를 들면 산화실리콘막을 CVD법에 의해서 형성한다.
다음에, 도 4a에 도시하는 바와 같이, 제 1 절연막 상에, 비유전율이 낮은 유기막에 의한 제 2 절연막(2)을 성막한다.
다음에, 도 4b에 도시하는 바와 같이, 제 1 및 제 2 절연막(1 및 2)에 의한 적층 층간 절연막에, 도 5a에서 도시하는 소요의 패턴을 갖는 제 2 금속 배선(42)의 패턴을 갖는 제 2 배선홈(32)을 형성한다.
이 제 2 배선홈(32)은 하층의 제 1 금속 배선(41)과 콘택트하는 부분에 있어서만, 제 1 절연막(1)을 관통하는 투과 구멍(32w)을 천설하고, 타측 부분에서는 저비유전율의 제 2 절연막(2)에서만 형성한다.
즉, 이 경우, 우선 제 2 절연막(2)에 대하여, 그 전체 두께를 가로지르는 깊이로, 예를 들면 도 2c에서 설명한 바와 같이, 포토리소그래피 기술에 의해서 소요의 RIE에 의한 패턴 에칭을 행한다.
그 후, 투과 구멍(32w)의 형성부에, 마찬가지로 포토리소그래피에 의한 개구를 갖는 예를 들면 포토레지스트에 의한 에칭 마스크를 형성하고, 이 개구를 통하여 마찬가지로 RIE에 의해서 투과 구멍을 형성한다.
이 배선홈(32)은 저비유전율막에 의해서 형성된 제 2 절연막(2)에 있어서는, 홈 간격이 좁혀진 폭 넓이로 형성하지만, 더블형 배선홈을 형성하기 위한, 높은 비유전율을 갖는 제 1 절연막(1)에 있어서의 투과 구멍(32w)은 그 폭을 좁힘으로써 홈 간격을 크게 할 수 있다.
도 5a에 도시하는 바와 같이, 이 제 2 배선홈(32)내에, 제 2 금속 배선(42)을 충전 형성하여, 표면을 평탄화한다.
이 금속 배선(42)의 형성 및 평탄화는, 예를 들면 도 3a에서 설명한 것과 동일한 방법에 의할 수 있다.
도 5b에 도시하는 바와 같이, 도 3b 내지 도 4a에서 설명한 것과 동일한 금속 배선(41)이 Cu에 의해서 형성되는 경우는, 그 확산을 억제하기 위한, 예를 들면 SiC, SiN, SiOC 등에 의한 배리어 절연층(8)을 전면적으로 형성한다.
그 후, 상술한 바와 같이 배리어 절연층(8)상에, 전면적으로 제 1 절연막(1)을 형성하고, 또한, 비유전율이 낮은 유기계 절연막에 의한 제 2 절연막(2)을 성막한다.
이렇게 하여, 도 1에 도시하는 바와 같이, 제 3 내지 제 7 배선홈(33 내지 37)의 형성, 배리어 금속층(6)의 형성, 금속 배선(43 내지 47)의 형성, 배리어 절연층(8)의 형성을 반복하여 행하여, 소망의 총수의 다층 배선 구조, 도 1의 예에서는, 7층의 다층 배선 구조를 형성한다. 그리고, 그 최상층에는, 도시하지 않지만, 표면 절연층의 형성, 단자 전극 등의 형성이 이루어진다.
다음에, 본 발명의 제조 방법에 있어서의 상술한 제 1 절연막(1)을 성막하는방법에 관해서 상세하게 설명한다. 이 성막은 예를 들면 도 6에 그 개략 구성도를 도시하는 예를 들면 평행 평판형 플라즈마 CVD 장치에 의해서 성막한다.
이 성막 장치는 주지의 장치로서, 배기계(90)에 연결되는 반응실(60)내에, 평행 평판 전극의 상부 전극(61)과 하부 전극(62)이 대향하여 배치된다.
이 하부 전극(62)상에는, 피성막체(63)가 배치된다.
하부 전극(62)하에는 히터(64)가 배치되고, 이 히터(64)로의 통전에 의해서 하부 전극(62)을 따라서, 피성막체(63)가 소요의 온도로 가열된다.
반응실(60)에는 원료 가스의 공급구(65)가 설치되고, 샤워 전극 구성으로 한 상부 전극(61)의 가스 확산구로부터, 피성막체(63)를 향하여 균일하게 원료 가스 (91)를 확산 공급하도록 되어 있다.
그리고, 상부 전극(61)과 하부 전극(62)의 사이에, RF(고주파) 전력을 인가한다.
이 장치를 사용하여 성막하는 것이지만, 상술한 바와 같이, 본 발명에 있어서는 실리콘 산화막과 유기계 절연막의 적층 구조(이하 시료(1)라고 한다)와, 실리콘 산화막의 단층 구조(이하 시료(2)라고 한다)를 구성한다.
시료(1 및 2)는 각각 도 7a 및 도 7b에 개략 단면도를 도시하는 바와 같이, 예를 들면 실리콘 기판(70)상에, 시료(1)에 있어서는 상술한 제 2 절연막(2)을 구성하는 유기계 절연막(82)을 성막하고, 이 위에 상술한 제 1 절연막(1)을 구성하는 실리콘 산화막(81)을 성막하여 구성하며, 시료(2)에 있어서는 제 1 절연막(1)을 구성하는 실리콘 산화막(81)을 성막하여 구성한다.
이하에, 그 실시예를 들어 설명한다. 제 1 실시예 및 제 2 실시예는 시료(1)의 유기계 절연막(82)으로서 저비유전율막의 다우케미컬사에서 제조한 SiLK-J를 사용하여, SI/SII≤1.4가 되도록, 실리콘 산화막(81)의 형성 조건을 규정한 경우이다.
또한, 제 3 실시예는 시료(1)의 유기계 절연막(82)으로서 저비유전율막의 알라이드 시그널사에서 제조한 FLARE를 사용하여, SI/SII≤1.5가 되도록, 실리콘 산화막(81)의 형성 조건을 규정한 경우이다.
〔제 1 실시예〕
이 실시예에 있어서는 Si 기판(70)상에, 저비유전율막의 다우 케미컬사에서 제조한 SiLK-J에 의한 유기계 절연막(82)을 두께 300nm로 성막하여, 이 위에, 상술한 평행 평판 플라즈마 CVD 장치에 의해서 실리콘 산화 SiO막(81)을 두께 100nm로 성막하여 시료(1)를 제작하였다.
또한, Si 기판(70)상에, 상술한 평행 평판 플라즈마 CVD 장치에 의해서 실리콘 산화 SiO막(81)을 두께 100nm로 성막하여 시료(2)를 제작하였다.
이 SiO의 성막 조건은 하기와 같이 선정하였다.
이들 시료(1 및 2)의 각각의 질량(18; H2O 량)의 승온 탈리 질량 분석 측정(전자과학(주)TWA1000S)에 의한 탈가스 스펙트럼을 도 8에 도시한다. 도 8 중, 파선 곡선은 시료(1)의 탈가스 스펙트럼, 실선 곡선은 시료(2)의 탈가스 스펙트럼으로, 이 때의 양 곡선에 의한 0°내지 450℃에서의 면적 적분비, SI/SII는 1.1이 되었다.
상술한 SiO의 성막 조건은,
N2가스 유량: 1000sccm
N2O 가스 유량: 500sccm
SiH4가스 유량: 110sccm
압력: 665Pa
RF 전력: 350W
성막 기판 온도: 400℃
로 하였다.
이 SiO의 성막 조건에 의해서, 도 1에서 도시한 제 1 내지 제 7 층의 금속 배선이 적층된 다층 배선 구조에 의한 반도체 장치의 제 1 절연막을 성막하여, 제 2 절연막(2)을, SiLK-J의 유기계 절연막에 의해서 형성하였다.
이 때, 균열의 발생이 없고, 막 벗겨짐 등이 전혀 발생하지 않는 신뢰성 높은 다층 배선 구조를 갖는 반도체 장치를 구성할 수 있었다. 덧붙여 말하면, 이 균열은 이것이 발생한 경우에는 육안으로 관찰할 수 있다.
다음에, 상술한 제 1 실시예에 있어서의 N2O 가스 유량과, SiH4가스 유량을 변경하였다.
〔제 2 실시예〕
제 1 실시예와 동일한 방법으로 하였지만, SiO2성막 조건을,
N2가스 유량: 1000sccm
N2O 가스 유량: 600sccm
SiH4가스 유량: 100sccm
압력: 665Pa
RF 전력: 350W
성막 기판 온도: 400℃
로 하였다.
이 경우의 시료(1 및 2)의 각각의 질량(18; H2O 량)의 승온 탈리 질량 분석 측정에 의한 탈가스 스펙트럼을 도 9에 도시한다. 도 9 중, 파선 곡선은 시료(1)의 탈가스 스펙트럼, 실선 곡선은 시료(2)의 탈가스 스펙트럼으로, 이 때의 양 곡선에 의한 0° 내지 450℃에서의 면적 적분비, SI/SII는 1.0이 되었다.
이 SiO의 성막 조건에 의해서, 도 1에서 도시한 제 1 내지 제 7 층의 금속 배선이 적층된 다층 배선 구조에 의한 반도체 장치의 제 1 절연막을 성막하고, 제 2 절연막(2)을, SiLK-J의 유기계 절연막에 의해서 형성하였다.
이 경우에 있어서도, 균열의 발생이 없고, 막 벗겨짐 등이 전혀 발생하지 않는 신뢰성 높은 다층 배선 구조를 갖는 반도체 장치를 구성할 수 있었다.
〔제 3 실시예〕
제 1 실시예와 동일한 방법으로 하였지만, SiO2성막 조건을,
N2가스 유량: 1000sccm
N2O 가스 유량: 500sccm
SiH4가스 유량: 100sccm
압력: 665Pa
RF 전력: 350W
성막 기판 온도: 400℃
로 하였다.
이 경우의 시료(1 및 2)의, 각각의 질량(18; H2O 량)의 승온 탈리 질량 분석 측정에 의한 탈가스 스펙트럼을 도 10에 도시한다. 도 10중, 파선 곡선은 시료(1)의 탈가스 스펙트럼, 실선 곡선은 시료(2)의 탈가스 스펙트럼으로, 이 때의 양 곡선에 의한 0° 내지 450℃에서의 면적 적분비, SI/SII는 1.5가 되었다.
이 SiO의 성막 조건에 의해서, 도 1에서 도시한 제 1 내지 제 7 층의 금속 배선이 적층된 다층 배선 구조에 의한 반도체 장치의 제 1 절연막을 성막하고, 제 2 절연막(2)을, SiLK-J의 유기계 절연막에 의해서 형성하였다.
이 경우에 있어서도, 균열의 발생이 없고, 막 벗겨짐 등이 전혀 발생하지 않는 신뢰성 높은 다층 배선 구조를 갖는 반도체 장치를 구성할 수 있었다.
〔제 4 실시예〕
제 1 실시예와 동일한 방법으로 하였지만, SiO2성막 조건을,
N2가스 유량: 1000sccm
N2O 가스 유량: 400sccm
SiH4가스 유량: 100sccm
압력: 665Pa
RF 전력: 350W
성막 기판 온도: 400℃
로 하였다.
이 경우의 시료(1 및 2)의, 각각의 질량 (18; H2O 량)의 승온 탈리 질량 분석 측정에 의한 탈가스 스펙트럼을 도 11에 도시한다. 도 11 중, 파선 곡선은 시료(1)의 탈가스 스펙트럼, 실선 곡선은 시료(2)의 탈가스 스펙트럼으로, 이 때의 양 곡선에 의한 0°내지 450℃에서의 면적 적분비, SI/SII는 1.3이 되었다.
이 SiO의 성막 조건에 의해서, 도 1에서 도시한 제 1 내지 제 7 층의 금속 배선이 적층된 다층 배선 구조에 의한 반도체 장치의 제 1 절연막을 성막하여, 제 2 절연막(2)을, SiLK-J의 유기계 절연막에 의해서 형성하였다.
이 경우에 있어서도, 균열의 발생이 없고, 막 벗겨짐 등이 전혀 발생하지 않는 신뢰성 높은 다층 배선 구조를 갖는 반도체 장치를 구성할 수 있었다.
〔제 5 실시예〕
이 실시예에 있어서도, Si 기판(70)상에, 저비유전율막의 다우 케미컬사에서 제조한 SiLK-J에 의한 유기계 절연막(82)을 두께 300nm로 성막하고, 이 위에 상술한 평행 평판 플라즈마 CVD 장치에 의해서 SiO에 의한 실리콘 산화막(81)을 두께 100nm로 성막하여 시료(1)를 제작하였다.
또한, Si 기판(70)상에, 상술한 평행 평판 플라즈마 CVD 장치에 의해서 SiO 에 의한 실리콘 산화막(81)을 두께 100nm로 성막하여 시료(2)를 제작하였다.
그리고, 이 SiO의 성막 조건은 하기에 선정하였다. 이 때, 0° 내지 450℃에서의 SI/SII는 1.0이 되었다.
SiO의 성막 조건:
N2가스 유량: 4500sccm
N2O 가스 유량: 400sccm
SiH4가스 유량: 90sccm
압력: 665Pa
RF 전력: 530W
성막 기판 온도: 350℃
로 하였다.
이 SiO의 성막 조건에 의해서, 도 1에서 도시한 제 1 내지 제 7 층의 금속 배선이 적층된 다층 배선 구조에 의한 반도체 장치의 제 1 절연막을 성막하고, 제 2 절연막(2)을 SiLK-J의 유기계 절연막에 의해서 형성하였다.
이 때, 막 벗겨짐 등이 전혀 발생하지 않는 신뢰성 높은 다층 배선 구조를 갖는 반도체 장치를 구성할 수 있었다.
〔제 1 내지 제 3 비교예〕
이들 제 1 비교예 내지 제 3 비교예는 제 2 실시예에 있어서, 그 N2O 가스 유량을 각각 2000sccm, 1000sccm, 800sccm로 하였다.
이들 제 1 내지 제 3 비교예의 각각의 각 시료(1 및 2)의 동일한 탈가스 스펙트럼을 도 12 내지 도 14에, 각각 파선 곡선 및 실선 곡선으로 도시한다.
제 1 비교예, 제 2 비교예 및 제 3 비교예의 각 SI/SII는 1.8, 1.8, 1.7이 되었다.
이들 비교예의 SiO의 성막 조건에 의해서, 도 1에서 도시한 제 1 내지 제 7 층의 금속 배선이 적층된 다층 배선 구조에 의한 반도체 장치의 제 1 절연막을 성막하여, 제 2 절연막(2)을 SiLK-J의 유기계 절연막에 의해서 형성하였다.
이 때, 균열이 발생하여, 막 벗겨짐이 생겼다.
상술한 제 1 내지 제 5 실시예 및 제 1 내지 제 3 비교예에 의해 명백한 바와 같이, 예를 들면 N2O 가스와 SiH4가스의 공급량 등의 조건 선정에 의해서 흡습 제어를 할 수 있다.
〔제 6 실시예〕
이 실시예에 있어서는 Si 기판(70)상에, 저비유전율막의 알라이드 시그널사에서 제조한 FLARE에 의한 유기계 절연막(82)을 두께 300nm로 성막하고, 이 위에, 상술한 평행 평판 플라즈마 CVD 장치에 의해서 SiO에 의한 실리콘 산화막(81)을 두께 100nm으로 성막하여 시료(1)를 제작하였다.
또한, Si 기판(70)상에, 상술한 평행 평판 플라즈마 CVD 장치에 의해서 SiO 에 의한 실리콘 산화막(81)을 두께 100nm로 성막하여 시료(2)를 제작하였다.
이 SiO의 성막 조건은 하기와 같이 선정하였다.
이들 시료(1 및 2)의, 각각의 질량(18; H2O 량)의 승온 탈리 질량 분석 측정에 의한 탈가스 스펙트럼의 0°내지 450℃에서의 면적 적분비, SI/SII는 1.0이 되었다.
상술한 SiO의 성막 조건은,
N2가스 유량: 4500sccm
N2O 가스 유량: 400sccm
SiH4가스 유량: 90sccm
압력: 665Pa
RF 전력: 530W
성막 기판 온도: 350℃
로 하였다.
이 SiO의 성막 조건에 의해서, 도 1에서 도시한 제 1 내지 제 7 층의 금속 배선이 적층된 다층 배선 구조에 의한 반도체 장치의 제 1 절연막을 성막하여, 제 2 절연막(2)을, SiLK-J의 유기계 절연막에 의해서 형성하였다.
이 때, 균열의 발생이 없고, 막 벗겨짐 등이 전혀 발생하지 않는 신뢰성 높은 다층 배선 구조를 갖는 반도체 장치를 구성할 수 있었다.
상술한 부분에서 분명한 바와 같이, SI/SII≤1.5에 있어서, 균열의 발생이 확실하게 회피되었다.
상술한 바와 같이, 본 발명에 있어서는 실리콘 산화막에 의한 제 1 절연막(1)을 탈가스 스펙트럼의 면적 적분 SI및 SII의 비 SI/SII가, 1 이상 1.5 이하를 나타내는 특성을 갖는 흡습 억제가 이루어진 실리콘 산화막 구성으로 함으로써, 유기계 절연막에 의한 제 2 절연막(2)과 적층한 구조로서도, 탈가스에 의한 신뢰성 저하를 회피할 수 있다. 따라서, 다층 배선 구조에 있어서, 그 적어도 일부를 저유전율의 유기계 절연막에 의해서 구성하고, 배선간의 기생 용량의 저감화를 도모하는 구성에 있어서도 신뢰성 높은 목적으로 하는 반도체 장치를 수율 좋게 제조할 수 있다.
또한, 상술한 실시예에 있어서는, 말하자면 하이브리드 구성으로 한 경우 이지만, 도 15에서 설명한 바와 같이, 소위 풀저비유전율 구조에 있어서 스토퍼층 등의 실리콘 산화막과 유기계 절연막의 적층 구조를 갖는 각종 구조에 적용할 수 있는 등, 본 발명의 범위에 있어서, 여러 가지 변형 변경이 이루어져, 이것에 따라서 본 발명에 있어서 그 실시예가 변경되는 것은 말할 필요도 없다.
상술한 바와 같이, 본 발명 장치에 있어서는 실리콘 산화막과 유기계 절연막의 적층 구조에 있어서, 그 실리콘 산화막을 그 특성, 즉 승온 탈리 질량 분석 측정의 이온 전류 측정에 의한 탈가스 스펙트럼의 면적 적분 SI및 SII의 비 SI/SII의 특정에 의한 흡습 억제가 이루어진 실리콘 산화막으로 함으로써 유기계 절연막이나, 금속 배선에 있어서의 특성 열화, 즉 변질이나, 벗겨짐의 발생을 효과적으로 회피할 수 있고, 신뢰성 높은 반도체 장치를 구성할 수 있다.
또한, 본 발명의 제조 방법에서는, 실리콘 산화막의 성막에 있어서, 상술한 조건이 얻어지는 성막 조건을 선정함에 따라, 유기계 절연막이나, 금속 배선에 있어서의 특성 열화, 즉 변질이나, 벗겨짐의 발생을 효과적으로 회피할 수 있고, 신뢰성 높은 반도체 장치를 수율 좋게 제조할 수 있는 것이다.
따라서, 본 발명에 따르면, 저비유전율에 의한 유기 절연막을 절연층으로서 사용할 수 있고, 배선간의 기생 용량의 저감화, 또한, 특성 열화를 초래하지 않고, 도전성이 뛰어난 Cu에 의한 금속 배선을 사용할 수 있는 것에 의한 배선 저항의 저감화에 의하여, 고밀도, 고속성이 뛰어난 반도체 장치를 구성할 수 있는 것이다.

Claims (4)

  1. 실리콘 산화막으로 이루어지는 제 1 절연막과, 유기계 절연막으로 이루어지는 제 2 절연막과의 적층부를 적어도 갖는 절연층이 형성된 반도체 장치에 있어서,
    상기 실리콘 산화막이, 상기 실리콘 산화막과 상기 유기계 절연막의 적층 구조와, 상기 실리콘 산화막의 단층 구조의 각각에 관한 질량(18)을 기준으로 하는 승온 탈리 질량 분석 측정(昇溫 脫離 質量 分析 測定)의 이온 전류 측정에 의한 탈가스 스펙트럼의 0°내지 450℃에서의 면적 적분비 각 면적 적분 SI및 SII의 비 SI/SII가, 1 이상 1.5 이하를 나타내는 특성을 갖는 흡습 억제(吸濕 抑制)가 이루어진 실리콘 산화막 구성을 갖는 것을 특징으로 하는, 반도체 장치.
  2. 제 1 항에 있어서,
    상기 실리콘 산화막으로 이루어지는 제 1 절연막과 상기 유기계 절연막으로 이루어지는 제 2 절연막이 적층되어 이루어지는 절연층과, Cu로 이루어지는 금속 배선을 갖는 다층 배선 구조를 갖는 반도체 장치인 것을 특징으로 하는, 반도체 장치.
  3. 화학적 기상 성장(CVD)에 의한 실리콘 산화막으로 이루어지는 제 1 절연막의 성막 공정과,
    유기계 절연막으로 이루어지는 제 2 절연막의 성막 공정을 갖고,
    상기 제 1 절연막의 성막을, 상기 실리콘 산화막과 상기 유기계 절연막의 적층 구조와, 상기 실리콘 산화막의 단층 구조의 각각에 관한 질량(18)을 기준으로 하는 승온 탈리 질량 분석 측정의 이온 전류 측정에 의한 탈가스 스펙트럼의 0° 내지 450℃에서의 각 면적 적분 SI및 SII의 비 SI/SII가, 1 이상 1.5 이하가 되는 성막 조건을 갖고 성막하는 것을 특징으로 하는, 반도체 장치의 제조 방법.
  4. 제 3 항에 있어서,
    상기 실리콘 산화막으로 이루어지는 제 1 절연막과 상기 유기계 절연막으로 이루어지는 제 2 절연막이 적층되어 이루어지는 절연층과, Cu로 이루어지는 금속 배선을 갖는 다층 배선 구조를 갖는 반도체 장치의 제조 방법인 것을 특징으로 하는, 반도체 장치의 제조 방법.
KR1020027016518A 2001-04-05 2002-04-03 반도체 장치와 그 제조 방법 KR20030007862A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001107505A JP2002305193A (ja) 2001-04-05 2001-04-05 半導体装置とその製造方法
JPJP-P-2001-00107505 2001-04-05

Publications (1)

Publication Number Publication Date
KR20030007862A true KR20030007862A (ko) 2003-01-23

Family

ID=18959819

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027016518A KR20030007862A (ko) 2001-04-05 2002-04-03 반도체 장치와 그 제조 방법

Country Status (5)

Country Link
US (2) US20040018716A1 (ko)
JP (1) JP2002305193A (ko)
KR (1) KR20030007862A (ko)
TW (1) TWI278981B (ko)
WO (1) WO2002082525A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1495120B1 (en) * 2002-04-18 2012-10-10 Acuity Pharmaceuticals, Inc Means and methods for the specific modulation of target genes in the eye
US7148342B2 (en) 2002-07-24 2006-12-12 The Trustees Of The University Of Pennyslvania Compositions and methods for sirna inhibition of angiogenesis
WO2004105123A1 (ja) * 2003-05-21 2004-12-02 Fujitsu Limited 半導体装置
TWI285938B (en) * 2003-08-28 2007-08-21 Fujitsu Ltd Semiconductor device
KR100711912B1 (ko) * 2005-12-28 2007-04-27 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 형성 방법
ES2390499T3 (es) * 2006-06-12 2012-11-13 Opko Pharmaceuticals, Llc Composiciones y métodos para la inhibición de la angiogénesis por sirna
US7872118B2 (en) * 2006-09-08 2011-01-18 Opko Ophthalmics, Llc siRNA and methods of manufacture
JP5832293B2 (ja) 2008-12-04 2015-12-16 オプコ ファーマシューティカルズ、エルエルシー 血管新生促進ｖｅｇｆイソ型を選択的に抑制する組成物および方法
WO2014069662A1 (ja) 2012-11-05 2014-05-08 大日本印刷株式会社 配線構造体

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3610745B2 (ja) * 1996-11-28 2005-01-19 ソニー株式会社 層間絶縁膜の形成方法
JPH1126449A (ja) * 1997-06-30 1999-01-29 Sony Corp 絶縁膜の成膜方法
JP2000106397A (ja) * 1998-07-31 2000-04-11 Sony Corp 半導体装置における配線構造及びその形成方法
JP3888794B2 (ja) * 1999-01-27 2007-03-07 松下電器産業株式会社 多孔質膜の形成方法、配線構造体及びその形成方法
JP2000252359A (ja) * 1999-03-03 2000-09-14 Sony Corp 絶縁膜のエッチング方法および配線層の形成方法

Also Published As

Publication number Publication date
US20040018716A1 (en) 2004-01-29
WO2002082525A1 (en) 2002-10-17
US20040251553A1 (en) 2004-12-16
JP2002305193A (ja) 2002-10-18
TWI278981B (en) 2007-04-11

Similar Documents

Publication Publication Date Title
TWI569313B (zh) 半導體裝置之製造方法
US6127258A (en) Method for forming a semiconductor device
US11043373B2 (en) Interconnect system with improved low-k dielectrics
JP2008109043A (ja) 半導体装置の製造方法および半導体装置
JP2006190839A (ja) 半導体装置及びその製造方法
US8455985B2 (en) Integrated circuit devices having selectively strengthened composite interlayer insulation layers and methods of fabricating the same
US10199325B2 (en) Semiconductor device and method of fabricating the same
KR20080086375A (ko) 반도체 장치 및 그 제조 방법
US7579277B2 (en) Semiconductor device and method for fabricating the same
KR20030007862A (ko) 반도체 장치와 그 제조 방법
CN100452387C (zh) 具有多层铜线路层的半导体器件及其制造方法
JP4343198B2 (ja) 半導体装置及びその製造方法
JP5217272B2 (ja) 配線の形成方法及び半導体装置の製造方法
US20090001577A1 (en) Metal line of semiconductor device with a triple layer diffusion barrier and method for forming the same
JP2000174019A (ja) 半導体装置及びその製造方法
US9613906B2 (en) Integrated circuits including modified liners and methods for fabricating the same
JP4868742B2 (ja) 半導体装置
JP2006196642A (ja) 半導体装置およびその製造方法
US20090072402A1 (en) Semiconductor device and method of fabricating the same
KR20010081964A (ko) 반도체 장치 및 그의 제조 방법
US11810818B2 (en) Metal interconnect structure and method for fabricating the same
US20230178379A1 (en) Film deposition for patterning process
JP2010010372A (ja) 電子装置及びその製造方法
KR100784105B1 (ko) 반도체 소자의 제조 방법
KR100702798B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application