JP2010165760A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2010165760A JP2010165760A JP2009005318A JP2009005318A JP2010165760A JP 2010165760 A JP2010165760 A JP 2010165760A JP 2009005318 A JP2009005318 A JP 2009005318A JP 2009005318 A JP2009005318 A JP 2009005318A JP 2010165760 A JP2010165760 A JP 2010165760A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- plug
- opening
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【目的】、配線層とその下層のプラグ層との配線抵抗を抑えながら下層のプラグの埋め込み性を向上させることが可能な半導体装置を提供することを目的とする。
【構成】本発明の一態様の半導体装置は、Cu配線10と、Cu配線10の下層側でCu配線10と接触して接続されるCuプラグ20と、Cuプラグ20の底面側及び側面側に配置された、Cuに対してバリア性を有するBM膜240と、Cu配線10とCuプラグ20との内Cuプラグ20側に選択的に、かつCuプラグ20とBM膜240との間に介在するように配置された、BM膜240よりも前記導電性材料に対して濡れ性が高いRu膜242と、Cu配線10とCuプラグ20とが接触する箇所を少なくとも除くCu配線10の底面側と、Cu配線10の側面側とに配置された、Cuに対してバリア性を有するBM膜244と、を備えたことを特徴とする。
【選択図】図11
【構成】本発明の一態様の半導体装置は、Cu配線10と、Cu配線10の下層側でCu配線10と接触して接続されるCuプラグ20と、Cuプラグ20の底面側及び側面側に配置された、Cuに対してバリア性を有するBM膜240と、Cu配線10とCuプラグ20との内Cuプラグ20側に選択的に、かつCuプラグ20とBM膜240との間に介在するように配置された、BM膜240よりも前記導電性材料に対して濡れ性が高いRu膜242と、Cu配線10とCuプラグ20とが接触する箇所を少なくとも除くCu配線10の底面側と、Cu配線10の側面側とに配置された、Cuに対してバリア性を有するBM膜244と、を備えたことを特徴とする。
【選択図】図11
Description
本発明は、半導体装置及び半導体装置の製造方法に係り、例えば、銅(Cu)配線層とプラグ層の構成およびその製造方法に関する。
近年、半導体集積回路(LSI)の高集積化、及び高性能化に伴って新たな微細加工技術が開発されている。特に、最近はLSIの高速性能化を達成するために、配線材料を従来のアルミ(Al)合金から低抵抗の銅(Cu)或いはCu合金(以下、まとめてCuと称する。)に代える動きが進んでいる。Cuは、Al合金配線の形成において頻繁に用いられたドライエッチング法による微細加工が困難であるので、溝加工が施された絶縁膜上にCu膜を堆積し、溝内に埋め込まれた部分以外のCu膜を化学機械研磨(CMP)により除去して埋め込み配線を形成する、いわゆるダマシン(damascene)法が主に採用されている。Cu膜はスパッタ法などで薄いシード層を形成した後に電解めっき法により数100nm程度の厚さの積層膜を形成することが一般的である。さらに、多層Cu配線を形成する場合は、特に、デュアルダマシン構造と呼ばれる配線形成方法を用いることもできる。かかる方法では、下層配線上に絶縁膜を堆積し、所定のヴィアホール(孔)及び上層配線用のトレンチ(配線溝)を形成した後に、ヴィアホールとトレンチに配線材料となるCuを同時に埋め込み、さらに、上層の不要なCuをCMPにより除去し平坦化することにより埋め込み配線を形成する。また、多層配線の各層だけではなく、デバイス部分と配線層とを接続するコンタクトプラグについてもCuを材料として用いることが検討されている。
そして、Cuを配線やプラグの材料として用いる際、多層配線の配線層やヴィアプラグ層やコンタクトプラグ層のいずれの層であっても、層間絶縁膜へのCuの拡散を防止するために、Cu膜と層間絶縁膜との間には、タンタル(Ta)等のバリアメタル膜を形成することが必要となる。
ここで、特に、ヴィアホールやコンタクトホールはその径およびアスペクト比によってはCuを埋め込むことが難しい場合があり得る。そのため、Cuを埋め込む開口部の内面はできるだけCuに対する濡れ性が高い材料で被覆されていることが望ましい。例えば、ルテニウム(Ru)等は、バリア性を重視したTa等の材料に比べてCuに対する濡れ性が高い材料である。しかし、一方で、Ta等のバリアメタル膜やCuに対する濡れ性が高い材料膜といったCu以外の膜の割合がトレンチやホール内で大きくなると、それだけ配線抵抗或いはホール抵抗が上昇してしまうといった問題があった。そのため、できるだけCu以外の膜の割合は小さくする方が望ましい。
然るに、デュアルダマシン構造の場合はCuのみならず、バリアメタル膜等のCu以外の膜をトレンチとホールに一緒に形成するので、Cuに対する濡れ性が高い材料膜を形成する場合にはプラグ層だけではなく、上層の配線層にも同様に形成されてしまう。そのため、上層配線側に形成されたCuに対する濡れ性が高い材料膜の分だけ配線抵抗が上昇してしまう。
なお従来技術として、下層の配線層上にデュアルダマシン法でヴィアプラグと上層配線を接続する際、ヴィアプラグと下層の配線層との間のバリアメタル膜を除去した構造が開示されている(例えば、特許文献1参照)。しかしながら、かかる文献に記載の場合でもデュアルダマシン法で形成されたヴィアプラグと上層配線との間では同じバリアメタル膜が形成されることになる。よって、仮にCuに対する濡れ性が高い材料膜を形成する場合にはプラグ層だけではなく、上層の配線層にも同様に形成されてしまうことになる。したがって、Cuに対する濡れ性が高い材料膜を形成する場合、かかる文献に記載の技術を用いても上層の配線層の配線抵抗を上昇させてしまうことになる。
本発明の一態様は、上述したような従来の問題点を克服し、配線層とその下層のプラグ層との配線抵抗を抑えながら下層のプラグ層におけるプラグ材料の埋め込み性を向上させることが可能な半導体装置およびその製造方法を提供することを目的とする。
本発明の一態様の半導体装置は、導電性材料を用いて形成された配線と、前記配線の下層側で前記配線と接触して接続される、前記導電性材料を用いて形成されたプラグと、前記プラグの少なくとも側面側に配置された、前記導電性材料に対してバリア性を有する第1の膜と、前記配線と前記プラグとの内前記プラグ側に選択的に、かつ前記プラグと前記第1の膜との間に介在するように配置された、前記第1の膜よりも前記導電性材料に対して濡れ性が高い第2の膜と、前記配線と前記プラグとが接触する箇所を少なくとも除く前記配線の底面側と、前記配線の側面側とに配置された、前記導電性材料に対してバリア性を有する第3の膜と、を備えたことを特徴とする。
本発明の一態様の半導体装置の製造方法は、基体上に絶縁膜を形成する工程と、前記絶縁膜に第1の開口部を形成する工程と、前記第1の開口部内に導電性材料に対してバリア性を有する第1の膜を形成する工程と、前記第1の開口部内で前記第1の膜上に前記第1の膜よりも前記導電性材料に対して濡れ性が高い第2の膜を形成する工程と、前記第1の開口部と位置が重なるように前記絶縁膜に第2の開口部を前記第1の開口部の途中まで形成する工程と、少なくとも前記第1の開口部内の側面に連続膜として形成されないように、前記第2の開口部の側面及び底面に前記導電性材料に対してバリア性を有する第3の膜を形成する工程と、前記第1と第2の開口部に前記導電性材料を堆積させる工程と、を備えたことを特徴とする。
本発明の一態様によれば、配線層とその下層のプラグ層との配線抵抗を抑えながら下層のプラグ層におけるプラグ材料の埋め込み性を向上させることができる。
実施の形態1.
以下、実施の形態1について、図面を用いて説明する。
図1は、実施の形態1における半導体装置の製造方法の要部を表すフローチャートである。図1において、実施の形態1の半導体装置の製造方法では、エッチングストッパ膜形成工程(S102)と、絶縁膜形成工程(S104)と、ホール形成工程(S106)と、バリアメタル(BM)膜形成工程(S108)と、ルテニウム(Ru)膜形成工程(S110)と、保護膜形成工程(S112)と、SOG(Spin on Glass)膜形成工程(S114)と、レジストパターン形成工程(S116)と、SOG膜エッチング工程(S120)と、保護膜エッチング工程(S122)と、絶縁膜、BM膜及びRu膜エッチング(トレンチ形成)工程(S124)と、保護膜除去工程(S132)と、BM膜形成工程(S134)と、シード膜形成工程(S136)と、めっき及びアニール工程(S138)と、研磨工程(S140)という一連の工程を実施する。
以下、実施の形態1について、図面を用いて説明する。
図1は、実施の形態1における半導体装置の製造方法の要部を表すフローチャートである。図1において、実施の形態1の半導体装置の製造方法では、エッチングストッパ膜形成工程(S102)と、絶縁膜形成工程(S104)と、ホール形成工程(S106)と、バリアメタル(BM)膜形成工程(S108)と、ルテニウム(Ru)膜形成工程(S110)と、保護膜形成工程(S112)と、SOG(Spin on Glass)膜形成工程(S114)と、レジストパターン形成工程(S116)と、SOG膜エッチング工程(S120)と、保護膜エッチング工程(S122)と、絶縁膜、BM膜及びRu膜エッチング(トレンチ形成)工程(S124)と、保護膜除去工程(S132)と、BM膜形成工程(S134)と、シード膜形成工程(S136)と、めっき及びアニール工程(S138)と、研磨工程(S140)という一連の工程を実施する。
図2は、図1のフローチャートに対応して実施される工程を表す工程断面図である。図2では、図1のエッチングストッパ膜形成工程(S102)からBM膜形成工程(S108)までを示している。
図2(a)において、エッチングストッパ膜形成工程(S102)として、基板200上に、化学気相成長(CVD)法によってエッチングストッパ膜210を例えば20〜50nmの膜厚で形成する。エッチングストッパ膜の材料として、例えば、炭窒化シリコン(SiCN)、炭化シリコン(SiC)、或いは多孔質ではない炭酸化シリコン(denseSiCO)等が好適である。形成方法は、CVD法に限るものではなくその他の方法で成膜しても構わない。また、基板200として、例えば、直径300ミリのシリコンウェハを用いる。そして、コンタクトプラグ層とその上層配線層を形成する場合には、基板200上に、デバイス部分等、図示しない各種の半導体素子あるいは構造を有する層が形成されていても構わない。また、多層配線構造におけるヴィアプラグ層とその上層配線層を形成する場合には、基板200上に、デバイス部分、その他の金属配線またはヴィアプラグ等、図示しない各種の半導体素子あるいは構造を有する層が形成されていても構わない。或いは、その他の層が形成されていても構わない。ここでは、これらデバイス部分や下層配線等の図示は省略している。
図2(b)において、絶縁膜形成工程(S104)として、エッチングストッパ膜210上に、CVD法を用いて絶縁膜220を例えば200nmの厚さで形成する。絶縁膜220の材料として、例えば、酸化シリコン(SiO2)を用いる。絶縁膜220として、SiO2膜の他に、例えば、低誘電率絶縁材料によるlow−k膜を用いても好適である。絶縁膜220として、low−k膜を形成することで、比誘電率kが2.5未満の絶縁膜を得ることができる。低誘電率絶縁材料としては、例えば、多孔質のメチルシルセスキオキサン(methyl silsesquioxane:MSQ)を用いることができる。また、MSQの他に、例えば、ポリメチルシロキサン、ポリシロキサン、ハイドロジェンシロセスキオキサンなどのシロキサン骨格を有する膜、ポリアリーレンエーテル、ポリベンゾオキサゾール、ポリベンゾシクロブテンなどの有機樹脂を主成分とする膜、および多孔質シリカ膜などのポーラス膜からなる群から選択される少なくとも一種を用いて形成しても構わない。かかる低誘電率絶縁材料を用いた絶縁膜220では、比誘電率が2.5未満の低誘電率を得ることができる。形成方法は、CVD法や溶液をスピンコートし熱処理して薄膜を形成するSOD(spin on dielectric coating)法を用いても好適である。絶縁膜220は、上述したいずれかの材料による単層膜であっても上述した複数種の材料による積層膜であっても構わない。また、積層膜で形成される際には、最上部に、例えば、SiCN、SiC、或いはdenseSiCO等によるキャップ膜が形成されていても好適である。
図2(c)において、ホール形成工程(S106)として、図示しないレジストパターンをマスクとして、露出した絶縁膜220を異方性エッチング法によりエッチングすることにより、コンタクトホール或いはヴィアホールとなる開口部150を形成する。その際、エッチングストッパ膜210をエッチングストッパとしてエッチングする。その後、エッチングストッパ膜210をエッチングして、基板200まで届くように開口部150を形成する。異方性エッチング法により除去することで、基板200の表面に対し、略垂直に開口部150を形成することができる。例えば、一例として、反応性イオンエッチング(RIE)法により開口部150を形成すればよい。
図2(d)において、BM膜形成工程(S108)として、エッチングにより形成された開口部150内の側面(壁面)上並びに底面上及び絶縁膜220表面上にバリアメタル材料を用いたバリアメタル(BM)膜240(第1の膜)を形成する。スパッタ法を用いるスパッタリング装置内でタンタル(Ta)膜を例えば膜厚5nm堆積し、バリアメタル膜240を形成する。バリアメタル材料の堆積方法としては、PVD法に限らず、原子層気相成長(atomic layer deposition:ALD、あるいは、atomic layer chemical vapor deposition:ALCVD)法やCVD法などを用いることができる。PVD法を用いる場合より被覆率を良くすることができる。BM膜240の材料としては、銅(Cu)等の導電性材料に対してバリア性を有する材料を用いる。BM膜240の材料としては、Taの他、チタン(Ti)、タングステン(W)、ジルコニウム(Zr)、アルミニウム(Al)、ニオブ(Nb)等の金属、窒化タンタル(TaN)、窒化チタン(TiN)、窒化タングステン(WN)等に代表されるこれらの金属の窒化物、或いはこれらの金属を含有するその他の材料を単独でまたは積層して用いることができる。
図3は、図1のフローチャートに対応して実施される工程を表す工程断面図である。図3では、図1のRu膜形成工程(S110)からSOG膜形成工程(S114)までを示している。
図3(a)において、Ru膜形成工程(S110)として、BM膜240が形成された開口部150内の側面(壁面)上並びに底面上及び開口部150外のBM膜240表面上に、CVD法を用いて、BM膜240よりもCu等の導電性材料に対して濡れ性或いは密着性が高いRu膜242(第2の膜)を例えば膜厚5nmで形成する。ここでは、材料として、Ruを用いているが、これに限るものではなく、BM膜240よりもCu等の導電性材料に対して濡れ性或いは密着性が高い材料であればよい。形成方法は、CVD法の他、原子層気相成長法やスパッタ法などを用いても好適である。
図3(b)において、保護膜形成工程(S112)として、開口部150全体が埋まるように、Ru膜242が形成された開口部150内及び開口部150外のRu膜242表面上に、保護膜270を形成する。保護膜270の材料としては、アッシングで除去することが可能なレジスト系材料が好適である。また、開口部150内に進入し易くするために粘性の少ないレジスト系材料が好適である。例えば、商品名:IX370G(JSR社製)等を用いることができる。
図3(c)において、SOG膜形成工程(S114)として、保護膜270上に、SOG法によりSOG膜272を例えば45nmに形成する。SOG膜272は、後述するように、絶縁膜220、BM膜240及びRu膜242にトレンチを形成する際のマスクとなる。SOG膜272の材料としては、シリコーン骨格を有するものが望ましい。例えば、ジメチルシロキサン、ハイドロジェンシルセスキオキサン等が望ましい。
図4は、図1のフローチャートに対応して実施される工程を表す工程断面図である。図4では、図1のレジストパターン形成工程(S116)からSOG膜エッチング工程(S120)までを示している。
図4(a)において、レジストパターン形成工程(S116)として、SOG膜272上にレジスト材を塗布した後、図示しない露光及び現像工程等を経て、開口部150と重なる位置にトレンチパターンとなるレジストパターン274を形成する。
図4(b)において、SOG膜エッチング工程(S120)として、レジストパターンをマスクとして、露出したSOG膜272をエッチングする。
図5は、図1のフローチャートに対応して実施される工程を表す工程断面図である。図5では、図1の保護膜エッチング工程(S122)から絶縁膜、BM膜及びRu膜エッチング(トレンチ形成)工程(S124)までを示している。
図5(a)において、保護膜エッチング工程(S122)として、レジストパターン274とSOG膜272をマスクとして、露出した保護膜270をエッチング(エッチバック)する。その際、開口部150内の保護膜270が開口部150底部に残るようにエッチングする。開口部150内に残る保護膜270は、後に絶縁膜220に形成されるトレンチの深さd1よりも深い寸法d2になるように形成する。また、レジストパターン274は、保護膜270をエッチングする際に一緒にすべてが除去される。よって、別途、レジストパターン274を除去する工程を省くことができる。
図5(b)において、絶縁膜、BM膜及びRu膜エッチング(トレンチ形成)工程(S124)として、レジストパターン274が除去されて表面が露出したSOG膜272及びSOG膜272下の保護膜270をマスクとして、Ru膜242、BM膜240及び絶縁膜220を開口部150の途中まで一緒にエッチングする。これにより、上層配線とプラグとのうちプラグ側だけに選択的にRu膜242を配置させることができる。上層配線用のBM膜は、後述する工程で別途形成される。ここでは、Ru膜242、BM膜240及び絶縁膜220を異方性エッチング法により除去することで、基板200の表面に対し、略垂直にトレンチ(配線溝)となる開口部152を形成することができる。例えば、一例として、反応性イオンエッチング(RIE)法により開口部152を形成すればよい。これにより、トレンチとなる開口部152が開口部150と位置が重なるように開口部150上に形成される。図5(b)において、エッチング深さは絶縁膜220の上面からの深さd1で示されている。開口部150の底部に保護膜270を残しておいたので、かかる底部の保護膜270がエッチングの際に開口部150の底面に形成されたRu膜242及びBM膜240の保護膜となり、開口部150の底面に形成されたRu膜242及びBM膜240がエッチングされることを防止できる。また、保護膜270は、トレンチ深さd1よりも深いd2の寸法で残していたので、トレンチ形成の際に不要となるトレンチ深さd1までに存在するRu膜242及びBM膜240の保護膜としては作用せず、トレンチ深さd1までに存在するRu膜242及びBM膜240を除去することができる。ここでは異方性エッチング法により下方に向かって除去するので、トレンチ深さd1よりも深い位置での開口部150の側面に形成されたRu膜242及びBM膜240は残すことができる。また、SOG膜272は、Ru膜242、BM膜240及び絶縁膜220を同時にエッチングする際に一緒にすべてが除去される。よって、別途、SOG膜272を除去する工程を省くことができる。
また、エッチングガスとしては、Cl2系ガスを用いることができる。ここで、同時にRu膜242、BM膜240及び絶縁膜220をエッチングする際、エッチングレートがすべて略同一となるように調整されることが望ましいが、多少ずれてしまい段差が生じてしまうこともあり得る。このような条件最適化が困難な場合は、絶縁膜220についてはCF4系ガス若しくはC4F8系ガス、Ru膜242及びBM膜240に対してはHBr系ガスを添加する等して、各膜の高さを微調整しても好適である。
ここで、開口部150の上端部(肩部)のRu膜242及びBM膜240は、エッチング時に、幅及び膜厚が上部から少しずつ薄くなるファセットが生じてしまう場合もあり得る。これにより上端部(肩部)のRu膜242及びBM膜240がテーパー状に形成され得る。しかし、Cuの埋め込み性の観点からは、開口部150の上端部までできるだけRu膜242が残るように加工すると好適である。
図6は、実施の形態1における絶縁膜、BM膜及びRu膜の上面の関係を示す図である。図6(a)に示すように、できるだけエッチング後の開口部152の底部に該当する絶縁膜220、BM膜240及びRu膜242の上面は同一高さとなることが望ましい。或いは、図6(b)に示すように、絶縁膜220、BM膜240、Ru膜242の順に高さが低くなるようにしても好適である。これらにより、上層配線用のBM膜244を形成する際、成膜漏れを防止することができる。以上のように図6(a)及び図6(b)に示す構造となる方が望ましいが、これらに限るものではなく、図6(c)に示すように、絶縁膜220、BM膜240、Ru膜242の順に高さが高くなるようにしても構わない。かかる段差構造でもBM膜240とRu膜242の高さが逆転するよりは上層配線用のBM膜244を形成する際にBM膜244の成膜漏れを防止することができる。
図7は、図1のフローチャートに対応して実施される工程を表す工程断面図である。図7では、図1の保護膜除去工程(S132)からシード膜形成工程(S136)までを示している。
図7(a)において、保護膜除去工程(S132)として、アッシングにより基板200表面の保護膜270と開口部150の底部に残った保護膜270を同時に除去する。
図7(b)において、BM膜形成工程(S134)として、少なくとも開口部150内の側面(壁面)に連続膜として形成されないように、開口部152の側面(壁面)及び底面にCu等の導電性材料に対してバリア性を有するBM膜244(第3の膜)を例えば5nmの膜厚で形成する。ここでは上層配線用のバリアメタル膜を形成する。このように、BM膜244は、BM膜240とは別に形成される。
上述したようにコンタクトホール中或いはヴィアホール中にRu膜242及びBM膜240が成膜され、また上層配線用のトレンチ(配線溝)が形成された状態にて、上層配線用のBM膜244を成膜する。BM膜244の材料は、BM膜240と同様に一般的に高融点金属膜が使用されるが、まったく同じバリアメタル構造および膜厚を選択する必要はない。Cu等の導電性材料に対してバリア性を有していれば、その他は上層配線部のCu埋め込み性及び配線抵抗上昇に問題が生じないよう適宜選択すればよい。ここでは、BM膜244の材料として、例えば、Taを用いる。BM膜244の材料としては、Taの他、Ti、W、Zr、Al、Nb等の金属、TaN、TiN、WN等に代表されるこれらの金属の窒化物、或いはこれらの金属を含有するその他の材料を単独でまたは積層して用いることができる。
また、上層配線用バリアメタルが下層の開口部150(ホール)側壁および底部に成膜されるとホール抵抗が上昇してしまうばかりか、Cu埋め込み性向上を狙ったRu膜242が表面に露出しない問題が発生してしまう。そのため、開口部152の側壁および底面にBM膜244が連続膜として形成される条件であって、開口部150内へはBM膜244ができるだけ進入しないように開口部150内でのカバレッジが悪くなる条件で成膜する。
図8は、実施の形態1におけるスパッタ装置の構成を示す概念図である。チャンバ50内には、基板300が配置されるステージ52とステージ52に対向する位置にターゲット54が配置される。基板300には、図7(a)で示した状態までの工程が済んだものを用いる。そして、基板300がステージ52に配置され、ガス導入口62からチャンバ50内にアルゴン(Ar)を例えば1.34×10−2Pa・m3/s(8sccm)供給する。また、排気口64から真空ポンプ66による排気によりチャンバ50内圧力を例えば5.3×10−2Pa(0.4mmTorr)に設定する。そして、ターゲット54に例えばDC15Vの負電圧を印加し、基板300側に高周波交流電源58から高周波を印加し、チャンバ50上部からマグネット60により磁界を発生させることで、スパッタ法によりBM膜244を成膜する。その際、基板バイアス無しの条件にする。
図9は、実施の形態1における基板バイアス無しでBM膜を成膜した場合の成膜状況の一例を示す図である。上術したように、基板バイアス無しの条件にすることによりホールとなる開口部150の側壁にはBM粒子30が点在するようになり連続膜として存在しなくできる。これにより、開口部150の底部にはBM粒子32が連続膜として形成されてしまう場合があり得るが、少なくとも開口部150の側壁にはRu膜242を表面に露出させることができ、Cu埋め込み性を向上させることができる。また、少なくとも開口部150の側壁にはBM膜244が実質的に形成されないのでホール抵抗の上昇も抑えることができる。また、上層配線側の開口部152の側面(壁面)及び底面にはBM膜244が連続膜として形成される。ここで連続膜として存在しない状態とは、複数の粒子がつながっている場合でも形成される面に実質的に膜として存在しない状態であればよい。
図10は、実施の形態1における基板バイアス無しでBM膜を成膜した場合の成膜状況の他の一例を示す図である。上述したスパッタ条件について、さらに、成膜時のチャンバ50内圧力を上げることにより、スパッタ成分の直進性が少なくなりホール底部でも連続膜として存在しないようにできる。例えば、5.3×10−2Pa(0.4mmTorr)を約3倍となる1.33×10−1Pa(1mmTorr)以上にすることで図10に示すように開口部150の底部でも側壁と同様、BM粒子34が点在するようになり連続膜として存在しなくできる。これにより、開口部150の側壁と底面の両方共にRu膜242を表面に露出させることができ、Cu埋め込み性を向上させることができる。また、少なくとも開口部150内にはBM膜244が実質的に形成されないのでホール抵抗の上昇も抑えることができる。
実施の形態1におけるBM膜形成工程(S134)では、例えば、ホール径が100nm以下、かつアスペクト比(A/R)が2.5以上の場合に特に好適である。ここでのA/Rはホール及びトレンチを含む高さをホール径で割った値を示す。ホール径とはそのホール底部の径を指すものとする。
図7(c)において、シード膜形成工程(S136)として、スパッタ等の物理気相成長(PVD)法により、次の工程である電解めっき工程のカソード極となるCu薄膜をシード膜250として開口部150内の側面(内壁)並びに底面、開口部152内の側面(内壁)並びに底面、及びBM膜244が形成された基板200表面に堆積(形成)させる。
図11は、図1のフローチャートに対応して実施される工程を表す工程断面図である。図11では、図1のめっき及びアニール工程(S138)から研磨工程(S140)までを示している。
図11(a)において、めっき及びアニール工程(S138)として、シード膜250をカソード極として、電解めっき等の電気化学成長法により導電性材料の一例となるCu膜260をシード膜250が形成された開口部150、開口部152及び基板200表面に堆積させる。このように、デュアルダマシン法によりホールとその上層のトレンチを同時に埋め込む。ここでは、例えば、膜厚400nmのCu膜260を堆積させ、堆積させた後にアニール処理を例えば250℃の温度で30分間行なう。
図11(b)において、研磨工程(S140)として、CMP法によって、基板200の表面を研磨して、開口部150,152以外に表面に堆積した配線層となるシード膜250を含むCu膜260とバリアメタル膜240,244及びRu膜242を研磨除去する。その結果、図11(b)に示すように、Cu膜260の表面と絶縁膜220の表面とが同一面となるように平坦化される。以上により、Cu配線10と間にBM膜を介さずにCu配線10と直接接触して接続される下層側のCuプラグ20とを形成することができる。そして、図11(b)に示すように、Cuプラグ20の底面側及び側面側には、Cuに対してバリア性を有するBM膜240が配置される。また、Ru膜242がCuプラグ20とBM膜240との間に配置される。ここで、BM膜240よりCuに対し濡れ性が高いRu膜242は、Cu配線10とCuプラグ20との内、Cuプラグ20側に選択的に配置される。そして、Cu配線10とCuプラグ20とが接触する箇所を少なくとも除くCu配線10の底面側と、Cu配線10の側面側とには、Cuに対してバリア性を有するBM膜244が配置される。
以上のように、実施の形態1では、プラグ層ではホール内にBM膜240とCuに対する濡れ性が高いRu膜242とをCu以外の膜として形成し、上層の配線層ではトレンチ内にRu膜242無しにBM膜244をCu以外の膜として形成することが可能となる。よって、プラグ層のホールへのCuの埋め込み性を向上させることが可能となり得る。さらに、デュアルダマシン法を用いることで、Cu配線10と下層側のCuプラグ20との間にはバリアメタル膜が介在しないのでその分だけ配線抵抗或いはホール抵抗を小さくすることができる。
すなわち、配線層とその下層のプラグ層とを別々に形成するシングルダマシン法を用いても、プラグ層にだけTa等のバリアメタル膜とCuに対する濡れ性が高い材料膜をCu以外の膜として形成し、上層の配線層にはTa等のバリアメタル膜だけをCu以外の膜として形成することは可能である。よって、プラグ層のホールへのCuの埋め込み性を向上させることが可能となり得る。しかしながら、かかる方法では、Cu配線の底面全体にTa等のバリアメタル膜が形成されるので、Cu配線と下層側のプラグとの間にバリアメタル膜が介在することになってしまう。よって、バリアメタル膜が介在する分だけ配線抵抗或いはホール抵抗が上昇してしまう。
これに対し実施の形態1においては、デュアルダマシン法を用いることでCu配線と下層側のプラグとの間にバリアメタル膜を介在させることなく、埋め込むことが比較的易しいトレンチにはCuに対する濡れ性が高い材料を形成せず、埋め込むことが比較的難しいホールの内面にだけCuに対する濡れ性が高い材料膜が形成することが可能となる。
実施の形態2.
実施の形態1では、トレンチを形成する際、絶縁膜220とBM膜240とRu膜242とを同時にエッチングしたが、絶縁膜220のエッチングと、BM膜240及びRu膜242のエッチングとを同時に行なうことが難しい場合、絶縁膜220のエッチングと、BM膜240及びRu膜242のエッチングとを分けた2段ステップにより加工しても好適である。実施の形態2では、2段ステップにより加工する場合について説明する。
実施の形態1では、トレンチを形成する際、絶縁膜220とBM膜240とRu膜242とを同時にエッチングしたが、絶縁膜220のエッチングと、BM膜240及びRu膜242のエッチングとを同時に行なうことが難しい場合、絶縁膜220のエッチングと、BM膜240及びRu膜242のエッチングとを分けた2段ステップにより加工しても好適である。実施の形態2では、2段ステップにより加工する場合について説明する。
図12は、実施の形態2における半導体装置の製造方法の要部を表すフローチャートである。図12において、実施の形態2の半導体装置の製造方法では、図1における絶縁膜、BM膜及びRu膜エッチング(トレンチ形成)工程(S124)の代わりに、BM膜及びRu膜エッチング工程(S126)と絶縁膜エッチング工程(S128)とを追加した点以外は、図1と同様である。よって、エッチングストッパ膜形成工程(S102)から保護膜エッチング工程(S122)までの各工程の内容は実施の形態1と同様である。よって、図5(a)の状態以降について説明する。
図13は、図12のフローチャートに対応して実施される工程を表す工程断面図である。図13では、図12のBM膜及びRu膜エッチング工程(S126)を示している。
図13において、BM膜及びRu膜エッチング工程(S126)として、レジストパターン274が除去されて表面が露出したSOG膜272をマスクとして、Ru膜242及びBM膜240を開口部150の途中まで一緒にエッチングする。これにより、上層配線とプラグとのうちプラグ側だけに選択的にRu膜242を配置させることができる。上層配線用のBM膜は、後述する工程で別途形成される点は実施の形態1と同様である。ここでは、Ru膜242及びBM膜240を異方性エッチング法により除去することで、基板200の表面に対し、略垂直にエッチングすることができる。例えば、一例として、反応性イオンエッチング(RIE)法を用いればよい。エッチングガスとしては、HBr系ガス或いは、HBr系ガスとCl2系ガスとの混合ガスを用いることができる。
図13において、エッチング深さは絶縁膜220の上面からの深さd1で示すトレンチの深さに合わせればよい。開口部150の底部に保護膜270を残しておいたので、開口部150の底面に形成されたRu膜242及びBM膜240がエッチングされることを防止することができる点は実施の形態1と同様である。また、保護膜270は、トレンチ深さd1よりも深いd2の寸法に残してあるので、トレンチ形成の際に不要となるトレンチ深さd1までに存在するRu膜242及びBM膜240の保護膜としては作用せず、トレンチ深さd1までに存在するRu膜242及びBM膜240を除去することができる。ここでは異方性エッチング法により下方に向かって除去するので、トレンチ深さd1よりも深い位置での開口部150の側面に形成されたRu膜242及びBM膜240は残すことができる。
また、実施の形態1では、保護膜270は、トレンチ深さd1よりも深いd2の寸法に残したが、実施の形態2では、トレンチ深さd1に残すようにしても構わない。特に、BM膜240及びRu膜242のエッチング制御が難しい場合には、これにより保護膜270をエッチングストッパとして作用させることもできる。
そして、絶縁膜エッチング工程(S128)として、表面が露出しているSOG膜272及びSOG膜272下の保護膜270をマスクとして、図5(b)に示したように、絶縁膜220を開口部150の途中までエッチングする。ここでは、絶縁膜220を異方性エッチング法により除去することで、基板200の表面に対し、略垂直にトレンチ(配線溝)となる開口部152を形成することができる。例えば、一例として、反応性イオンエッチング(RIE)法により開口部152を形成すればよい。これにより、トレンチとなる開口部152が開口部150と位置が重なるように開口部150上に形成される。図5(b)において、エッチング深さは絶縁膜220の上面からの深さd1で示している。また、SOG膜272は、絶縁膜220をエッチングする際に一緒にすべてが除去される。よって、別途、SOG膜272を除去する工程を省くことができる。エッチングガスとしては、CF4系ガス若しくはC4F8系ガス等のフルオロカーボン系のガスを用いることができる。
そして、以下のBM膜形成工程(S134)から研磨工程(S140)までの各工程の内容は実施の形態1と同様である。よって、研磨工程(S140)後は、図11(b)に示したように、Cu膜260の表面と絶縁膜220の表面とが同一面となるように平坦化される。以上により、Cu配線10と間にBM膜を介さずにCu配線10と直接接触して接続される下層側のCuプラグ20とを形成することができる。そして、図11(b)に示すように、Cuプラグ20の底面側及び側面側には、Cuに対してバリア性を有するBM膜240が配置される。また、Ru膜242がCuプラグ20とBM膜240との間に配置される。ここで、BM膜240よりCuに対し濡れ性が高いRu膜242は、Cu配線10とCuプラグ20との内、Cuプラグ20側に選択的に配置される。そして、Cu配線10とCuプラグ20とが接触する箇所を少なくとも除くCu配線10の底面側と、Cu配線10の側面側とには、Cuに対してバリア性を有するBM膜244が配置される。
以上のようにトレンチ形成の際、絶縁膜220のエッチングと、BM膜240及びRu膜242のエッチングとを分けた2段ステップにより加工することで、エッチング制御を容易にすることができる。また、実施の形態2の方法で加工しても、実施の形態1と同様、プラグ層にだけBM膜240とCuに対する濡れ性が高いRu膜242をCu以外の膜として形成し、上層の配線層にはBM膜244だけをCu以外の膜として形成することが可能となる。よって、プラグ層のホールへのCuの埋め込み性を向上させることが可能となり得る。さらに、デュアルダマシン法を用いることで、Cu配線10と下層側のCuプラグ20との間にはバリアメタル膜が介在しないのでその分だけ配線抵抗或いはホール抵抗を小さくすることができる。
以上の説明において、上記各実施の形態における配線層の材料として、Cu以外に、Cu−Sn合金、Cu−Ti合金、Cu−Al合金等の、半導体産業で用いられるCuを主成分とする材料を用いても同様の効果が得られる。
以上、具体例を参照しつつ実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。
さらに、層間絶縁膜の膜厚や、開口部のサイズ、形状、数などについても、半導体集積回路や各種の半導体素子において必要とされるものを適宜選択して用いることができる。
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置及び半導体装置の製造方法は、本発明の範囲に包含される。
また、説明の簡便化のために、半導体産業で通常用いられる手法、例えば、フォトリソグラフィプロセス、処理前後のクリーニング等は省略しているが、それらの手法が含まれ得ることは言うまでもない。
10 Cu配線、20 Cuプラグ、30,32,34 BM粒子、150,152 開口部、200 基板、220 絶縁膜、240,244 BM膜、242 Ru膜、260 Cu膜
Claims (5)
- 導電性材料を用いて形成された配線と、
前記配線の下層側で前記配線と接触して接続される、前記導電性材料を用いて形成されたプラグと、
前記プラグの少なくとも側面側に配置された、前記導電性材料に対してバリア性を有する第1の膜と、
前記配線と前記プラグとの内前記プラグ側に選択的に、かつ前記プラグと前記第1の膜との間に介在するように配置された、前記第1の膜よりも前記導電性材料に対して濡れ性が高い第2の膜と、
前記配線と前記プラグとが接触する箇所を少なくとも除く前記配線の底面側と、前記配線の側面側とに配置された、前記導電性材料に対してバリア性を有する第3の膜と、
を備えたことを特徴とする半導体装置。 - 前記第2の膜の材料として、ルテニウム(Ru)が用いられることを特徴とする請求項1記載の半導体装置。
- 前記第1の膜と第3の膜は、別々に形成されることを特徴とする請求項1又は2記載の半導体装置。
- 基体上に絶縁膜を形成する工程と、
前記絶縁膜に第1の開口部を形成する工程と、
前記第1の開口部内に導電性材料に対してバリア性を有する第1の膜を形成する工程と、
前記第1の開口部内で前記第1の膜上に前記第1の膜よりも前記導電性材料に対して濡れ性が高い第2の膜を形成する工程と、
前記第1の開口部と位置が重なるように前記絶縁膜に第2の開口部を前記第1の開口部の途中まで形成する工程と、
少なくとも前記第1の開口部内の側面に連続膜として形成されないように、前記第2の開口部の側面及び底面に前記導電性材料に対してバリア性を有する第3の膜を形成する工程と、
前記第1と第2の開口部に前記導電性材料を堆積させる工程と、
を備えたことを特徴とする半導体装置の製造方法。 - 前記第2の開口部を形成する際に、前記第1と第2の膜がエッチングされた後に、前記絶縁膜がエッチングされることを特徴とする請求項4記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009005318A JP2010165760A (ja) | 2009-01-14 | 2009-01-14 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009005318A JP2010165760A (ja) | 2009-01-14 | 2009-01-14 | 半導体装置及び半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010165760A true JP2010165760A (ja) | 2010-07-29 |
Family
ID=42581733
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009005318A Pending JP2010165760A (ja) | 2009-01-14 | 2009-01-14 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010165760A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015032591A (ja) * | 2013-07-31 | 2015-02-16 | 株式会社アルバック | 配線構造及びその形成方法 |
WO2016088440A1 (ja) * | 2014-12-02 | 2016-06-09 | 東京エレクトロン株式会社 | Cu配線の形成方法および半導体装置の製造方法 |
US10332783B2 (en) | 2017-04-19 | 2019-06-25 | Canon Kabushiki Kaisha | Method of manufacturing semiconductor device, and semiconductor device |
-
2009
- 2009-01-14 JP JP2009005318A patent/JP2010165760A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015032591A (ja) * | 2013-07-31 | 2015-02-16 | 株式会社アルバック | 配線構造及びその形成方法 |
WO2016088440A1 (ja) * | 2014-12-02 | 2016-06-09 | 東京エレクトロン株式会社 | Cu配線の形成方法および半導体装置の製造方法 |
US10332783B2 (en) | 2017-04-19 | 2019-06-25 | Canon Kabushiki Kaisha | Method of manufacturing semiconductor device, and semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8138082B2 (en) | Method for forming metal interconnects in a dielectric material | |
JP4679193B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
US7368379B2 (en) | Multi-layer interconnect structure for semiconductor devices | |
US11011421B2 (en) | Semiconductor device having voids and method of forming same | |
US20190287914A1 (en) | Semiconductor structure | |
US8614143B2 (en) | Simultaneous via and trench patterning using different etch rates | |
US20060019485A1 (en) | Multi-layer wiring structure, semiconductor apparatus having multi-layer wiring structure, and methods of manufacturing them | |
JP4364258B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JPWO2006046487A1 (ja) | 半導体装置および半導体装置の製造方法 | |
WO2007091574A1 (ja) | 多層配線構造および多層配線の製造方法 | |
JP2009026989A (ja) | 半導体装置及び半導体装置の製造方法 | |
US20050266679A1 (en) | Barrier structure for semiconductor devices | |
JP5201326B2 (ja) | 多層配線の製造方法 | |
JP5823359B2 (ja) | 半導体装置の製造方法 | |
JP2010165760A (ja) | 半導体装置及び半導体装置の製造方法 | |
US20090191706A1 (en) | Method for fabricating a semiconductor device | |
JP4540504B2 (ja) | 半導体装置の製造方法 | |
JP2005203568A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2007081284A (ja) | 半導体装置およびその製造方法 | |
JP2009027048A (ja) | 半導体装置の製造方法 | |
US20070273027A1 (en) | Method of forming dual damascene pattern | |
JP2004356315A (ja) | 半導体装置及びその製造方法 | |
JP2006049534A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2011142169A (ja) | 半導体装置及びその製造方法 | |
JP2010016236A (ja) | 半導体装置の製造方法 |