JP2015032591A - 配線構造及びその形成方法 - Google Patents
配線構造及びその形成方法 Download PDFInfo
- Publication number
- JP2015032591A JP2015032591A JP2013158626A JP2013158626A JP2015032591A JP 2015032591 A JP2015032591 A JP 2015032591A JP 2013158626 A JP2013158626 A JP 2013158626A JP 2013158626 A JP2013158626 A JP 2013158626A JP 2015032591 A JP2015032591 A JP 2015032591A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- barrier
- forming
- wiring structure
- polymer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】凹部のアスペクト比が高い場合でも、配線の断線を効果的に抑制できる生産性の高い配線構造の形成方法を提供する。
【解決手段】本発明の配線構造の形成方法は、処理対象物を表面に凹部10が形成されたシリコン基板10とし、孔部10の内面を含むシリコン基板1の表面に、バリア層11,12を形成する工程と、孔部10内に深さ方向にのびる空隙Sが残るように、バリア層12の表面にCu層13を形成する工程と、空隙Sにポリマー14を埋め込む工程とを含む。
【選択図】図1
【解決手段】本発明の配線構造の形成方法は、処理対象物を表面に凹部10が形成されたシリコン基板10とし、孔部10の内面を含むシリコン基板1の表面に、バリア層11,12を形成する工程と、孔部10内に深さ方向にのびる空隙Sが残るように、バリア層12の表面にCu層13を形成する工程と、空隙Sにポリマー14を埋め込む工程とを含む。
【選択図】図1
Description
本発明は、配線構造及びその形成方法に関し、より詳しくは、処理対象物の表面に形成された溝部(トレンチ)や孔部(ホール)等の凹部に配線を形成するものに関する。
半導体デバイスの高集積化を図る技術の1つに、複数の半導体デバイスを上下に積層する3次元実装技術があり、積層した半導体デバイス相互間を電気的に接続する配線構造として、シリコン貫通電極(TSV)が広く用いられている。
TSVの形成方法は、例えば、特許文献1で知られている。このものでは、処理対象物を表面に孔部が形成されたシリコン基板とし、この孔部の内面を含むシリコン基板の表面にバリア層を形成し、バリア層の表面にCu層を形成することにより、孔部内にCuが埋め込まれる。Cuの埋め込みには、一般にめっき法が用いられる。
然し、孔部のアスペクト比が高いとき、めっき法を用いて孔部内にCuを埋め込むと、孔部内にボイドが生じる場合がある。この場合、Cu原子がボイドを介して移動し、Cuに加わる引っ張り応力を低下させようとする(ストレスマイグレーション)。その結果、Cu配線が断線し、半導体デバイスの信頼性が損なわれる。他方で、めっき法により孔部内にCuを埋め込むには比較的長い時間がかかるため、配線構造を生産性よく形成できないという問題もあった。
本発明者らは、上記従来例よりもめっき時間を短縮してCuを薄く形成し、これにより孔部内に残る空隙をポリマーで埋め込めば、孔部のアスペクト比が高い場合でも、ボイドの発生を確実に防止できるとの知見を得た。
本発明は、以上の知見に基づき、凹部のアスペクト比が高い場合でも、配線の断線を効果的に抑制できる生産性の高い配線構造の形成方法を提供することをその課題とする。
上記課題を解決するために、本発明の配線構造の形成方法は、処理対象物を表面に凹部が形成されたものとし、この凹部の内面を含む処理対象物の表面に、バリア層を形成する工程と、凹部内に深さ方向にのびる空隙が残るように、前記バリア層の表面に導電層を形成する工程と、前記空隙にポリマーを埋め込む工程とを含むことを特徴とする。尚、本発明において、バリア層には、導電層を絶縁するバリア絶縁層と、導電層の拡散を防止するバリアメタル層との双方が含まれるものとする。また、導電層には、シード層が含まれるものとする。
本発明によれば、バリア層表面に導電層を薄く形成することで凹部内に深さ方向にのびる空隙を残し、この空隙にポリマーを埋め込むようにした。このため、凹部のアスペクト比が高い場合でも、凹部内にボイドが発生することが確実に防止できる。その結果、Cu原子の移動に伴うボイドの発生や配線の断線(例えばストレスマイグレーション)を効果的に抑制できる。しかも、従来例の如く凹部内を全て導電層で埋め込む場合に比べて、導電層の形成時間(めっき時間)を短縮できるため、配線構造を生産性よく形成することができる。
本発明者らは、蒸着重合法を用いることにより、空隙に隙間無くポリマーを埋め込むことができることを確認した。
本発明において、バリア層は、ポリマーからなるバリア絶縁層を含み、このバリア絶縁層は蒸着重合法により形成されることが好ましい。さらに、バリア層は、前記バリア絶縁層の表面に形成される、金属を含む材料からなるバリアメタル層を更に含むことが好ましい。
上記課題を解決するために、本発明の配線構造は、表面に凹部を有する基板と、凹部の内面を含む基板表面に形成されるバリア層と、凹部内に深さ方向にのびる空隙が存するように前記バリア層の表面に形成された導電層と、この空隙に埋め込まれたポリマー層とを備えることを特徴とする。
本発明において、バリア層は、ポリマーからなるバリア絶縁層と、このバリア絶縁層の表面に形成される、金属を含む材料からなるバリアメタル層とを含むことが好ましい。
以下、図面を参照して、処理対象物を、シリコンウエハ等の半導体基板(以下「基板」という)であってその表面に凹部たる孔部を形成したものとし、この孔部内にCu及びポリマーを埋め込み配線構造を形成する場合を例に、本発明の実施形態の配線構造の形成方法を説明する。
図1(a)に示すように、処理対象物たる基板1の表面には、配線用の孔部10が形成されている。この孔部10は、基板1表面にレジストパターンをリソグラフィー技術を用いて形成し、このレジストパターンをマスクとし、基板1をドライエッチングすることにより形成される。孔部10の直径rは、例えば1μm〜10μmの範囲に設定され、孔部10のアスペクト比(=深さd/直径r)は、例えば5〜20の範囲に設定される。尚、凹部として孔部10ではなく溝部が形成される場合、溝部の上面開口幅は例えば10μm〜50μm程度、深さは例えば20μm〜200μm程度に設定すればよい。凹部のパターンサイズは用途とは関係なく、アスペクト比が5以上である高アスペクト比の凹部を有する構造を主たる処理対象物とする。
図2を参照して、2は、Cu配線構造の形成方法を実施する真空処理装置を示す。真空処理装置2は、中央の搬送室21を備え、搬送室21には、上記基板1を搬送する搬送ロボットRが設置されている。搬送ロボットRは、回転及び上下動自在な回転軸22aと、回転軸22aの上端に連結した水平方向に伸縮自在なフロッグレッグ式の一対のロボットアーム22bと、両ロボットアーム22bの先端に取り付けた、基板1を支持するロボットハンド22cとを備えている。
搬送室21の周囲前側(図2中、下側)には、2つのロードロック室L1,L2が左右対称に設けられている。そして、ロードロック室L1,L2を起点として時計まわりに、脱ガス処理を行う第1の真空処理室F1と、バリア絶縁層たるポリマー層の形成を行う第2の真空処理室F2と、バリアメタル層たるTiN層の形成を行う第3の真空処理室F3と、バリアメタル層の表面にCuシード層の形成を行う第4の真空処理室F4と、Cu層の形成を行う第5の真空処理室F5と、空隙へのポリマーの埋め込みを行う第6の真空処理室F6とが配置されている。これら各ロードロック室L1,L2及び各真空処理室F1〜F6には、搬送ロボットRによりゲートバルブGVを介して基板1が搬入、搬出される。
第1の真空処理室F1としては、特に図示して説明しないが、基板1を保持するステージと、基板1を所定温度に加熱する赤外線ランプ等を備えたものが利用できる。ポリマー層の形成及びポリマーの埋め込み(第2及び第6の真空処理室F2,F6)には、公知の構造(例えば、特開2012−195383号公報参照)の真空蒸着重合装置が利用できる。バリアメタル層の形成及びCuシード層の形成(第3及び第4の真空処理室F3,F4)には、公知の構造のマグネトロンスパッタリング装置が利用できる。また、Cu層の形成(第5の真空処理室F5)には、公知の構造のめっき装置やマグネトロンスパッタリング装置が利用できるため、ここでは、各種の処理条件を含め、詳細な説明を省略する。尚、バリアメタル層の形成及びCuシード層の形成に用いられる装置は上記に限定されるものではなく、CVD装置を用いることもできる。
以下に、図1及び図2を再び参照して、配線構造の形成方法を具体的に説明する。以下では、処理対象物は、上記の如く、表面に孔部10が形成された基板1とし、基板1は、各処理が施された後のものを指す場合があるものとする。先ず、搬送ロボットRにより一方のロードロック室L1から第1の真空処理室F1に基板1を搬送し、第1の真空処理室F1で脱ガス処理を施す。この場合、脱ガス処理では、基板1を100℃〜300℃に所定時間(1min)加熱保持する。
脱ガス後、第2の真空処理室F2に基板1を搬送し、孔部10の内面を含むシリコン基板1の表面に、蒸着重合法によりバリア絶縁層11たるポリマー層を形成する(図1(b)参照)。バリア絶縁層11は、例えば、ポリイミド、ポリアミド、ポリアゾメチン、ポリ尿素等から構成され、ポリイミドで構成することが好ましい。バリア絶縁層11の厚みは、100nm〜2000nm(例えば、1000nm)に設定することができる。バリア絶縁層11をポリイミドで構成する場合のモノマーとしては、芳香族ジアミンとテトラカルボン酸二水和物とを用いることができる。尚、後述する空隙に埋め込まれるポリマーを含め、ポリマーの形成については、特開2012−195383号公報の記載を参照できる。
バリア絶縁層11の形成後、第3の真空処理室F3に基板1を搬送し、バリア絶縁層11の表面に、スパッタリング法によりバリアメタル層12を形成する(図1(c)参照)。バリアメタル層12は、金属を含む材料、例えば、Ta(タンタル)、Ta窒化物(TaN)、Ta珪化物、Ta炭化物、Ti(チタン)、Ti窒化物、Ti珪化物、Ti炭化物、W(タングステン)窒化物、W珪化物、W炭化物、V(バナジウム)酸化物、Nb(ニオブ)酸化物などから構成され、TaNで構成することが好ましい。バリアメタル層12の厚みは、10nm〜70nm(例えば、20nm)に設定することができる。尚、バリア絶縁層11とバリアメタル層12とが本発明のバリア層を構成する。
バリアメタル層12の形成後、第4の真空処理室F4に基板1を搬送し、バリアメタル層12の表面に、スパッタリング法によりCuシード層(図示省略)を形成する。Cuシード層の厚みは、20nm〜100nm(例えば、50nm)に設定することができる。Cuシード層の形成後、第5の真空処理室F5に基板1を搬送し、Cuシード層の表面に、めっき法によりCu層13を形成する(図1(d)参照)。このとき、孔部10内をCu層13で完全に埋め込む(フルめっき)のではなく、Cu層13の厚みが2000nm〜3000nm程度になるようにめっき時間を短くすることで、孔部10内に深さ方向にのびる空隙Sが残るようにする(ハーフめっき)。尚、Cuシード層とCu層13とが本発明の導電層を構成する。
Cu層13の形成後、第6の真空処理室F6に基板1を搬送し、上記空隙Sにポリマー14を埋め込む(図1(e)参照)。このポリマー14は、上記バリア絶縁層11と同様、真空蒸着重合法により形成することができる。その結果、シリコン基板1の孔部10に隙間無く導電層13及びポリマー(ポリマー層)14が埋め込まれた配線構造Wが得られる。
上記実施形態によれば、孔部10内に深さ方向にのびる空隙Sが残るようにCu層13を形成した後、空隙Sにポリマー14を埋め込むようにした。ポリマー14はCu層13よりも埋め込み性が高いため、孔部10のアスペクト比が高い場合でも、孔部10内にボイドが発生することが確実に防止できる。その結果、Cu原子の移動に伴うボイドの発生や配線の断線(例えばストレスマイグレーション)を効果的に抑制できる。しかも、従来例の如く孔部10内を全てCuで埋め込む場合に比べて、めっき時間を短縮できるため、配線構造を生産性よく形成することができる。
また、空隙Sの上部開口が狭くても、蒸着重合法によりポリマー14を形成することにより、空隙Sに隙間無くポリマー14を埋め込むことができる。
尚、本発明の配線構造をGHzレベルの高周波デバイスに適用すれば、表皮効果によりCu層13表面を電流が流れるため、配線抵抗が減少する傾向にあり好ましい。
本発明の効果を確認するために、発明者らは次の実験を行った。即ち、処理対象物をφ200mmのシリコン基板1の表面に直径rが20μm、深さdが150μm(アスペクト比7.5)の孔部10が形成されたものとし、孔部10の内面を含むシリコン基板1表面に、原料モノマーとして芳香族ジアミンとテトラカルボン酸二水和物とを用いる蒸着重合法によりポリイミド層(バリア絶縁層)11を1500nmの厚みで形成し、ポリイミド層11の表面にスパッタリング法によりTaN層(バリアメタル層)12を20nmの厚みで形成し、TaN層12の表面にスパッタリング法によりCuシード層を80nmの厚みで形成し、Cuシード層の表面にめっき法によりCu層13を形成した。このとき、めっき時間を調整して(例えば、30min)、Cu層13の形成後の孔部10内に深さ方向にのびる空隙Sが残るようにした。最後に、空隙Sに蒸着重合法により形成したポリイミド14を埋め込んだ。これにより形成された配線構造のSEM写真を撮像したところ、孔部10内にボイドが形成されていないことが確認された。また、上記形成された配線構造をGHzレベルの高周波デバイスに適用した場合の電気特性を測定した結果、配線の断線がなく、配線抵抗の上昇の問題もないことが確認された。
なお、本発明は上記実施形態に限定されるものではない。例えば、上記実施形態では、ポリイミド層11とポリイミド層14とを異なる処理室F2,F6で形成する場合について説明したが、1つの処理室で形成してもよい。
1…シリコン基板(処理対象物)、10…孔部(凹部)、11…バリア絶縁層(バリア層)、12…バリアメタル層(バリア層)、13…Cu層(導電層)、S…空隙、14…ポリマー,ポリマー層、W…配線構造。
Claims (6)
- 処理対象物を表面に凹部が形成されたものとし、この凹部の内面を含む処理対象物の表面に、バリア層を形成する工程と、
凹部内に深さ方向にのびる空隙が残るように、前記バリア層の表面に導電層を形成する工程と、
前記空隙にポリマーを埋め込む工程とを含むことを特徴とする配線構造の形成方法。 - 前記空隙に埋め込まれるポリマーは、蒸着重合法により形成されることを特徴とする請求項1記載の配線構造の形成方法。
- 前記バリア層は、ポリマーからなるバリア絶縁層を含み、このバリア絶縁層は蒸着重合法により形成されることを特徴とする請求項1または2記載の配線構造の形成方法。
- 前記バリア層は、前記バリア絶縁層の表面に形成され、金属を含む材料からなるバリアメタル層を更に含むことを特徴とする請求項3記載の配線構造の形成方法。
- 表面に凹部を有する基板と、凹部の内面を含む基板表面に形成されるバリア層と、凹部内に深さ方向にのびる空隙が存するように前記バリア層の表面に形成された導電層と、この空隙に埋め込まれたポリマー層とを備えることを特徴とする配線構造。
- 前記バリア層は、ポリマーからなるバリア絶縁層と、このバリア絶縁層の表面に形成され、金属を含む材料からなるバリアメタル層とを含むことを特徴とする請求項5記載の配線構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013158626A JP2015032591A (ja) | 2013-07-31 | 2013-07-31 | 配線構造及びその形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013158626A JP2015032591A (ja) | 2013-07-31 | 2013-07-31 | 配線構造及びその形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015032591A true JP2015032591A (ja) | 2015-02-16 |
Family
ID=52517719
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013158626A Pending JP2015032591A (ja) | 2013-07-31 | 2013-07-31 | 配線構造及びその形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015032591A (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07142577A (ja) * | 1993-11-19 | 1995-06-02 | Nippon Telegr & Teleph Corp <Ntt> | 配線構体及びその形成方法 |
JP2001011176A (ja) * | 1999-06-25 | 2001-01-16 | Matsushita Electric Works Ltd | ポリイミド皮膜の形成方法及びポリイミド皮膜 |
JP2008153275A (ja) * | 2006-12-14 | 2008-07-03 | Canon Inc | 半導体基板およびその製造方法 |
JP2010165760A (ja) * | 2009-01-14 | 2010-07-29 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
JP2012146923A (ja) * | 2011-01-14 | 2012-08-02 | Tokyo Electron Ltd | 成膜装置 |
JP2012195383A (ja) * | 2011-03-15 | 2012-10-11 | Ulvac Japan Ltd | バリヤー膜の形成方法及びicチップパッケージ |
-
2013
- 2013-07-31 JP JP2013158626A patent/JP2015032591A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07142577A (ja) * | 1993-11-19 | 1995-06-02 | Nippon Telegr & Teleph Corp <Ntt> | 配線構体及びその形成方法 |
JP2001011176A (ja) * | 1999-06-25 | 2001-01-16 | Matsushita Electric Works Ltd | ポリイミド皮膜の形成方法及びポリイミド皮膜 |
JP2008153275A (ja) * | 2006-12-14 | 2008-07-03 | Canon Inc | 半導体基板およびその製造方法 |
JP2010165760A (ja) * | 2009-01-14 | 2010-07-29 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
JP2012146923A (ja) * | 2011-01-14 | 2012-08-02 | Tokyo Electron Ltd | 成膜装置 |
JP2012195383A (ja) * | 2011-03-15 | 2012-10-11 | Ulvac Japan Ltd | バリヤー膜の形成方法及びicチップパッケージ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8476168B2 (en) | Non-conformal hardmask deposition for through silicon etch | |
US9177858B1 (en) | Methods for fabricating integrated circuits including barrier layers for interconnect structures | |
TW201606934A (zh) | 形成互連之方法 | |
US9576894B2 (en) | Integrated circuits including organic interlayer dielectric layers and methods for fabricating the same | |
US9305886B2 (en) | Integrated circuits having crack-stop structures and methods for fabricating the same | |
TWI646578B (zh) | 鈷填充金屬化的裝置及方法 | |
JP2010080774A (ja) | 半導体装置 | |
US9905460B2 (en) | Methods of self-forming barrier formation in metal interconnection applications | |
US9659817B1 (en) | Structure and process for W contacts | |
JP2015032591A (ja) | 配線構造及びその形成方法 | |
JP2015153978A (ja) | 貫通配線の作製方法 | |
JP2007081284A (ja) | 半導体装置およびその製造方法 | |
JP2010165760A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2009010037A (ja) | 半導体装置及びその製造方法 | |
KR20110075390A (ko) | 반도체 소자의 제조 방법 | |
TW202036791A (zh) | 由削減式製程形成的金屬互連結構 | |
JP2007027392A (ja) | 半導体装置およびその製造方法 | |
US8883632B2 (en) | Manufacturing method and manufacturing apparatus of device | |
US9490211B1 (en) | Copper interconnect | |
JP2013118216A (ja) | 半導体装置の製造方法 | |
WO2011030476A1 (ja) | 半導体装置の製造方法 | |
TWI421978B (zh) | 製造導電線路的方法 | |
JP2014086537A (ja) | Cu層形成方法及び半導体装置の製造方法 | |
JP2015216252A (ja) | 半導体装置およびその製造方法 | |
US20160181203A1 (en) | Electric contact structure having a diffusion barrier for an electronic device and method for manufacturing the electric contact structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170221 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170822 |