JP2008153275A - 半導体基板およびその製造方法 - Google Patents

半導体基板およびその製造方法 Download PDF

Info

Publication number
JP2008153275A
JP2008153275A JP2006336950A JP2006336950A JP2008153275A JP 2008153275 A JP2008153275 A JP 2008153275A JP 2006336950 A JP2006336950 A JP 2006336950A JP 2006336950 A JP2006336950 A JP 2006336950A JP 2008153275 A JP2008153275 A JP 2008153275A
Authority
JP
Japan
Prior art keywords
hole
conductive layer
semiconductor substrate
metal wiring
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006336950A
Other languages
English (en)
Inventor
Masaki Mizuno
正樹 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2006336950A priority Critical patent/JP2008153275A/ja
Publication of JP2008153275A publication Critical patent/JP2008153275A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】抵抗が比較的小さく、信頼性が高い金属配線を形成する。
【解決手段】第1の表面10aから反対側の第2の表面10bに貫通する貫通穴13と、第1の表面10a上に形成されたアルミ電極11と、第2の表面10bと貫通穴13の内周面とに跨って形成されアルミ電極11に電気的に接続された金属配線17とを有する。そして、金属配線17は、貫通穴13の内周面に形成された一部が、第2の表面10b側に形成された部分よりも厚くされている。
【選択図】図1

Description

本発明は、基板に設けられた貫通穴を介して、基板の表裏面の電気的な接続を行う貫通電極を備える半導体基板およびその製造方法に関する。
半導体装置を構成する半導体基板の表裏面の間で電気的な接続を行う3次元実装の技術では、一般的に基板に貫通穴が形成され、この貫通穴を介して電気的な接続を行っている。そして、貫通穴の内周面上には、様々な手法で導電層が形成されており、この導電層が配線として用いられている。このような半導体装置の具体的な例としては、特許文献1に開示されている。半導体チップに貫通穴が設けられ、その貫通穴を介して半導体チップの表裏面を電気的に接続する導電層を形成することにおいて、めっき法で金属材を埋め込む手法が用いられている。
また、その他の具体的な例としては、特許文献2に開示されている。上述と同様に、半導体チップに貫通穴が設けられ、その貫通穴を介して半導体チップの表裏面を電気的に接続する導電層を形成することで、貫通穴の内周面にめっき法で導電膜が形成されている。
特開2004−349593号公報 特開2005−019522号公報
近年、半導体装置は、微細かつ複雑になってきており、非常に細かいパターンに配線を形成することが要求されている。特に、半導体基板に形成された貫通穴を利用し、その表裏面の導通をとる半導体装置では、導電パターンの高密度化に伴い、内径φ100μm以下といった非常に微細な貫通穴が要求されている。そして、この貫通穴の内周面には、電気的な接続を行う金属配線としての導電層を形成する必要がある。このため、この微細な貫通穴の内周面および半導体基板の表裏面には、接続信頼性が高い導電層を形成することが要求されている。
そこで、上述した特許文献1に開示されている導電層形成方法を適用することが提案されている。しかしながら、更に微細な貫通穴では、めっき膜を埋め込む際に中心部に巣ができてしまい、後工程で高温処理した場合に破損してしまう恐れがある。
また、上述した半導体基板をインクジェット記録ヘッド用基板として用いるインクジェット記録ヘッドでは、インクジェット記録ヘッド用基板に埋め込み可能な銅材を使用して金属配線を形成した場合、インクにさらされたときに銅材が溶出してしまう問題がある。
また、特許文献2に開示されている導電層形成方法を適用することも提案されている。しかしながら、更に微細な貫通穴では、貫通穴の底部近傍に形成される配線の膜厚が非常に薄くなってしまう。そのため、抵抗が比較的小さく信頼性が高い配線を形成することが非常に困難となる。
そこで、本発明は、抵抗が比較的小さく信頼性が高い導電層を形成することができる半導体基板およびその製造方法を提供することを目的とする。
上述した目的を達成するため、本発明に係る半導体基板は、第1の表面から反対側の第2の表面に貫通する貫通穴と、第1の表面上に形成された電極と、第2の表面と貫通穴の内周面とに跨って形成され電極に電気的に接続された導電層とを有する半導体基板において、
導電層は、貫通穴の内周面に形成された一部が、第2の表面側に形成された部分よりも厚くされている。
本発明によれば、微細な貫通穴が設けられる構成であっても、第1の表面と第2の表面との電気的な接続を行うための接続信頼性が高い導電層を形成することができる。本発明では、工程を増やすことなく、抵抗が比較的小さい導電層が形成された貫通電極を含む半導体基板を提供することができる。
以下、本発明の具体的な実施形態について、図面を参照して説明する。
(第1の実施形態)
図1は第1の実施形態のインクジェット記録ヘッド用基板に形成された貫通電極の状態を示す断面図である。
図1に示すように、インクジェット記録ヘッド用基板10には、第1の表面10a上にアルミ電極11が形成されている。また、インクジェット記録ヘッド用基板10の第1の表面10a上には、インクを吐出するための吐出口(不図示)を有するノズル部材12が接合されている。
また、インクジェット記録ヘッド用基板10には、第2の表面10b側から、第1の表面10a上のアルミ電極11まで貫通穴13が貫通されて設けられている。インクジェット記録ヘッド用基板10の第2の表面10bおよび貫通穴13の内周壁にわたって形成された絶縁膜14が形成されている。絶縁膜14の表面と、貫通穴13内に形成されたアルミ電極11の表面とに跨ってバリア・シード層15が形成されている。このバリア・シード層15の表面には、導電層として、所望のパターン状をなす金属配線17が形成されている。この金属配線17の表面上には、接続端子としてパターン状のバンプ19が形成されており、このバンプ19を介して外部信号を供給するための部材(不図示)に接続されている。
また、金属配線17は、インクジェット記録ヘッド用基板10の第1の表面10aから反対側の第2の表面10bへ電気的な接続を行うための貫通電極を構成している。そして、金属配線17は、インクジェット記録ヘッド用基板10の第2の表面10b上における膜厚t1よりも貫通穴13の内周側の一部の膜厚t2の方が厚く形成されており、抵抗が比較的小さく接続信頼性が更に高い導電層として機能している。
また、図示しないが、インクジェット記録ヘッド用基板10は、ノズル部材12の吐出口からインクを吐出するための熱エネルギーを発生する複数の電気熱変換素子を有している。また、インクジェット記録ヘッド用基板10は、ノズル部材12側にインクを供給するための複数のインク供給口と、外部電極と電気的に接続するための接続端子とを有している。
図2は第1の実施形態のインクジェット記録ヘッド用基板10の製造工程を示す断面図である。まず、図2(a)に示すように、あらかじめノズル部材12が形成されたアルミ電極11を含むインクジェット記録ヘッド用基板10を準備する。
続いて、図2(b)に示すように、基板10の第2の表面10bから反対側の第1の表面10a上に形成されたアルミ電極11の表面まで、直径φ10〜100μm程度の貫通穴13を形成する。貫通穴の加工方法としては、ICP−RIE(Inductive Coupled Plasma(誘導結合プラズマ)−Reactive Ion Etching(反応性イオンエッチング))が望ましい。
次に、図2(c)に示すように、インクジェット記録ヘッド用基板10の第2の表面10bと、貫通穴13の内周面とに跨って絶縁膜14を形成する。この絶縁膜14は、後工程で形成する導電層とシリコンとの電気的な絶縁を確保するためのものである。絶縁膜14の成膜方法としては、例えば、CVD(Chemical Vapor Deposition)法、蒸着重合法などで形成することが好ましいが、絶縁膜の材料、貫通穴の形状や、貫通穴のアスペクト比等を考慮して適宜選択することができる。
続いて、図2(d)に示すように、図2(c)に示した工程で形成された絶縁膜14における貫通穴13のボトム部、すなわちアルミ電極11の表面上に成膜された絶縁膜14の一部をエッチング加工によって除去する。その加工方法としては、RIEが望ましい。
次に、図3(a)に示すように、インクジェット記録ヘッド用基板10の第2の表面10b側に形成された絶縁膜14の表面および貫通穴13の内周面にバリア・シード層15を形成する。バリア・シード層15は、後工程で形成する導電層と基板10との密着性を向上させるものであり、その材料としては例えばチタン、クロム、銅、ニッケル、パラジウム、金、銀等を使用することができる。また、バリア・シード層15は、後工程で形成する導電層の電気的な供給を行うためのものであり、その材料としては、例えば銅、ニッケル、パラジウム、金、銀等を使用することができる。バリア・シード層15の形成方法としては、例えばイオンプレーティング法、CVD法、スパッタリング法などを使用できる。
続いて、図3(b)に示すように、基板10の表面のバリア・シード層15の表面にパターン状にレジスト16を形成する。このレジスト16のパターンは、後工程で形成される導電層のパターンによって決定され、フォトリソグラフィ工程によって形成される。
次に、図3(c)に示すように、電解めっき法によって、導電層として機能する第1の金属配線層17aを形成する。図3(b)に示した工程で形成されたレジスト16のパターンに沿って、貫通穴13の内周面を含むバリア・シード層15の表面にパターン状にめっきが形成される。この第1の金属配線層17aの材料としては、例えば銅、ニッケル、パラジウム、金、銀等が挙げられる。
続いて、図3(d)に示すように、図3(b)に示した工程で形成されたレジスト16の剥離を行う。剥離材料はレジスト16の材料によって選択される。
次に、図4(a)に示すように、基板10の表面にパターン状にレジスト18を形成する。このレジスト18のパターンは後工程で形成されるバンプ19のパターンによって決定され、バンプ19を形成する部分および貫通穴13の開口部を除いて形成される。
続いて、図4(b)に示すように、電解めっき法によって、バンプ19を形成するとともに、貫通穴13の内周面に導電層として機能する第2の金属配線層17bを形成する。バンプ19および第2の金属配線層17bの材料としては、図3(c)で形成された第1の金属配線層17aの材料と同じものが好ましい。バンプ19は外部信号を供給するための部材(不図示)と接続するために使用される。また、第2の金属配線層17bは、図3(c)に示した工程で形成された第1の金属配線層17aの上に重ねて形成されて、接続信頼性を向上するためのものである。
次に、図4(c)に示すように、図4(a)に示した工程で形成されたレジスト18の剥離を行う。剥離材料は、レジスト18の材料によって選択される。
続いて、図4(d)に示すように、図3(a)に示した工程で形成されたバリア・シード層15のエッチング加工を行う。その材料はバリア層およびシード層の材料によって適宜選択される。
以上の各工程を経て、貫通穴13、絶縁膜14、第1の金属配線層17a、バンプ19、第2の金属配線層17bからなる、抵抗が比較的小さい抵抗配線が形成された貫通電極を含むインクジェット記録ヘッド用基板10を容易に実現することができる。
(第2の実施形態)
図5は、第2の実施形態のインクジェット記録ヘッド用基板に形成された貫通電極の状態を示す断面図である。
図5に示すように、インクジェット記録ヘッド用基板20には、第1の表面20aに、アルミ電極21が形成されている。また、インクジェット記録ヘッド用基板20の第1の表面20aには、インクを吐出するためのノズル部材22が形成されている。インクジェット記録ヘッド用基板20には、第2の表面20b側からアルミ電極21の表面まで貫通穴23が貫通して形成されている。インクジェット記録ヘッド用基板20の第2の表面20bおよび貫通穴23の内周壁には、絶縁膜24が形成されている。絶縁膜24の表面および貫通穴23のアルミ電極21の表面には、バリア・シード層25が形成されている。バリア・シード層25の表面上には、パターン状の金属配線27が形成されている。金属配線27の表面には、パターン状のバンプ29が形成されており、このバンプ29を介して外部信号を供給するための部材(不図示)と電気的に接続されている。
基板20の第1の表面20aから反対側の第2の表面20bへ電気的な接続を行うための貫通電極を構成する金属配線27は、基板20の第2の表面20b上における膜厚t3よりも貫通穴23の内周面の一部分の膜厚t4の方が厚くされている。本実施形態における金属配線27は、第1の実施形態と比較しても、更に低い抵抗で接続信頼性が高い導電膜として機能している。
さらに、本実施形態では、貫通穴23の開口部近傍の金属配線27に突出部分が形成されていないので、バンプ29を介して外部信号を供給するための部材(不図示)と電気的に接続する際に、突出部分によって接続不良が生じるのを防ぐことができる。
図2(a)〜(d)、図3(a)〜(d)、および図6は、第2の実施形態の基板20の製造工程を示す図である。
まず、図2(a)〜(d)、図3(a)〜(d)に示した第1の実施形態における各工程と同様の工程を行う。
次に、図6(a)に示すように、基板20の第2の表面20bにパターン状にレジスト28を形成する。このレジスト38のパターンは、後工程で形成されるバンプ29のパターンによって決定され、バンプ29を形成する部分および貫通穴23の開口部を除いて形成される。この際、貫通穴23の開口部のレジスト28の形状は、貫通穴23の開口縁部に庇が設けられた形状に形成される。すなわち、レジスト28は、貫通穴23に対応する位置に、貫通穴23よりも穴径が小さい穴28aが形成されている。
次に、図6(b)に示すように、電解めっき法によって、バンプ29、および貫通穴23の内周面に導電層として機能する第2の金属配線層27bを形成する。バンプ29および第2の金属配線層27bの材料としては、図3(c)に示した工程で形成された第1の金属配線層27aの材料と同じものが好ましい。バンプ29は、外部信号を供給するための部材(不図示)と電気的に接続するために使用される。また、第2の金属配線層27bは、図3(c)に示した工程で形成された第1の金属配線層27aの上に重ねて形成されて、接続信頼性を向上するためのものである。
次に、図6(c)に示すように、図6(a)に示した工程で形成されたレジスト28の剥離を行う。剥離材料はレジスト28の材料によって選択される。
次に、図6(d)に示すように、図3(a)に示した工程で形成されたバリア・シード層35のエッチング加工を行う。その材料はバリア層およびシード層の材料によって選択される。
以上の工程により、貫通穴23、絶縁膜24、第1の金属配線層27a、バンプ29、第2の金属配線層27bからなる、抵抗が比較的小さい金属配線27が形成された貫通電極を含むインクジェット記録ヘッド用基板20を容易に実現することができる。
(実施例1)
上述の第1の実施形態における具体的な実施例を順に説明する。まず図2(a)に対応する工程として、厚さ200μmの6インチのシリコン基板からなる、あらかじめノズル部材22が形成されたアルミ電極21を含むインクジェット記録ヘッド用基板20を準備する。インクジェット記録ヘッド用基板20にはあらかじめ半導体素子、インク供給口、配線が設けられており、アルミ電極21以外は絶縁膜であるシリコン酸化膜またはシリコン窒化膜等によって覆われている。
次に、図2(b)に示した工程に対応する工程として、第2の表面20bから反対側の第1の表面20a上に形成されたアルミ電極21にかけて貫通穴23を形成した。貫通穴23は、ICP−RIEを使用して穴径50μm程度に形成した。
続いて、図2(c)に示した工程に対応する工程として、基板20の第2の表面20bおよび貫通穴23の内周面に絶縁膜24を形成した。絶縁膜24は蒸着重合法によって形成され、厚さ2.0μmのポリイミド膜が形成された。
次に、図2(d)に示した工程に対応する工程として、図2(c)に示した工程で形成された絶縁膜24の貫通穴23のボトム部をエッチングによって除去した。あらかじめ基板20の貫通穴23の開口部以外をレジストで覆い、酸素プラズマを使用して貫通穴23のボトム部のみをエッチングした。
続いて、図3(a)に示した工程に対応する工程として、基板20の表面の絶縁膜24の表面および貫通穴23の内周面にバリア・シード層25を形成した。バリア・シード層25の形成は、イオンプレーティング装置を使用して、真空度1.33×10-3Pa、RFバイアス400W、DCバイアス100V、基板間距離400mm、基板20の回転速度20rpmの加工条件で行った。これにより、バリア層としてチタンの薄膜を膜厚1500Åで形成し、シード層として金の薄膜を膜厚3000Åで成膜した。
次に、図3(b)に示した工程に対応する工程として、レジスト26のパターニングを行う。まず、ラミネーターによってネガ型ドライフィルム(AR340、東京応化社製)を基板20の第2の表面20bにラミネートした。続いて、パターニングに対応したマスクを用いて、アライナーで露光した後、現像液(1%−Na2CO3)で現像した。これにより、後工程で形成される導電層のパターン状にレジスト26が形成された。
次に、図3(c)に示した工程に対応する工程として、電解めっき法を用いて貫通穴23内を含むバリア・シード層25の表面にパターン状に第1の金属配線層27aを形成した。めっき液としては、非シアン金めっき液(Au310、EEJA社製)を使用し、基板20の第2の表面20bを電極に対して上向きにセットしたフェイスアップ方式のめっき装置を使用し、電極に正電極、基板20に負電極を与えることで通電を行った。0.05ASD、100分間の電界条件で、液温度を50℃として、貫通穴23内の液交換が円滑に行われるようにウエハを120rpmで回転させ、また常に液循環させながらめっきを行った。これにより、貫通穴23内を含むバリア・シード層25の表面に金めっき膜を膜厚2.0μmで均一に析出させた。
アスペクト比が比較的大きな貫通穴が形成された被めっき物に電解めっきを行う場合、電流密度を高くしてめっきを行ったとき、貫通穴の開口部近傍にしかめっき膜が成長せずに、貫通穴のボトム付近まで配線を形成することができない。そこで、比較的低い電流密度で時間をかけてめっきを行うことで、貫通穴23のボトムまで配線を形成することができた。しかし、この場合も、基板20の第2の表面20bに比べて貫通穴23の内周面の膜厚は2/3程度である。
次に、図3(d)に示した工程に対応する工程として、レジスト26の剥離を行う。剥離液(5%−NaOH)に5分間浸漬することによって、ドライフィルムを剥離した。
続いて、図4(a)に示した工程に対応する工程として、レジスト28のパターニングを行う。まず、ラミネーターによって、ネガ型ドライフィルム(AR340、東京応化社製)を基板20の第2の表面20bにラミネートした。次に、パターニングに対応したマスクを用いて、アライナーで露光した後、現像液(1%−Na2CO3)で現像した。これにより、後工程で形成されるバンプの領域、および重ねられる厚付け用導電層が形成される貫通穴23の開口部以外にレジスト28が形成された。このとき、貫通穴23の開口部のレジスト28の形状は穴径と同等の大きさでパターニングされた。
次に、図4(b)に示した工程に対応する工程として、電解めっき法を用いてバンプ29および貫通穴23の内周面に導電層として機能する第2の金属配線層27bを形成した。めっき液としては、第1の金属配線層27aと同様に、非シアン金めっき液(Au310、EEJA社製)を使用し、基板20の第2の表面20bを電極に対して上向きにセットしたフェイスアップ方式のめっき装置を使用した。0.5ASD、40分間の電界条件で、液温度を50℃として、貫通穴23内の液交換が円滑に行われるようにウエハを120rpmで回転させ、また常に液循環させながらめっきを行った。これにより、基板20の第2の表面20bに20μmのバンプ29を形成し、同時に貫通穴23内の第1の金属配線層27bの表面に第2の金属配線層27bを2.0μm以下で形成した。
第2の金属配線層27bは、第1の金属配線層27aと異なり、めっき処理がバンプの形成と同時であり、比較的低い電流密度におけるめっき処理ではないため、貫通穴23の内周面に均一にめっきが析出されない。貫通穴23の開口部近傍は、電流密度が集中して最も厚くなるので、盛り上がった形状になり、貫通穴23のボトムにかけて徐々に薄くなるように形成されていく。しかし、すでに第1の金属配線層27aが貫通穴23内に均一に形成されており、十分なシード層として機能するため、貫通穴23の内周面全体をカバーすることは容易である。このように重ねられる厚付け用として機能する第2の金属配線層27bによって、接続信頼性が高く、抵抗が比較的小さい抵抗配線を形成することができる。
次に、図4(c)に示した工程に対応する工程として、レジスト28の剥離を行う。剥離液(5%−NaOH)に5分間浸漬することにより、ドライフィルムを剥離した。
続いて、図4(d)に示した工程に対応する工程として、バリア・シード層25のエッチング処理を行う。チタンで形成されたバリア層のエッチングはフッ化アンモニウムを用いて、また金で形成されたシード層のエッチングはヨウ素を用いた。
これにより、基板20の貫通穴23の内周面および第2の表面20bに、非常に低い抵抗で接続信頼性が高い金属配線層が形成され、基板20に設けられたアルミ電極21と選択的に電気的な接続を行った。
(実施例2)
次に、第2の実施形態の具体的な実施例を順に説明する。まず、図2(a)〜(d)および図3(a)〜(d)までは実施例1と同様の工程を行う。
図6(a)に示した工程に対応する工程として、レジスト28のパターニングを行う。まず、ラミネーターによってネガ型ドライフィルム(AR340、東京応化社製)を基板20の第2の表面20bにラミネートした。次に、パターニングに対応したマスクを用いて、アライナーで露光した後、現像液(1%−Na2CO3)で現像した。これにより、後工程で形成されるバンプの領域、および厚付け用導電層が形成される貫通穴23の開口部以外にパターン状にレジスト28が形成された。このとき、貫通穴23の開口部のレジスト28の形状は穴径よりも小さくしてパターニングを行い、貫通穴23の開口縁部に庇状の突出部分が設けられた形状に形成した。
続いて、図6(b)に示した工程に対応する工程として、電解めっき法を用いてバンプ29および貫通穴23の内周面に導電層として機能する第2の金属配線層27bを形成した。めっき液としては、第1の金属配線層27aと同様に、非シアン金めっき液(Au310、EEJA社製)を使用し、基板20の第2の表面20bを電極に対して上向きにセットしたフェイスアップ方式のめっき装置を使用した。0.5ASD、40分間の電界条件で、液温度を50℃として、貫通穴23内の液交換が容易に行われるようにウエハを120rpmで回転させ、また常に液循環させながらめっきを行った。これにより、基板20の第2の表面20bに20μmのバンプ29を形成し、同時に貫通穴23内の第1の金属配線層27aの表面上に第2の金属配線層27bを3.0μm以下で形成した。
第2の金属配線層27bは、第1の金属配線層27aと異なり、めっき処理がバンプの形成と同時であり、比較的低い電流密度におけるめっき処理ではないため、貫通穴23の内周面にめっきが均一に析出されない。本来、貫通穴23の開口部近傍は、電流密度が集中して最も厚くなるため、貫通穴23の内側に盛り上がった形状になり、膜厚がボトムにかけて徐々に薄くなるように形成されていく。しかし、貫通穴23の開口部にレジスト28によって庇状の突出部分が形成されているため、電流が貫通穴23の開口部に集中することなく、開口部近傍でめっき膜が盛り上がらない。そして、貫通穴23の開口部に集中するはずの電流が貫通穴23の内部にまで分布し、さらに第1の金属配線層27aが貫通穴23内に均一に形成されており、十分なシードとして機能する。このため、実施例1と比較しても、更に厚い薄膜で貫通穴23の内周面全体を均一に被覆することは容易である。この厚付け用として機能する金属配線層27bにより、接続信頼性が高く、抵抗が比較的小さい金属配線27を形成することができる。
さらに、この手法では貫通穴23の開口部近傍に盛り上がりが生じないので、バンプ29を介して外部信号を供給するための部材(不図示)と電気的に接続する際に、突出部分による接続不良が生じることを防ぐことができる。
次に、図6(c)に示した工程に対応する工程として、レジスト28の剥離を行う。剥離液(5%−NaOH)に5分間浸漬することにより、ドライフィルムを剥離した。
続いて、図6(d)に示した工程に対応する工程として、バリア・シード層25のエッチング処理を行う。チタンで形成されたバリア層のエッチング処理にはフッ化アンモニウムを用いて、また金で形成されたシード層のエッチング処理には、ヨウ素を用いた。
これにより、基板20の貫通穴23の内周面および第2の表面20bに、非常に抵抗が低く接続信頼性が高い金属配線が形成され、基板20に設けられたアルミ電極21と選択的に電気的な接続を行った。
第1の実施形態のインクジェット記録ヘッド用基板の要部を示す断面図である。 第1の実施形態の製造工程の一例を示す断面図である。 第1の実施形態の製造工程の一例を示す断面図である。 第1の実施形態の製造工程の一例を示す断面図である。 第2の実施形態のインクジェット記録ヘッド用基板の要部を示す断面図である。 第2の実施形態の製造工程の一例を示す断面図である。
符号の説明
10 インクジェット記録ヘッド用基板
11 アルミ電極
12 ノズル部材
13 貫通穴
14 絶縁膜
15 バリア・シード層
16 レジスト
17 金属配線
17a 第1の金属配線層
17b 第2の金属配線層
19 バンプ

Claims (8)

  1. 第1の表面から反対側の第2の表面に貫通する貫通穴と、前記第1の表面上に形成された電極と、前記第2の表面と前記貫通穴の内周面とに跨って形成され前記電極に電気的に接続された導電層とを有する半導体基板において、
    前記導電層は、前記貫通穴の前記内周面に形成された一部が、前記第2の表面側に形成された部分よりも厚くされていることを特徴とする半導体基板。
  2. インクを吐出するための熱エネルギーを発生する複数の電気熱変換素子と、インクを供給するためのインク供給口と、前記導電層に電気的に接続され外部電極と電気的に接続するための接続端子とを有している請求項1に記載の半導体基板。
  3. 前記導電層は金からなる請求項1に記載の半導体基板。
  4. 第1の表面から反対側の第2の表面に貫通する貫通穴と、前記第1の表面上に形成された電極と、前記第2の表面と前記貫通穴の内周面とに跨って形成され前記電極に電気的に接続された導電層とを有する半導体基板の製造方法において、
    前記第2の表面上および前記貫通穴の内周面上に第1の導電層を形成する第1の工程と、
    前記第2の表面に形成された前記第1の導電層上に接続端子を形成するとともに、前記貫通穴の内周面に形成された前記第1の導電層上に第2の導電層を重ねて形成する第2の工程とを有する半導体基板の製造方法。
  5. 前記導電層を形成する前記半導体基板には、あらかじめ前記電極が形成され、インクを吐出する吐出口を有するオリフィス基板に接合されている請求項4に記載の半導体基板の製造方法。
  6. 前記第1の導電層、前記接続端子および前記第2の導電層を、ドライフィルムのレジストを用いることで、パターン状のめっき膜によって形成する請求項4または5に記載の半導体基板の製造方法。
  7. 前記接続端子および前記第2の導電層を形成する前記第2の工程で、前記ドライフィルムのレジストを、前記貫通穴の開口縁部の内側に突出させるように形成する請求項6に記載の半導体基板の製造方法。
  8. 前記第1の導電層、前記接続端子および前記第2の導電層を金で形成する請求項4に記載の半導体基板の製造方法。
JP2006336950A 2006-12-14 2006-12-14 半導体基板およびその製造方法 Pending JP2008153275A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006336950A JP2008153275A (ja) 2006-12-14 2006-12-14 半導体基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006336950A JP2008153275A (ja) 2006-12-14 2006-12-14 半導体基板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2008153275A true JP2008153275A (ja) 2008-07-03

Family

ID=39655183

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006336950A Pending JP2008153275A (ja) 2006-12-14 2006-12-14 半導体基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP2008153275A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011108280A1 (ja) * 2010-03-05 2011-09-09 東京エレクトロン株式会社 半導体装置の製造方法
JP2015032591A (ja) * 2013-07-31 2015-02-16 株式会社アルバック 配線構造及びその形成方法
JP2016221974A (ja) * 2016-08-18 2016-12-28 京セラ株式会社 圧電アクチュエータ基板、それを用いた液体吐出ヘッドおよび記録装置
JP2020037229A (ja) * 2018-09-05 2020-03-12 キヤノン株式会社 液体吐出ヘッド
JP2020179527A (ja) * 2019-04-23 2020-11-05 キヤノン株式会社 素子基板、液体吐出ヘッド、及び記録装置
JP2020179526A (ja) * 2019-04-23 2020-11-05 キヤノン株式会社 素子基板、液体吐出ヘッド、及び記録装置
CN114270496A (zh) * 2019-08-30 2022-04-01 三菱电机株式会社 半导体装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011108280A1 (ja) * 2010-03-05 2011-09-09 東京エレクトロン株式会社 半導体装置の製造方法
JP2011187583A (ja) * 2010-03-05 2011-09-22 Tokyo Electron Ltd 半導体装置の製造方法
US8664117B2 (en) 2010-03-05 2014-03-04 Tokyo Electron Limited Method for manufacturing semiconductor device using anisotropic etching
JP2015032591A (ja) * 2013-07-31 2015-02-16 株式会社アルバック 配線構造及びその形成方法
JP2016221974A (ja) * 2016-08-18 2016-12-28 京セラ株式会社 圧電アクチュエータ基板、それを用いた液体吐出ヘッドおよび記録装置
JP2020037229A (ja) * 2018-09-05 2020-03-12 キヤノン株式会社 液体吐出ヘッド
JP7214409B2 (ja) 2018-09-05 2023-01-30 キヤノン株式会社 液体吐出ヘッド
JP2020179527A (ja) * 2019-04-23 2020-11-05 キヤノン株式会社 素子基板、液体吐出ヘッド、及び記録装置
JP2020179526A (ja) * 2019-04-23 2020-11-05 キヤノン株式会社 素子基板、液体吐出ヘッド、及び記録装置
JP7328787B2 (ja) 2019-04-23 2023-08-17 キヤノン株式会社 素子基板、液体吐出ヘッド、及び記録装置
JP7344669B2 (ja) 2019-04-23 2023-09-14 キヤノン株式会社 素子基板、液体吐出ヘッド、及び記録装置
CN114270496A (zh) * 2019-08-30 2022-04-01 三菱电机株式会社 半导体装置

Similar Documents

Publication Publication Date Title
JP4322508B2 (ja) 半導体装置の製造方法
JP4758712B2 (ja) 半導体装置の製造方法
US7928579B2 (en) Devices including sloped vias in a substrate and devices including spring-like deflecting contacts
KR101114202B1 (ko) 도전성 비아 제조 및 충전 방법과 그렇게 형성된 도전성 비아
US7701039B2 (en) Semiconductor devices and in-process semiconductor devices having conductor filled vias
JP4630680B2 (ja) 半導体素子の製造方法およびインクジェット記録ヘッドの製造方法
KR100647760B1 (ko) 반도체 장치 및 그 제조 방법
TW202107659A (zh) 半導體裝置及製造半導體裝置的方法
JP2008153275A (ja) 半導体基板およびその製造方法
JP5795225B2 (ja) 配線基板の製造方法
JP2004186187A (ja) 半導体装置およびその製造方法
TW200402121A (en) Method of forming a through-substrate interconnect
JP2007067016A (ja) 半導体装置及びその製造方法
JP2007012854A (ja) 半導体チップ及びその製造方法
TWI666737B (zh) 佈線基板、製造佈線基板之方法及電子組件裝置
JP2007095743A (ja) 貫通孔配線及びその製造方法
JP2006228947A (ja) 半導体装置の製造方法、半導体装置
TWI408775B (zh) 用於形成與積體電路之接觸墊之連接之方法
JP2010129684A (ja) 半導体装置の製造方法および半導体装置
JP2007067211A (ja) 半導体装置及びその製造方法
US20020135069A1 (en) Electroplating methods for fabricating microelectronic interconnects
CN106206416B (zh) 半导体装置的制造方法以及半导体装置
JP2006054307A (ja) 基板の製造方法
JP2008288607A (ja) 電子部品実装構造の製造方法
JP2006203139A (ja) 半導体装置の製造方法