JP2007067016A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2007067016A
JP2007067016A JP2005248398A JP2005248398A JP2007067016A JP 2007067016 A JP2007067016 A JP 2007067016A JP 2005248398 A JP2005248398 A JP 2005248398A JP 2005248398 A JP2005248398 A JP 2005248398A JP 2007067016 A JP2007067016 A JP 2007067016A
Authority
JP
Japan
Prior art keywords
layer
electrode pad
semiconductor element
electrode
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005248398A
Other languages
English (en)
Other versions
JP4533283B2 (ja
Inventor
Masahiro Haruhara
昌宏 春原
Mitsutoshi Azuma
光敏 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2005248398A priority Critical patent/JP4533283B2/ja
Priority to US11/509,716 priority patent/US7745939B2/en
Priority to KR1020060081114A priority patent/KR101177472B1/ko
Priority to TW095131554A priority patent/TW200715437A/zh
Priority to EP06018012.2A priority patent/EP1760782B1/en
Publication of JP2007067016A publication Critical patent/JP2007067016A/ja
Application granted granted Critical
Publication of JP4533283B2 publication Critical patent/JP4533283B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H01L2224/06182—On opposite sides of the body with specially adapted redistribution layers [RDL]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Abstract

【課題】 本発明は小型化を図ると共に、デバイス形成層を保護した状態で貫通孔及び貫通電極を形成することを課題とする。
【解決手段】 半導体装置５０は、貫通電極５６を介してＡｌ電極パッド２０と再配線パターン５２とを接続し、半導体素子１４の再配線パターン５２と配線基板１２上の配線パターン２４とをはんだバンプ５８を介してフリップチップで接続する構成となっている。半導体素子１４の上面には、デバイス形成層１８と複数のＡｌ電極パッド２０が形成されている。Ａｌ電極パッド２０と再配線パターン５２との間には、半導体素子１４を貫通する貫通孔５４がドライエッチングにより設けられ、貫通孔５４の内部には、Ｃｕめっきにより貫通電極５６が形成される。デバイス形成層１８は、半導体素子１４の上面に配置され、受光または発光が容易に行なえる。
【選択図】 図２

Description

本発明は一面側にデバイス形成層と電極パッドを有する半導体素子の電極パッドに接続される電極を形成するように構成された半導体装置及びその製造方法に関する。
例えば、受光素子または発光素子などからなる光変換素子に代表されるデバイス形成層を基板上に形成した半導体素子の電極を基板に形成した配線パターンと接続した半導体装置としては、図１に示されるような構成とされたものがある。この半導体装置１０では、配線基板１２上に半導体素子１４を接着剤１６により固着し、半導体素子１４の上面にデバイス形成層１８及び電極パッド２０が作り込まれている。デバイス形成層１８の周囲に設けられた複数のＡｌ電極パッド２０は、ワイヤボンディングにより装架されたＡｕワイヤ２２を介して配線基板１２上の配線パターン２４に接続される。また、デバイス形成層１８の表面（デバイス面）は、パッシベーション層（保護膜）２６が積層されている。
このように構成された半導体装置１０では、半導体素子１４の周囲にＡｕワイヤ２０を引き出すためのスペースを設けることにより装置全体が大きくなり、小型化を図ることが難しい。
また、複数のＡｌ電極パッド２０をはんだバンプを用いて配線パターン２４にフリップチップ接続する方法も考えられるが、デバイス形成層１８が配線基板１２と対向することになり、配線基板１２により光が遮断されてしまうので、デバイス形成層１８が受光または発光を行なう光変換素子の場合には採用することができない。
このような問題を解消する方法として、基板に貫通電極を設ける構成とすることにより上記のようなワイヤボンディングを無くして装置の小型化を図ることが検討されている。
貫通電極を用いた半導体装置としては、複数の半導体素子を積み重ねるスタックド型の半導体装置において、各半導体素子間を貫通電極により接続するものがある（例えば、特許文献１、非特許文献１参照）。
また、従来の貫通電極の製造方法としては、半導体素子の貫通孔にはんだを埋め込む方法がある（例えば、特許文献２参照）。
特開昭６３−１５６３４８号公報 特開平２−２３９６２７号公報（特許第２５６９７８９号公報） Process Integration of 3D Chip Stack with Vertical Interconnection;Kenji Takahashi,Yuichi Taguchi,Mnabu Tomisaka,Hitoshi Yonemura,Masatake Hoshino,Mitsuo Ueno,Yosimi Egawa,Yoshihiko Nemoto,Yasuhiro Yamaji,Hiroshi Terao,Mitsuo Umemoto,Kojiro Kameyama,Akira Suzuki,Yoshio Okayama,Toshihiro Yonezawa,Kazuo Kondo ;Association of Super-Advenced Electronic Techologies(ASET)
しかしながら、上記特許文献１及び非特許文献１に記載された方法を用いてデバイス形成層が形成を有する半導体素子をフリップチップで配線基板に接続すると、工程数が増加してしまい、実用化には適していない。また、特許文献２の製造方法では、貫通孔の直径が微小な孔径になると、貫通孔にはんだを埋め込むことが難しく、半導体装置の小型化に対応することが難しいという問題があった。
また、アスペクト比の高い微小な貫通孔を形成することが要望されている場合には、ドライエッチングを用いる方法も考えられるが、ドライエッチングの際のプラズマ雰囲気によって半導体素子のデバイス形成層が損傷するといった問題が生じる。
そこで、本発明は上記事情を鑑み、装置の小型化を図ると共に、デバイス形成層を保護した状態で貫通孔及び貫通電極を形成する半導体装置及びその製造方法を提供することを目的とする。
上記課題を解決するため、本発明は以下のような手段を有する。
請求項１記載の発明は、一面側にデバイス形成層と電極パッドを有する半導体素子の前記電極パッドと前記半導体素子の他面側に形成された配線パターンとを接続する貫通電極を有する半導体装置の製造方法であって、前記半導体素子の一面側に第１レジスト層を形成する第１工程と、前記第１レジスト層及び前記電極パッドの中心にエッチングにより開口を形成する第２工程と、前記半導体素子の前記開口と連通する位置に貫通孔を形成する第３工程と、前記半導体素子の他面側及び前記貫通孔の内周に絶縁層を形成する第４工程と、前記第１レジスト層のうち前記電極パッドの表面を覆う部分を除去する第５工程と、前記半導体素子の他面側に給電層を形成する第６工程と、前記給電層の前記貫通孔に対向する部分にめっきにより導電材を析出させ、前記貫通孔内及び前記電極パッドの表面に前記貫通電極を形成する第７工程と、前記給電層を除去する第８工程と、を有することを特徴とする。
請求項２記載の発明は、前記第１工程が、半導体素子の一面側及び前記電極パッドの表面に金属層を形成する工程を含み、前記第８工程は、前記金属層を除去する工程を含むことを特徴とする。
請求項３記載の発明は、前記第５工程が、前記第１レジスト層の表面に第２レジスト層を形成し、アッシングにより前記電極パッドの表面に積層された前記第１レジスト層を除去する工程を含むことを特徴とする。
請求項４記載の発明は、前記第５工程が、前記第１レジスト層を除去した前記電極パッドの表面に保護膜を形成する工程を含むことを特徴とする。
請求項５記載の発明は、前記第５工程が、前記第２レジスト層をリフトオフして前記電極パッドの表面に積層された保護膜を除く部分のシード層を除去する工程を含むことを特徴とする。
請求項６記載の発明は、前記給電層が、接着層を介して前記半導体素子の他面側に接着されたことを特徴とする。
請求項７記載の発明は、前記貫通電極が、前記電極パッドに全周で接続される鍔状端部と、一端が前記鍔状接続部と一体に結合され、他端が前記半導体素子の他面側に延在するように前記貫通孔内に形成された棒状接続部と有することを特徴とする。
請求項８記載の発明は、一面側にデバイス形成層と電極パッドを有する半導体素子の前記電極パッドと前記半導体素子の他面側に形成された配線パターンとを接続する貫通電極を有する半導体装置の製造方法であって、前記電極パッドの中心に開口を設け、該開口に連通し、前記半導体素子の一面側と前記半導体素子の他面側とを貫通する貫通孔を前記半導体素子に設け、前記貫通電極は、前記電極パッドに全周で接続される鍔状接続部と、一端が前記鍔状接続部と一体に結合され、他端が前記半導体素子板の他面側に延在するように前記貫通孔内に形成された棒状部と有することを特徴とする。
請求項９記載の発明は、前記デバイス形成層が、光を受光または発光する光機能素子であることを特徴とする。
本発明によれば、半導体素子の一面側に第１レジスト層を形成することで第１レジスト層及び前記電極パッドの中心にエッチングにより開口を形成する際のプラズマ雰囲気からデバイス形成層を保護することができる。さらに、給電層の貫通孔に対向する部分にめっきにより導電材を析出させ、貫通孔内及び電極パッドの表面に貫通電極を形成するため、貫通孔が微小であってもボイド(空洞)のない貫通電極を形成することが可能になり、従来のようにワイヤで接続するものよりも半導体装置の小型化を図ることができる。
さらに、半導体素子の一面側及び電極パッドの表面に金属層を形成することでデバイス形成層をプラズマ雰囲気から保護することができると共に、電極パッドの表面が酸化することも防止できる。また、第１レジスト層の表面に第２レジスト層を形成することにより、アッシングにより電極パッドの表面に積層された第１レジスト層を除去する際に第２レジスト層によってデバイス形成層を保護することができる。
さらに、電極パッドの表面に保護膜を形成することにより、貫通電極を電解めっきする際のめっき液から電極パッドを保護することができる。また、第２レジスト層をリフトオフすることで電極パッドの表面に積層された保護膜を除く部分の保護膜を容易に除去することができる。また、給電層が接着層を介して半導体素子の他面側に接着させるため、給電層の除去が容易に行なえる。
さらに、デバイス形成層が光機能素子からなる場合は、基板の上面側に光機能素子を配置した状態で貫通電極を形成することが可能になり、半導体素子の他面側の再配線を介したフリップチップ接続で配線基板に取り付けることが可能になり、光機能素子の受光または発光の妨げにならないように構成することが可能になる。
また、貫通電極が、電極パッドに全周で接続される鍔状接続部と、一端が鍔状接続部と一体に結合され、他端が半導体素子の他面側に延在するように貫通孔内に形成された棒状接続部と有するため、電極パッドの表面と貫通電極との電気的な接続を確実に行なえると共に、鍔状接続部が電極パッドを覆うことで電極パッドを保護することもできる。
以下、図面を参照して本発明を実施するための最良の形態について説明する。
図２は本発明による半導体装置の一実施例を示す縦断面図である。尚、図２において、前述した図１と同一部分には同一符号を付す。図２に示されるように、半導体装置５０は、半導体素子１４（光機能素子からなるデバイス形成層１８、電極パッド２０、パッシベーション層２６、絶縁層６２を含む）に電極パッド２０と再配線パターン５２とを導通する貫通電極５６を形成した構成である。また、デバイス形成層１８としては、例えば、光を受光する受光素子、あるいは光を発光する発光素子、あるいは光を検知して画像信号を出力するイメージセンサなどが挙げられる。
デバイス形成層１８の周囲には、デバイス形成層１８と電気的に接続された複数のＡｌ電極パッド２０が設けられ、半導体素子１４の下面には、再配線パターン５２が設けられている。Ａｌ電極パッド２０と再配線パターン５２との間には、半導体素子１４を貫通する貫通孔５４がドライエッチングにより設けられ、貫通孔５４の内部には、Ｃｕめっきにより貫通電極５６が形成されている。
さらに、半導体素子１４の下面に設けられた再配線パターン５２は、はんだバンプ５８を介して配線基板１２上の配線パターン２４に接続される。
このように、半導体装置５０は、貫通電極５６を介してＡｌ電極パッド２０と再配線パターン５２とを接続し、半導体素子１４の再配線パターン５２と配線基板１２上の配線パターン２４とをはんだバンプ５８を介してフリップチップで接続する構成となっているため、従来のようにワイヤボンディング（図１を参照）を用いた構成のものよりも大幅な小型化を実現することができる。しかも、半導体装置５０は、デバイス形成層１８を半導体素子１４の上面に配置できるので、デバイス形成層１８の受光または発光を妨げないように構成されている。
ここで、上記半導体装置５０の貫通電極５６の構成について説明する。図３は実施例１の貫通電極５６の構成を拡大して示す縦断面図である。図３に示されるように、貫通電極５６は、Ａｌ電極パッド２０に全周で接続される鍔状接続部５６ａと、一端が鍔状接続部５６ａと一体に結合され、他端が半導体素子１４の下面側に延在するように貫通孔５４内に形成された棒状接続部５６ｂと有する。Ａｌ電極パッド２０は中央に開口６０を有する環状に形成されている。そして、貫通電極５６は、鍔状接続部５６ａが電極パッド２０の上面を覆うように形成され、棒状接続部５６ｂがＡｌ電極パッド２０の開口及び貫通孔５４に挿通されるように形成されている。そして、鍔状接続部５６ａによりＡｌ電極パッド２０の表面と貫通電極５６との電気的な接続を確実に行なえると共に、鍔状接続部５６ａがＡｌ電極パッド２０を保護することもできる。尚、本実施例では、鍔状接続部５６ａの外径が１２０μｍ、棒状接続部５６ｂの外径が６０μｍ以下に設定されている。また、鍔状接続部５６ａと棒状接続部５６ｂとの外径比は、２：１以下の比率であるが、この外径比は任意の値に設定することができる。
Ａｌ電極パッド２０は、下面側が半導体素子１４の絶縁層（SiO2）６２に載置され、上面側には、電解Cuめっきを行なう際の保護を目的としたCr層とCu層からなるCr/Cu保護膜６４が形成されている。従って、Ａｌ電極パッド２０は、Cr/Cu保護膜６４を介して鍔状接続部５６ａが接続される。さらに、鍔状接続部５６ａの表面には、Ni層とAu層からなるNi/Au電極層６６が形成されている。
また、貫通孔５４の内周面及び半導体素子１４の下面には、絶縁層（SiO2またはSiN）６８が形成されている。そして、絶縁層６８の下面及び再配線パターン５２の表面は、ソルダレジスト層７０が積層されている。はんだバンプ５８は、ソルダレジスト層７０の開口により露出された再配線パターン５２にNi/Au電極層７２を介して接続されている。
半導体装置５０の製造方法としては、例えば、以下のような製造方法（ａ）〜（ｃ）がある。（ａ）第１の製造方法では、複数の半導体素子１４が形成されるＳｉウエハ上に各半導体素子１４を構成する複数のデバイス形成層１８、電極パッド２０、パッシベーション層２６、絶縁膜６０を形成した後、貫通電極５６を形成し、その後再配線工程及びはんだバンプ形成工程を行ない、最後にダイシング工程により各半導体装置５０を切り出す。
（ｂ）第２の製造方法では、複数の半導体素子１４が形成されるＳｉウエハ上に各半導体素子１４を構成する複数のデバイス形成層１８、電極パッド２０、パッシベーション層２６、絶縁膜６０を形成した後、ダイシング工程により各半導体素子１４を切り出し、その後各半導体素子１４毎に貫通電極５６を形成し、最後に再配線工程及びはんだバンプ形成工程を行う。
（ｃ）第３の製造方法では、Ｓｉウエハからダイシングにより半導体素子１４を構成する各Ｓｉ小片を切り出し、このＳｉ小片上にデバイス形成層１８、電極パッド２０、パッシベーション層２６、絶縁膜６０を形成して半導体素子１４を得た後、各半導体素子１４毎に貫通電極５６を形成し、最後に再配線及びはんだバンプ形成工程を行う。
本実施例では、上記（ｃ）の製造方法を用いた場合を例に挙げて以下説明する。
次に上記半導体装置５０の貫通電極５６の製造工程について説明する。貫通電極５６の製造工程は、大きく分けて(1)開口形成工程、(2)絶縁層形成工程、(3)貫通電極形成工程及び電極パッドとの導通確保工程、(4)再配線及びレジスト除去工程からなる。
(1)実施例１の開口形成工程
図４Ａ〜図４Ｅは実施例１の半導体装置の製造方法の開口形成工程（その１〜５）を説明するための図である。図４Ａに示す工程において、半導体素子１４を形成するための平板状のシリコン材料（シリコン基板）を用意する。そして、例えば、シリコン基板をダイシング工程により、所定寸法の半導体素子１４を切り出す。半導体素子１４の絶縁層（ＳｉＯ２）６２の上面に、デバイス形成層１８が形成し、さらにデバイス形成層１８の周辺にはＡｌ電極パッド２０を蒸着などの薄膜形成方法により形成する。また、絶縁層６２の表面及びＡｌ電極パッド２０の上面中央部を除く表面には、ＳｉＮやポリイミド等のパッシベーション層２６を積層する。Ａｌ電極パッド２０は、上面がパッシベーション層２６の開口８０により露出される。本実施例では、開口８０の直径が１２０μｍに設定されており、この開口８０の形状によって貫通電極５６の鍔状接続部５６ａの輪郭形状が決まる。
図４Ｂに示す工程において、パッシベーション層２６の表面にフォトレジストを塗布して第１レジスト層８２を形成する。この第１レジスト層８２は、ドライエッチングを行なう際にデバイス形成層１８を保護することを目的としており、ドライエッチングを複数回行なえるように通常よりも厚く塗布されている。
そして、第１レジスト層８２に対してＡｌ電極パッド２０に対応するマスクパターンを有するマスク（図示せず）を介して露光、現像が行なわれる。フォトレジストがポジ形レジストの場合には、Ａｌ電極パッド２０の上面中央部に光を照射してＡｌ電極パッド２０の上面中央部に塗布されたフォトレジストを可溶させてＡｌ電極パッド２０の上面中央部に対向する開口８４を形成する。
また、フォトレジストがネガ形レジストの場合には、Ａｌ電極パッド２０の上面中央部を除く周辺部分に光を照射してＡｌ電極パッド２０の上面中央部に塗布されたフォトレジストを可溶して開口８４を形成する。本実施例では、開口８４の直径が６０μｍに設定されており、この開口８４に連通する貫通孔５４も同径に形成されるので、開口８４によって貫通電極５６の棒状接続部５６ｂの輪郭形状が決まる。また、この工程では、半導体素子１４の上面側から光を照射して第１レジスト層８２に開口８４を形成させるため、半導体素子１４の下面（裏面）でのアライメントが不要になっている。
図４Ｃに示す工程において、Ａｌ電極パッド２０の中心部分にドライエッチングにより開口８６を設ける。塩素系ガスを反応ガスとして用いるリアクティブイオンエッチングなどのドライエッチングでは、プラズマ中の正イオンが第１レジスト層８２で覆われていないＡｌ電極パッド２０の上面中央部に突入してエッチングを行なうため、Ａｌ電極パッド２０の中央部が上方から垂下方向に除去される。これにより、Ａｌ電極パッド２０は、中心部に開口８６を有する中空形状となる。また、開口８６をドライエッチングする際、デバイス形成層１８が第１レジスト層８２で覆われているので、プラズマ雰囲気からデバイス形成層が保護される。
図４Ｄに示す工程において、Ａｌ電極パッド２０の下側に形成された絶縁層６２の開口８４，８６に対向する部分を上方からドライエッチング法により除去する。例えば、ＣＨＦ３またはＣＦ４等の反応ガスによりプラズマを生成し、化学反応によりエッチングを行なって絶縁層６２の露出部分を除去する。その際、デバイス形成層１８は、第１レジスト層８２によりプラズマ雰囲気から保護される。
図４Ｅに示す工程において、半導体素子１４に対して開口８６に連通する部分を上方からドライエッチング法により除去して貫通孔５４を半導体素子１４の下面側まで貫通させる。これにより、上記開口８４，８６及び貫通孔５４が一つの孔として貫通する。その際、デバイス形成層１８はプラズマ雰囲気から第１レジスト層８２により保護される。また、第１レジスト層８２は、ドライエッチングにより薄くなるが、当初の厚さを大きくしてあるので、エッチング処理後もデバイス形成層１８を保護している。
このように、デバイス形成層１８が形成された半導体素子１４の上方からドライエッチングにより貫通孔５４を設けることができるので、アスペクト比の高い微細な貫通孔５４を形成できると共に、第１レジスト層８２によりデパイス層１８をプラズマ雰囲気から保護することができる。しかも、開口８４、８６及び貫通孔５４を上面側から加工することができるので、裏面側からのアライメントが不要になり、開口形成工程が容易に行なえる。
(2)実施例１の絶縁層形成工程
図５Ａ〜図５Ｅは実施例１の半導体装置の製造方法の絶縁層形成工程（その１〜５）を説明するための図である。図５Ａに示す工程において、第１レジスト層８２の上面に保護フィルム９０を貼着する。この保護フィルム９０は、デバイス形成層を保護すると共に、貫通孔５４に連通された開口８４,８６を上面側から閉塞する。
図５Ｂに示す工程において、プラズマＣＶＤ（chemical vaper deposition）などの薄膜形成方法により半導体素子１４の下面側から絶縁層６８を形成する。尚、この絶縁層６８は、例えば、２５０°C以下の温度でTEOS(Tetra Ethyl OrthoSilicate:Si(OC2H3)4)とO3とから得た酸化膜を形成する方法が用いられる。また、絶縁層６８は、半導体素子１４の下面側及び貫通孔５４の内周面及び開口８４,８６の内周面にも積層形成される。また、開口８４の上面側は、保護フィルム９０によって閉塞されているので、開口８４に接する保護フィルム９０の下面にも絶縁層６８が形成される。
図５Ｃに示す工程において、保護フィルム９０を剥離させる。この保護フィルム９０は、下面に開口８４を閉塞する部分の絶縁層６８が付着したまま剥がされることで、貫通孔５４及び開口８４の内周面を覆う円筒状の絶縁層６８が上面側から下面側へ貫通した状態となる。前述した貫通孔５４及び開口８４,８６をドライエッチングしてから絶縁層６８を形成するまでの工程では、ドライ工程であるので、貫通孔５４及び開口８４,８６の内周面は清浄な状態に維持されている。そのため、貫通孔５４及び開口８４,８６の洗浄工程を省略することができる。
図５Ｄに示す工程において、第１レジスト層８２の表面にフォトレジストを塗布しパターニングして第２レジスト層９６を形成する。そして、パターニング（露光、現像）を行なってＡｌ電極パッド２０の上方に積層された第２レジスト層９６を部分的に除去して開口９８を形成する。
図５Ｅに示す工程において、オゾンアッシング装置またはプラズマアッシング装置を用いてＡｌ電極パッド２０の表面に積層された第１レジスト層８２のうち開口９８に露出する部分を除去すると共に、貫通孔５４、開口８４，８６の内周面に形成された円筒形状の絶縁層６８のうちＡｌ電極パッド２０の上方に突出する上端部分を除去する。これで、電極パッド２０の表面が露出した状態になる。尚、このアッシング工程により第２レジスト層９６が薄くなるが、アッシングによる減少分を考慮して第２レジスト層９６を通常よりも厚く塗布してある。
(3)実施例１の貫通電極形成工程及び電極パッドとの導通確保工程
図６Ａ〜図６Ｄは実施例１の半導体装置の製造方法の貫通電極形成工程及び電極パッドとの導通確保工程（その１〜４）を説明するための図である。図６Ａに示す工程において、Ａｌ電極パッド２０及びＡｌ電極パッド２０の開口８４及び開口９８の内側にＣｒ層とＣｕ層からなるCr/Cu保護膜６４をスパッタ法などの薄膜形成法を用いて形成する。
電解めっき法によりＣｕめっきを行なって貫通電極５６を形成する際にめっき液が直接Ａｌ電極パッド２０に触れると、Ａｌ電極パッド２０の表面が侵されてしまう。そのため、Ａｌ電極パッド２０の表面をCr/Cu保護膜６４で覆うことにより、Ａｌ電極パッド２０を保護する。また、Cr/Cu保護膜６４をＡｌ電極パッド２０の表面に形成することにより、ＡｌとＣｕとの直接接続を避けることができ、拡散防止を図れると共に、Ｃｕめっきされる貫通電極５６とＡｌ電極パッド２０との電気的導通及び密着性を確保することができる。
図６Ｂに示す工程において、リフトオフ法により第２レジスト層９６を剥離させてCr/Cu保護膜６４のうち第２レジスト層９６の表面に積層されたCr/Cu保護膜６４を除去する。これにより、リフトオフ法を用いることで、容易にＡｌ電極パッド２０及びＡｌ電極パッド２０の開口８４の内側に形成された絶縁層６８の上部内壁にのみCr/Cu保護膜６４を残した状態にすることができる。尚、第２レジスト層９６を除去した後は、表面に第１レジスト層８２が露出した状態となる。
図６Ｃに示す工程において、絶縁層６８の下面に接着フィルム等による接着層１００の粘着性を利用してCu給電層１０２を接着する。このCu給電層１０２は電解めっきを行なう際のめっき電極となる。さらに、接着層１００のうち貫通孔５４の下部を閉塞する部分を露光、現像により開口１０４を形成する。これにより、Cu給電層１０２の表面は、開口１０４を介して貫通孔５４と連通する。
図６Ｄに示す工程において、電解めっき法により貫通孔５４内に連通するCu給電層１０２の表面にＣｕを析出させる。これにより、貫通孔５４内は、Cu給電層１０２に堆積したＣｕにより貫通電極５６が上方に向かって成長する。このように、貫通孔５４内においては、Ｃｕが下方から上方に向けて積層されることで、貫通電極５６にボイド(空洞)が発生しにくくなる。
そして、電解めっき法により堆積したＣｕが貫通孔６４の上部に達すると、棒状接続部５６ｂの上部がＡｌ電極パッド２０の開口８６の内壁に形成されたCr/Cu保護膜６４と密着し、さらにＣｕめっきがＡｌ電極パッド２０の表面に形成されたCr/Cu保護膜６４の上面に堆積することで鍔状接続部５６ａが形成される。Ａｌ電極パッド２０の表面は、Cr/Cu保護膜６４に覆われているので、めっき液が直接触れないように保護されている。
このように、貫通電極５６は、貫通孔５４内に充填された棒状接続部５６ｂと、棒状接続部５６ｂの上部からＡｌ電極パッド２０の表面を覆うように半径方向に拡張された鍔状接続部５６ａと有する形状に形成されることで、Cr/Cu保護膜６４を介してＡｌ電極パッド２０との導通が確保される。尚、電解めっきを行なう際のデバイス形成層１８は、第１レジスト層８２により保護されている。
(4)実施例１の再配線及びレジスト除去工程
図７Ａ〜図７Ｅは実施例１の半導体装置の製造方法の再配線及びレジスト除去工程（その１〜５）を説明するための図である。図７Ａに示す工程において、半導体素子１４の下面（裏面）の平坦化処理を行う。この平坦化処理では、Cu給電層１０２を除去した後、接着層１００を剥離し、その後絶縁層６８の下面を研磨して平坦化する。
図７Ｂに示す工程において、半導体素子１４の下面側（裏面側）に銅等のスパッタ法で金属片を形成し、エッチングすることで再配線パターン５２を形成する。再配線パターン５２の形成方法としては、例えば、セミアディティブ法が用いられ、以下の手順（ａ）〜（ｅ）で行なわれる。(ａ)絶縁層６８の下面にCr/Cu層をスパッタ法で形成する。(ｂ)レジスト層のパターニングを行なって再配線パターン５２の形状に応じた開口を形成してCr/Cu層を露出させる。(ｃ)電解Ｃｕめっき法によりCr/Cu層の表面にＣｕ層を形成する。(ｄ)レジスト層を剥離する。(ｅ)余分なCr/Cu層を除去する。このように、絶縁層６８の下面には、所定形状の再配線パターン５２が残る。
図７Ｃに示す工程において、絶縁層６８の下面にソルダレジスト層７０を形成する。ソルダレジスト層７０のうち再配線パターン５２に対向する部分を除去して再配線パターン５２に連通する開口１０８を形成する。そして、無電解めっき法により半導体素子１４の下面側（裏面側）の開口１０８により露出された再配線パターン５２の表面、及び半導体素子１４の上面側（表面側）に露出された鍔状接続部５６ａの表面にＮｉ層とＡｕ層からなるNi/Au電極層６６，７２を形成する。
図７Ｄに示す工程において、はんだバンプ５８を半導体素子１４の下面側（裏面側）に形成されたNi/Au電極層７２に搭載させる。
図７Ｅに示す工程において、半導体素子１４の上面側（表面側）に残っている第１レジスト層８２を除去する。これで、図２に示す半導体装置５０が完成する。このように、デバイス形成層１８を保護する第１レジスト層８２は、最初に形成され、最後の工程で除去されるため、上記(1)開口形成工程、(2)絶縁層形成工程、(3)貫通電極形成工程及び電極パッドとの導通確保工程、(4)再配線及びレジスト除去工程の各工程が終了するまでデバイス形成層１８を保護することができる。
次に実施例２の貫通電極５６の製造工程について説明する。尚、実施例２において、上記実施例１と同一部分には、同一符号を付す。
(1)実施例２の開口形成工程
図８Ａ〜図８Ｆは実施例２の半導体装置の製造方法の開口形成工程（その１〜６）を説明するための図である。図８Ａに示す工程において、半導体素子１４を形成するための平板状のシリコン材料（シリコン基板）を用意する。そして、例えば、シリコン基板をダイシング工程により、所定寸法の半導体素子１４を切り出す。半導体素子１４の絶縁層（ＳｉＯ２）６２の上面に、デバイス形成層１８が形成し、さらにデバイス形成層１８の周辺にはＡｌ電極パッド２０を蒸着などの薄膜形成方法により形成する。また、絶縁層６２の表面及びＡｌ電極パッド２０の上面中央部を除く表面には、パッシベーション層２６を積層する。Ａｌ電極パッド２０は、上面がパッシベーション層２６の開口８０により露出される。本実施例では、開口８０の直径が１２０μｍに設定されており、この開口８０の形状によって貫通電極５６の鍔状接続部５６ａの輪郭形状が決まる。
図８Ｂに示す工程において、Ａｌ電極パッド２０の表面及びパッシベーション層２６の表面にデバイス形成層１８をプラズマ雰囲気から保護する金属層２００をスパッタ法などの薄膜形成法により形成する。金属層２００は、上面側全面に形成されるため、半導体素子１４の全面が同電位となり、デバイス素子１８の静電破壊を防止することができる。尚、スパッタされる金属層２００としては、例えば、Ti，Cr,Cr/Cu，Ti/Cuなどの導電性を有する金属材が用いられる。また、Ａｌ電極パッド２０は、腐食しやすいが、金属層２００に覆われているので、耐湿性が高められており、耐食性が向上している。
図８Ｃに示す工程において、フォトレジストを塗布して第１レジスト層８２を形成する。この第１レジスト層８２は、ドライエッチングを行なう際にデバイス形成層１８及び金属層２００を保護することを目的としており、ドライエッチングを複数回行なえるように通常よりも厚く塗布されている。
そして、第１レジスト層８２に対してＡｌ電極パッド２０に対応するマスクパターンを有するマスク（図示せず）を介して露光、現像が行なわれる。これにより、Ａｌ電極パッド２０の上面中央部に塗布されたフォトレジストを可溶させてＡｌ電極パッド２０の上面中央部に対向する開口８４を形成する。本実施例では、開口８４の直径が６０μｍに設定されており、この開口８４に連通する貫通孔５４も同径に形成されるので、開口８４によって貫通電極５６の棒状接続部５６ｂの輪郭形状が決まる。また、この工程では、半導体素子１４の上面側から光を照射して第１レジスト層８２に開口８４を形成させるため、半導体素子１４の下面（裏面）でのアライメントが不要になっている。
図８Ｄに示す工程において、金属層２００のうち開口８４に対向する部分及びＡｌ電極パッド２０の中心部分にドライエッチングにより開口８６を設ける。塩素系ガスを反応ガスとして用いるリアクティブイオンエッチング（ＲＩＥ）などのドライエッチングでは、プラズマ中の正イオンが第１レジスト層８２で覆われていない金属層２００及びＡｌ電極パッド２０の上面中央部に突入してエッチングを行なうため、Ａｌ電極パッド２０の中央部が上方から垂下方向に除去される。
これにより、Ａｌ電極パッド２０は、中心部に開口８６を有する中空形状となる。また、開口８６をドライエッチング法で除去する際、デバイス形成層１８が第１レジスト層８２で覆われているので、プラズマ雰囲気によりデバイス形成層１８が損傷するおそれはない。尚、ウエットエッチング法により開口８６を形成するようにしても良い。このウエットエッチング法を用いる場合には、デバイス形成層１８は第１レジスト層８２及び金属層２００によってエッチング溶液に接触しないように保護される。
図８Ｅに示す工程において、Ａｌ電極パッド２０の下側に形成された絶縁層６２の開口８６内に露出する部分を上方からドライエッチング法により除去する。例えば、ＣＨＦ３またはＣＦ４等の反応ガスによりプラズマを生成し、化学反応によりエッチングを行なって絶縁層６２の露出部分を除去する。その際、デバイス形成層１８は第１レジスト層８２及び金属層２００によりプラズマ雰囲気から保護される。
図８Ｆに示す工程において、半導体素子１４に対して開口８６に連通する部分を上方からドライエッチング法により除去して貫通孔５４を半導体素子１４の下面側まで貫通させる。これにより、上記開口８４，８６及び貫通孔５４が一つの孔として貫通する。その際、デバイス形成層１８はプラズマ雰囲気から第１レジスト層８２により保護される。また、第１レジスト層８２は、ドライエッチングにより薄くなるが、当初の厚さを厚くしてあるので、エッチング処理後もデバイス形成層１８を保護している。
このように、デバイス形成層１８が形成された半導体素子１４の上方からドライエッチングにより貫通孔５４を設けることができるので、アスペクト比の高い微細な貫通孔５４を形成できると共に、第１レジスト層８２及び金属層２００によりデパイス層１８をプラズマ雰囲気から保護することができる。しかも、開口８４、８６及び貫通孔５４を上面側から加工することができるので、裏面側からのアライメントが不要になり、開口形成工程が容易に行なえる。
(2)実施例２の絶縁層形成工程
図９Ａ〜図９Ｆは実施例２の半導体装置の製造方法の絶縁層形成工程（その１〜６）を説明するための図である。図９Ａに示す工程において、第１レジスト層８２の上面に樹脂からなる保護フィルム９０を貼着する。この保護フィルム９０は、デバイス形成層１８を保護すると共に、貫通孔５４に連通された開口８４,８６を上面側から閉塞する。
図９Ｂに示す工程において、プラズマＣＶＤ（chemical vaper deposition）などの薄膜形成方法により半導体素子１４の下面側からＳｉＯ２やＳｉＮ等の絶縁層６８を形成する。尚、この絶縁層６８は、例えば、２５０°C以下の温度でＴＥＯＳ(Ｔｅｔｒａ Ｅｔｈｙｌ ＯｒｔｈｏＳｉｌｉｃａｔｅ:Si(OC2H3)4)とO3とから得た酸化膜を形成する方法が用いられる。また、絶縁層６８は、半導体素子１４の下面側及び貫通孔５４の内周面及び開口８４,８６の内周面にも積層形成される。また、開口８４の上面側は、保護フィルム９０によって閉塞されているので、開口８４に接する保護フィルム９０の下面にも絶縁層６８が形成される。
図９Ｃに示す工程において、保護フィルム９０を剥離させる。この保護フィルム９０は、下面に開口８４を閉塞する部分の絶縁層６８が付着したまま剥がされることで、貫通孔５４及び開口８４の内周面を覆う円筒状の絶縁層６８が上面側から下面側へ貫通した状態となる。前述した貫通孔５４及び開口８４,８６をドライエッチングしてから絶縁層６８を形成するまでの工程では、ドライ工程であるので、貫通孔５４及び開口８４,８６の内周面は清浄な状態に維持されている。そのため、貫通孔５４及び開口８４,８６の洗浄工程を省略することができる。
図９Ｄに示す工程において、第１レジスト層８２の表面にフォトレジストを塗布して第２レジスト層９６を形成する。そして、パターニング（露光、現像）を行なってＡｌ電極パッド２０の上方に積層された第２レジスト層９６を部分的に除去して開口９８を形成する。
図９Ｅに示す工程において、オゾンアッシング装置またはプラズマアッシング装置を用いてＡｌ電極パッド２０の表面に積層された第１レジスト層８２のうち開口９８に露出する部分を除去。これで、電極パッド２０の表面に形成された金属層２００が露出した状態の環状凹部２０２が形成される。尚、このアッシング工程により第２レジスト層９６が薄くなるが、アッシングによる減少分を考慮して第２レジスト層９６を通常よりも厚く塗布してある。また、Ａｌ電極パッド２０は、金属層２００によりアッシング工程のプラズマ雰囲気から保護される。
図９Ｆに示す工程において、第２レジスト層９６をウエットエッチング法により除去する。これにより、第１レジスト層８２が露出した状態となる。ウエットエッチング法を用いることにより第１レジスト層８２の下側に形成されたパッシベーション層２６にダメージを与えないように第２レジスト層９６を除去できる。
(3)実施例２の貫通電極形成工程及び電極パッドとの導通確保工程
図１０Ａ〜図１０Ｄは実施例２の半導体装置の製造方法の貫通電極形成工程及び電極パッドとの導通確保工程（その１〜４）を説明するための図である。図１０Ａに示す工程において、絶縁層６８の下面に接着フィルム等による接着層１００の粘着性を利用してCu給電層１０２を接着する。このCu給電層１０２は電解めっきを行なう際のめっき電極となる。
図１０Ｂに示す工程において、接着層１００のうち貫通孔５４の下部を閉塞する部分を露光、現像により開口１０４を形成する。これにより、Cu給電層１０２の表面は、開口１０４を介して貫通孔５４と連通する。
図１０Ｃに示す工程において、電解めっき法により貫通孔５４内に連通するCu給電層１０２の表面にＣｕを析出させる。これにより、貫通孔５４内は、Cu給電層１０２に堆積したＣｕにより貫通電極５６が上方に向かって成長する。このように、貫通孔５４内においては、Ｃｕが下方から上方に向けて積層されることで、貫通電極５６にボイド(空洞)が発生しにくくなる。
そして、電解めっき法により堆積したＣｕが貫通孔６４の上部に達すると、円筒形状の絶縁層６８の上端外周側を乗り越えるように絶縁層６８の外周側の環状凹部２０２にもＣｕめっきが拡張される。Ａｌ電極パッド２０の表面は、金属層２００に覆われているので、めっき液が直接触れないように保護されている。
図１０Ｄに示す工程において、Ｃｕめっきは、環状凹部２０２にも堆積することでＡｌ電極パッド２０の表面に形成された金属層２００の上面に鍔状接続部５６ａが密着した状態に形成される。従って、金属層２００は、Ａｌ電極パッド２０を露出しないようにパッド面が腐食しないように保護すると共に、Ｃｕめっきとの密着性により導通確保をより確実に行なう役目を有している。
このように、貫通電極５６は、貫通孔５４内に充填された棒状接続部５６ｂと、棒状接続部５６ｂの上部から金属層２００を覆うように半径方向に拡張された鍔状接続部５６ａと有する形状に形成されることで、金属層２００を介してＡｌ電極パッド２０との導通が確保される。尚、電解めっきを行なう際のデバイス形成層１８は、第１レジスト層８２及び金属層２００により保護されている。
(4)再配線及びレジスト除去工程
図１１Ａ〜図１１Ｆは実施例２の半導体装置の製造方法の再配線及びレジスト除去工程（その１〜６）を説明するための図である。図１１Ａに示す工程において、半導体素子１４の下面（裏面）の平坦化処理を行う。この平坦化処理では、Cu給電層１０２を除去した後、接着層１００を剥離し、その後絶縁層６８の下面を研磨して平坦化する。
図１１Ｂに示す工程において、半導体素子１４の下面側（裏面側）に再配線パターン５２を形成する。再配線パターン５２の形成方法としては、例えば、セミアディティブ法が用いられ、以下の手順（ａ）〜（ｅ）で行なわれる。(ａ)絶縁層６８の下面にCr/Cu層をスパッタ法で形成する。(ｂ)レジスト層のパターニングを行なって再配線パターン５２の形状に応じた開口を形成してCr/Cu層を露出させる。(ｃ)電解Ｃｕめっき法によりCr/Cu層の表面にＣｕ層を形成する。(ｄ)レジスト層を剥離する。(ｅ)余分なCr/Cu層を除去する。このように、絶縁層６８の下面には、所定形状の再配線パターン５２が残る。
図１１Ｃに示す工程において、絶縁層６８の下面にソルダレジスト層７０を形成する。ソルダレジスト層７０のうち再配線パターン５２に対向する部分を除去して再配線パターン５２に連通する開口１０８を形成する。そして、無電解めっき法により半導体素子１４の下面側（裏面側）の開口１０８により露出された再配線パターン５２の表面、及び半導体素子１４の上面側（表面側）に露出された鍔状接続部５６ａの表面にＮｉ層とＡｕ層からなるNi/Au電極層６６，７２を形成する。
図１１Ｄに示す工程において、はんだバンプ５８を半導体素子１４の下面側（裏面側）に形成されたNi/Au電極層７２に搭載させる。
図１１Ｅに示す工程において、半導体素子１４の上面側（表面側）に残っている第１レジスト層８２を除去する。これにより、金属層２００は、上面側で露出した状態になる。
このように、デバイス形成層１８を保護する第１レジスト層８２は、最初に形成され、最後の工程で除去されるため、上記(1)開口形成工程、(2)絶縁層形成工程、(3)貫通電極形成工程及び電極パッドとの導通確保工程、(4)再配線及びレジスト除去工程の各工程が終了するまでデバイス形成層１８を保護することができる。
図１１Ｆに示す工程において、鍔状接続部５６ａの表面をNi/Au電極層６６でマスクした状態で金属層２００をウエットエッチング法により除去する。これで、図２に示す半導体装置５０が完成する。尚、ウエットエッチング法を用いることにより金属層２００の下側に形成されたパッシベーション層２６にダメージを与えないように金属層２００を除去できる。このように、実施例２では、金属層２００を製造工程の初期段階に形成し、最終段階で金属層２００を除去するため、デバイス形成層１８への汚染（パーティクル、不純物）や静電破壊を防止することができる。
上記実施例では、半導体素子１４に形成されるデバイス形成層１８として光機能素子に限らず、他のデバイスでも良いのは勿論である。
上記実施例では、シリコン基板にデバイス形成層１８、Ａｌ電極パッド２０、パッシベーション２６、貫通電極５６、再配線パターン５２を形成する構成を一例として挙げたが、これに限らず、シリコン基板の代わりにガリ砒素等の半導体基板を用いても良いのは勿論である。
上記実施例では、シリコン基板の下面（裏面）側に再配線パターン５２を形成する場合について説明したが、これに限らず、再配線パターン５２の形成を省略し、貫通電極５６の下端に直接はんだバンプ５８を接合する構成としても良い。
上記実施例では、シリコン基板からダイシングにより切り出されたシリコン材料に、デバイス形成層１８、電極パッド２０、パッシベーション層２６が形成された半導体素子１４を得た後、さらに前述した各工程を行なって貫通電極５６が形成された半導体装置５０を製作する方法（（ｃ）第３の製造方法）について説明したが、これに限らず、前述した第１の製造方法または第２の製造方法を用いても良い。この第１、第２の製造方法では、多数の半導体素子１４を有するシリコン基板に対して貫通電極５６を一括して形成することができるので、量産性をより高めることができる。
従来の半導体装置の一例を示す図である。 図２は本発明になる半導体装置の一実施例を示す縦断面図である。 実施例１の貫通電極５６の構成を拡大して示す縦断面図である。 実施例１の半導体装置の製造方法の開口形成工程（その１）を説明するための図である。 実施例１の半導体装置の製造方法の開口形成工程（その２）を説明するための図である。 実施例１の半導体装置の製造方法の開口形成工程（その３）を説明するための図である。 実施例１の半導体装置の製造方法の開口形成工程（その４）を説明するための図である。 実施例１の半導体装置の製造方法の開口形成工程（その５）を説明するための図である。 実施例１の半導体装置の製造方法の絶縁層形成工程（その１）を説明するための図である。 実施例１の半導体装置の製造方法の絶縁層形成工程（その２）を説明するための図である。 実施例１の半導体装置の製造方法の絶縁層形成工程（その３）を説明するための図である。 実施例１の半導体装置の製造方法の絶縁層形成工程（その４）を説明するための図である。 実施例１の半導体装置の製造方法の絶縁層形成工程（その５）を説明するための図である。 実施例１の半導体装置の製造方法の貫通電極形成工程及び電極パッドとの導通確保工程（その１）を説明するための図である。 実施例１の半導体装置の製造方法の貫通電極形成工程及び電極パッドとの導通確保工程（その２）を説明するための図である。 実施例１の半導体装置の製造方法の貫通電極形成工程及び電極パッドとの導通確保工程（その３）を説明するための図である。 実施例１の半導体装置の製造方法の貫通電極形成工程及び電極パッドとの導通確保工程（その４）を説明するための図である。 実施例１の半導体装置の製造方法の再配線及びレジスト除去工程（その１）を説明するための図である。 実施例１の半導体装置の製造方法の再配線及びレジスト除去工程（その２）を説明するための図である。 実施例１の半導体装置の製造方法の再配線及びレジスト除去工程（その３）を説明するための図である。 実施例１の半導体装置の製造方法の再配線及びレジスト除去工程（その４）を説明するための図である。 実施例１の半導体装置の製造方法の再配線及びレジスト除去工程（その５）を説明するための図である。 実施例２の半導体装置の製造方法の開口形成工程（その１）を説明するための図である。 実施例２の半導体装置の製造方法の開口形成工程（その２）を説明するための図である。 実施例２の半導体装置の製造方法の開口形成工程（その３）を説明するための図である。 実施例２の半導体装置の製造方法の開口形成工程（その４）を説明するための図である。 実施例２の半導体装置の製造方法の開口形成工程（その５）を説明するための図である。 実施例２の半導体装置の製造方法の開口形成工程（その６）を説明するための図である。 実施例２の半導体装置の製造方法の絶縁層形成工程（その１）を説明するための図である。 実施例２の半導体装置の製造方法の絶縁層形成工程（その２）を説明するための図である。 実施例２の半導体装置の製造方法の絶縁層形成工程（その３）を説明するための図である。 実施例２の半導体装置の製造方法の絶縁層形成工程（その４）を説明するための図である。 実施例２の半導体装置の製造方法の絶縁層形成工程（その５）を説明するための図である。 実施例２の半導体装置の製造方法の絶縁層形成工程（その６）を説明するための図である。 実施例２の半導体装置の製造方法の貫通電極形成工程及び電極パッドとの導通確保工程（その１）を説明するための図である。 実施例２の半導体装置の製造方法の貫通電極形成工程及び電極パッドとの導通確保工程（その２）を説明するための図である。 実施例２の半導体装置の製造方法の貫通電極形成工程及び電極パッドとの導通確保工程（その３）を説明するための図である。 実施例２の半導体装置の製造方法の貫通電極形成工程及び電極パッドとの導通確保工程（その４）を説明するための図である。 実施例２の半導体装置の製造方法の再配線及びレジスト除去工程（その１）を説明するための図である。 実施例２の半導体装置の製造方法の再配線及びレジスト除去工程（その２）を説明するための図である。 実施例２の半導体装置の製造方法の再配線及びレジスト除去工程（その３）を説明するための図である。 実施例２の半導体装置の製造方法の再配線及びレジスト除去工程（その４）を説明するための図である。 実施例２の半導体装置の製造方法の再配線及びレジスト除去工程（その５）を説明するための図である。 実施例２の半導体装置の製造方法の再配線及びレジスト除去工程（その６）を説明するための図である。
符号の説明
１４ 半導体素子
１８ デバイス形成層
２０ Ａｌ電極パッド
５０ 半導体装置
５２ 再配線パターン
５４ 貫通孔
５６ 貫通電極
５８ はんだバンプ
６２ 絶縁層
６４ Cr/Cu保護膜
６６，７２ Ni/Au電極層
６８ 絶縁層
７０ ソルダレジスト層
８２ 第１レジスト層
８４,８６ 開口
９０ 保護フィルム
９６ 第２レジスト層
１００ 接着層
１０２ Cu給電層
２００ 金属層

Claims (9)

  1. 一面側にデバイス形成層と電極パッドを有する半導体素子の前記電極パッドと前記半導体素子の他面側に形成された配線パターンとを接続する貫通電極を有する半導体装置の製造方法であって、
    前記半導体素子の一面側に第１レジスト層を形成する第１工程と、
    前記第１レジスト層及び前記電極パッドの中心にエッチングにより開口を形成する第２工程と、
    前記半導体素子の前記開口と連通する位置に貫通孔を形成する第３工程と、
    前記半導体素子の他面側及び前記貫通孔の内周に絶縁層を形成する第４工程と、
    前記第１レジスト層のうち前記電極パッドの表面を覆う部分を除去する第５工程と、
    前記半導体素子の他面側に給電層を形成する第６工程と、
    前記給電層の前記貫通孔に対向する部分にめっきにより導電材を析出させ、前記貫通孔内及び前記電極パッドの表面に前記貫通電極を形成する第７工程と、
    前記給電層を除去する第８工程と、
    を有することを特徴とする半導体装置の製造方法。
  2. 前記第１工程は、半導体素子の一面側及び前記電極パッドの表面に金属層を形成する工程を含み、
    前記第８工程は、前記金属層を除去する工程を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第５工程は、前記第１レジスト層の表面に第２レジスト層を形成し、アッシングにより前記電極パッドの表面に積層された前記第１レジスト層を除去する工程を含むことを特徴とする請求項１または２に記載の半導体装置の製造方法。
  4. 前記第５工程は、前記第１レジスト層を除去した前記電極パッドの表面に保護膜を形成する工程を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
  5. 前記第５工程は、前記第２レジスト層をリフトオフして前記電極パッドの表面に積層された保護膜を除く部分の保護膜を除去する工程を含むことを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記給電層は、接着層を介して前記半導体素子の他面側に接着されたことを特徴とする請求項１に記載の半導体装置の製造方法。
  7. 前記貫通電極は、前記電極パッドに全周で接続される鍔状接続部と、
    一端が前記鍔状接続部と一体に結合され、他端が前記半導体素子の他面側に延在するように前記貫通孔内に形成された棒状接続部と有することを特徴とする請求項１に記載の半導体装置の製造方法。
  8. 一面側にデバイス形成層と電極パッドを有する半導体素子の前記電極パッドと前記半導体素子の他面側に形成された配線パターンとを接続する貫通電極を有する半導体装置の製造方法であって、
    前記電極パッドの中心に開口を設け、
    該開口に連通し、前記半導体素子の一面側と前記半導体素子の他面側とを貫通する貫通孔を前記半導体素子に設け、
    前記貫通電極は、前記電極パッドに全周で接続される鍔状接続部と、
    一端が前記鍔状接続部と一体に結合され、他端が前記半導体素子板の他面側に延在するように前記貫通孔内に形成された棒状部と有することを特徴とする半導体装置。
  9. 前記デバイス形成層は、光を受光または発光する光機能素子であることを特徴とする請求項８に記載の半導体装置。
JP2005248398A 2005-08-29 2005-08-29 半導体装置の製造方法 Active JP4533283B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005248398A JP4533283B2 (ja) 2005-08-29 2005-08-29 半導体装置の製造方法
US11/509,716 US7745939B2 (en) 2005-08-29 2006-08-25 Semiconductor device and method of manufacturing the same
KR1020060081114A KR101177472B1 (ko) 2005-08-29 2006-08-25 반도체 장치 및 그 제조 방법
TW095131554A TW200715437A (en) 2005-08-29 2006-08-28 Semiconductor device and method of manufacturing the same
EP06018012.2A EP1760782B1 (en) 2005-08-29 2006-08-29 Method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005248398A JP4533283B2 (ja) 2005-08-29 2005-08-29 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007067016A true JP2007067016A (ja) 2007-03-15
JP4533283B2 JP4533283B2 (ja) 2010-09-01

Family

ID=37103154

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005248398A Active JP4533283B2 (ja) 2005-08-29 2005-08-29 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US7745939B2 (ja)
EP (1) EP1760782B1 (ja)
JP (1) JP4533283B2 (ja)
KR (1) KR101177472B1 (ja)
TW (1) TW200715437A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010027965A (ja) * 2008-07-23 2010-02-04 Oki Semiconductor Co Ltd 半導体装置および半導体装置の製造方法
JP2010103467A (ja) * 2008-10-21 2010-05-06 Samsung Electro-Mechanics Co Ltd 半導体パッケージ及びその製造方法
JP2010103398A (ja) * 2008-10-27 2010-05-06 Shinko Electric Ind Co Ltd 電子部品内蔵基板及びその製造方法
WO2011132971A2 (ko) * 2010-04-22 2011-10-27 재단법인 서울테크노파크 장벽층을 갖는 범프를 포함하는 반도체칩 및 그 제조방법
KR101078734B1 (ko) * 2009-07-07 2011-11-02 주식회사 하이닉스반도체 반도체 패키지 및 그 제조방법과, 이를 이용한 스택 패키지
JP2012028533A (ja) * 2010-07-22 2012-02-09 Canon Inc 基板貫通孔内への金属充填方法及び基板
JP2013131720A (ja) * 2011-12-22 2013-07-04 Shinko Electric Ind Co Ltd 半導体装置、半導体パッケージ及び半導体装置の製造方法
JP2013165100A (ja) * 2012-02-09 2013-08-22 Seiko Epson Corp 半導体装置、半導体装置の製造方法、回路装置、電子機器
JP2015144254A (ja) * 2013-12-24 2015-08-06 パナソニックＩｐマネジメント株式会社 発光デバイス、表示装置及び発光デバイスの製造方法
KR20160138081A (ko) 2014-03-31 2016-12-02 신에쓰 가가꾸 고교 가부시끼가이샤 반도체장치, 적층형 반도체장치, 봉지후 적층형 반도체장치, 및 이들의 제조방법
KR20160138082A (ko) 2014-03-31 2016-12-02 신에쓰 가가꾸 고교 가부시끼가이샤 반도체장치, 적층형 반도체장치, 봉지후 적층형 반도체장치, 및 이들의 제조방법
EP3103835A1 (en) 2015-06-08 2016-12-14 Shin-Etsu Chemical Co., Ltd. Semiconductor apparatus, stacked semiconductor apparatus, encapsulated stacked-semiconductor apparatus, and method for manufacturing the same

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100927749B1 (ko) * 2008-02-13 2009-11-20 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
DE102008052244A1 (de) * 2008-10-18 2010-04-22 Carl Freudenberg Kg Flexible Leiterplatte
US8137995B2 (en) * 2008-12-11 2012-03-20 Stats Chippac, Ltd. Double-sided semiconductor device and method of forming top-side and bottom-side interconnect structures
JP2010211179A (ja) * 2009-02-13 2010-09-24 Hitachi Ltd 光電気複合配線モジュールおよびその製造方法
JP5608430B2 (ja) * 2010-06-07 2014-10-15 新光電気工業株式会社 配線基板及び配線基板の製造方法
US20120049358A1 (en) * 2010-08-24 2012-03-01 Bin-Hong Cheng Semiconductor Device and Semiconductor Process for Making the Same
JP5325197B2 (ja) * 2010-11-30 2013-10-23 豊田合成株式会社 発光装置およびその製造方法
US8927869B2 (en) * 2012-04-11 2015-01-06 International Business Machines Corporation Semiconductor structures and methods of manufacture
KR102021884B1 (ko) 2012-09-25 2019-09-18 삼성전자주식회사 후면 본딩 구조체를 갖는 반도체 소자
US9865524B2 (en) * 2013-04-08 2018-01-09 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming conductive vias using backside via reveal and selective passivation
KR102491069B1 (ko) 2015-12-03 2023-01-26 삼성전자주식회사 반도체 소자
US10879187B2 (en) 2017-06-14 2020-12-29 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same
US11348876B2 (en) 2017-06-14 2022-05-31 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same
KR102064079B1 (ko) 2018-06-04 2020-01-08 삼성전기주식회사 인덕터
JP7045978B2 (ja) * 2018-12-07 2022-04-01 三菱電機株式会社 半導体装置および電力変換装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002094082A (ja) * 2000-07-11 2002-03-29 Seiko Epson Corp 光素子及びその製造方法並びに電子機器
JP2002373957A (ja) * 2001-06-14 2002-12-26 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004221357A (ja) * 2003-01-15 2004-08-05 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP2004235528A (ja) * 2003-01-31 2004-08-19 Mitsubishi Electric Corp 基板の製造方法
JP2004327910A (ja) * 2003-04-28 2004-11-18 Sharp Corp 半導体装置およびその製造方法
JP2005123325A (ja) * 2003-10-15 2005-05-12 Seiko Epson Corp 半導体装置、回路基板、及び電子機器

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63156348A (ja) 1986-12-19 1988-06-29 Fujitsu Ltd 半導体装置
JP2569789B2 (ja) 1989-03-13 1997-01-08 富士電機株式会社 半導体チップの電極形成方法
JP3507251B2 (ja) * 1995-09-01 2004-03-15 キヤノン株式会社 光センサｉｃパッケージおよびその組立方法
JP2000081524A (ja) * 1998-09-07 2000-03-21 Sony Corp 光送受信システム
JP4923336B2 (ja) * 2001-04-10 2012-04-25 日本電気株式会社 回路基板及び該回路基板を用いた電子機器
TW546819B (en) * 2001-05-30 2003-08-11 Sharp Kk Semiconductor device, manufacturing method thereof, and monolithic microwave integrated circuit
US20030119308A1 (en) * 2001-12-20 2003-06-26 Geefay Frank S. Sloped via contacts
JP2005520333A (ja) * 2002-03-14 2005-07-07 ゼネラル ダイナミクス アドバンスド インフォメーション システムズ、インク 多層用基板の積層技術
US6852627B2 (en) * 2003-03-05 2005-02-08 Micron Technology, Inc. Conductive through wafer vias
TWI239629B (en) * 2003-03-17 2005-09-11 Seiko Epson Corp Method of manufacturing semiconductor device, semiconductor device, circuit substrate and electronic apparatus
JP2004311948A (ja) * 2003-03-27 2004-11-04 Seiko Epson Corp 半導体装置、半導体デバイス、電子機器、および半導体装置の製造方法
JP3800335B2 (ja) * 2003-04-16 2006-07-26 セイコーエプソン株式会社 光デバイス、光モジュール、半導体装置及び電子機器
JP2004342990A (ja) * 2003-05-19 2004-12-02 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
KR100541087B1 (ko) * 2003-10-01 2006-01-10 삼성전기주식회사 마이크로 디바이스를 위한 웨이퍼 레벨 패키지 및 제조방법
US8084866B2 (en) * 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
US7199439B2 (en) * 2004-06-14 2007-04-03 Micron Technology, Inc. Microelectronic imagers and methods of packaging microelectronic imagers
US7294897B2 (en) * 2004-06-29 2007-11-13 Micron Technology, Inc. Packaged microelectronic imagers and methods of packaging microelectronic imagers
JP4349278B2 (ja) * 2004-12-24 2009-10-21 セイコーエプソン株式会社 半導体装置の製造方法
US7371676B2 (en) * 2005-04-08 2008-05-13 Micron Technology, Inc. Method for fabricating semiconductor components with through wire interconnects
JP4698296B2 (ja) * 2005-06-17 2011-06-08 新光電気工業株式会社 貫通電極を有する半導体装置の製造方法
JP4983049B2 (ja) * 2005-06-24 2012-07-25 セイコーエプソン株式会社 半導体装置および電子機器
JP2007036571A (ja) * 2005-07-26 2007-02-08 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002094082A (ja) * 2000-07-11 2002-03-29 Seiko Epson Corp 光素子及びその製造方法並びに電子機器
JP2002373957A (ja) * 2001-06-14 2002-12-26 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004221357A (ja) * 2003-01-15 2004-08-05 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP2004235528A (ja) * 2003-01-31 2004-08-19 Mitsubishi Electric Corp 基板の製造方法
JP2004327910A (ja) * 2003-04-28 2004-11-18 Sharp Corp 半導体装置およびその製造方法
JP2005123325A (ja) * 2003-10-15 2005-05-12 Seiko Epson Corp 半導体装置、回路基板、及び電子機器

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010027965A (ja) * 2008-07-23 2010-02-04 Oki Semiconductor Co Ltd 半導体装置および半導体装置の製造方法
JP2010103467A (ja) * 2008-10-21 2010-05-06 Samsung Electro-Mechanics Co Ltd 半導体パッケージ及びその製造方法
JP2010103398A (ja) * 2008-10-27 2010-05-06 Shinko Electric Ind Co Ltd 電子部品内蔵基板及びその製造方法
KR101078734B1 (ko) * 2009-07-07 2011-11-02 주식회사 하이닉스반도체 반도체 패키지 및 그 제조방법과, 이를 이용한 스택 패키지
WO2011132971A2 (ko) * 2010-04-22 2011-10-27 재단법인 서울테크노파크 장벽층을 갖는 범프를 포함하는 반도체칩 및 그 제조방법
KR101095373B1 (ko) * 2010-04-22 2011-12-16 재단법인 서울테크노파크 장벽층을 갖는 범프를 포함하는 반도체칩 및 그 제조방법
WO2011132971A3 (ko) * 2010-04-22 2012-03-08 재단법인 서울테크노파크 장벽층을 갖는 범프를 포함하는 반도체칩 및 그 제조방법
JP2012028533A (ja) * 2010-07-22 2012-02-09 Canon Inc 基板貫通孔内への金属充填方法及び基板
JP2013131720A (ja) * 2011-12-22 2013-07-04 Shinko Electric Ind Co Ltd 半導体装置、半導体パッケージ及び半導体装置の製造方法
JP2013165100A (ja) * 2012-02-09 2013-08-22 Seiko Epson Corp 半導体装置、半導体装置の製造方法、回路装置、電子機器
JP2015144254A (ja) * 2013-12-24 2015-08-06 パナソニックＩｐマネジメント株式会社 発光デバイス、表示装置及び発光デバイスの製造方法
KR20160138081A (ko) 2014-03-31 2016-12-02 신에쓰 가가꾸 고교 가부시끼가이샤 반도체장치, 적층형 반도체장치, 봉지후 적층형 반도체장치, 및 이들의 제조방법
KR20160138082A (ko) 2014-03-31 2016-12-02 신에쓰 가가꾸 고교 가부시끼가이샤 반도체장치, 적층형 반도체장치, 봉지후 적층형 반도체장치, 및 이들의 제조방법
US10141272B2 (en) 2014-03-31 2018-11-27 Shin-Etsu Chemical Co., Ltd. Semiconductor apparatus, stacked semiconductor apparatus and encapsulated stacked-semiconductor apparatus each having photo-curable resin layer
US10319653B2 (en) 2014-03-31 2019-06-11 Shin-Etsu Chemical Co., Ltd. Semiconductor apparatus, stacked semiconductor apparatus, encapsulated stacked-semiconductor apparatus, and method for manufacturing the same
EP3103835A1 (en) 2015-06-08 2016-12-14 Shin-Etsu Chemical Co., Ltd. Semiconductor apparatus, stacked semiconductor apparatus, encapsulated stacked-semiconductor apparatus, and method for manufacturing the same
KR20160144316A (ko) 2015-06-08 2016-12-16 신에쓰 가가꾸 고교 가부시끼가이샤 반도체 장치, 적층형 반도체 장치, 밀봉 후 적층형 반도체 장치 및 이들의 제조 방법
US9620429B2 (en) 2015-06-08 2017-04-11 Shin-Etsu Chemical Co., Ltd. Semiconductor apparatus, stacked semiconductor apparatus, encapsulated stacked-semiconductor apparatus, and method for manufacturing the same

Also Published As

Publication number Publication date
KR20070026048A (ko) 2007-03-08
EP1760782A3 (en) 2012-10-31
JP4533283B2 (ja) 2010-09-01
EP1760782B1 (en) 2016-11-02
TW200715437A (en) 2007-04-16
KR101177472B1 (ko) 2012-08-28
US20070045746A1 (en) 2007-03-01
EP1760782A2 (en) 2007-03-07
US7745939B2 (en) 2010-06-29

Similar Documents

Publication Publication Date Title
JP4533283B2 (ja) 半導体装置の製造方法
JP4758712B2 (ja) 半導体装置の製造方法
JP5321873B2 (ja) 接合パッドを具えた相互接続構造、および、接合パッド上にバンプ部位を作成する方法
KR100725565B1 (ko) 반도체 장치의 제조 방법
KR100682434B1 (ko) 반도체 장치 및 그 제조 방법
JP4373866B2 (ja) 半導体装置の製造方法
JP2010045371A (ja) 導電性保護膜を有する貫通電極構造体及びその形成方法
US7528481B2 (en) Wafer level packaging cap and fabrication method thereof
JP4828182B2 (ja) 半導体装置の製造方法
JP2006100435A (ja) 半導体装置およびその製造方法
JP2007036060A (ja) 半導体装置及びその製造方法
JP2010129684A (ja) 半導体装置の製造方法および半導体装置
JP2006228947A (ja) 半導体装置の製造方法、半導体装置
JP2005101268A (ja) 半導体装置の製造方法
JP2008311592A (ja) 電子装置の製造方法
JP2007266531A (ja) 半導体装置の製造方法
JP4063277B2 (ja) 半導体装置の製造方法
JP2010251791A (ja) 半導体装置及びその製造方法
JP4544902B2 (ja) 半導体装置及びその製造方法
JP2008141019A (ja) 半導体装置及び半導体装置の製造方法
JP5313294B2 (ja) 半導体装置
JP4119740B2 (ja) 半導体装置の製造方法
JP2006120803A (ja) 半導体装置及び半導体装置の製造方法
JP2006030230A (ja) 半導体装置の製造方法
JP2009135529A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080331

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100518

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100608

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100611

R150 Certificate of patent or registration of utility model

Ref document number: 4533283

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3