JP4828182B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4828182B2 JP4828182B2 JP2005252055A JP2005252055A JP4828182B2 JP 4828182 B2 JP4828182 B2 JP 4828182B2 JP 2005252055 A JP2005252055 A JP 2005252055A JP 2005252055 A JP2005252055 A JP 2005252055A JP 4828182 B2 JP4828182 B2 JP 4828182B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- semiconductor device
- manufacturing
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Description
前記貫通電極を形成する位置から所定距離離間した位置に、前記貫通電極を形成する位置を囲むように複数の電極パッドを形成する第1工程と、
前記各電極パッドと接しない位置に、前記基板の一側から該基板の他側へ直線的に貫通する貫通孔を形成する第2工程と、
前記貫通孔の内周に筒状絶縁層を形成する第3工程と、
前記筒状絶縁層の内側に前記貫通電極を形成する第4工程と、
前記基板の一側から前記各電極パッド及び前記貫通電極の端部を覆うように電極を積層し、前記電極を介して前記貫通電極の端部と前記各電極パッドとの間を接続する第5工程と、
を有することを特徴とする。
図5A〜図5Dは本発明による半導体装置の製造方法の開口形成工程(その1〜4)を説明するための図である。図5Aに示す工程において、半導体素子14を形成するための平板状のシリコン材料(シリコン基板)を用意する。そして、シリコン基板(図5〜図10では、便宜上、半導体素子14として示す)の上面(表面)に絶縁膜(SiO2)60を形成し、絶縁膜60の上面にデバイス形成層18を形成する。
図6A〜図6Cは本発明による半導体装置の製造方法の絶縁層形成工程(その1〜3)を説明するための図である。図6Aに示す工程において、第1レジスト層62の上面に樹脂からなる保護フィルム70を貼着する。この保護フィルム70は、デバイス形成層18を保護すると共に、貫通孔54に連通された開口64を上面側から閉塞する。
図7A〜図7Cは本発明による半導体装置の製造方法の貫通電極形成工程(その1〜3)を説明するための図である。図7Aに示す工程において、下面側絶縁層72の下面に接着フィルムによる接着層78の粘着性を利用してCu給電層80を接着する。このCu給電層80は電解めっきを行なう際のめっき電極となる。さらに、接着層78のうち貫通孔54の下部を閉塞する部分に露光、現像を行なって開口82を形成する。これにより、Cu給電層80の表面は、開口82を介して貫通孔54と連通する。
図8A〜図8Eは本発明による半導体装置の製造方法の電極形成と貫通電極の導通確保工程(その1〜5)を説明するための図である。図8Aに示す工程において、上面にフォトレジストを塗布して第2レジスト層84を形成する。この第2レジスト層84は、前述した第1レジスト層62よりも厚く塗布されており、デバイス形成層18を保護している。
図9A〜図9Cは本発明による半導体装置の製造方法の再配線形成及びレジスト除去工程(その1〜6)を説明するための図である。図9Aに示す工程において、半導体素子14の下面側(裏面側)に第3レジスト層92を塗布し、露光、現像を行なって第3レジスト層92の貫通電極56の下端部に連通する開口94を形成する。
18 デバイス形成層
20 Al電極パッド
50 半導体装置
54 貫通孔
52 再配線パターン
56 貫通電極
62 第1レジスト層
63 筒状絶縁層
57,64,65,86,94,98,201 開口
66 平面電極
80 給電層
84 第2レジスト層
90 保護フィルム
92 第3レジスト層
100 Ni/Au電極層
200 シード層
202 はんだ層
Claims (3)
- 半導体素子及び電極パッドが形成された基板の一側と他側とを接続する貫通電極を形成する半導体装置の製造方法であって、
前記貫通電極を形成する位置から所定距離離間した位置に、前記貫通電極を形成する位置を囲むように複数の電極パッドを形成する第1工程と、
前記各電極パッドと接しない位置に、前記基板の一側から該基板の他側へ直線的に貫通する貫通孔を形成する第2工程と、
前記貫通孔の内周に筒状絶縁層を形成する第3工程と、
前記筒状絶縁層の内側に前記貫通電極を形成する第4工程と、
前記基板の一側から前記各電極パッド及び前記貫通電極の端部を覆うように電極を積層し、前記電極を介して前記貫通電極の端部と前記各電極パッドとの間を接続する第5工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記第3工程は、前記基板の一側に保護フィルムを貼着して前記貫通孔を閉塞し、前記基板の他側から前記貫通孔の内周に絶縁層を形成した後、前記保護フィルムを剥離する工程を含むことを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記第4工程は、前記基板の他側に給電層を形成し、前記給電層をめっき電極として前記貫通孔の内部に導体からなる金属を析出させて前記基板の他側から貫通電極を成長させる工程を含むことを特徴とする請求項1に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005252055A JP4828182B2 (ja) | 2005-08-31 | 2005-08-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005252055A JP4828182B2 (ja) | 2005-08-31 | 2005-08-31 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007067211A JP2007067211A (ja) | 2007-03-15 |
JP4828182B2 true JP4828182B2 (ja) | 2011-11-30 |
Family
ID=37929043
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005252055A Expired - Fee Related JP4828182B2 (ja) | 2005-08-31 | 2005-08-31 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4828182B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5016383B2 (ja) * | 2007-05-24 | 2012-09-05 | パナソニック株式会社 | センサ装置 |
JP5016382B2 (ja) * | 2007-05-24 | 2012-09-05 | パナソニック株式会社 | センサ装置およびその製造方法 |
JP2008305938A (ja) * | 2007-06-07 | 2008-12-18 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
KR100881199B1 (ko) | 2007-07-02 | 2009-02-05 | 삼성전자주식회사 | 관통전극을 구비하는 반도체 장치 및 이를 제조하는 방법 |
KR100916771B1 (ko) | 2007-10-08 | 2009-09-14 | 성균관대학교산학협력단 | 관통형전극의 형성방법 |
JP5251094B2 (ja) * | 2007-12-04 | 2013-07-31 | 日立化成株式会社 | 半導体装置及びその製造方法 |
US7928534B2 (en) | 2008-10-09 | 2011-04-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bond pad connection to redistribution lines having tapered profiles |
US8736050B2 (en) | 2009-09-03 | 2014-05-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Front side copper post joint structure for temporary bond in TSV application |
US8759949B2 (en) | 2009-04-30 | 2014-06-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer backside structures having copper pillars |
US10497846B2 (en) * | 2017-07-11 | 2019-12-03 | Lg Innotek Co., Ltd. | Light emitting device package |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4053257B2 (ja) * | 2001-06-14 | 2008-02-27 | 新光電気工業株式会社 | 半導体装置の製造方法 |
JP2003289073A (ja) * | 2002-01-22 | 2003-10-10 | Canon Inc | 半導体装置および半導体装置の製造方法 |
JP3904484B2 (ja) * | 2002-06-19 | 2007-04-11 | 新光電気工業株式会社 | シリコン基板のスルーホールプラギング方法 |
JP2004128352A (ja) * | 2002-10-04 | 2004-04-22 | Mitsubishi Electric Corp | 半導体装置及び半導体装置の製造方法 |
JP4322508B2 (ja) * | 2003-01-15 | 2009-09-02 | 新光電気工業株式会社 | 半導体装置の製造方法 |
JP4019960B2 (ja) * | 2003-01-31 | 2007-12-12 | 三菱電機株式会社 | 基板の製造方法 |
JP2004327910A (ja) * | 2003-04-28 | 2004-11-18 | Sharp Corp | 半導体装置およびその製造方法 |
-
2005
- 2005-08-31 JP JP2005252055A patent/JP4828182B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007067211A (ja) | 2007-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4828182B2 (ja) | 半導体装置の製造方法 | |
JP4758712B2 (ja) | 半導体装置の製造方法 | |
JP4533283B2 (ja) | 半導体装置の製造方法 | |
US6699787B2 (en) | Semiconductor device and method of production of same | |
US9711403B2 (en) | Method for forming chip package | |
JP4586009B2 (ja) | ウェハレベルパッケージングキャップ及びその製造方法 | |
US8446013B2 (en) | Wiring substrate and method for manufacturing the wiring substrate | |
JP3778256B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2007115776A (ja) | 半導体チップ及びその製造方法 | |
JP4121542B1 (ja) | 電子装置の製造方法 | |
KR20010004529A (ko) | 웨이퍼 레벨 패키지 및 그의 제조 방법 | |
JP4828261B2 (ja) | 半導体装置及びその製造方法 | |
JP6479578B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP5313294B2 (ja) | 半導体装置 | |
TWI434440B (zh) | 晶片封裝體及其形成方法 | |
KR20080095944A (ko) | 웨이퍼 본딩 패키징 방법 | |
EP1341232A2 (en) | Semiconductor device and method for fabricating the same | |
KR101101432B1 (ko) | 반도체 디바이스의 제조 방법 및 이를 이용한 반도체 디바이스 | |
JP2009290173A (ja) | 半導体装置 | |
JP2009277969A (ja) | 半導体装置及びその製造方法並びに半導体装置積層体 | |
JP2009200132A (ja) | 半導体装置及びその製造方法 | |
JP2007158042A (ja) | 半導体装置、及び半導体装置の検査方法 | |
JP2010157545A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080513 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100302 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100506 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110803 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110830 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110914 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140922 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4828182 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |