KR20010004529A - 웨이퍼 레벨 패키지 및 그의 제조 방법 - Google Patents

웨이퍼 레벨 패키지 및 그의 제조 방법 Download PDF

Info

Publication number
KR20010004529A
KR20010004529A KR1019990025218A KR19990025218A KR20010004529A KR 20010004529 A KR20010004529 A KR 20010004529A KR 1019990025218 A KR1019990025218 A KR 1019990025218A KR 19990025218 A KR19990025218 A KR 19990025218A KR 20010004529 A KR20010004529 A KR 20010004529A
Authority
KR
South Korea
Prior art keywords
layer
metal pattern
copper
insulating layer
bonding
Prior art date
Application number
KR1019990025218A
Other languages
English (en)
Inventor
조순진
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019990025218A priority Critical patent/KR20010004529A/ko
Priority to US09/604,040 priority patent/US6400021B1/en
Priority to JP2000197209A priority patent/JP2001035969A/ja
Publication of KR20010004529A publication Critical patent/KR20010004529A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H01L2224/02351—Shape of the redistribution layers comprising interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

본 발명은 웨이퍼 레벨 패키지 및 그의 제조 방법을 개시한다. 개시된 본 발명에 따른 패키지는 본딩 패드 형성면에 하부 절연층이 도포된 반도체 칩을 포함한다. 하부 절연층의 일측에는 본딩 패드를 노출시키는 비아홀이, 타측에는 요철홈이 형성된다. 본딩 패드와 요철홈을 연결하는 금속 패턴이 하부 절연층상에 증착된다. 전체 구조 상부에 상부 절연층이 도포되고, 상부 절연층에 요철홈에 증착된 금속 패턴 부분을 노출시키는 홈이 형성되어, 볼 랜드가 형성된다. 볼 랜드에 솔더 볼이 마운트된다.

Description

웨이퍼 레벨 패키지 및 그의 제조 방법{wafer level package and method of fabricating the same}
본 발명은 웨이퍼 레벨 패키지 및 그의 제조 방법에 관한 것으로서, 보다 구체적으로는 웨이퍼 상태에서 패키징 공정이 이루어지는 패키지에 관한 것이다.
기존의 패키지는 웨이퍼를 먼저 스크라이브 라인을 따라 절단하여 개개의 반도체 칩으로 분리한 후, 개개의 반도체 칩별로 여러 가지 패키징 공정을 실시하는 것에 의해 제조되었다.
그러나, 상기된 기존의 패키지는 개개의 반도체 칩별로 많은 단위 공정이 실시되어야 하기 때문에, 하나의 웨이퍼에서 제조되는 반도체 칩들을 고려하게 되면, 공정수가 너무 많다는 문제점을 안고 있다.
그래서, 최근에는 웨이퍼를 먼저 절단하지 않고 웨이퍼 상태에서 상기된 패키징 공정을 우선적으로 실시한 후, 최종적으로 스크라이브 라인을 따라 절단하여 패키지를 제조하는 방안이 제시되었다. 이러한 방법으로 제조된 패키지를 웨이퍼 레벨 패키지라 하는데, 도 1 및 도 2에 종래의 웨이퍼 레벨 패키지가 단면도로 도시되어 있다.
먼저, 도 1을 참조로 하여, 웨이퍼(1) 표면에는 실리콘 질화막인 보호막(2)이 도포되어 있다. 웨이퍼(1) 표면에 구성된 반도체 칩의 본딩 패드(1a)는 식각에 의해 보호막(2)에 형성된 홈을 통해 노출되어 있다.
이러한 상태에서, 보호막(2) 전체 표면에 하부 절연층(3)을 도포한다. 본딩 패드(1a) 상부에 위치한 하부 절연층(3)을 식각하여 본딩 패드(1a)를 외부로 노출시킨다. 그런 다음, 구리나 알루미늄 재질의 금속막을 전체 구조 표면상에 진공 증착한다. 이때, 금속막은 본딩 패드(1a)에도 증착된다. 이어서, 금속막을 부분 식각하여, 일단은 본딩 패드(1a)에 전기적으로 연결되고 타단은 하부 절연층(3)상에 위치하는 금속 패턴(4)을 형성한다. 그런 다음, 전체 구조 표면에 상부 절연층(5)을 도포한 후, 금속 패턴(4)의 타단 상부에 위치한 상부 절연층(5) 부분을 식각하여 금속 패턴(4)의 타단을 노출시킨다. 노출된 금속 패턴(4)의 타단이 솔더 볼이 마운트되는 볼 랜드(4a)가 된다.
이어서, 도 2에 도시된 바와 같이, 볼 랜드(4a)에 구형의 솔더 볼(6)을 올려놓은 후, 열을 이용한 리플로우 공정을 통해 솔더 볼(6)과 볼 랜드(4a)를 접착시키므로써, 반도체 칩의 본딩 패드(1a)와 기판에 실장되는 솔더 볼(6)을 전기적으로 연결시킨다. 마지막으로, 웨이퍼(1)에 형성된 스크라이브 라인을 따라 절단하여 개개의 반도체 칩으로 분리하면, 웨이퍼 레벨 패키지가 완성된다.
상기된 공정을 통해 완성된 웨이퍼 레벨 패키지는 그의 솔더 볼이 기판(PCB)에 실장되어 작동하게 된다. 여기서, 패키지와 기판의 각 열팽창계수는 서로 다르다. 이로 인하여, 패키지와 기판 각각에서 발생된 열이 서로 교환될 때, 매우 작은 크기의 솔더 볼에 열응력이 인가되어 솔더 조인트의 접착력이 취약해진다. 결국에는 솔더 조인트가 파괴되어 전기 신호 전달 경로가 끊어지게 된다. 이와 같이, 웨이퍼 레벨 패키지에서는 솔더 볼의 조인트 신뢰성 확보가 최우선적 과제이다.
솔더 볼의 조인트 신뢰성을 확보하기 위해서는 솔더 볼과 볼 랜드간의 접착력 강화가 필수적이다. 그런데, 종래의 웨이퍼 레벨 패키지는 솔더 볼과 볼 랜드간의 접착력이 매우 취약하다. 그 이유는, 솔더 볼과 볼 랜드간의 접촉 면적이 절대적으로 좁기 때문이다.
보다 구체적으로 설명하면, 도 3에 사시도로 상세히 도시된 바와 같이, 금속 패턴(4)의 타단인 볼 랜드(4a)는 원형이고, 이 원형의 볼 랜드(4a) 주위는 상부 절연층(5)이 둘러싸고 있다. 솔더 볼(6)은 상부 절연층(5)에 접촉되면서 볼 랜드(4a)에 접촉하도록 되어 있다. 상부 절연층(5)은 솔더 볼(6)과 금속적 접합이 이루어지지 않으므로, 볼 랜드(4a)의 평평한 표면만이 오직 솔더 볼(6)에 접합된다.
본 발명은 웨이퍼 레벨 패키지가 안고 있는 상기된 문제점을 해소하기 위해 안출된 것으로서, 볼 랜드와 솔더 볼간의 접촉 면적이 확장되도록 하여, 볼 랜드와 솔더 볼간의 접합 강도를 대폭 강화시킬 수 있는 웨이퍼 레벨 패키지 및 그의 제조 방법을 제공하는데 목적이 있다.
도 1 내지 도 2는 종래의 웨이퍼 레벨 패키지를 나타낸 단면도.
도 3은 종래의 웨이퍼 레벨 패키지의 볼 랜드 부분을 확대해서 나타낸 사시도.
도 4 내지 도 11은 본 발명의 실시예 1에 따른 웨이퍼 레벨 패키지를 제조 공정 순서대로 나타낸 단면도.
도 12 내지 도 14는 본 발명의 실시예 2에 따른 웨이퍼 레벨 패키지를 제조 공정 순서대로 나타낸 단면도.
- 도면의 주요 부분에 대한 부호의 설명 -
10 ; 웨이퍼 11 ; 본딩 패드
20 ; 보호층 30 ; 하부 절연층
31 ; 비아홀 32 ; 요철홈
40 ; 금속층 41 ; 금속 패턴
50 ; 상부 절연층 51 ; 볼 랜드
60 ; 솔더 볼 70 ; 접합 보조 금속층
71 ; 접합 보조 금속 패턴
상기와 같은 목적을 달성하기 위하여, 본 발명에 따른 웨이퍼 레벨 패키지는 본딩 패드 형성면에 하부 절연층이 도포된 반도체 칩을 포함한다. 하부 절연층의 일측에는 본딩 패드를 노출시키는 비아홀이, 타측에는 요철홈이 형성된다. 본딩 패드와 요철홈을 연결하는 금속 패턴이 하부 절연층상에 증착된다. 전체 구조 상부에 상부 절연층이 도포되고, 상부 절연층에 요철홈에 증착된 금속 패턴 부분를 노출시키는 홈이 형성되어, 볼 랜드가 형성된다. 볼 랜드에 솔더 볼이 마운트된다.
상기된 구조에 부가하여, 상부 절연층의 홈 내벽을 포함하는 볼 랜드에 볼 랜드와 솔더 볼간의 접합 강도를 보조하기 위한 접합 보조용 금속층이 증착되는 것도 바람직하다. 솔더 볼은 접합 보조용 금속층에 마운트된다. 접합 보조용 금속층은 3층 구조로서, 하부로부터 도전성 접착층과 확산 방지층 및 솔더 습윤층으로 구성된다. 도전성 접착층은 금속 패턴과 전기적으로 연결되면서 금속 패턴과의 접합력을 강화시키는 층이고, 확산 방지층은 솔더 볼의 주석 성분이 금속 패턴으로 확산되어 금속간 화합물을 형성하는 것을 방지하는 층이며, 솔더 습윤층은 솔더 볼 성분과의 접착력 강화를 위해 가용성을 갖는 층이다.
여기서, 접합 보조용 금속층을 사용하지 않는 대신에, 금속 패턴을 접합 보조용 금속층과 같이 도전성 접착층과 확산 방지층 및 솔더 습윤층으로 이루어진 3층 구조로 구성할 수도 있다.
상기된 구성으로 이루어진 웨이퍼 레벨 패키지를 제조하는 방법은 다음과 같다.
복수개의 반도체 칩이 구성된 웨이퍼 표면에 하부 절연층을 도포한다. 하부 절연층을 식각하여 반도체 칩의 본딩 패드를 외부로 노출시킨다. 본딩 패드 위치로부터 이격된 위치에 있는 하부 절연층 부분을 식각하여 요철홈을 형성한다. 하부 절연층상에 금속층을 증착한다. 금속층은 단일층으로 증착하거나 또는 도전성 접착층과 확산 방지층 및 솔더 습윤층의 3층으로 증착할 수도 있다. 본딩 패드와 요철홈을 연결하는 부분만이 남도록 금속층을 패터닝한다. 전체 구조 상부에 상부 절연층을 도포한 후, 요철홈 부분에 증착된 금속층을 노출시켜 볼 랜드를 형성한다. 볼 랜드에 솔더 볼을 마운트하고, 리플로우 공정을 통해 솔더 볼을 볼 랜드에 견고히 접합시킨다.
여기서, 금속층을 단일층으로 증착하였을 경우, 솔더 볼 마운트전에, 전체 구조 상부에 도전성 접착층과 확산 방지층 및 솔더 습윤층으로 구성된 접합 보조용 금속층을 증착한다. 볼 랜드 부위만 남도록 접합 보조용 금속층을 패터닝한 후, 접합 보조용 금속층에 솔더 볼을 마운트한다. 금속층을 전술된 3층 구조로 증착하였다면, 접합 보조용 금속층을 증착할 필요는 없다.
상기된 본 발명의 구성에 의하면, 볼 랜드가 형성되는 부분에 요철홈이 형성되므로써, 솔더 볼과 볼 랜드간에 접촉 면적이 대폭 확장된다. 따라서, 솔더 볼의 접합 강도를 강화시킬 수가 있게 된다.
이하, 본 발명의 바람직한 실시예를 첨부도면에 의거하여 설명한다.
[실시예 1]
도 4 내지 도 11은 본 발명의 실시예 1에 따른 웨이퍼 레벨 패키지를 제조 공정 순서대로 순차적으로 나타낸 단면도이다.
먼저, 도 4에 도시된 웨이퍼(10)를 준비한다. 웨이퍼(10)에는 복수개의 반도체 칩들이 구성되어 있고, 반도체 칩의 본딩 패드(11)는 웨이퍼(10) 표면에 배치되어 있다. 따라서, 도 4에서 웨이퍼(10) 표면이 본딩 패드 형성면이 된다. 또한, 반도체 칩을 보호하기 위한 실리콘 질화막 재질의 보호층(20)이 웨이퍼(10) 표면에 도포되어 있다. 보호층(20)의 소정 부분이 식각되어서, 본딩 패드(11)는 보호층(20)으로부터 외부로 노출되어 있다.
이와 같은 웨이퍼(10) 표면에 도 5와 같이 하부 절연층(30)을 스핀 코팅 방식으로 도포한다. 하부 절연층(30)은 웨이퍼(10) 표면을 평탄화시키는 역할과 아울러 이후에 증착될 금속층과 본딩 패드(11)를 전기적으로 절연시키는 역할을 한다. 하부 절연층(30)으로는 폴리이미드 또는 벤조사이클로부텐(benzocyclobutene) 계열의 고분자 재질이 사용될 수 있다.
이어서, 도 6과 같이 본딩 패드(11) 상부에 있는 하부 절연층(30) 부분을 식각하여 비아홀(31)을 형성한다. 본딩 패드(11)는 비아홀(31)을 통해 외부로 노출된다. 또한, 하부 절연층(30)의 우측 부분, 즉 이후에 솔더 볼이 마운트될 부분을 식각하여 요철 형상으로 2개의 홈(32)을 형성한다.
그런 다음, 전체 구조 상부에 도 7과 같이 금속층(40)을 스퍼터링이나 화학기상증착법 등과 같은 방법을 이용해서 증착한다. 금속층(40)은 본딩 패드(11)와 요철홈(32)을 전기적으로 연결시키게 된다.
여기서, 금속층(40)은 구리나 알루미늄의 단일층일 수도 있고, 또는 수 개의 금속들이 적층된 다층 구조일 수도 있다. 본 실시예 1에서는 다층 구조가 채용된다. 즉, 금속층(40)은 하부로부터 도전성 접착층과 확산 방지층 및 솔더 습윤층으로 구성된다. 도전성 접착층은 알루미늄 재질의 본딩 패드(11)와 전기적으로 연결되면서 하부 절연층과 견고하게 접착되는 층이다. 확산 방지층은 솔더 볼의 주석 성분이 접착층으로 침투하여 접합력을 약화시키는 금속간 화합물을 형성하는 것을 방지하는 층이다. 솔더 습윤층은 솔더 볼과의 접합력 강화를 위해 가용성을 갖는 층이다. 이러한 3층 구조의 금속층(40)으로 알루미늄/니켈/구리, 알루미늄/티타늄/구리, 알루미늄/크롬+구리/구리, 티타늄/티타늄+텅스텐/구리 또는 크롬/크롬+구리/구리 중의 하나가 선택될 수 있다.
여기서, 금속층(40)을 증착하기 전에, 하부 절연층(30)을 아르곤 이온이나 질소 이온을 이용한 RF 스퍼터링법 또는 반응성 이온 식각법으로 세정하는 것도 바람직하다. 이러한 세정은 금속층(40)과 하부 절연층(30)간의 접합력을 강화시킨다.
이어서, 도 8과 같이 금속층(40)을 스텝 식각하여 패터닝하므로써, 본딩 패드(11)와 요철홈(32)을 연결하는 금속 패턴(41)을 형성한다. 그런 다음, 전체 구조 상부에 도 9와 같이 상부 절연층(50)을 도포한다.
이어서, 도 10와 같이 요철홈(32)상에 도포된 상부 절연층(50) 부분을 선택적으로 식각하여 볼 랜드(51)를 형성한다. 이때, 볼 랜드(51)를 통해 요철홈(32)에 증착된 금속 패턴(41) 부분이 노출된다.
그런 다음, 도 11과 같이 볼 랜드(51)에 솔더 볼(60)을 올려놓고 열을 이용한 리플로우 공정을 통해서 솔더 볼(60)을 볼 랜드(51)에 견고히 접합시킨다. 이때, 솔더 볼(60)이 접촉되는 금속 패턴(41) 부분은 종래와 같이 단순하게 평평한 면이 아니라 요철 형상이다. 따라서, 솔더 볼(60)은 요철홈(32)의 내부로도 진입하게 되므로, 솔더 볼(60)과 금속 패턴(41)간의 접촉 면적이 요철홈(32)의 내벽 길이 정도만큼 확장된다. 특히, 요철홈(32)의 밑면은 실리콘 질화막이므로, 본 실시예에서는 솔더 볼(60)과 질화막(20)이 직접 접합되므로, 솔더 볼이 금속층에 접합되는 경우보다 접합 강도가 대폭 강화된다.
마지막으로, 웨이퍼(10)에 형성된 스크라이브 라인을 따라 절단하면, 반도체 칩이 패키징된 상태로 개개로 분리된다.
[실시예 2]
도 12 내지 도 14는 본 발명의 실시예 2에 따른 웨이퍼 레벨 패키지를 제조 공정 순서대로 나타낸 단면도이다.
본 실시예 2에 따른 패키지는 실시예 1에 따른 패키지와 비교해서 먼저 금속층(40) 구조가 상이하다. 즉, 실시예 1의 패키지는 3층 구조의 금속막을 갖지만, 본 실시예 2의 패키지는 단층 구조의 금속층을 갖는다.
대신에, 본 실시예 2에 따른 패키지 제조 공정은 실시예 1의 도 10까지의 공정은 동일하고, 이후의 공정이 상이하게 된다. 즉, 솔더 볼을 볼 랜드에 마운트하기 전에, 도 12와 같이 전체 구조 상부에 접합 보조 금속층(70)을 증착한다. 접합 보조 금속층(70)은 실시예 1에서 설명된 금속층(40) 구조 및 재질과 동일하다.
볼 랜드(51)에 증착된 부분만 남도록 접합 보조 금속층(70)을 식각하여 도 13와 같이 접합 보조 금속 패턴(71)을 형성한다. 접합 보조 금속 패턴(71)은 요철홈(32)에 증착된 금속 패턴(41)에 증착될 뿐만 아니라 상부 절연층(50)의 측벽 부분에도 증착된다. 이 점이 실시예 1과 비교해서 크게 다른 점이다. 즉, 도 10과 도 13을 비교해보면, 도 10에서 상부 절연층(50)의 측벽에는 금속 패턴(41)이 증착되지 않지만, 도 13에서는 상부 절연층(50)의 측벽에 접합 보조 금속 패턴(71)이 증착된다. 따라서, 도 11에서 솔더 볼(60)은 요철홈(32)에 증착된 금속 패턴(41)에만 접촉된다. 반면에, 도 14에서 솔더 볼(60)은 요철홈(32)과 상부 절연층(50)의 측벽에 증착된 접합 보조 금속 패턴(71)에 접촉되므로, 실시예 1과 비교해서 솔더 볼(60)의 접촉 면적이 더욱 확장된다.
한편, 실시예 1에서 금속층(40)을 증착하기 전에 하부 절연층(30)을 세정한 것과 마찬가지로, 접합 보조 금속층(70)을 증착하기 전에 상부 절연층(50)을 동일한 방법으로 세정하는 것도 바람직하다.
이상에서 설명한 바와 같이 본 발명에 의하면, 볼 랜드 부분에 요철홈이 형성되고, 이 요철홈에 금속 패턴이 증착되므로써, 금속 패턴의 증착 면적이 확장된다. 따라서, 볼 랜드에 마운트되는 솔더 볼과 금속 패턴간의 접촉 면적이 확장되어, 솔더 볼의 접합 강도가 강화된다.
이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 또한 설명하였으나, 본 발명은 상기한 실시예에 한정되지 않고, 이하 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (9)

  1. 다수의 본딩 패드를 갖는 반도체 칩;
    상기 반도체 칩의 본딩 패드 형성면에 도포되고, 상기 본딩 패드를 노출시키는 비아홀이 형성되며, 상기 비아홀과 이격된 부분에 요철홈이 형성된 하부 절연층;
    상기 하부 절연층 표면에 증착되어, 상기 본딩 패드와 요철홈을 전기적으로 연결하는 금속 패턴;
    상기 전체 구조 상부에 도포되고, 상기 요철홈에 증착된 금속 패턴을 노출시키는 볼 랜드가 형성된 상부 절연층; 및
    상기 볼 랜드에 마운트되어, 상기 요철홈에 증착된 금속 패턴과 전기적으로 연결된 솔더 볼을 포함하는 것을 특징으로 하는 웨이퍼 레벨 패키지.
  2. 제 1 항에 있어서, 상기 금속 패턴은 본딩 패드와 전기적으로 연결되는 도전성 접착층; 상기 솔더 볼의 성분이 금속 패턴으로 확산되는 것을 방지하는 확산 방지층; 및 상기 솔더 볼과의 접합력 강화를 위한 가용성의 솔더 습윤층이 하부로부터 순차적으로 적층된 다층 구조인 것을 특징으로 하는 웨이퍼 레벨 패키지.
  3. 제 2 항에 있어서, 상기 다층 구조의 금속 패턴의 재질은 알루미늄/니켈/구리, 알루미늄/티타늄/구리, 알루미늄/크롬+구리/구리, 티타늄/티타늄+텅스텐/구리 또는 크롬/크롬+구리/구리 중의 하나인 것을 특징으로 하는 웨이퍼 레벨 패키지.
  4. 제 1 항에 있어서, 상기 금속 패턴은 알루미늄 또는 구리 재질의 단층 구조이고, 상기 볼 랜드내에 금속 패턴과 전기적으로 연결되는 도전성 접착층; 상기 솔더 볼의 성분이 금속 패턴으로 확산되는 것을 방지하는 확산 방지층; 및 상기 솔더 볼과의 접합력 강화를 위한 가용성의 솔더 습윤층이 하부로부터 순차적으로 적층된 구조의 접합 보조 금속층이 증착된 것을 특징으로 하는 웨이퍼 레벨 패키지.
  5. 제 4 항에 있어서, 상기 접합 보조 금속층의 재질은 알루미늄/니켈/구리, 알루미늄/티타늄/구리, 알루미늄/크롬/구리, 티타늄/티타늄+텅스텐/구리 또는 크롬/크롬+구리/구리 중의 하나인 것을 특징으로 하는 웨이퍼 레벨 패키지.
  6. 본딩 패드들을 갖는 복수개의 반도체 칩이 구성된 웨이퍼 표면에 하부 절연층을 도포하는 단계;
    상기 하부 절연층을 식각하여, 상기 본딩 패드를 노출시키는 비아홀과, 상기 비아홀에서 이격된 위치에 요철홈을 형성하는 단계;
    전체 구조 상부에 금속층을 증착한 후, 상기 본딩 패드와 요철홈을 연결하는 부분만 남도록 상기 금속층을 패터닝하는 단계;
    전체 구조 상부에 상부 절연층을 증착한 후, 상기 요철홈 상부에 있는 상부 절연층 부분을 식각하여, 상기 요철홈에 증착된 금속 패턴 부분이 노출되는 볼 랜드를 형성하는 단계;
    상기 볼 랜드에 솔더 볼을 마운트하여, 상기 솔더 볼을 요철홈에 증착된 금속 패턴 부분과 전기적으로 연결시키는 단계; 및
    상기 웨이퍼에 형성된 스크라이브 라인을 따라 절단하여 개개의 반도체 칩으로 분리하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 레벨 패키지 제조 방법.
  7. 제 6 항에 있어서, 상기 금속층을 본딩 패드와 전기적으로 연결되는 도전성 접착층; 상기 솔더 볼의 성분이 금속 패턴으로 확산되는 것을 방지하는 확산 방지층; 및 상기 솔더 볼과의 접합력 강화를 위한 가용성의 솔더 습윤층이 하부로부터 순차적으로 적층된 다층 구조로 형성하는 것을 특징으로 하는 웨이퍼 레벨 패키지 제조 방법.
  8. 제 6 항에 있어서, 상기 금속층을 단일층으로 증착하고, 상기 볼 랜드가 형성된 상부 절연층 전체 표면에 금속층과 전기적으로 연결되는 도전성 접착층; 상기 솔더 볼의 성분이 금속 패턴으로 확산되는 것을 방지하는 확산 방지층; 및 상기 솔더 볼과의 접합력 강화를 위한 가용성의 솔더 습윤층이 하부로부터 순차적으로 적층된 접합 보조 금속층을 증착한 후, 상기 볼 랜드에만 남도록 상기 접합 보조 금속층을 패터닝하고, 상기 접합 보조 금속 패턴에 솔더 볼을 마운트하는 것을 특징으로 하는 웨이퍼 레벨 패키지 제조 방법.
  9. 제 8 항에 있어서, 상기 금속층과 접합 보조 금속층 증착 전에, 상기 하부 및 상부 절연층을 아르곤이나 질소 이온을 이용한 RF 스퍼터링법 또는 반응성 이온 식각법으로 세정하는 것을 특징으로 하는 웨이퍼 레벨 패키지 제조 방법.
KR1019990025218A 1999-06-29 1999-06-29 웨이퍼 레벨 패키지 및 그의 제조 방법 KR20010004529A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019990025218A KR20010004529A (ko) 1999-06-29 1999-06-29 웨이퍼 레벨 패키지 및 그의 제조 방법
US09/604,040 US6400021B1 (en) 1999-06-29 2000-06-27 Wafer level package and method for fabricating the same
JP2000197209A JP2001035969A (ja) 1999-06-29 2000-06-29 ウェーハレベルパッケージ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990025218A KR20010004529A (ko) 1999-06-29 1999-06-29 웨이퍼 레벨 패키지 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20010004529A true KR20010004529A (ko) 2001-01-15

Family

ID=19596806

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990025218A KR20010004529A (ko) 1999-06-29 1999-06-29 웨이퍼 레벨 패키지 및 그의 제조 방법

Country Status (3)

Country Link
US (1) US6400021B1 (ko)
JP (1) JP2001035969A (ko)
KR (1) KR20010004529A (ko)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100447968B1 (ko) * 2001-08-07 2004-09-10 주식회사 하이닉스반도체 웨이퍼 레벨 패키지의 제조방법
KR100571752B1 (ko) * 1999-04-06 2006-04-18 삼성전자주식회사 칩 스케일 패키지
US7196000B2 (en) 2002-10-22 2007-03-27 Samsung Electronics Co., Ltd. Method for manufacturing a wafer level chip scale package
KR100766171B1 (ko) * 2006-09-01 2007-10-12 엠텍비젼 주식회사 웨이퍼 레벨 반도체 패키지 및 그 제조 방법
KR100850213B1 (ko) * 2007-05-22 2008-08-04 삼성전자주식회사 몰딩된 볼을 구비한 반도체 패키지 및 그 제조방법
US7545027B2 (en) 2005-11-17 2009-06-09 Samsung Electronics Co., Ltd. Wafer level package having redistribution interconnection layer and method of forming the same
KR101018172B1 (ko) * 2009-08-18 2011-02-28 삼성전기주식회사 웨이퍼 레벨 디바이스 패키지의 제조 방법
KR20140021378A (ko) * 2012-08-10 2014-02-20 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US10319650B2 (en) 2016-09-13 2019-06-11 Samsung Electronics Co., Ltd. Semiconductor package having redistribution pattern and passivation patterns and method of fabricating the same

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100306842B1 (ko) * 1999-09-30 2001-11-02 윤종용 범프 패드에 오목 패턴이 형성된 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
JP2001196405A (ja) * 2000-01-12 2001-07-19 Toyo Kohan Co Ltd 半導体装置およびその製造方法
US7034402B1 (en) * 2000-06-28 2006-04-25 Intel Corporation Device with segmented ball limiting metallurgy
US7061095B2 (en) * 2001-09-26 2006-06-13 Intel Corporation Printed circuit board conductor channeling
JP3542350B2 (ja) * 2002-05-31 2004-07-14 沖電気工業株式会社 半導体装置及びその製造方法
JP2004140037A (ja) * 2002-10-15 2004-05-13 Oki Electric Ind Co Ltd 半導体装置、及びその製造方法
US6864578B2 (en) * 2003-04-03 2005-03-08 International Business Machines Corporation Internally reinforced bond pads
TWI229930B (en) * 2003-06-09 2005-03-21 Advanced Semiconductor Eng Chip structure
TWI225280B (en) * 2003-06-30 2004-12-11 Advanced Semiconductor Eng Bumping process
JP4342892B2 (ja) * 2003-09-30 2009-10-14 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
US7180195B2 (en) * 2003-12-17 2007-02-20 Intel Corporation Method and apparatus for improved power routing
US20060022339A1 (en) * 2004-07-30 2006-02-02 Texas Instruments Incorporated Solder ball opening protrusion for semiconductor assembly
US20090014869A1 (en) * 2004-10-29 2009-01-15 Vrtis Joan K Semiconductor device package with bump overlying a polymer layer
JP4606145B2 (ja) * 2004-12-09 2011-01-05 セイコーエプソン株式会社 半導体装置及びその製造方法
US20060211167A1 (en) * 2005-03-18 2006-09-21 International Business Machines Corporation Methods and systems for improving microelectronic i/o current capabilities
US7446422B1 (en) * 2005-04-26 2008-11-04 Amkor Technology, Inc. Wafer level chip scale package and manufacturing method for the same
US7067397B1 (en) 2005-06-23 2006-06-27 Northrop Gruman Corp. Method of fabricating high yield wafer level packages integrating MMIC and MEMS components
US7554194B2 (en) * 2006-11-08 2009-06-30 Amkor Technology, Inc. Thermally enhanced semiconductor package
US7973418B2 (en) * 2007-04-23 2011-07-05 Flipchip International, Llc Solder bump interconnect for improved mechanical and thermo-mechanical performance
DE102007023590A1 (de) * 2007-05-21 2008-11-27 Epcos Ag Bauelement mit mechanisch belastbarer Anschlussfläche
US7888257B2 (en) * 2007-10-10 2011-02-15 Agere Systems Inc. Integrated circuit package including wire bonds
EP2195837A1 (en) * 2007-10-31 2010-06-16 Agere Systems Inc. Bond pad support structure for semiconductor device
KR100984132B1 (ko) * 2007-11-12 2010-09-28 삼성에스디아이 주식회사 반도체 패키지 및 그 실장방법
KR20090070916A (ko) * 2007-12-27 2009-07-01 삼성전기주식회사 반도체 장치 및 그 제조방법
KR101534682B1 (ko) * 2009-03-13 2015-07-08 삼성전자주식회사 범프에 스틱을 구비하는 반도체 장치
JP5563777B2 (ja) * 2009-03-19 2014-07-30 パナソニック株式会社 半導体装置および半導体基板、並びに半導体装置の製造方法
US8198133B2 (en) * 2009-07-13 2012-06-12 International Business Machines Corporation Structures and methods to improve lead-free C4 interconnect reliability
US9601434B2 (en) * 2010-12-10 2017-03-21 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming openings through insulating layer over encapsulant for enhanced adhesion of interconnect structure
US8987605B2 (en) * 2011-09-28 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of connectors without UBM
US10269747B2 (en) 2012-10-25 2019-04-23 Taiwan Semiconductor Manufacturing Company Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices
US9559044B2 (en) * 2013-06-25 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Package with solder regions aligned to recesses
JP2015095482A (ja) 2013-11-08 2015-05-18 アイメックＩｍｅｃ 半導体部品上へのマイクロバンプの作製方法
US10468363B2 (en) 2015-08-10 2019-11-05 X-Celeprint Limited Chiplets with connection posts
US10103069B2 (en) 2016-04-01 2018-10-16 X-Celeprint Limited Pressure-activated electrical interconnection by micro-transfer printing
US10222698B2 (en) 2016-07-28 2019-03-05 X-Celeprint Limited Chiplets with wicking posts
US11064609B2 (en) 2016-08-04 2021-07-13 X Display Company Technology Limited Printable 3D electronic structure
US9984987B2 (en) * 2016-08-05 2018-05-29 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
US10103114B2 (en) 2016-09-21 2018-10-16 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
KR102055595B1 (ko) * 2017-12-15 2019-12-16 삼성전자주식회사 반도체 패키지
US10903151B2 (en) * 2018-05-23 2021-01-26 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
CN111211105A (zh) * 2018-11-22 2020-05-29 华邦电子股份有限公司 重布线层结构及其制造方法
US11063010B2 (en) 2019-02-01 2021-07-13 Winbond Electronics Corp. Redistribution layer (RDL) structure and method of manufacturing the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58165375A (ja) 1982-03-03 1983-09-30 Fujitsu Ltd 半導体記憶装置
JP2523958B2 (ja) 1990-07-27 1996-08-14 三菱電機株式会社 半導体集積回路装置
US5323051A (en) 1991-12-16 1994-06-21 Motorola, Inc. Semiconductor wafer level package
KR100216839B1 (ko) 1996-04-01 1999-09-01 김규현 Bga 반도체 패키지의 솔더 볼 랜드 메탈 구조
EP0844665A3 (en) 1996-11-21 1999-10-27 Texas Instruments Incorporated Wafer level packaging
JPH10256418A (ja) 1997-03-06 1998-09-25 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP3110348B2 (ja) 1997-06-18 2000-11-20 日本電気アイシーマイコンシステム株式会社 半導体記憶装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100571752B1 (ko) * 1999-04-06 2006-04-18 삼성전자주식회사 칩 스케일 패키지
KR100447968B1 (ko) * 2001-08-07 2004-09-10 주식회사 하이닉스반도체 웨이퍼 레벨 패키지의 제조방법
US7196000B2 (en) 2002-10-22 2007-03-27 Samsung Electronics Co., Ltd. Method for manufacturing a wafer level chip scale package
US7545027B2 (en) 2005-11-17 2009-06-09 Samsung Electronics Co., Ltd. Wafer level package having redistribution interconnection layer and method of forming the same
KR100766171B1 (ko) * 2006-09-01 2007-10-12 엠텍비젼 주식회사 웨이퍼 레벨 반도체 패키지 및 그 제조 방법
KR100850213B1 (ko) * 2007-05-22 2008-08-04 삼성전자주식회사 몰딩된 볼을 구비한 반도체 패키지 및 그 제조방법
KR101018172B1 (ko) * 2009-08-18 2011-02-28 삼성전기주식회사 웨이퍼 레벨 디바이스 패키지의 제조 방법
KR20140021378A (ko) * 2012-08-10 2014-02-20 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US10319650B2 (en) 2016-09-13 2019-06-11 Samsung Electronics Co., Ltd. Semiconductor package having redistribution pattern and passivation patterns and method of fabricating the same
US10685890B2 (en) 2016-09-13 2020-06-16 Samsung Electronics Co., Ltd. Semiconductor package having redistribution pattern and passivation patterns and method of fabricating the same

Also Published As

Publication number Publication date
JP2001035969A (ja) 2001-02-09
US6400021B1 (en) 2002-06-04

Similar Documents

Publication Publication Date Title
KR20010004529A (ko) 웨이퍼 레벨 패키지 및 그의 제조 방법
US4984358A (en) Method of assembling stacks of integrated circuit dies
US6699787B2 (en) Semiconductor device and method of production of same
KR100643065B1 (ko) 솔더링 가능한 패드 및 와이어 본딩 가능한 패드를 구비하는 금속 재배치 층
US4930216A (en) Process for preparing integrated circuit dies for mounting
US6703310B2 (en) Semiconductor device and method of production of same
KR100315030B1 (ko) 반도체패키지의제조방법
EP1449810A2 (en) Method for manufacturing micro-electro-mechanical system using solder balls
JP4828182B2 (ja) 半導体装置の製造方法
US20080142945A1 (en) Semiconductor package with redistribution layer of semiconductor chip directly contacted with substrate and method of fabricating the same
KR100728978B1 (ko) 웨이퍼 레벨 패키지의 제조방법
KR100314277B1 (ko) 웨이퍼 레벨 패키지
KR100596764B1 (ko) 웨이퍼 레벨 패키지 및 그의 제조방법
JP2003258196A (ja) 半導体装置及びその製造方法
KR100299512B1 (ko) 웨이퍼 레벨 패키지의 제조방법
JP2006515470A (ja) チップスタックの製造方法
KR20010004546A (ko) 웨이퍼 레벨 패키지 및 그의 제조방법
KR100321162B1 (ko) 웨이퍼 레벨 패키지 및 그의 제조 방법
KR100336576B1 (ko) 웨이퍼 레벨 패키지
KR20000042665A (ko) 칩 사이즈 패키지 및 그의 제조 방법
KR100321160B1 (ko) 웨이퍼 레벨 패키지
JP2001244268A (ja) 集積回路
KR20010004890A (ko) 웨이퍼 레벨 패키지의 제조방법
KR100275949B1 (ko) 반도체장치의제조방법
KR20010062919A (ko) 웨이퍼 레벨 패키지 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application