JP2015095482A - 半導体部品上へのマイクロバンプの作製方法 - Google Patents

半導体部品上へのマイクロバンプの作製方法 Download PDF

Info

Publication number
JP2015095482A
JP2015095482A JP2013232359A JP2013232359A JP2015095482A JP 2015095482 A JP2015095482 A JP 2015095482A JP 2013232359 A JP2013232359 A JP 2013232359A JP 2013232359 A JP2013232359 A JP 2013232359A JP 2015095482 A JP2015095482 A JP 2015095482A
Authority
JP
Japan
Prior art keywords
openings
layer
passivation layer
opening
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013232359A
Other languages
English (en)
Other versions
JP2015095482A5 (ja
Inventor
ミカエル・ドゥタル
Detalle Mikael
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Priority to JP2013232359A priority Critical patent/JP2015095482A/ja
Priority to US14/092,796 priority patent/US9263408B2/en
Publication of JP2015095482A publication Critical patent/JP2015095482A/ja
Publication of JP2015095482A5 publication Critical patent/JP2015095482A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0391—Forming a passivation layer after forming the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05018—Shape in side view being a conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H01L2224/14051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H01L2224/17517—Bump connectors having different functions including bump connectors providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Abstract

【課題】ピラー型マイクロバンプを、例えば集積回路チップまたはインターポーザー基板のような半導体部品上に形成する方法。【解決手段】複数のコンタクト開口部１６が、部品の上に堆積されたパッシベーション層１５の中に形成され、１つのバンプが、複数の開口部を介して部品のメタライゼーション層に接触する。好適には、複数の開口部は、小さな開口部の規則的なアレイを形成する。好適には、バンプが電気メッキで形成される前に、コンタクトパッド１８，１９が開口部の上に等方的に堆積される。複数の開口部により、平坦なマイクロバンプが非常に小さな直径で形成でき、非常に狭いピッチを有するバンプアレイの作製が可能となる。開口部はまた個々のバンプの剪断強度を増加させる。開口部は好適には傾斜したサイドウォールを有する。本発明は、同様に、本発明の方法により得られる１またはそれ以上の部品を含む半導体パッケージに関する。【選択図】図２

Description

本発明は、集積回路チップのような、半導体部品のパッケージングに関する。
メモリーロジック（Memory-Logic）またはロジックセルデス（Logic-SERDES）のような高性能応用の場合、半導体チップと接触するために選ばれたパッケージング技術は、全体のシステムの性能に対して大きな影響を与える。相互作用のバンド幅が、チップの間の入力／出力（Ｉ／Ｏ）数を増やすことにより改良される。フリップチップ／３Ｄパッケージング技術の場合、これはチップに接触するバンプの数の増加を意味し、これはピッチと寸法を減らすことにより得られる。（ソルダーボール型と反対の）ピラー型マイクロバンプは、一般にはピッチが４０〜５０μｍまたはそれ以下と考えられる。非常に狭いピッチ（２０μｍまたはそれ以下）の場合、下層構造および／または（バンプ直径の低減により影響された）バンプ接着により形成された形状は、良好な積み重ね率（stacking yield）および信頼性を確保するために問題となる。
形状の問題を図１に示す。ここでは、半導体チップ３の上の活性マイクロバンプ１とダミーバンプ２が示されている。垂直接続により、即ち、最後のＢＥＯＬ層の上に存在するパッシベーション層６の中のコンタクト開口部を介して、活性バンプは、（一般には最後のバックエンドオブライン（Back-end-of-line: BEOL）層として知られる）チップの上部メタライゼーション層中の金属層４と接触し、一方、ダミーバンプ２はパッシベーション層６の上に堆積される。金属コンタクト層７は、バンプとチップとの間に存在し、金属層はまたプロービングパッド８を形成する。活性バンプ１のコンタクト開口部の形状は、活性バンプの上に転写されて、そこではキャビティ９として明らかであり、一方、ダミーバンプ２は本質的に平坦な上面を有する。バンプ２は、また、最後のＢＥＯＬ層への垂直接続の無い、金属コンタクト層７を介して回路に接続された活性バンプでも良い。
本発明は、集積回路チップまたはインターポーザー基板のような半導体部品の上にピラー型マイクロバンプを作製する方法に関する。複数のコンタクト開口部が、部品の上に堆積されたパッシベーション層の中に形成され、１つのバンプは、複数の開口部を通って部品のメタライゼーションに接触する。好適には、複数の開口部は、小さな開口部の規則的なアレイを形成する。好適には、電気メッキでバンプを形成する前に、コンタクトパッドが等角的に開口部の上に堆積される。複数の開口部によって、平坦なマイクロバンプが非常に狭い直径を有して形成でき、非常に狭いピッチを有するバンプアレイの作製が可能となる。開口部はまた、個々のバンプの剪断強度を増加させる。開口部は好適には傾斜したサイドウォールを有する。
本発明は、同様に、本発明の方法によって得られる１またはそれ以上の部品を含む半導体パッケージに関する。本発明および本発明のパッケージは、添付された請求の範囲に記載される。
本発明は、このように、第１に、半導体部品の上にピラー型マイクバンプを作製する方法に関し、この方法は、
コンタクト領域を含む上部メタライゼーション層を有する半導体部品を提供する工程と、
メタライゼーションの上にパッシベーションを堆積する工程と、
パッシベーションの中に複数の開口部を作製し、これにより開口部の底にコンタクト領域を露出させる工程と、を含む。開口部は、このように、本質的にパッシベーション層を通る垂直の開口部であり、「垂直」は、上部表面から底部表面までの開口部で、中心軸の周囲に、好適には対称軸の周囲に配置されるとの意味で、コンタクト領域の上にマイクロバンプを作製し、マイクロバンプは複数の開口部を通ってコンタクト領域と電気的に接触する。
好適な具体例では、開口部の数と大きさおよび開口部の間の距離は、開口部で形成される形状が実質的にマイクロバンプの上部表面に転写されないように選択される。
１つの具体例では、金属コンタクト層はパッシベーション層の上と開口部の中に等角的に堆積され、金属コンタクト層はパターニングされてコンタクト領域を覆い、コンタクト領域と電気的に接触する金属コンタクトパットを形成し、マイクロバンプは、金属コンタクトパッドの上に作製される。
可能であれば、マイクロバンプの作製前に、第２のパッシベーション層が金属コンタクトパッドの全体の上に堆積され、第２のパッシベーション層はパターニングされて、コンタクトパッドの端部を覆い、一方で、開口部の少なくとも一部を覆わない。
パッシベーション層中の開口部は、好適には傾斜したサイドウォールを有する。パッシベーション層の平面に対するサイドウォールの角度は、５０°と８５°の間である。開口部は、規則的なパターンに配置されても良い。開口部の最大直径は、２つの隣り合った開口部の距離と同様に、０．５μｍから４μｍである。
１つの具体例では、上部メタライゼーション層は、バックエンドオブライン（ＢＥＯＬ）メタライゼーション層のスタックの最後の層である。
１つの具体例では、パッシベーション層中の開口部の体積とマイクロバンプの体積との間の比は、０．１％から５％である。
本発明は、同じく半導体パッケージに関し、半導体パッケージは、２つの部品の間に電気的接続を形成するピラー型マイクロバンプを有する第１および第２の部品を含み、マイクロバンプの少なくとも１つは、パッシベーション層の中の複数のコンタクト開口部を通って、部品の１つに接続する。本発明にかかるパッケージにおいて、部品の１つは集積回路チップでも良い。開口部は、パッシベーション層の全体の膜厚を通る本質的に垂直な開口部であり、「垂直」は、「上面から底面までの開口部で、中心軸の周囲に、好適には対称軸の周囲に配置される」との意味である。パッシベーション層は、好適には部品の上部メタライゼーション層（好適には最後のＢＥＯＬ層）の上に堆積される層であり、上部メタライゼーション層はコンタクト領域を含み、開口部を介してコンタクト領域に接続するバンプを有する。換言すれば、バンプの材料は開口部を充填し、これによりコンタクト領域に接続する。
１つの具体例では、開口部は傾斜したサイドウォールを有する。パッシベーション層の平面に対するサイドウォールの角度は、５０°から８５°である。開口部は、規則的なパターンとして配置されても良い。開口部の最大直径は、２つの隣り合った開口部の間の距離と同様に、０．５μｍから４μｍである。コンタクトパッドは複数の開口部を覆い、マイクロバンプがコンタクトパッドの上に堆積される。
従来技術として知られるマイクロバンプで発生する形状の問題を示す。 半導体部品の上にコンタクトパッドを作製するための、本発明の方法の具体例にかかる複数のプロセス工程を示す。 図２のプロセス工程により作製したコンタクトパッドの上に、マイクロバンプを作製するためのプロセス工程を示す。 マイクロバンプのためのコンタクトパッドと同じ方法で、プロービングパッドを作製するために、この方法をどのように適用するかを示す。 マイクロバンプのためのコンタクト領域の可能な形状を示し、コンタクト領域は、本発明の方法にかかる小さなコンタクト開口部の規則的なパターンを有するように形成される。
本発明では、ピラー型の活性マイクロバンプがその上に形成されるコンタクト表面が、１つの大きなコンタクト開口部の代わりに、パッシベーション層を通る複数の小さな開口部として形成される。好適な具体例では、開口部の数や大きさ、および開口部の間の距離は、開口部で形成される形状が実質的にマイクロバンプの上部表面に転写されないように、換言すればバンプの上部表面が実質的に平坦になるように選択される。コンタクト開口部は、好適には傾斜したサイドウォールを有する。本発明の方法は、これ以下に、好適な具体例に従って述べる。
図２ａは、集積回路チップの上部メタライゼーション層１１を示し、好適にはこれは最後のＢＥＯＬ層である。この層は、誘電体層１４に埋め込まれた金属コンタクト領域１２と導体線１３を含む。金属充填バイア９（部分的に示す）は、領域１２／１３を下層のメタライゼーション層に接続する。当業者には知られていると考えるので、それらのメタライゼーション層がどのように作製されるかについては、ここでは詳細には記載しない。
これ以降に詳細に記載される具体例は、チップ上に２つのピラー型マイクロバンプを作製する方法であって、１つのダミーバンプまたはＢＥＯＬスタックに垂直な接続を有さない活性バンプと、１つの活性バンプで、後者は、垂直な接続を介してチップのコンタクト領域１２に電気的に接続する。図２ａに示すように、パッシベーション層１５が上部メタライゼーション層１１の上に最初に堆積される。これは、メタライゼーション層１１の上に堆積された、例えばＳｉＣＮとＳｉＣＯ層層のスタックのような複数のサブレイヤを含む層でよく、ＳｉＯ層の上のＳｉＮ層の代わりに、ＳｉＣＮ／ＳｉＣＯ層の上のＳｉＯ層がこれに続く。
公知でありここでは詳細には記載しないリソグラフィとエッチングにより、複数の開口部１６がパッシベーション層中に形成され、これにより、開口部の底部にコンタクト領域１２を露出させる。すなわち、開口部は、パッシベーション層の全膜厚を通る垂直な開口部である（上記「垂直」の意味参照）。好適には、例えば互いに等間隔の互いに同一の開口部の矩形アレイのような、開口部１６の規則的なアレイが形成される。
開口部１６は、図に示すように、傾斜したサイドウォールを有する。それぞれのマイクロバンプのために形成される開口部の数は、隣接する開口部の間の距離と同様に、パッシベーション層の膜厚、バンプの直径、および開口部の直径に依存する。
各バンプに対する開口部の数は、コンタクトを最大にして、これによりマイクロバンプを通る電流経路の全体の抵抗を低減するために、好適には、可能なかぎり、それらのパラメータを考慮に入れる。これは、特に高出力応用の場合の、電力消費およびエレクトロマイグレーションに対して有益である。
次に、キャビティ２１が金属層に形成されるように、金属層１７がパッシベーション層１５と開口部１６との上に等角的に堆積される（図２ｃ参照）。ここで、「等角的（conformally）」は、金属層１７が開口部により形成された形状に従うことを意味する。この金属層は、例えばＴａ層に続いてＴｉＮの堆積とＡｌの堆積が行われるように、連続した複数の堆積により得られても良い。
金属層１７のパターニングのために他のリソグラフィ工程が行われ（図２ｄ）、これによりダミーバンプのための金属コンタクトパッド１８と、活性バンプのための金属コンタクトパッド１９が得られ、後者はキャビティ２１を備える。
次に、第２のパッシベーション層２０が堆積され（図２ｅ）、リソグラフィ工程でパターニングされ（図２ｆ）、コンタクトパッド１８／１９が露出し、一方で、コンタクトパッドの端部は第２のパッシベーション層２０で覆われたままである。この第２のパッシベーション層は、ＳｉＮ層でも良い。
コンタクトパッド１８／１９の上への銅のピラー型マイクロバンプの形成は、いずれかの公知プロセスで行われる。図３は、好適な具体例を示し、例えばＴｉＷとＣｕの積層からなる、シード層２５の堆積から始まる（図３ａ）。
シード層は、または、等角であり、即ち、最初の開口部１６中に形成されたキャビティ２１中の金属層１７の形状に従う。リソグラフィにより、マイクロバンプの位置を規定するマスク中の開口部を有するように、シード層の上にレジストマスク２６が形成される。それらのバンプ２７、２８が、次に、銅メッキにより形成され、その後、マスクが除去される（図３ｃ参照）。ＣｕとＴｉＷシード層がエッチングされ（図３ｄ）、マイクロバンプ、即ちダミーバンプ２７および活性バンプ２８の作製が完了する。コンタクト開口部１６のおかげで、活性バンプ２８の上面は本質的に平坦である。活性バンプ２８とダミーバンプ２７との間の高さの違いは無視できる。
金属層１７の堆積と第２のパッシベーション層２０の堆積のように、上述の工程のいくつかは任意的である。
図４に示した具体性では、プロービングパッド３０が、金属層１７のパターニング工程中に、コンタクトパッド１８、１９と共に形成される。パッシベーション層１５の中にコンタクト開口部１６’が形成され、これにより、コンタクト領域１２と開口部１６に関する上記記載と同じ方法で、プロービングパッドのコンタクト領域３１を露出させる。金属層１７がパターニングされて、キャビティ２１’を備えるプロービングパッド３０が形成される。コンタクトパッド１９と同じ数と大きさのキャビティ２１’を有するプロービングパッド３０のデザインは、好適には、開口部１６、１６’をエッチングするエッチング時間が同じであるという事実による。プロービングパッドを形成するために、パッシベーション層１５中により広い開口部が形成された場合、この開口部はより速くエッチングされて、より小さな開口部１６がエッチングされる前にこの領域はオーバーエッチングされる。しかしながら、好適なエッチストップ層が形成されれば、図１の平坦なプロービングパッドが、本発明にかかるコンタクトパッド１９と組み合わせることができる。
述べたように、開口部１６、１６’は、好適には傾斜したサイドウォールを有し、即ちパッシベーション層１５の表面の上方の断面は、パッシベーション層の底面の下方の断面より広く、サイドウォールは、パッシベーション層１５の平面に対して傾斜角度αで配置される（図２ｂ参照）。１またはそれ以上の開口部のサイドウォールの上部、例えばサイドウォールの高さの上部１０％が、多くのサイドウォールに比較して、パッシベーション層の面に対して鋭い角度で傾斜することも可能である。この場合、主なサイドウォールの傾斜角度（即ち、開口部の底から開始し、より鋭く傾斜した上方部分となるまでの下方部分）が、その壁の角度αと理解される。
開口部中に傾斜したサイドウォールが存在することは、実際のマイクロバンプをメッキで形成する前にコンタクト層１７を堆積する場合に本質的に重要である。サイドウォールが垂直な場合、金属層１７は開口部１６の内側にオーバーハングし、これにより、開口部１６の中の金属層１７の全体の上にシード層を形成するのが困難となり、開口部１６中にボイドを形成するリスクを引き起こす。開口部１６の大きさと、その中に開口部１６がエッチングされるパッシベーション層１５の厚さに依存して、パッシベーション層１５の平面に対するサイドウォールの角度α（図２ｂ参照）は、５０°から８５°でも良い。
本発明に方法により作製されたマイクロバンプは、（図１に示すような）平坦なコンタクトパッドの上に作製されたマイクロバンプと比較して改良された剪断強度を有する。これは、７．５μｍの直径を有し、本発明にかかる方法で作製されたマイクロバンプの上で、即ちキャビティ２１を有するコンタクトパッド上のマイクロバンプの上で、平坦なコンタクトパッドの上に作製された同じバンプと比較して、発明者らが行った試験により実験的に確認された。１μｍの最大直径（即ち、傾斜したサイドウォールの上部での直径）と相互距離（即ち、同じ列で隣り合った２つの開口部の間の距離）を有するパッシベーション層１５の中の開口部１６の矩形のアレイの上に堆積したコンタクトパッド１９により、このパッドを置き換えた場合、平坦なコンタクトパッドに比較して約４８％、剪断強度が改良されることが見出された。開口部が２μｍで、相互距離が２μｍのアレイに対して、改良は１００％より大きい。好適な具体例では、最大直径（即ち、パッシベーション層の上方の表面での直径）は、相互距離と同様に０．５μｍから４μｍである。
パッシベーション層１５の面の開口部１６／１６‘の断面は、多角形または円でも良い。多角形の場合、「直径」は、その中に多角形が内接する円に直径で、または多角形上の２点の間の最大距離で定義される。
開口部の形状がバンプに転写されるか否かは、開口部の大きさ、開口部の間の距離、および実際にバンプの堆積が行われる前に開口部中に堆積された層（例えば金属層１７とシード層２５）の厚さに依存する。１つの具体例では、その上にバンプが堆積される全ての開口部１６の体積と、バンプの体積との間の比は、０．１％から５％である。より好適には、０．１％から１％である。
本発明は、同様に、第１および第２の部品を含み、２つの部品の間に電気的接続を行うピラー型のマイクロバンプを備えた半導体パッケージであって、マイクロバンプの少なくとも１つは、パッシベーション層１５の中の、複数のコンタクト開口部１６を介して部品の１つに接続する半導体パッケージに関する。換言すれば、マイクロバンプの少なくとも１つは、本発明の方法により得ることができる。本発明のパッケージの特定の具体例は、それらの特徴がパッケージ中で実現できる限り、即ち、開口部の傾斜したサイドウォール、開口部の矩形アレイ、開口部の大きさ等が実現できる限り、本方法について上述したような特徴のいずれかにより特徴づけられる。本発明の範囲内でいずれの部品の組み合わせも可能であるが、第１の部品は集積回路チップであり、第２はインターポーザー基板でも良い。本発明の方法を用いて、マイクロバンプの列が小さなピッチで、上述の形状の問題無しに形成でき、一方で高い剪断強度を維持できる。
数値例
図５は、活性マイクロバンプ２８の上面と、様々な領域の可能な大きさを示す。それらの大きさは、例示としてのみ示される。開口部は、パッシベーション層の平面において、正八角形の形状を有する。パッシベーション層１５の中の開口部１６の示された大きさ（２μｍより僅かに大きい最大直径）と数、およびアレイの同じ列の隣り合う開口部の間の距離（２μｍ）は、開口部の上に等角に堆積した金属コンタクトパッド１９の上に堆積した、直径が２５μｍのマイクロバンプが、認識できる上部形状を示さないことを確実にできる。この図で見られる他の特徴は、金属コンタクトパッド１９の周囲と第２のパッシベーション層２０の中に作製された円形のコンタクト開口部３２である。
この例のパッシベーション層１５の厚さは約０．８μｍで、パッシベーション層の平面に対する開口部１６のサイドウォールの角度は約７２°である。それらの２５μｍ直径のバンプでは、例えば４０μｍのような短いピッチでマイクロバンプを形成できる。しかしながら、本発明は例えば約７μｍのようなより小さいバンプ直径にも適用でき、これにより２０μｍ以下のピッチを有するバンプアレイが形成できる。一方、この大きさのマイクロバンプは導入部で述べた形状の問題に遭遇したが、本発明の方法により作製したバンプはこの問題に遭遇しない。
以下の詳細は、この例を完成するために述べられる。パッシベーション層１５の堆積は、それに続く、ＳｉＣＮ層（５ｎｍ）、ＳｉＣＯ層（２５ｎｍ）、ＳｉＯ層（６００ｎｍ）、およびＳｉＮ層（２００ｎｍ）のＰＥＣＶＤ（Plasma Enhanced Chemical Vapour Deposition: プラズマ強化化学気相堆積）堆積で行われる。金属層１７は、それに続くＴａ（２５ｎｍ）、ＴｉＮ（３０ｎｍ）、およびＡｌ（５００ｎｍ）のＰＶＤによる堆積により作製される。
第２のパッシベーション層２０は、３０ｎｍ膜厚のＳｉＮ層で、ＰＥＣＶＤにより堆積される。シード層２５は３０ｎｍのＴｉＷと１５０ｎｍのＣｕ層から形成され、ＰＶＤで堆積される。
上で述べない多くのプロセス工程が、公知の好適な技術、例えば金属層１７と第２のパッシベーション層２０をパターニングするためのリソグラフィ／エッチング、または所定の角度αを有する傾斜したサイドウォールを有する開口部１６を作製するためのリソグラフィ／エッチングの方策に従って適用できる。この方法は、明確には上で述べないが、当業者に知られた追加の工程、例えばリソグラフィ／エッチングの前に必要な洗浄工程を含んでも良い。
パッシベーション層の膜厚と開口部１６の大きさを考慮し、電気メッキで堆積した銅の体積は約４９００μｍ３（平面上に堆積された直径が２５μｍで高さが１０μｍのバンプに対応する）であり、その上にバンプが堆積される開口部１６の体積とバンプの体積との間の比が約０．９％であることを考慮する。
本発明は図面や先の記載に詳細に説明され、述べられるが、そのような図面や説明は実例や例示であり、限定するものとは考えられない。開示された具体例の他の変形は、図面、開示、および添付された請求項を研究することで、請求された発明を実施する当業者は理解および達成できる。請求項において、「含む（comprising）」の文言は他の要素や工程を排除するものではなく、不定冠詞「ａ」または「ａｎ」は、複数を排除するものではない。所定の手段が、互いに異なる従属請求項で引用されるという単なる事実は、それらの手段の組み合わせが有利に使用できないことを表さない。請求項中の参照符号は、範囲を限定するように解釈すべきではない。
先の記載は、本発明の所定の具体例を詳述する。しかしながら、テキスト中に先の記載が如何に詳しく表わされていても、本発明は多くの方法で実施でき、それゆえに開示された具体例に限定されない。本発明の所定の特性や形態を記載する場合の、特定の専門用語の使用は、その専門用語がここで再定義され、その専門用語が関係する本発明の特性または形態の特定の特徴を含むように限定されるものではない。
厳密に特定しない限り、他の層または基板の「上（on）」に堆積または形成された層の記載は、任意的に、「他の層または基板の上に、即ち接触して、層が形成または堆積されること」、および「その層と、他の層または基板との間の、１または積層された中間層の上に層が形成されること」を含む。

Claims (17)

  1. ピラー型マイクロバンプを半導体部品上に形成する方法であって、
    半導体部品を提供する工程であって、半導体部品は上部メタライゼーション層を有し、メタライゼーション層はコンタクト領域を含む工程と、
    メタライゼーション層の上にパッシベーション層を堆積する工程と、
    パッシベーション層の中に複数の開口部を形成し、それにより開口部の底にコンタクト領域を露出させる工程と、
    コンタクト領域の上にマイクロバンプを形成する工程であって、マイクロバンプは複数の開口部を介してコンタクト領域に電気的に接続する工程と、を含む方法。
  2. 開口部の数と大きさ、および開口部の間の距離は、開口部によって規定される形状がマイクロバンプの上面に実質的に転写されないように選択される請求項１に記載の方法。
  3. パッシベーション層と開口部の上に、金属コンタクト層が等方的に堆積され、
    金属コンタクト層がパターニングされて、コンタクト領域を覆い、コンタクト領域と電気的に接続する金属コンタクトパッドが形成され、
    金属コンタクトパッドの上にマイクロバンプが形成される請求項１または２に記載の方法。
  4. マイクロバンプの形成前に、金属コンタクトパッドの全体の上に第２のパッシベーション層が堆積され、
    コンタクトパッドの端部を覆う一方、少なくとも開口部の一部を露出させるように、第２のパッシベーション層がパターニングされる請求項３に記載の方法。
  5. 開口部は傾斜したサイドウォールを有する請求項１に記載の方法。
  6. パッシベーション層の平面に対するサイドウォールの角度は、５０°から８５°である請求項５に記載の方法。
  7. 開口部は、規則的なパターンに配置される請求項１に記載の方法。
  8. ２つの隣り合う開口部の間の距離と同様に、開口部の最大直径は、０．５μｍから４μｍである請求項１に記載の方法。
  9. 上部メタライゼーション層は、バックエンドオブライン（ＢＥＯＬ）メタライゼーション層の積層の、最後の層である請求項１に記載の方法。
  10. パッシベーション層の中の開口部の体積と、マイクロバンプの体積との間の比は、０．１％から５％である請求項１に記載の方法。
  11. 第１と第２の部品を含み、ピラー型マイクロバンプが２つの部品の間の電気的接続を形成する半導体パッケージであって、
    マイクロバンプの少なくとも１つは、パッシベーション層の中の複数のコンタクト開口部を介して部品の１つに接触する半導体パッケージ。
  12. 開口部は傾斜したサイドウォールを有する請求項１１に記載の半導体パッケージ。
  13. パッシベーション層の平面に対するサイドウォールの角度は、５０°から８５°である請求項１２に記載の半導体パッケージ。
  14. 開口部は、規則的なパターンに配置される請求項１１に記載の方法。
  15. ２つの隣り合う開口部の間の距離と同様に、開口部の最大直径は、０．５μｍから４μｍである請求項１１に記載の半導体パッケージ。
  16. コンタクトパッドは、コンタクトパッドの上に堆積されたマイクロバンプと共に、複数の開口部を覆う請求項１１に記載の半導体パッケージ。
  17. 部品の１つは、集積回路チップである請求項１１に記載の半導体パッケージ。
JP2013232359A 2013-11-08 2013-11-08 半導体部品上へのマイクロバンプの作製方法 Pending JP2015095482A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013232359A JP2015095482A (ja) 2013-11-08 2013-11-08 半導体部品上へのマイクロバンプの作製方法
US14/092,796 US9263408B2 (en) 2013-11-08 2013-11-27 Method for producing microbumps on a semiconductor component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013232359A JP2015095482A (ja) 2013-11-08 2013-11-08 半導体部品上へのマイクロバンプの作製方法

Publications (2)

Publication Number Publication Date
JP2015095482A true JP2015095482A (ja) 2015-05-18
JP2015095482A5 JP2015095482A5 (ja) 2016-12-22

Family

ID=53043082

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013232359A Pending JP2015095482A (ja) 2013-11-08 2013-11-08 半導体部品上へのマイクロバンプの作製方法

Country Status (2)

Country Link
US (1) US9263408B2 (ja)
JP (1) JP2015095482A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108206140B (zh) * 2016-12-19 2020-11-24 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法、电子装置
US10566300B2 (en) * 2018-01-22 2020-02-18 Globalfoundries Inc. Bond pads with surrounding fill lines
US10834818B2 (en) * 2018-11-05 2020-11-10 Ngk Spark Plug Co., Ltd. Wiring board
US11955423B2 (en) * 2020-09-29 2024-04-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
US11855028B2 (en) * 2021-01-21 2023-12-26 Taiwan Semiconductor Manufacturing Hybrid micro-bump integration with redistribution layer
WO2024045154A1 (en) * 2022-09-02 2024-03-07 SK Hynix NAND Product Solutions Corp. (dba Solidigm) Systems and methods for reducing stress and improving surface adhesion in a die

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177136A (ja) * 1992-10-09 1994-06-24 Nippondenso Co Ltd バンプ電極をもつ回路装置
JPH07161722A (ja) * 1993-12-03 1995-06-23 Nec Corp 半導体装置のパッド構造
JP2002217225A (ja) * 2001-01-17 2002-08-02 Sanyo Electric Co Ltd バンプ電極の形成方法
JP2003318211A (ja) * 2002-04-24 2003-11-07 Sharp Corp 半導体装置
JP2008288544A (ja) * 2007-05-16 2008-11-27 Natl Semiconductor Corp <Ns> 駆動ｉｃ用の窪みのない金バンプ
JP2009302340A (ja) * 2008-06-13 2009-12-24 Nec Electronics Corp 半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW448524B (en) 1997-01-17 2001-08-01 Seiko Epson Corp Electronic component, semiconductor device, manufacturing method therefor, circuit board and electronic equipment
KR20010004529A (ko) 1999-06-29 2001-01-15 김영환 웨이퍼 레벨 패키지 및 그의 제조 방법
US6825541B2 (en) 2002-10-09 2004-11-30 Taiwan Semiconductor Manufacturing Co., Ltd Bump pad design for flip chip bumping
US8405220B1 (en) 2005-03-23 2013-03-26 Marvell International Ltd. Structures, architectures, systems, methods, algorithms and software for configuring an integrated circuit for multiple packaging types
US7767496B2 (en) * 2007-12-14 2010-08-03 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure for encapsulated die having pre-applied protective layer
KR100979497B1 (ko) 2008-06-17 2010-09-01 삼성전기주식회사 웨이퍼 레벨 패키지 및 그 제조방법
KR101534682B1 (ko) 2009-03-13 2015-07-08 삼성전자주식회사 범프에 스틱을 구비하는 반도체 장치
US8405211B2 (en) 2009-05-08 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Bump pad structure

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177136A (ja) * 1992-10-09 1994-06-24 Nippondenso Co Ltd バンプ電極をもつ回路装置
JPH07161722A (ja) * 1993-12-03 1995-06-23 Nec Corp 半導体装置のパッド構造
JP2002217225A (ja) * 2001-01-17 2002-08-02 Sanyo Electric Co Ltd バンプ電極の形成方法
JP2003318211A (ja) * 2002-04-24 2003-11-07 Sharp Corp 半導体装置
JP2008288544A (ja) * 2007-05-16 2008-11-27 Natl Semiconductor Corp <Ns> 駆動ｉｃ用の窪みのない金バンプ
JP2009302340A (ja) * 2008-06-13 2009-12-24 Nec Electronics Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US20150130052A1 (en) 2015-05-14
US9263408B2 (en) 2016-02-16

Similar Documents

Publication Publication Date Title
US20230223365A1 (en) Semiconductor device and manufacturing method thereof
US9059107B2 (en) Packaging methods and packaged devices
TWI712141B (zh) 半導體封裝
JP6970219B2 (ja) アンダーバンプメタル構造体用のカラー並びにそれに関連するシステム及び方法
JP2015095482A (ja) 半導体部品上へのマイクロバンプの作製方法
JP2015534287A (ja) 半導体デバイス及びその製造方法
US9190347B2 (en) Die edge contacts for semiconductor devices
TW201349415A (zh) 半導體元件與其形成方法
TWI584424B (zh) Ｍｉｍ電容器及其形成方法
US9437578B2 (en) Stacked IC control through the use of homogenous region
JP2012243953A (ja) 半導体装置及びその製造方法並びに積層型半導体装置
US10950565B2 (en) Interconnect structures for preventing solder bridging, and associated systems and methods
US20200144207A1 (en) Semiconductor structure and manufacturing method thereof
TW202101715A (zh) 具有導電柱的半導體封裝及其製造方法
JP2015532790A (ja) 突起を有する接点パッドを利用した電子デバイス及び組み立て方法
TWI569316B (zh) 半導體晶圓之接合結構的形成方法
CN109585361B (zh) 半导体器件和形成方法
TWI556385B (zh) 半導體元件、製作方法及其堆疊結構
TWI792433B (zh) 半導體裝置以及其製造方法
TWI509761B (zh) 矽基基板及其製作方法
TW202240777A (zh) 半導體結構及其形成方法
KR101195461B1 (ko) 반도체칩 및 이의 제조방법
CN111261602A (zh) 半导体结构的互连方法与半导体结构

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161107

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170801

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20171006

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20171220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180327