TWI584424B - Ｍｉｍ電容器及其形成方法 - Google Patents

Ｍｉｍ電容器及其形成方法 Download PDF

Info

Publication number
TWI584424B
TWI584424B TW104138920A TW104138920A TWI584424B TW I584424 B TWI584424 B TW I584424B TW 104138920 A TW104138920 A TW 104138920A TW 104138920 A TW104138920 A TW 104138920A TW I584424 B TWI584424 B TW I584424B
Authority
TW
Taiwan
Prior art keywords
layer
capacitor
polymer layer
contact plug
top surface
Prior art date
Application number
TW104138920A
Other languages
English (en)
Other versions
TW201635452A (zh
Inventor
楊慶榮
黃章斌
杜賢明
蔡豪益
李明機
梁世緯
賴昱嘉
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201635452A publication Critical patent/TW201635452A/zh
Application granted granted Critical
Publication of TWI584424B publication Critical patent/TWI584424B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

MIM電容器及其形成方法
本發明涉及MIM電容器及其形成方法。
金屬-絕緣體-金屬(MIM)電容器已經廣泛地應用于諸如混合信號電路、類比電路、射頻(RF)電路、動態隨機存取記憶體(DRAM)、嵌入式DRAM以及邏輯運算電路的功能電路。在晶片上系統應用中，必須將用於不同功能電路的不同的電容器集成在同一晶片上以用於不同的目的。例如，在混合信號電路中，電容器用作去耦電容器和高頻噪音濾波器。對於DRAM和嵌入式DRAM電路，電容器用於記憶記憶體件(memory storage)，而對於RF電路，在振盪器和相移網路中使用電容器以用於耦合和/或分路目的。對於微處理器，電容器用於去耦。在同一晶片上結合這些電容器的傳統方式是在不同的金屬層中製造電容器。
去耦電容器用於將電網路的一些部分與其他部分去耦。通過去耦電容器將由特定電路元件導致的噪音分流，因此降低了噪音生成電路元件對鄰近電路的影響。此外，去耦電容器也用在電源中，以便電源可以適應電流消耗中的變化，從而使電源電壓的變化最小化。當在裝置中的電流消耗改變時，電源自身不能立即回應該改變。因此，響應於從數百千赫茲至數百兆赫茲的範圍的頻率下的電路消耗，去耦電容器可以用作能量儲存器以保持電源電壓。
為了解決現有技術中的問題，根據本發明的一些實施例，提供了一種封裝件，包括：無機介電層；電容器，包括：底部電極，上述底部電極的頂面與上述無機介電層的頂面接觸；絕緣體，位於上述底部電極上方；和頂部電極，位於上述絕緣體上方；以及第一聚合物層，覆蓋上述電容器，其中，上述第一聚合物層接觸上述無機介電層的頂面，上述第一聚合物層的部分與上述電容器共平面並且環繞上述電容器。
在上述封裝件中，還包括：第一接觸插塞，連接至上述頂部電極的；以及第二接觸插塞，連接至上述底部電極，其中，上述第一接觸插塞和上述第二接觸插塞的每個均包括：下部；以及上部，上述上部的邊緣延伸超出上述下部的相應邊緣。
在上述封裝件中，還包括：第一接觸插塞，連接至上述頂部電極的；以及第二接觸插塞，連接至上述底部電極，其中，上述第一接觸插塞和上述第二接觸插塞的每個均包括：下部；以及上部，上述上部的邊緣延伸超出上述下部的相應邊緣；還包括：硬遮罩層，位於上述第一聚合物層上方，以及第二聚合物層，位於上述硬遮罩層上方，其中，上述第一接觸插塞和上述第二接觸插塞的每個的上部包括位於上述第二聚合物層中的部分，以及上述第一接觸插塞和上述第二接觸插塞的每個的下部包括位於上述第一聚合物層中的部分。
在上述封裝件中，還包括：第一接觸插塞，連接至上述頂部電極的；以及第二接觸插塞，連接至上述底部電極，其中，上述第一接觸插塞和上述第二接觸插塞的每個均包括：下部；以及上部，上述上部的邊緣延伸超出上述下部的相應邊緣；還包括：重分佈線，位於上述第一接觸插塞上方並且與上述第一接觸插塞物理接觸，其中，上述重分佈線包括與上述第一接觸插塞重疊的部分，以及上述重分佈線的 上述部分具有基本上平坦的頂面。
在上述封裝件中，還包括：第一接觸插塞，連接至上述頂部電極的；以及第二接觸插塞，連接至上述底部電極，其中，上述第一接觸插塞和上述第二接觸插塞的每個均包括：下部；以及上部，上述上部的邊緣延伸超出上述下部的相應邊緣；還包括：重分佈線，位於上述第一接觸插塞上方並且與上述第一接觸插塞物理接觸，其中，上述重分佈線包括與上述第一接觸插塞重疊的部分，以及上述重分佈線的上述部分具有基本上平坦的頂面；還包括：第二聚合物層，在上述第二聚合物層中具有上述重分佈線，其中，上述基本上平坦的頂面高於上述第二聚合物層的頂面。
在上述封裝件中，還包括：第一接觸插塞，連接至上述頂部電極的；以及第二接觸插塞，連接至上述底部電極，其中，上述第一接觸插塞和上述第二接觸插塞的每個均包括：下部；以及上部，上述上部的邊緣延伸超出上述下部的相應邊緣；還包括：重分佈線，位於上述第一接觸插塞上方並且與上述第一接觸插塞物理接觸，其中，上述重分佈線包括與上述第一接觸插塞重疊的部分，以及上述重分佈線的上述部分具有基本上平坦的頂面；還包括：模塑料，在上述模塑料中具有上述重分佈線，其中，上述基本上平坦的頂面高於上述模塑料的頂面。
在上述封裝件中，還包括對準標記，上述對準標記包括與上述無機介電層的頂面接觸的底面，上述對準標記的部分穿透上述無機介電層。
在上述封裝件中，還包括對準標記，上述對準標記包括與上述無機介電層的頂面接觸的底面，上述對準標記的部分穿透上述無機介電層；其中，上述對準標記的穿透上述無機介電層的部分的底面接觸額外的無機介電層的頂面，上述額外的無機介電層在上述無機介電層 的下面並且與上述無機介電層接觸。
根據本發明的另一些實施例，提供了一種封裝件，包括：電容器，包括：底部電極；絕緣體，位於上述底部電極上方；以及頂部電極，位於上述絕緣體上方；第一聚合物層，覆蓋上述電容器，上述第一聚合物層的部分與上述電容器共平面並且環繞上述電容器；以及對準標記，包括位於上述第一聚合物層中的上部，其中，上述對準標記包括由與上述電容器的相同的材料形成的相同的層，並且其中，上述對準標記是電氣浮接的。
在上述封裝件中，其中，上述對準標記的上述上部與上述電容器共平面，並且其中，上述對準標記還包括在上述第一聚合物層下方延伸的下部。
在上述封裝件中，還包括無機介電層，上述電容器的底面接觸上述無機介電層的頂面，以及上述對準標記還包括穿透上述無機介電層的下部。
在上述封裝件中，還包括：第一接觸插塞，連接至上述頂部電極；以及第二接觸插塞，連接至上述底部電極，其中，上述第一接觸插塞和上述第二接觸插塞的每個均包括：下部；和上部，寬於上述下部。
在上述封裝件中，還包括：第一接觸插塞，連接至上述頂部電極；以及第二接觸插塞，連接至上述底部電極，其中，上述第一接觸插塞和上述第二接觸插塞的每個均包括：下部；和上部，寬於上述下部；還包括：硬遮罩層，位於上述第一聚合物層上方，以及第二聚合物層，位於上述硬遮罩層上方，其中，上述第一接觸插塞和上述第二接觸插塞的每個的上部包括位於上述第二聚合物層中的部分，以及上述第一接觸插塞和上述第二接觸插塞的每個的下部包括位於上述第一聚合物層中的部分。
在上述封裝件中，還包括：第一接觸插塞，連接至上述頂部電極；以及第二接觸插塞，連接至上述底部電極，其中，上述第一接觸插塞和上述第二接觸插塞的每個均包括：下部；和上部，寬於上述下部；還包括：硬遮罩層，位於上述第一聚合物層上方，以及第二聚合物層，位於上述硬遮罩層上方，其中，上述第一接觸插塞和上述第二接觸插塞的每個的上部包括位於上述第二聚合物層中的部分，以及上述第一接觸插塞和上述第二接觸插塞的每個的下部包括位於上述第一聚合物層中的部分；其中，上述第一接觸插塞和上述第二接觸插塞的每個的上部還延伸至上述第一聚合物層內。
根據本發明的又一些實施例，提供了一種方法，包括：在第一介電層上方形成第一導電層；在上述第一導電層上方形成絕緣層；在上述絕緣層上方形成第二導電層；圖案化上述絕緣層和上述第二導電層，上述絕緣層和上述第二導電層的每個都具有剩餘的部分；形成覆蓋圖案化的上述絕緣層以及圖案化的上述第二導電層的介電層；圖案化上述第一導電層，上述第二導電層的剩餘部分、上述絕緣層的剩餘部分和上述第一導電層的剩餘部分分別形成電容器的頂部電極、電容器絕緣體和底部電極；以及設置第一聚合物層以覆蓋上述電容器，上述第一聚合物層包括與上述電容器齊平的部分。
在上述方法中，還包括：在上述第一聚合物層上方形成硬遮罩層；圖案化上述硬遮罩層以形成開口；在圖案化的上述硬遮罩層上方形成第二聚合物層；在上述第一聚合物層和上述第二聚合物層中形成接觸開口，通過上述硬遮罩層中的上述開口限定上述接觸開口的下部；以及用導電材料填充上述接觸開口以形成第一接觸插塞和第二接觸插塞從而分別連接至上述頂部電極和上述底部電極。
在上述方法中，還包括：在上述第一聚合物層上方形成硬遮罩層；圖案化上述硬遮罩層以形成開口；在圖案化的上述硬遮罩層上方 形成第二聚合物層；在上述第一聚合物層和上述第二聚合物層中形成接觸開口，通過上述硬遮罩層中的上述開口限定上述接觸開口的下部；以及用導電材料填充上述接觸開口以形成第一接觸插塞和第二接觸插塞從而分別連接至上述頂部電極和上述底部電極；還包括形成額外的接觸插塞以穿透上述第一聚合物層、上述第二聚合物層以及上述第一介電層層。
在上述方法中，還包括：在形成上述第一導電層之前，蝕刻上述第一介電層以形成第一凹槽，其中上述第一凹槽穿透上述第一介電層並停止在第二介電層上，其中，上述第一導電層包括延伸至上述第一凹槽內的部分，上述第一導電層的上述部分具有第二凹槽，並且其中，將上述第二凹槽用作對準標記實施圖案化上述絕緣層和上述第一導電層的步驟。
在上述方法中，還包括：形成電連接至上述頂部電極和上述底部電極的一個的重分佈線；以及形成第三聚合物層以將上述重分佈線嵌入在上述第三聚合物層中。
在上述方法中，還包括：形成電連接至上述頂部電極和上述底部電極的一個的重分佈線；以及形成模塑料以將上述重分佈線嵌入在上述模塑料中。
10‧‧‧半導體基板
12‧‧‧電晶體
14‧‧‧層間電介質
16‧‧‧互連結構
18‧‧‧介電層
20‧‧‧金屬線
22‧‧‧通孔
29‧‧‧金屬墊
30‧‧‧金屬墊
32‧‧‧鈍化層
36‧‧‧聚合物層
38‧‧‧後鈍化互連件(PPI)
38A‧‧‧PPI線
38B‧‧‧通孔部分
40‧‧‧介電層
42‧‧‧聚合物層
44、44A、44B、44C‧‧‧通孔
46‧‧‧電容器
48‧‧‧對準標記
50‧‧‧PPI
52‧‧‧模塑料
54‧‧‧電連接件
56‧‧‧封裝件
64‧‧‧凹槽
66‧‧‧導電層
68‧‧‧介電層
70‧‧‧導電層
70A、70B‧‧‧部分
72‧‧‧層
72A、72B‧‧‧部分
76、78‧‧‧介電層
80‧‧‧硬遮罩層
81‧‧‧開口
82‧‧‧抗反射塗層
84‧‧‧聚合物層
86‧‧‧聚合物層
88‧‧‧抗反射塗層
90‧‧‧溝槽
92、92A、92B、92C‧‧‧開口
94A‧‧‧上部
94B‧‧‧下部
100‧‧‧電容器區域
200‧‧‧邏輯區
300‧‧‧對準標記區
400‧‧‧工藝流程
402、404、406、408、410、412、414‧‧‧步驟
當結合附圖進行閱讀時，從以下詳細描述可最佳地理解本發明的各個方面。應該注意，根據工業中的標準實踐，各個部件未按比例繪製。實際上，為了清楚的討論，各種部件的尺寸可以被任意增大或減小。
圖1示出了根據一些實施例的封裝件的截面圖，其中，在封裝件中的頂部聚合物層中形成電容器；圖2示出了根據一些實施例的封裝件的截面圖，其中，在封裝件 中的頂部聚合物層下面的聚合物層中形成電容器；圖3至圖14示出了根據一些實施例的在封裝件的形成中的中間階段的截面圖和俯視圖；以及圖15示出了根據一些實施例的用於在聚合物層中形成電容器的工藝流程圖。
以下公開內容提供了許多用於實現本發明的的不同特徵的不同實施例或實例。下面描述了元件和佈置的具體實例以簡化本發明。當然，這些僅僅是實例，而不旨在限制本發明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接觸的方式形成的實施例，並且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實施例。此外，本發明可在各個實例中重複參考標號和/或字元。該重複是為了簡單和清楚的目的，並且其本身不指示所討論的各個實施例和/或配置之間的關係。
而且，為了便於描述，在此可以使用諸如“在…下方”、“在…下面”、“下”、“在…之上”、“上”等空間相對術語以描述如圖所示的一個元件或部件與另一個(或另一些)元件或部件的關係。除了圖中所示的方位外，空間相對術語旨在包括裝置在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉90度或在其他方位上)，並且在此使用的空間相對描述符可以同樣地作出相應的解釋。
根據各個示例性實施例提供了一種封裝件及其形成方法。示出了形成封裝件的中間階段。討論了實施例的變化。貫穿各個視圖和說明性實施例，相同的參考標號用於指示相同的元件。
參照圖1，提供包括半導體基板10的晶圓2。半導體基板10可以是塊狀矽基板或絕緣體上矽基板。可選地，也可以使用包括族III族、 IV族和/或V族元素的其他半導體材料，其他半導體材料可以包括矽鍺、碳化矽和/或III至V族化合物半導體材料。在半導體基板10的表面處形成諸如電晶體(示意性地示出為12)的積體電路裝置。晶圓2還可以包括位於半導體基板10上方的層間電介質(ILD)14和互連結構16。互連結構16包括形成在介電層18中的金屬線20和通孔22。下文中可以將位於同一層級(level)處的金屬線共同地稱為金屬層。因此，互連結構16可以包括通過通孔22互連的多個金屬層。金屬線20和通孔22可以由銅或銅合金形成，儘管它們也可以由其他金屬形成。根據本發明的一些實施例，介電層18包括低k介電材料。例如，低k介電材料的介電常數(k值)可以低於3.0或低於約2.5。
金屬墊30形成在互連結構16上方，並且可以通過金屬線20和通孔22電連接至積體電路裝置12。雖然可以使用其他金屬的材料，但是金屬墊30可以是鋁墊或鋁-銅墊，並且因此在下文可選地稱為鋁墊30。例如，金屬墊30可以具有在約99.5%和約99.9%之間的鋁(原子)百分比，以及在約0.1%和約0.5%之間的銅百分比。根據本發明的一些實施例，金屬墊30與下面的位於互連結構16中的頂部金屬層中的金屬線(或墊)物理連接。例如，如圖1所示，金屬墊30具有與金屬墊29的頂面接觸的底面。
也如圖1所示，在互連結構16上方形成鈍化層32。鈍化層32具有大於3.8的k值並且使用非低k介電材料形成。根據本發明的一些實施例，鈍化層32是包括氧化矽層(未示出)和位於氧化矽層上方的氮化矽層(未示出)的複合層。鈍化層32也可以由其他無孔的介電材料形成，諸如未摻雜的矽酸鹽玻璃(USG)、氮氧化矽等。
圖案化鈍化層32，以便鈍化層的一些部分覆蓋鋁墊30的邊緣部分，以及通過鈍化層32中的開口暴露鋁墊30的中心部分。根據本發明的一些實施例，鈍化層32和金屬墊30具有一些彼此平齊的部分。
在金屬墊30和鈍化層32上方形成聚合物層36。也圖案化聚合物層36以形成開口，通過聚合物層36中的開口暴露金屬墊30的中心部分。根據本發明的一些實施例，聚合物層36由聚苯並惡唑(PBO)形成。在可選實施例中，聚合物層36由諸如聚醯亞胺、苯並環丁烯(BCB)等的其他聚合物形成。聚合物層36的材料可以是感光的，儘管也可以使用非感光材料。
後鈍化互連件(PPI)38形成為具有位於聚合物層36上方的線部分38A(稱為PPI線)、以及延伸至聚合物層36內的通孔部分38B(稱為PPI通孔)。因此，PPI線38A電連接至金屬墊30。
在聚合物層36和PPI上方形成介電層40和聚合物層42。根據本發明的一些實施例，介電層40由包括氧化矽、碳化矽、碳氧化矽、氮化矽等的無機介電材料形成。此外，介電層40可以包括由不同的材料形成的兩個以上的層。例如，介電層40可以由氮化矽層和碳化矽層上方的氧化矽層形成。
在介電層40上方形成聚合物層42，並且也圖案化聚合物層42以形成開口，在開口中形成通孔44。根據本發明的一些實施例，聚合物層42由PBO形成。在可選實施例中，聚合物層42由諸如聚醯亞胺、BCB等的其他聚合物形成。聚合物層36的材料可以是感光的，儘管也可以使用非感光材料。聚合物層42和聚合物層36可以由相同類型的聚合物形成，或可以由不同類型的聚合物形成。
根據本發明的一些實施例，電容器46和對準標記48嵌入在聚合物層42中。電容器46和對準標記48的底面可以與介電層40的頂面接觸。電容器46和對準標記48可以具有相同的層狀結構，電容器46中的每層具有在對準標記48中的對應的層，反之亦然。對準標記48可以是電氣浮接的。根據本發明的一些實施例，電容器46是去耦電容器，電容器46的頂部電極和底部電極分別電連接至諸如VDD和VSS的電源 線。因此，電容器46用於過濾噪音並且也用作能量儲存(power storage)器以用於減小由來自電源的電流消耗導致的電壓變化。根據本發明的可選實施例，將電容器46的頂部電極和底部電極連接至信號線，以及電容器46用於過濾噪音。將電容器46的頂部電極和底部電極連接至延伸至聚合物層42的頂面的通孔44。
在聚合物層42的上方形成PPI 50，並且將PPI 50電連接至通孔44。PPI 50包括多條重分佈線。根據本發明的一些實施例，PPI 50和PPI 38的結構不同。例如，PPI 38包括使用相同的材料同時形成的PPI線38A和通孔38B。因此，PPI線38A連續地連接至相應的通孔38B，在PPI線38A和相應的通孔38B之間沒有可分辨的介面。在PPI線38A和通孔38B形成共形部件，PPI線38A的厚度TP1和通孔38B的厚度TP2基本上彼此相等，例如，具有小於約20%的不同。另一方面，PPI 50的全部(或基本上全部)可以在聚合物層42上方。PPI 50和通孔44在不同的工藝中形成，並且可以由不同的材料形成。因此，在PPI 50和相應的連接通孔44之間可以存在可分辨的介面。此外，PPI通孔38B的頂面不是平坦的，並且可以包括低於PPI線38A的頂面的部分，或甚至低於聚合物層36的頂面。另一方面，PPI 50的頂面是基本上平坦的。
PPI 38和PPI 50的結構的不同是由它們的形成工藝的不同導致的。例如，PPI 38的形成可以包括在聚合物層36上方形成延伸至聚合物層36中的開口內的毯狀晶種層(未示出)，形成遮罩(未示出)以覆蓋毯狀晶種層的一些部分以及實施鍍。在鍍之後，去除遮罩層，並且去除晶種層的被遮罩層覆蓋的部分，留下PPI 38。因此PPI 38的頂面的拓撲結構是跟隨聚合物層36和聚合物層36中的開口的拓撲結構(topology)。另一方面，如圖13A和14，單獨地形成通孔44和PPI 50，以及因此通孔44的頂面與聚合物層42的頂面基本上齊平。因此，PPI 50可以具有基本上平坦的頂面。
根據一些實施例，PPI 50位於環繞PPI 50的模塑料52中，並且接觸聚合物層42的頂面。PPI 50的頂面和側壁也可以與模塑料52物理接觸。
根據本發明的一些實施例，形成電連接件54以電連接至PPI 50。電連接件54可以包括金屬區，金屬區可以包括放置在PPI 50上的焊料球。電連接件54也可以包括金屬柱。在電連接件54包括焊料的實施例中，可以放置或鍍焊料，並且焊料的鍍可以類似於PPI 38的形成。電連接件54具有位於模塑料52的頂面上方的上部，以及嵌入在模塑料52中的下部。
在形成電連接件54之後，可以將晶圓2切割成單獨的封裝件56，每個封裝件均包括一個電容器46和積體電路裝置12。
圖2示出了根據本發明的可選實施例的晶圓2的截面圖。除非特別聲明，否則在這些實施例中的元件的材料和形成方法與相似的元件基本相同，該相似的元件通過在圖1示出的實施例中的相同的參考標號來標記。因此在圖1示出的實施例的討論中可以發現關於圖2中示出的元件的形成工藝和材料的細節。
圖2中示出的晶圓2不同於圖1中示出的晶圓2，不同之處在於，圖2中在聚合物層36中而不是聚合物層42中形成電容器46和對準標記48。因此，在聚合物層36下面而不是在聚合物層42下面形成介電層40。在這些實施例中，聚合物層36的頂面與聚合層42的底面接觸。
電容器46的底面與介電層40的頂面接觸。此外，電容器46被聚合物層36環繞，也被聚合物層36覆蓋。在聚合物層36中形成一些通孔44以連接至電容器46的頂部電極和底部電極。額外的通孔44形成為延伸至介電層40和聚合物層36內以電連接至金屬墊30。
根據圖2中示出的實施例，PPI 50和PPI 38的結構也不同。例如，PPI 50包括使用相同的材料同時形成的PPI線50A和通孔50B。因此， PPI線50A連續地連接至對應的通孔50B，PPI線50A和相應的通孔50B之間沒有可分辨的介面。另一方面，PPI 38(包括多條重分佈線)的全部可以位於聚合物層36上方。在不同的工藝中並且可以由不同的材料形成PPI 38和通孔44。因此，在PPI 38和對應的連接通孔44之間可以存在可分辨的介面。此外，PPI通孔50B的頂面並不是平坦的，並且可以包括比PPI線50A的頂面低，甚至比聚合物層42的頂面低的部分。另一方面，通孔44的頂面是基本上平坦的。
圖3至圖14示出了根據一些實施例的在晶圓2的一些部分的形成中的中間階段的截面圖和俯視圖。圖3至圖14所示的部分包括電容器46、對準標記48的部分以及一些上面的和下面的部分。在圖15示出的工藝流程中也示意性地示出了圖3至圖14中示出的步驟。在隨後的討論中，參照圖15中的工藝步驟討論了圖3至圖14上述的工藝步驟。
參照圖3，晶圓2包括：用於在其中形成電容器的電容器區域100；用於形成連接至邏輯(核心)裝置12(圖1和圖2)的邏輯區200；以及用於在其中形成對準標記的對準標記區300。提供導電部件30/38。未示出晶圓2的在導電部件30/38下面的部分或晶圓2的與導電部件30/38共平面的部分。在圖1中的實施例中，導電部件30/38是PP1 38的部分。在圖2的實施例中，導電部件30/38是金屬墊30的部分。
在導電部件30/38上方形成介電層40。相應的步驟示出為圖15中示出的工藝流程400的步驟402。應當意識到，儘管圖3示出了介電層40是平坦的層，但是介電層40實際上可以具有如圖1或圖2中示出的拓撲結構。介電層40包括介電層40A和位於介電層40A上方的介電層40B。根據一些實施例，介電層40A和40B由不同的材料形成，不同的材料可以是無機材料。例如，介電層40A可以由SiC形成。介電層40A的厚度T1可以在約400Å和約700Å之間的範圍內。介電層40B可以由氧化矽形成。介電層40B的厚度T2可以在約800Å和約1200Å之間的範 圍內。可以使用等離子體增強化學汽相沉積(PECVD)、低壓化學汽相沉積(LPCVD)、原子層沉積(ALD)等來形成介電層40A和40B。
參照圖4，蝕刻介電層40B的部分以形成凹槽64。相應的步驟示出為圖15中示出的工藝流程400中的步驟404。介電層40A用作蝕刻停止層，以及因此介電層40A的頂面暴露於凹槽64。凹槽64的俯視圖具有易於識別的形狀，其中可獲得的形狀包括十字形、三角形、六邊形等。
接下來，參照圖5，形成多個層66、68、70和72作為堆疊件，並且形成為毯狀層。相應的步驟示出為圖15中示出的工藝流程400的步驟406。根據本發明的一些示例性實施例，導電層66由TiN形成，導電層66的厚度T3在約300Å和約500Å的範圍內。介電層68可以由堆疊的層ZrO2/Al2O3/ZrO2(ZAZ)形成，介電層68的厚度T4在約80Å和約120Å之間的範圍內。ZAZ具有有利的特徵：具有低等效氧化物厚度，以及因此得到的電容器的電容值高。導電層70可以由TiN形成，導電層70的厚度T5在約300Å和約500Å的範圍內。層72(其為抗反射塗層)可以由SiON形成，層72的厚度T6可以在約250Å和約350Å的範圍內。堆疊的層66、68、70和72延伸至凹槽64內(圖4)，並且因此堆疊的層66、68、70和72在對準標記區300中形成凹槽74。
在光刻工藝中圖案化層70和72以形成頂部電極。相應的步驟示出為圖15中示出的工藝流程400的步驟408。如圖6中所示，在電容器區100中，圖案化的層70和72分別具有剩餘的部分70A和72A。在對準標記區300中，圖案化的層70和72還分別具有剩餘的部分70B和72B。在圖案化期間，層72可以用作抗反射塗層。此外，在光刻工藝期間，圖5中示出的凹槽用作對準標記以對準光刻遮罩的位置，並且使用對準標記確定圖案化的部分70A和72A的位置。
接下來，如圖7所示，形成介電層76和78。相應的步驟示出為圖 15所示的工藝流程400中的步驟410。根據本發明的一些示例性實施例，介電層76由氧化矽形成，介電層76的厚度T7在約150Å和約250Å的範圍內。介電層78可以由SiN形成，介電層78的厚度T8在約400Å和約600Å的範圍內。
圖8示出了層66、68、76和78的進一步圖案化。相應的步驟示出為圖15中的工藝流程400中的步驟412。因此電容器區100中的圖案化的層形成電容器46。在電容器46中，層66、68和70A分別是底部電容器電極、電容器絕緣體和頂部電容器電極。電容器46因此是金屬-絕緣體-金屬(MIM)電容器。
此外，在對準標記區300中，形成對準標記48。由於對準標記48與電容器46同時形成，因此電容器46和對準標記48可以具有相同數目的層，在電容器46中的每層對應於對準標記48中的層中的一個，並且反之亦然。此外，對準標記48可以具有與介電層40B的頂面接觸的第一底面以及與介電層40A的頂面接觸的第二底面，對準標記48的部分穿過介電層40A。得到的對準標記48形成為與其他導電部件隔離的隔離部件。
接下來，如圖9所示，形成聚合物層84。聚合物層84可以是圖1中示出的實施例中的聚合物層42的下部或圖2中所示的實施例中的聚合物層36的下部。對準標記48完全嵌入在包括聚合物層84和介電層40的介電層中，並且是電氣浮接的。聚合物層84的厚度在約2千Å和約5千Å的範圍內。在聚合物層84的上方進一步形成硬遮罩層80和抗反射塗層82。根據一些實施例，硬遮罩層80由SiN形成，並且其厚度在約400Å和約600Å之間的範圍內。抗反射塗層82可以由SiON形成，並且其厚度可以在約500Å和約700Å之間的範圍內。
然後圖案化硬遮罩層80，接著去除抗反射塗層82。在圖10中示出所得到的結構。因此在硬遮罩層80中形成開口81，從而暴露下面的 聚合物層84。如圖11所示，在隨後的步驟中，形成聚合物層86。圖9至圖11中示出的步驟示出為圖15中示出的工藝流程400的步驟414。聚合物層86的厚度可以在約25千Å和約45千Å之間的範圍內。聚合物層84和86可以由相同的聚合物材料或不同的聚合物形成。抗反射塗層88在聚合物層86上方形成並且可以由SiON形成，抗反射塗層88的厚度在約500Å和約700Å之間的範圍內。
參照圖12，實施光刻工藝。圖案化抗反射塗層88、聚合物層86、硬遮罩層80和聚合物層84以在聚合物層86中形成溝槽90以及在聚合物層84中形成通孔開口92(包括92A、92B和92C)。通過硬遮罩層80的圖案限定以及通過開口81(圖10)的尺寸和位置限定通孔開口92的圖案。因此，可以在相同的圖案化工藝中形成溝槽90和通孔開口92。頂部電極70A和底部電極66分別暴露于通孔開口92A和92B。邏輯區200中的導電部件30/38的一個暴露於開口92C。
圖13A示出了導電通孔44A、44B和44C的形成，通過用諸如銅、鋁、鎢、鈷或它們的合金的導電材料填充溝槽90和通孔開口92來形成導電通孔44A、44B和44C。相應的步驟示出為圖15中示出的工藝流程400的步驟416。可以通過諸如化學鍍的選擇鍍來實施填充。在得到的結構中，通孔44A、44B和44C的頂面可以齊平于、稍高於或稍低於聚合物層86的頂面或層88的頂面。導電通孔44A、44B和44C因此分別電連接至頂部電極70A、底部電極66和導電部件30/38。
如圖13A所示，通孔44A包括位於聚合物層86中的上部94A以及位於聚合物層84中的下部94B，下部94B小於上部94A。上部94A可進一步穿透硬遮罩層80並且輕微地延伸至聚合物層84內。在可選實施例中(未示出)，下部94B穿透硬遮罩層80和聚合物層84，同時上部94A停止在硬遮罩層80的頂面上。通孔44B和44C具有與通孔44A類似的結構，除了它們比通孔44A延伸得更深之外。通孔44進一步穿透介電層 40A和40B以接觸導電部件30/8的頂面。
圖13B示出了圖13A中示出的結構的俯視圖，其中，通孔部分94A和94B的俯視圖形狀可以是矩形、圓形、六邊形等。根據本發明的一些實施例，在整個晶圓2中所有通孔44的上部94A用於將相應的下部94B互連至下面的RDL，並且不用於橫向地電佈線。
聚合物層84和86合併被稱為兩階(step)聚合物層，其是圖1所示的實施例中的聚合物層42和圖2中所示的實施例中的聚合物層36。
在形成圖14中的結構之後，可以實施進一步的工藝以形成PPI 38/50，如圖14所示。例如，當採用圖1中示出的實施例時，PPI 38/50是PPI 50，而當採用圖2中示出的實施例時，PPI 38/50是PPI 38。與通孔44A、44B和44C不同，PPI 38/50具有橫向地佈線的功能。PPI 38/50的重分佈線可以連接至諸如VDD和VSS的電源。
本發明的實施例具有一些有利的特徵。通過在聚合物層中形成諸如去耦電容器的電容器，電容器的形成可以與晶圓級晶片尺寸封裝的工藝集成。
根據本發明的一些實施例，封裝件包括無機介電層和電容器。電容器包括：底部電極，底部電極的頂面與無機介電層的頂面接觸；位於底部電極上方的絕緣體；以及位於絕緣體上方的頂部電極。封裝件還包括覆蓋電容器的聚合物層，聚合物層的部分與電容器共平面並且環繞電容器。聚合物層接觸無機介電層的頂面。
根據本發明的可選實施例，封裝件包括電容器，電容器包括底部電極、位於底部電極上方的絕緣體以及位於絕緣體上方的頂部電極。聚合物層覆蓋電容器，聚合物層的部分與電容器共平面並且環繞電容器。對準標記具有位於聚合物層中的上部，其中對準標記具有由與電容器的相同的材料形成的相同的層。對準標記是電氣浮接的。
根據本發明的又一可選實施例，一種方法包括：在第一介電層 上方形成第一導電層；在第一導電層上方形成絕緣層；以及在絕緣層上方形成第二導電層。圖案化絕緣層和第二導電層，每個都具有剩餘的部分。形成介電層以覆蓋圖案化的絕緣層以及圖案化的第二導電層。然後圖案化第一導電層，第二導電層、絕緣層和第一導電層的剩餘部分分別形成電容器的頂部電極、電容器絕緣體和底部電極。設置聚合物層以覆蓋電容器，第一聚合物層包括與電容器齊平的部分。
上面概述了若干實施例的特徵，使得本領域技術人員可以更好地理解本發明的各方面。本領域技術人員應該理解，他們可以容易地使用本發明作為基礎來設計或修改用於實施與在此所介紹實施例相同的目的和/或實現相同優勢的其他工藝和結構。本領域技術人員也應該意識到，這種等同構造並不背離本發明的精神和範圍，並且在不背離本發明的精神和範圍的情況下，在此他們可以做出多種變化、替換以及改變。
10‧‧‧半導體基板
12‧‧‧電晶體
14‧‧‧層間電介質
16‧‧‧互連結構
18‧‧‧介電層
20‧‧‧金屬線
22‧‧‧通孔
29‧‧‧金屬墊
30‧‧‧金屬墊
32‧‧‧鈍化層
36‧‧‧聚合物層
38‧‧‧後鈍化互連件(PPI)
38A‧‧‧PPI線
38B‧‧‧通孔部分
40‧‧‧介電層
42‧‧‧聚合物層
44‧‧‧通孔
46‧‧‧電容器
48‧‧‧對準標記
50‧‧‧PPI
52‧‧‧模塑料
54‧‧‧電連接件
56‧‧‧封裝件
80‧‧‧硬遮罩層
84‧‧‧聚合物層
86‧‧‧聚合物層

Claims (9)

  1. 一種封裝件，包括：無機介電層；電容器，包括：底部電極，上述底部電極具有一頂面與上述無機介電層的頂面接觸；絕緣體，位於上述底部電極上方；和頂部電極，位於上述絕緣體上方；第一接觸插塞，連接至上述頂部電極；第二接觸插塞，連接至上述底部電極，其中，上述第一接觸插塞和上述第二接觸插塞的每個均包括：下部；以及上部，上述上部的邊緣延伸超出上述下部的相應邊緣；以及第一聚合物層，覆蓋上述電容器，其中，上述第一聚合物層接觸上述無機介電層的頂面，上述第一聚合物層的部分與上述電容器共平面並且環繞上述電容器。
  2. 如請求項1所述的封裝件，還包括：硬遮罩層，位於上述第一聚合物層上方，以及第二聚合物層，位於上述硬遮罩層上方，其中，上述第一接觸插塞和上述第二接觸插塞的每個的上部包括位於上述第二聚合物層中的部分，以及上述第一接觸插塞和上述第二接觸插塞的每個的下部包括位於上述第一聚合物層中的部分。
  3. 如請求項1所述的封裝件，還包括：重分佈線，位於上述第一接觸插塞上方並且與上述第一接觸插塞物理接觸，其中，上述重分佈線包括與上述第一接觸插塞重疊 的部分，以及上述重分佈線的上述部分具有基本上平坦的頂面。
  4. 如請求項3所述的封裝件，還包括：第二聚合物層，在上述第二聚合物層中具有上述重分佈線，其中，上述基本上平坦的頂面高於上述第二聚合物層的頂面。
  5. 如請求項3所述的封裝件，還包括：模塑料，在上述模塑料中具有上述重分佈線，其中，上述基本上平坦的頂面高於上述模塑料的頂面。
  6. 如請求項1所述的封裝件，還包括對準標記，上述對準標記包括與上述無機介電層的頂面接觸的底面，上述對準標記的部分穿透上述無機介電層。
  7. 如請求項6所述的封裝件，其中，上述對準標記的穿透上述無機介電層的部分的具有底面接觸額外的無機介電層的頂面，上述額外的無機介電層在上述無機介電層的下面並且與上述無機介電層接觸。
  8. 一種封裝件，包括：電容器，包括：底部電極；絕緣體，位於上述底部電極上方；以及頂部電極，位於上述絕緣體上方；第一聚合物層，覆蓋上述電容器，上述第一聚合物層的部分與上述電容器共平面並且環繞上述電容器；以及對準標記，包括位於上述第一聚合物層中的上部，其中，上述對準標記包括由與上述電容器的相同的材料形成的相同的層，並且其中，上述對準標記是電氣浮接的。
  9. 一種方法，包括：在第一介電層上方形成第一導電層； 在上述第一導電層上方形成絕緣層；在上述絕緣層上方形成第二導電層；圖案化上述絕緣層和上述第二導電層，上述絕緣層和上述第二導電層的每個都具有剩餘的部分；形成覆蓋圖案化的上述絕緣層以及圖案化的上述第二導電層的介電層；圖案化上述第一導電層，上述第二導電層的剩餘部分、上述絕緣層的剩餘部分和上述第一導電層的剩餘部分分別形成電容器的頂部電極、電容器絕緣體和底部電極；以及設置第一聚合物層以覆蓋上述電容器，上述第一聚合物層包括與上述電容器齊平的部分。
TW104138920A 2015-03-16 2015-11-24 Ｍｉｍ電容器及其形成方法 TWI584424B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/659,000 US9461106B1 (en) 2015-03-16 2015-03-16 MIM capacitor and method forming the same

Publications (2)

Publication Number Publication Date
TW201635452A TW201635452A (zh) 2016-10-01
TWI584424B true TWI584424B (zh) 2017-05-21

Family

ID=56925250

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104138920A TWI584424B (zh) 2015-03-16 2015-11-24 Ｍｉｍ電容器及其形成方法

Country Status (4)

Country Link
US (1) US9461106B1 (zh)
KR (1) KR101881198B1 (zh)
CN (1) CN105990263B (zh)
TW (1) TWI584424B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10283443B2 (en) * 2009-11-10 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package having integrated capacitor
TWI685980B (zh) * 2017-04-25 2020-02-21 聯華電子股份有限公司 導體-絕緣體-導體電容器及其製造方法
US10475735B2 (en) 2017-06-15 2019-11-12 Applied Materials, Inc. Methods and apparatus for 3D MIM capacitor package processing
US10580581B2 (en) * 2017-11-16 2020-03-03 Globalfoundries Inc. High-density metal-insulator-metal capacitors
US10840324B2 (en) * 2018-08-28 2020-11-17 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method for the same
US11063111B2 (en) * 2018-09-27 2021-07-13 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method for the same
US11114524B2 (en) * 2018-10-30 2021-09-07 Samsung Electronics Co., Ltd. Semiconductor device
US11503711B2 (en) * 2019-09-27 2022-11-15 Taiwan Semiconductor Manufacturing Co., Ltd. Method for inserting dummy capacitor structures

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103985696A (zh) * 2013-02-11 2014-08-13 台湾积体电路制造股份有限公司 具有金属-绝缘体-金属电容器的封装件及其制造方法
CN104051429A (zh) * 2013-03-11 2014-09-17 台湾积体电路制造股份有限公司 用于晶圆级封装的方法和装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270769A (ja) * 2001-03-08 2002-09-20 Toshiba Corp 半導体装置及びその製造方法
JP4308647B2 (ja) * 2003-12-26 2009-08-05 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法及び半導体装置
JP4308691B2 (ja) * 2004-03-19 2009-08-05 富士通マイクロエレクトロニクス株式会社 半導体基板および半導体基板の製造方法
US7820543B2 (en) 2007-05-29 2010-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced copper posts for wafer level chip scale packaging
US7838424B2 (en) 2007-07-03 2010-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced reliability of wafer-level chip-scale packaging (WLCSP) die separation using dry etching
US7863742B2 (en) 2007-11-01 2011-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Back end integrated WLCSP structure without aluminum pads
WO2010132724A1 (en) * 2009-05-14 2010-11-18 Megica Corporation System-in packages
US9257333B2 (en) 2013-03-11 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9263839B2 (en) 2012-12-28 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved fine pitch joint
US8987058B2 (en) 2013-03-12 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method for wafer separation
US9196532B2 (en) 2012-06-21 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit packages and methods for forming the same
US8865585B2 (en) 2012-07-11 2014-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming post passivation interconnects
US8987884B2 (en) 2012-08-08 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Package assembly and methods for forming the same
US9275924B2 (en) 2012-08-14 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package having a recess filled with a molding compound
US8754508B2 (en) 2012-08-29 2014-06-17 Taiwan Semiconductor Manufacturing Company, Ltd. Structure to increase resistance to electromigration
US8952530B2 (en) 2012-09-14 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Post passivation interconnect structures and methods for forming the same
US8772151B2 (en) 2012-09-27 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Passivation scheme
US8884400B2 (en) 2012-12-27 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor in Post-Passivation structures and methods of forming the same
US8846548B2 (en) 2013-01-09 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Post-passivation interconnect structure and methods for forming the same
US9773732B2 (en) 2013-03-06 2017-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for packaging pad structure
US9196559B2 (en) 2013-03-08 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Directly sawing wafers covered with liquid molding compound
US9275925B2 (en) 2013-03-12 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved interconnect structure
KR102333083B1 (ko) * 2014-05-30 2021-12-01 삼성전기주식회사 패키지 기판 및 패키지 기판 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103985696A (zh) * 2013-02-11 2014-08-13 台湾积体电路制造股份有限公司 具有金属-绝缘体-金属电容器的封装件及其制造方法
CN104051429A (zh) * 2013-03-11 2014-09-17 台湾积体电路制造股份有限公司 用于晶圆级封装的方法和装置

Also Published As

Publication number Publication date
US9461106B1 (en) 2016-10-04
TW201635452A (zh) 2016-10-01
KR20160111311A (ko) 2016-09-26
KR101881198B1 (ko) 2018-07-23
US20160276426A1 (en) 2016-09-22
CN105990263B (zh) 2018-09-28
CN105990263A (zh) 2016-10-05

Similar Documents

Publication Publication Date Title
TWI584424B (zh) Ｍｉｍ電容器及其形成方法
KR101502663B1 (ko) 인터포저를 위한 캐패시터 및 그 제조방법
US10825892B2 (en) MIM capacitor with top electrode having footing profile and method forming same
TWI727516B (zh) 半導體裝置及其形成方法
TWI718268B (zh) 半導體結構的製造方法
US10141394B2 (en) Integrated circuit comprising a metal-insulator-metal capacitor and fabrication method thereof
US8765549B2 (en) Capacitor for interposers and methods of manufacture thereof
TW201926496A (zh) 製造半導體裝置的方法
US20220328398A1 (en) Increasing Contact Areas of Contacts for MIM Capacitors
US20240021667A1 (en) Semiconductor Device and Method for Forming the Same
JP2022075547A (ja) 集積回路構造体および集積回路構造体を製造する方法（ｍｉｍキャパシタ構造体）
TWI769503B (zh) 電容裝置及電容結構與其形成方法
TWI780704B (zh) 半導體封裝裝置及其製造方法
US11791371B2 (en) Resistor structure
TWI701793B (zh) 電子元件及其製造方法
TW202412241A (zh) 半導體結構及其形成方法
CN117096097A (zh) 半导体器件及其形成方法
KR20090052087A (ko) 다층 웨이퍼 구조
JP2013038444A (ja) 相互接続構造体及びその形成方法