JP2015095482A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2015095482A5 JP2015095482A5 JP2013232359A JP2013232359A JP2015095482A5 JP 2015095482 A5 JP2015095482 A5 JP 2015095482A5 JP 2013232359 A JP2013232359 A JP 2013232359A JP 2013232359 A JP2013232359 A JP 2013232359A JP 2015095482 A5 JP2015095482 A5 JP 2015095482A5
- Authority
- JP
- Japan
- Prior art keywords
- openings
- passivation layer
- layer
- semiconductor package
- microbump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims 10
- 238000002161 passivation Methods 0.000 claims 9
- 239000002184 metal Substances 0.000 claims 5
- 238000001465 metallisation Methods 0.000 claims 5
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 238000005755 formation reaction Methods 0.000 claims 1
Claims (17)
- ピラー型マイクロバンプを半導体部品上に形成する方法であって、
半導体部品を提供する工程であって、半導体部品は上部メタライゼーション層を有し、メタライゼーション層はコンタクト領域を含む工程と、
メタライゼーション層の上にパッシベーション層を堆積する工程と、
パッシベーション層の中に複数の開口部を形成し、それにより開口部の底にコンタクト領域を露出させる工程と、
コンタクト領域の上にマイクロバンプを形成する工程であって、マイクロバンプは複数の開口部を介してコンタクト領域に電気的に接続する工程と、を含む方法。 - 開口部の数と大きさ、および開口部の間の距離は、開口部によって規定される形状がマイクロバンプの上面に実質的に転写されないように選択される請求項1に記載の方法。
- パッシベーション層の上と開口部の中に、金属コンタクト層が等方的に堆積され、
金属コンタクト層がパターニングされて、コンタクト領域を覆い、コンタクト領域と電気的に接続する金属コンタクトパッドが形成され、
金属コンタクトパッドの上にマイクロバンプが形成される請求項1または2に記載の方法。 - マイクロバンプの形成前に、金属コンタクトパッドの全体の上に第2のパッシベーション層が堆積され、
コンタクトパッドの端部を覆う一方、少なくとも開口部の一部を露出させるように、第2のパッシベーション層がパターニングされる請求項3に記載の方法。 - 開口部は傾斜したサイドウォールを有する請求項1に記載の方法。
- パッシベーション層の平面に対するサイドウォールの角度は、50°から85°である請求項5に記載の方法。
- 開口部は、規則的なパターンに配置される請求項1に記載の方法。
- 2つの隣り合う開口部の間の距離と同様に、開口部の最大直径は、0.5μmから4μmである請求項1に記載の方法。
- 上部メタライゼーション層は、バックエンドオブライン(BEOL)メタライゼーション層の積層の、最後の層である請求項1に記載の方法。
- パッシベーション層の中の開口部の体積と、マイクロバンプの体積との間の比は、0.1%から5%である請求項1に記載の方法。
- 第1と第2の部品を含み、ピラー型マイクロバンプが2つの部品の間の電気的接続を形成する半導体パッケージであって、
マイクロバンプの少なくとも1つは、パッシベーション層の中の複数のコンタクト開口部を介して部品の1つに接触する半導体パッケージ。 - 開口部は傾斜したサイドウォールを有する請求項11に記載の半導体パッケージ。
- パッシベーション層の平面に対するサイドウォールの角度は、50°から85°である請求項12に記載の半導体パッケージ。
- 開口部は、規則的なパターンに配置される請求項11に記載の方法。
- 2つの隣り合う開口部の間の距離と同様に、開口部の最大直径は、0.5μmから4μmである請求項11に記載の半導体パッケージ。
- コンタクトパッドは、コンタクトパッドの上に堆積されたマイクロバンプと共に、複数の開口部を覆う請求項11に記載の半導体パッケージ。
- 部品の1つは、集積回路チップである請求項11に記載の半導体パッケージ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013232359A JP2015095482A (ja) | 2013-11-08 | 2013-11-08 | 半導体部品上へのマイクロバンプの作製方法 |
US14/092,796 US9263408B2 (en) | 2013-11-08 | 2013-11-27 | Method for producing microbumps on a semiconductor component |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013232359A JP2015095482A (ja) | 2013-11-08 | 2013-11-08 | 半導体部品上へのマイクロバンプの作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015095482A JP2015095482A (ja) | 2015-05-18 |
JP2015095482A5 true JP2015095482A5 (ja) | 2016-12-22 |
Family
ID=53043082
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013232359A Pending JP2015095482A (ja) | 2013-11-08 | 2013-11-08 | 半導体部品上へのマイクロバンプの作製方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9263408B2 (ja) |
JP (1) | JP2015095482A (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9520333B1 (en) * | 2015-06-22 | 2016-12-13 | Inotera Memories, Inc. | Wafer level package and fabrication method thereof |
CN108206140B (zh) * | 2016-12-19 | 2020-11-24 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制作方法、电子装置 |
US10566300B2 (en) * | 2018-01-22 | 2020-02-18 | Globalfoundries Inc. | Bond pads with surrounding fill lines |
US10834818B2 (en) * | 2018-11-05 | 2020-11-10 | Ngk Spark Plug Co., Ltd. | Wiring board |
US11955423B2 (en) * | 2020-09-29 | 2024-04-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method |
US11855028B2 (en) | 2021-01-21 | 2023-12-26 | Taiwan Semiconductor Manufacturing | Hybrid micro-bump integration with redistribution layer |
WO2024045154A1 (en) * | 2022-09-02 | 2024-03-07 | SK Hynix NAND Product Solutions Corp. (dba Solidigm) | Systems and methods for reducing stress and improving surface adhesion in a die |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06177136A (ja) * | 1992-10-09 | 1994-06-24 | Nippondenso Co Ltd | バンプ電極をもつ回路装置 |
JP2697592B2 (ja) * | 1993-12-03 | 1998-01-14 | 日本電気株式会社 | 半導体装置のパッド構造 |
TW448524B (en) | 1997-01-17 | 2001-08-01 | Seiko Epson Corp | Electronic component, semiconductor device, manufacturing method therefor, circuit board and electronic equipment |
KR20010004529A (ko) | 1999-06-29 | 2001-01-15 | 김영환 | 웨이퍼 레벨 패키지 및 그의 제조 방법 |
JP2002217225A (ja) * | 2001-01-17 | 2002-08-02 | Sanyo Electric Co Ltd | バンプ電極の形成方法 |
JP2003318211A (ja) * | 2002-04-24 | 2003-11-07 | Sharp Corp | 半導体装置 |
US6825541B2 (en) | 2002-10-09 | 2004-11-30 | Taiwan Semiconductor Manufacturing Co., Ltd | Bump pad design for flip chip bumping |
US8405220B1 (en) | 2005-03-23 | 2013-03-26 | Marvell International Ltd. | Structures, architectures, systems, methods, algorithms and software for configuring an integrated circuit for multiple packaging types |
US20080284009A1 (en) * | 2007-05-16 | 2008-11-20 | Heikyung Min | Dimple free gold bump for drive IC |
US7767496B2 (en) * | 2007-12-14 | 2010-08-03 | Stats Chippac, Ltd. | Semiconductor device and method of forming interconnect structure for encapsulated die having pre-applied protective layer |
JP2009302340A (ja) * | 2008-06-13 | 2009-12-24 | Nec Electronics Corp | 半導体装置の製造方法 |
KR100979497B1 (ko) | 2008-06-17 | 2010-09-01 | 삼성전기주식회사 | 웨이퍼 레벨 패키지 및 그 제조방법 |
KR101534682B1 (ko) | 2009-03-13 | 2015-07-08 | 삼성전자주식회사 | 범프에 스틱을 구비하는 반도체 장치 |
US8405211B2 (en) | 2009-05-08 | 2013-03-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump pad structure |
-
2013
- 2013-11-08 JP JP2013232359A patent/JP2015095482A/ja active Pending
- 2013-11-27 US US14/092,796 patent/US9263408B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2015095482A5 (ja) | ||
US10535580B2 (en) | Thermal dissipation through seal rings in 3DIC structure | |
US9059107B2 (en) | Packaging methods and packaged devices | |
US10157884B2 (en) | 3D die stacking structure with fine pitches | |
TWI499021B (zh) | 半導體元件及其製造方法 | |
US8963317B2 (en) | Thermal dissipation through seal rings in 3DIC structure | |
JP2015534287A (ja) | 半導体デバイス及びその製造方法 | |
TWI508247B (zh) | 半導體裝置及其製法 | |
US9190345B1 (en) | Semiconductor devices and methods of manufacture thereof | |
TWI569390B (zh) | 電子封裝件及其製法 | |
US10756040B2 (en) | Semiconductor package with rigid under bump metallurgy (UBM) stack | |
JP2014123736A5 (ja) | ||
JP2020074436A (ja) | アンダーバンプメタル構造体用のカラー並びにそれに関連するシステム及び方法 | |
US8791578B2 (en) | Through-silicon via structure with patterned surface, patterned sidewall and local isolation | |
US9768147B2 (en) | Thermal pads between stacked semiconductor dies and associated systems and methods | |
JP2012151475A5 (ja) | ||
JP2011529263A5 (ja) | ||
US20160049359A1 (en) | Interposer with conductive post and fabrication method thereof | |
JP2012243953A (ja) | 半導体装置及びその製造方法並びに積層型半導体装置 | |
CN105405775B (zh) | 封装结构的制法 | |
KR102444823B1 (ko) | 관통전극을 갖는 반도체 소자 및 그 제조방법 | |
JP2015095482A (ja) | 半導体部品上へのマイクロバンプの作製方法 | |
US20150069605A1 (en) | Semiconductor device and fabrication method thereof and semiconductor structure | |
TW201528469A (zh) | 多晶片疊合封裝結構及其製作方法 | |
JP2014501446A5 (ja) |