JP2009302340A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】バンプ電極の酸化を抑制し、バンプ電極と基板との密着不良を防ぐ半導体装置の製造方法を提供する。
【解決手段】半導体基板の電極１の上に第２開口部４１を有するレジスト４０を形成する工程と、第２開口部４１に含まれるシード層３０の上にアンダーバンプメタル層５０を形成する工程と、アンダーバンプメタル層５０の上にレジスト４０からせり出したせり出し部６１を有するはんだ６０を形成する工程と、レジスト４０をウェットエッチング処理により除去する工程と、はんだ６０を積層方向から異方性アッシング処理し、せり出し部６１にマスクされないシード層３０の表面に酸化部を生成する工程と、熱処理により酸化部の酸素をシード層３０の内部に拡散する工程と、酸化されたシード層３０をウェットエッチング処理により除去する工程とを具備する。
【選択図】図２

Description

本発明は半導体装置の製造方法に関し、特にバンプ電極を有する半導体装置の製造方法に関する。

電子機器の小型化及び高性能化に伴うパッケージの小型化及び高密度化に対応する実装技術として、フリップチップが採用されている。フリップチップは、金、銅及びはんだなどの金属製のバンプ電極を用いており、バンプ電極のピッチサイズは微細化が進んでいる。バンプ電極の中でもはんだは広く使用されており、はんだバンプ電極の形成方法としてはめっき法が知られている。めっき法によるはんだバンプ電極の形成方法は、レジストマスクにより開口したパッド部にＵＢＭ（アンダーバンプメタル：例えばＮｉ膜）を成膜し、続けてはんだ（例えばＳｎ−Ａｇ）を成膜する。このＵＢＭ及びはんだの層構造は、断面形状からマッシュルーム構造と呼ばれる。次に、このＵＢＭ及びはんだの層をマスクとして、これらの下層に形成されているシード層のＣｕ膜と、シード層の下層に形成されているバリアメタル層のＴｉ又はＴｉＷをウェットエッチングにより除去する。しかし、シード層及びバリアメタル層をウェットエッチングにより除去する際に、はんだバンプ電極下部のＵＢＭ層の端が除去されサイドエッジが入ってしまう。それに伴い、更にシード層であるＣｕ膜がより内側まで除去されてしまうと、ＵＢＭ層とシード層との密着強度の低下、及びシード層とバリアメタル層との密着強度の低下に基づくはんだバンプ電極の剥離等の不具合が発生する。従って、シード層のＣｕ膜は、密着の強度を保つためにＵＢＭ層の端よりも外側に残しておくことが好ましい。また、バリアメタル層も、密着の強度を保つためにＵＢＭ層の端よりも外側へ残すことが好ましく、これは例えばバリアメタル層の下層である絶縁層のクラックを防止することにも繋がる（特許文献１参照）。

特許文献１には、優れた引張り強度を備えるバンプ電極構造を持つ回路装置が開示されている。この回路装置は、バリアメタルの外周端が、バリアメタルの上に形成されるバンプ電極の根元部の外周端より所定幅張り出していることを特徴としている。図１は、特許文献１のバンプ電極構造の製造工程を示す断面図である。まず、図１の（ａ）の状態となるまでの製造工程を説明する。シリコン基板１００（酸化膜、被接続電極及び絶縁膜は図示略）は、Ｔｉ膜１０１と、Ｃｕ膜１０２とが真空蒸着された後、レジストが塗布される。レジストは、フォトリソグラフィによって選択開口され、開口部にはＣｕバンプ電極１０４がめっきにより形成される。更に、Ｏ_２アッシング等の異方性エッチングによりレジストが除去され、Ｃｕバンプ電極１０４をマスクとしたレジスト１０３のみが残ると図１の（ａ）の状態になる。次に、図１の（ａ）の状態から、更にＣｕ膜１０２とＴｉ膜１０１とをエッチングすると、図１の（ｂ）の状態になる。最後に、レジスト１０３を溶剤で剥離すると、図１の（ｃ）の状態になる。このように製造された回路装置は、Ｃｕバンプ電極１０４の外周端より外側へＴｉ膜１０１が張り出している。このバンプ電極構造によって、Ｔｉ膜１０１の張り出し部がＣｕバンプ電極１０４の外周端直下においてＴｉ膜１０１を通じてシリコン基板１との間の絶縁膜（図示略）に掛かるせん断応力を緩和し、絶縁膜のクラック発生を防止することが出来るというものである。

特開平６−１７７１３６号公報

バンプ電極を形成する場合、めっき時のマスクとなるレジスト膜厚は数１０μｍオーダーと厚膜である。この厚膜のレジストをＯ_２アッシング等の異方性エッチングで除去するには、高温、高パワー、長時間の条件下で処理する必要がある。その場合、次のような問題点がある。

特許文献１のようにＣｕバンプ電極を形成してからアッシングする場合では、アッシングによりＣｕバンプ電極の表面が酸化される虞がある。Ｃｕパンプ電極の酸化は、基板への実装時に密着不良を引き起こす可能性が高い。アッシングを使用しつつ、バンプ電極表面の酸化抑制とレジストの除去とを両立するには、レジストの膜厚を薄くする方法がある。しかし、レジストの膜厚を薄くする方法では、バンプ電極の高さは低くなってしまう。それは、実装時にチップと基板間の距離が狭くなることに繋がり、実装時の接続用封止樹脂の注入に悪影響を与えることになる。

また、特許文献１に記載の技術を使用してはんだバンプ電極を形成してからアッシングする場合、Ｃｕと同様に、はんだバンプ電極の表面は酸化される虞がある。はんだバンプ電極の酸化は、その後の工程の高温リフローにおいて、安定した球体の形成が困難になる。何故なら、はんだが表面張力で球体となることが、酸化層の存在によって阻害されるためである。そこで、はんだバンプ電極の表面の酸化抑制及びはんだバンプ電極の高さを保つために、レジストの膜厚を薄くし、レジストの上端を越えるはんだのせり出し量を増やす方法がある。この方法により、はんだバンプ電極の酸化は抑制され、リフロー後の球体のはんだバンプ電極の高さは一定以上に確保出来る。しかし、はんだのせり出し量が増えることで、周辺のはんだバンプ電極とのショートが懸念される。つまり、はんだバンプ電極のピッチが制限されるため、狭ピッチ化は困難となる。

更に、レジストへの高温、高パワー、長時間のプラズマ印加は、その下層のポリイミド膜へ電荷を蓄積し、デバイスへ悪影響を及ぼす虞がある（チャージアップダメージ）。

以下に、発明を実施するための最良の形態で使用される符号を括弧付きで用いて、課題を解決するための手段を記載する。この符号は、特許請求の範囲の記載と発明を実施するための最良の形態の記載との対応を明らかにするために付加されたものであり、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。

本発明の半導体装置の製造方法は、半導体基板を覆い且つ半導体基板の電極（１）の上に第１開口部（２）を有する絶縁体層（１０）と、電極（１）との上に、バリヤメタル層（２０）を形成する工程と、バリアメタル層（２０）の上にシード層（３０）を形成する工程と、シード層（３０）の上に電極（１）の上方に第２開口部（４１）を有するレジスト（４０）を形成する工程と、第２開口部（４１）に含まれるシード層（３０）の上にアンダーバンプメタル層（５０）を形成する工程と、アンダーバンプメタル層（５０）の上にレジスト（４０）からせり出したせり出し部（６１）を有するはんだ（６０）を形成する工程と、レジスト（４０）をウェットエッチング処理により除去する工程と、はんだ（６０）を積層方向から異方性アッシング処理し、せり出し部（６１）にマスクされないシード層（３０）の表面に酸化部（３１）を生成する工程と、熱処理により酸化部（３１）の酸素をシード層（３０）の内部に拡散する工程と、酸化されたシード層（３０）をウェットエッチング処理により除去する工程とを具備する。
このような半導体装置の製造方法は、はんだ（６０）の酸化を抑制しながら、アンダーバンプメタル層（５０）よりも外側にシード層（３０）とバリアメタル層（２０）とを残したバンプ電極を形成することが出来る。

本発明の半導体装置の製造方法は、形成したバンプ電極の酸化が抑制されるため、バンプ電極と基板との密着不良を防ぐことが出来る。また、本発明はＵＢＭ層よりも外側にシード層とバリアメタル層とを残しているため、シード層のサイドエッジに基づくパンプ電極の剥離を防ぐ効果を奏する。

以下、添付図面を参照して本発明の実施の形態による半導体装置の製造方法を説明する。

本発明の第１の実施の形態を説明する。図２は、本発明の第１の実施の形態による半導体装置の製造方法を示す半導体装置の断面図である。図２の（ａ）は、シリコンウエハにトランジスタや配線等が形成された半導体基板（図示略）に、バンプ電極を形成する半導体装置の製造工程における部分拡大図である。

図２の（ａ）の製造工程における半導体装置は、半導体基板（図示略）に含まれる電極１と、絶縁体層１０と、バリアメタル層２０と、シード層３０と、レジスト４０とを備える。電極１は、半導体基板に形成され、半導体基板と外部とを接続するアルミ電極等の電極である。
絶縁体層１０は、半導体基板を覆い保護するとともに、電極１を被覆しない開口部２を有する。開口部２は、電極１より大きくても小さくてもよい。絶縁体層１０は、ポリイミドが例示される。バンプ電極はこの開口部２の上に形成される。シリコンウエハにトランジスタや配線等が形成され、更に、絶縁体層１０が形成されるまでの製造方法については、周知の技術を用いるとする。

バリアメタル層２０は、電極１及び絶縁体層１０とに密着し、バンプ電極の剥離を防止する。また、バリアメタル層２０は、バリアメタル層２０の上に形成されるシード層３０のＣｕが、電極１及び絶縁体層１０へ拡散することを防止する。バリアメタル層２０は、ＴｉやＴｉＷ等が例示される。バリアメタル層２０は、電極１及び絶縁体層１０の上に、スパッタリング法等の周知の技術によって形成され、その厚さは２０００〜３０００Å程度である。

シード層３０は、シード層３０の上に形成されるＵＢＭ層５０をめっきする時の電極となる金属である。シード層３０は、Ｃｕが例示される。シード層３０は、バリアメタル層２０の上に、スパッタリング法等の周知の技術によって形成され、その厚さは、２０００〜４０００Å程度である。

レジスト４０は、バンプ電極を形成するための開口部４１を形成する。そして、レジスト４０はＵＢＭ層５０をめっきする際のマスクとなる。レジスト４０の厚さは、バンプ電極の高さを決定する。つまり、製品として必要とする最終的なバンプ電極の高さに基づいて、レジスト４０の厚みは決定される。ここでは、レジスト４０の厚みは、１０〜２０μｍ程度である。レジスト４０を形成する方法は、周知の技術を用いるとする。

図２の（ｂ）を参照して、ＵＢＭ（アンダーバンプメタル）層５０及びはんだ６０の形成について説明する。ＵＢＭ層５０は、はんだ６０との濡れ性を向上させると共に、はんだ６０及びシード層３０と密着し、パンプ電極の剥離を防止する。また、ＵＢＭ層５０は、はんだ６０に含まれる金属が拡散することを防止する。ＵＢＭ層５０は、Ｎｉが例示される。ＵＢＭ層５０は、レジスト４０が形成する開口部４１において、シード層３０の上に電解めっき法等で形成される。ＵＢＭ層５０の厚みは、２〜４μｍ程度である。

はんだ６０は、ＵＢＭ層５０の形成に連続して、ＵＢＭ層５０の上にレジスト４０の上端にせり出すまで成膜する。はんだ６０がレジスト４０からせり出した部位は、せり出し部６１とする。はんだ６０の厚みは数十μｍ程度であり、レジスト４０の厚みと同様に最終的なバンプ電極の高さに依存する。より高いバンプ電極を形成するには、レジスト４０及びはんだ６０を厚くする必要がある。はんだ６０は、Ｓｎ−Ａｇ等が例示される。

図２の（ｃ）を参照して、レジスト４０の除去を説明する。レジスト４０は、アセトン等の有機溶剤を用いるウェットエッチング処理で除去される。レジスト４０が除去されると、せり出し部６１を持つマッシュルーム構造が完成する。

図２の（ｄ）を参照すると、マッシュルーム構造のせり出し部６１の下のひさし下部７０を基準とし、ひさし下部７０よりも外側（はんだ６０から離れる方向）のバリアメタル層２０とシード層３０とが除去されている。ひさし下部７０よりも外側のバリアメタル層２０とシード層３０とが、除去される方法について次に説明する。

図３は、図２の（ｃ）から（ｄ）までの製造方法を示す、半導体装置を部分拡大した断面図である。図３の（ａ）を参照して、図２の（ｃ）の製造工程における半導体装置は、シード層３０の一部がＯ_２アッシング処理によって酸化される。Ｏ_２アッシング処理は積層方向（上方）からの異方性であるため、シード層３０のひさし下部７０よりも内側は、はんだ６０のせり出し部６１にマスクされるため酸化されない。従って、シード層３０のひさし下部７０よりも外側の表面付近が、酸化された酸化部（例えば酸化銅）３１となる。Ｏ_２アッシング処理の条件は、出力パワーは５ｋｗ以下で、時間は数十秒程度が例示される。更に、Ｏ_２アッシング処理によってはんだ６０の表面を酸化させないために、温度は１５０℃以下が好ましい。

半導体装置は、更にＯ_２雰囲気で熱処理が加えられる。シード層３０の表面の酸化部３１は、熱処理が行われると酸素をシード層３０の内部に拡散する。酸化部３１の範囲は広がり、シード層３０のひさし下部７０よりも外側は全て酸化される。更に、シード層３０は、ひさし下部７０よりも内側の最表面の一部も酸化される。また、バリアメタル層２０の表面２１も酸化される。尚、このときの温度は、シード層３０（例えばＣｕ膜）の酸化が進行する温度よりも高く、はんだ６０の表面が酸化する温度よりも低い温度（１５０℃程度）が好ましい（図３の（ｂ））。

酸化部３１は、シュウ酸又は酢酸によるウェットエッチング処理によって除去される。ひさし下部７０より内側の最表面の酸化部３１も除去されるが、ひさし下部７０より内側の大部分のシード層３０はそのまま残る（図３の（ｃ））。

次に、ひさし下部７０よりも外側のバリアメタル層２０は、ＤＨＦ（Ｄｉｌｕｔｅｄ Ｈｙｄｒｏｆｌｕｏｒｉｃ ａｃｉｄ：希フッ素酸）又は過酸化水素を使用したウェットエッチング処理によって除去される。このとき、シード層３０がマスクとなり、ひさし下部７０よりも外側のバリアメタル層２０のみが除去される（図３の（ｄ））。このようにして、バンプ電極の酸化を抑制しながら、ＵＢＭ層５０よりも外側にバリアメタル層２０とシード層３０とを残すことが出来る。また、バリアメタル層２０とシード層３０とは、はんだ６０のせり出し部６１よりも内側となる。図３の（ｄ）は、図２の（ｄ）の部分拡大図となる。

図２の（ｅ）を参照して、最後にはんだ６０が溶解する高温下でのリフローにより、はんだ６０は球体となる。このとき、バリアメタル層２０及びシード層３０は、はんだ６０によって被覆される。

本発明の第１の実施の形態による半導体装置の製造方法は、形成したバンプ電極の酸化が抑制されているため、バンプ電極と基板とを密着させた場合の密着不良を防止することが出来る。また、本発明で形成したバンプ電極はＵＢＭ層５０よりも外側にバリアメタル層２０とシード層３０とを残しているため、シード層３０のサイドエッジに基づくパンプ電極の剥離を防ぐ効果も奏している。

本発明の第２の実施の形態を説明する。本発明の第２の実施の形態は、第１の実施の形態と比較して、シード層３０を除去した後の製造方法が異なる。具体的には、高温のリフローによりはんだ６０を球体とする工程が、バリアメタル層２０を除去する前に行われる。図４は、本発明の第２の実施の形態による半導体装置の製造方法を示す、半導体装置の断面図である。尚、図４の（ａ）は、本発明の第１の実施の形態による図３の（ｃ）と同じ断面図である。つまり、図４の（ａ）以前の製造方法は、本発明の第１の実施の形態による図３の（ｃ）までと同様である。

図４の（ａ）を参照すると、Ｏ_２アッシング処理及びＯ_２存在下の熱処理に基づき生成した酸化部３１は、シュウ酸又は酢酸を用いたウェットエッチング処理によって除去されている。第１の実施の形態と同様に、ひさし下部７０より内側にある最表面の酸化部３１も除去されるが、ひさし下部７０より内側の大部分のシード層３０はそのまま残る。

次に、高温のリフローによって、はんだ６０は球体となる。シード層３０は、はんだ６０によって被覆される。このとき、バリアメタル層２０の表面２１は、Ｏ_２存在下の熱処理に基づく酸素の拡散によって酸化されている。従って、このバリアメタル層２０の表面２１と、はんだ６０とは濡れにくい。即ち、はんだ６０はシード層３０を含む球体を形成しやすい（図４の（ｂ））。

球体であるはんだ６０よりも外側のバリアメタル層２０は、はんだ６０をマスクとしてＤＨＦ又は過酸化水素を用いたウェットエッチング処理によって除去される（図４の（ｃ））。このようにして、本発明の第２の実施の形態は、ＵＢＭ層よりも外側にバリアメタル層２０とシード層３０とを残し、更に安定した形状のバンプ電極を形成出来る。

本発明の第２の実施の形態により、はんだ６０は、高温でのリフローを先に実施することで、バリアメタル層２０の除去よりも先に最終形態である球体となる。これによって、本発明の第２の実施の形態は、本発明の第１の実施の形態による効果に加え、はんだ６０の球体形成を阻害する不純物の混入等の要因を最小限に抑えることが出来る。

尚、本発明における半導体装置は、電極１と、絶縁体層１０と、バリヤメタル層２０と、シード層３０と、レジスト４０と、ＵＢＭ層５０と、はんだ６０との各々の間及びはんだ６０の上に、更に異なる層を含んでも良い。

図１は、特許文献１のバンプ電極構造の製造工程を示す断面図である。 図２は、本発明の第１の実施の形態による半導体装置の製造方法を示す半導体装置の断面図である。 図３は、図２の（ｃ）から（ｄ）までの製造方法を示す、半導体装置を部分拡大した断面図である。 図４は、本発明の第２の実施の形態による半導体装置の製造方法を示す、半導体装置の断面図である。

符号の説明

１ 電極
２ 開口部
１０ 絶縁体層
２０ バリアメタル層
２１ 表面
３０ シード層
３１ 酸化銅
４０ レジスト
４１ 開口部
５０ ＵＢＭ（アンダーバンプメタル）層
６０ はんだ
６１ せり出し部
７０ ひさし下部
１００ シリコン基板
１０１ Ｔｉ膜
１０２ Ｃｕ膜
１０３ レジスト
１０４ Ｃｕバンプ電極

Claims (4)

1. 半導体基板を覆い且つ前記半導体基板の電極の上に第１開口部を有する絶縁体層と、前記電極との上に、バリヤメタル層を形成する工程と、
   前記バリアメタル層の上に、シード層を形成する工程と、
   前記シード層の上に、前記電極の上方に第２開口部を有するレジストを形成する工程と、
   前記第２開口部に含まれる前記シード層の上に、アンダーバンプメタル層を形成する工程と、
   前記アンダーバンプメタル層の上に、前記レジストからせり出したせり出し部を有するはんだを形成する工程と、
   前記レジストをウェットエッチング処理により除去する工程と、
   前記はんだを積層方向から異方性アッシング処理し、前記せり出し部にマスクされない前記シード層の表面に酸化部を生成する工程と、
   熱処理により前記酸化部の酸素を前記シード層の内部に拡散する工程と、
   酸化された前記シード層をウェットエッチング処理により除去する工程と
   を具備し、
   前記せり出し部の下に前記シード層を有する
   半導体装置の製造方法。
2. 請求項１に記載の半導体装置の製造方法であって、
   前記熱処理は、酸素の存在下で１５０℃以下の温度条件で行われる
   半導体装置の製造方法。
3. 請求項２に記載の半導体装置の製造方法であって、
   前記せり出し部の下の前記シード層をマスクとして、前記バリアメタル層をウェットエッチング処理により除去する工程と、
   前記はんだを高温のリフローにより球状する工程
   とを更に具備する
   半導体装置の製造方法。
4. 請求項２に記載の半導体装置の製造方法であって、
   前記熱処理は、前記バリアメタル層の表面を酸化すること
   を含み、
   高温のリフローにより、前記せり出し部の下の前記シード層を被覆して前記はんだを球状にする工程と、
   球状の前記はんだをマスクとして、前記バリアメタル層をウェットエッチング処理により除去する工程
   とを更に具備する
   半導体装置の製造方法。

Images