JP2003258014A - 半導体表面上に金属バンプを形成する方法 - Google Patents
半導体表面上に金属バンプを形成する方法Info
- Publication number
- JP2003258014A JP2003258014A JP2002056997A JP2002056997A JP2003258014A JP 2003258014 A JP2003258014 A JP 2003258014A JP 2002056997 A JP2002056997 A JP 2002056997A JP 2002056997 A JP2002056997 A JP 2002056997A JP 2003258014 A JP2003258014 A JP 2003258014A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal
- thickness
- pillar
- depositing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
- H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
- H01L2224/11902—Multiple masking steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Abstract
(57)【要約】
【課題】 本発明は、半導体表面上に金属バンプを形成
する方法を提供する。 【解決手段】 パシベーション層中に作製された導体パ
ッドに対する開口を含んだパシベーション層上にバリヤ
ー層を付着させる。導体パッドと整列していて、導体パ
ッドの表面にほぼ等しい直径を有していて、バリヤー層
をオーバーレイする３つの金属層のカラムを形成させ
る。カラムを構成する３つの金属層は、バリヤー層と接
触している層から始まって、ピラー金属層、アンダーバ
ンプ金属層、およびはんだ金属層をこの順序にて含む。
ピラー金属層の直径を減少させ、パシベーション層の表
面からバリヤー層を選択的に除去し、その後にはんだ金
属のリフロー処理を行って、本発明のはんだバンプを完
成させる。
する方法を提供する。 【解決手段】 パシベーション層中に作製された導体パ
ッドに対する開口を含んだパシベーション層上にバリヤ
ー層を付着させる。導体パッドと整列していて、導体パ
ッドの表面にほぼ等しい直径を有していて、バリヤー層
をオーバーレイする３つの金属層のカラムを形成させ
る。カラムを構成する３つの金属層は、バリヤー層と接
触している層から始まって、ピラー金属層、アンダーバ
ンプ金属層、およびはんだ金属層をこの順序にて含む。
ピラー金属層の直径を減少させ、パシベーション層の表
面からバリヤー層を選択的に除去し、その後にはんだ金
属のリフロー処理を行って、本発明のはんだバンプを完
成させる。
Description
【０００１】
【発明の属する技術分野】本発明は集積回路素子の製造
に関し、さらに詳細には、信頼性の高い微細ピッチのは
んだバンプを低コストで作製する方法に関する。
に関し、さらに詳細には、信頼性の高い微細ピッチのは
んだバンプを低コストで作製する方法に関する。
【０００２】
【従来の技術】半導体素子の実装については、長年にわ
たって、半導体素子の機能サイズのさらなる減少（素子
性能の向上と素子製造コストの減少という二重の要件に
よって促される）に重点が置かれている。こうした傾向
に基づいて半導体素子密度の大幅な増大がもたらされて
おり、素子またはパッケージのＩ／Ｏ能力に益々重点が
置かれるようになっている。従って、集積回路と他の回
路もしくはシステム部品とを接続する金属接続物がより
一層重要になってきており、半導体素子のさらなる小型
化と相俟って、回路の性能に対して益々好ましくない影
響を及ぼすようになっている。金属相互接続物の寄生容
量と抵抗が増大すると、チップの性能が大幅に低下する
ことがある。この点に関して最も重要なのは、電源バス
（ｐｏｗｅｒ ｂｕｓ）もしくは接地バス（ｇｒｏｕｎ
ｄ ｂｕｓ）に沿っての電圧低下、および臨界信号路
（ｃｒｉｔｉｃａｌ ｓｉｇｎａｌ ｐａｔｈｓ）のＲ
Ｃ遅延である。より幅広の金属線を使用することによっ
て抵抗を少なくしようとすると、これら金属線の容量が
より高くなる。
たって、半導体素子の機能サイズのさらなる減少（素子
性能の向上と素子製造コストの減少という二重の要件に
よって促される）に重点が置かれている。こうした傾向
に基づいて半導体素子密度の大幅な増大がもたらされて
おり、素子またはパッケージのＩ／Ｏ能力に益々重点が
置かれるようになっている。従って、集積回路と他の回
路もしくはシステム部品とを接続する金属接続物がより
一層重要になってきており、半導体素子のさらなる小型
化と相俟って、回路の性能に対して益々好ましくない影
響を及ぼすようになっている。金属相互接続物の寄生容
量と抵抗が増大すると、チップの性能が大幅に低下する
ことがある。この点に関して最も重要なのは、電源バス
（ｐｏｗｅｒ ｂｕｓ）もしくは接地バス（ｇｒｏｕｎ
ｄ ｂｕｓ）に沿っての電圧低下、および臨界信号路
（ｃｒｉｔｉｃａｌ ｓｉｇｎａｌ ｐａｔｈｓ）のＲ
Ｃ遅延である。より幅広の金属線を使用することによっ
て抵抗を少なくしようとすると、これら金属線の容量が
より高くなる。
【０００３】こうした実装上の問題を解決するためにと
られているアプローチの１つは、相互接続ワイヤ用に低
抵抗の金属（たとえば銅）を開発することであるが、信
号線間に低誘電率の材料が使用されている。Ｉ／Ｏ能力
の問題を解決するための他のアプローチは、適切な製造
コストでチップを相互接続する高信頼性の方法をもたら
すようなチップ実装技術を設計することである。こうし
たことからフリップ・チップ・パッケージが開発され
た。
られているアプローチの１つは、相互接続ワイヤ用に低
抵抗の金属（たとえば銅）を開発することであるが、信
号線間に低誘電率の材料が使用されている。Ｉ／Ｏ能力
の問題を解決するための他のアプローチは、適切な製造
コストでチップを相互接続する高信頼性の方法をもたら
すようなチップ実装技術を設計することである。こうし
たことからフリップ・チップ・パッケージが開発され
た。
【０００４】フリップ・チップ技術により、チップのＡ
ｌパッド上にバンプ（一般にはＰｂ／Ｓｎはんだ）が作
製され、パッケージ媒体（ｐａｃｋａｇｅ ｍｅｄｉ
ａ）（通常は、セラミックまたはプラスチックをベース
としている）にパンプが直接相互接続される。フリップ
・チップは、最短路を介して、表を下にしてパッケージ
媒体に接合される。これらの技術は、単一チップの実装
だけでなく、複数チップ又は集積されたレベルの実装
（パッケージがより大きい）にも、および幾つかのチッ
プを収容してより大きな機能ユニットを形成するより高
度な基板にも適用することができる。
ｌパッド上にバンプ（一般にはＰｂ／Ｓｎはんだ）が作
製され、パッケージ媒体（ｐａｃｋａｇｅ ｍｅｄｉ
ａ）（通常は、セラミックまたはプラスチックをベース
としている）にパンプが直接相互接続される。フリップ
・チップは、最短路を介して、表を下にしてパッケージ
媒体に接合される。これらの技術は、単一チップの実装
だけでなく、複数チップ又は集積されたレベルの実装
（パッケージがより大きい）にも、および幾つかのチッ
プを収容してより大きな機能ユニットを形成するより高
度な基板にも適用することができる。
【０００５】いろいろなＩ／Ｏ相互接続物を使用するフ
リップ・チップ技術は、パッケージに対する極めて低い
インダクタンスの相互接続と相俟って、素子への最も高
い密度の相互接続を達成するという利点を有する。しか
しながら、予備試験可能性（ｐｒｅ−ｔｅｓｔａｂｉｌ
ｉｔｙ）、接合後の目視検査、およびはんだバンプの疲
労を防止するための熱膨張係数（ＣＴＥ）の整合など
が、まだ課題として残っている。幾つかのパッケージを
一緒に実装する場合（たとえば、プラスチック基板への
セラミックパッケージの表面実装など）、ＣＴＥが不整
合であると、はんだ−鉛接合部に対して大きな熱応力を
引き起こすことがあり、従って温度サイクル操作による
はんだ疲労によって接合部の破壊が起こることがある。
リップ・チップ技術は、パッケージに対する極めて低い
インダクタンスの相互接続と相俟って、素子への最も高
い密度の相互接続を達成するという利点を有する。しか
しながら、予備試験可能性（ｐｒｅ−ｔｅｓｔａｂｉｌ
ｉｔｙ）、接合後の目視検査、およびはんだバンプの疲
労を防止するための熱膨張係数（ＣＴＥ）の整合など
が、まだ課題として残っている。幾つかのパッケージを
一緒に実装する場合（たとえば、プラスチック基板への
セラミックパッケージの表面実装など）、ＣＴＥが不整
合であると、はんだ−鉛接合部に対して大きな熱応力を
引き起こすことがあり、従って温度サイクル操作による
はんだ疲労によって接合部の破壊が起こることがある。
【０００６】従来技術の基板実装は、セラミックとプラ
スチックのフリップ・チップ実装を使用する。セラミッ
ク基板の実装は高コストであり、全体としてのパッケー
ジの性能を制約することがわかっている。最近では、プ
ラスチック基板のフリップ・チップ実装が見られるよう
になり、このタイプの実装が設計の大きな流れとなって
いて、大量のフリップ・チップ・パッケージの製造にお
いてしばしば使用されている。プラスチック基板のフリ
ップ・チップ・パッケージは、低密度のフリップ・チッ
プ集積回路（ＩＣ）に使用されると充分に機能を果た
す。ＩＣから出ているピンの数が多い場合（すなわち３
５０ピンを越える場合）、あるいはＩＣから出ているピ
ンの数が３５０ピンより少ないが、必要とされる全体と
してのパッケージサイズが小さい場合、プラスチックの
フリップ・チップ構造物は複雑かつ高コストになる。こ
のことは、プラスチックのフリップ・チップ・パッケー
ジを製造するのに使用される多層構造物に対してトレー
スすることができる。この多層構造物を使用すると、一
般には２〜３ミルの範囲のパッケージ線密度が得られ
る。この線密度は、単層内のパッケージに対してチップ
Ｉ／Ｏからはんだボールまでファンアウト（ｆａｎ ｏ
ｕｔ）を達成するには充分とは言えず、従って多層アプ
ローチが求められることになる。多層アプローチは比較
的厚い（５０〜７５μｍ）誘電体層を使用し、これらの
層は、プラスチックのフリップ・チップ・パッケージが
実装されるラミネート基板の熱膨張係数（ＣＴＥ）より
かなり高いＣＴＥを有する。こうしたＣＴＥの差を和ら
げるために、全体としてのパッケージを（熱的および機
械的に）バランスさせなければならず、従ってさらなる
材料と、これらの材料を施すためのさらなるプロセス工
程が使用され、このためボール・グリッド・アレイ（Ｂ
ａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージのコストが
増し、いろいろ問題が生じる。
スチックのフリップ・チップ実装を使用する。セラミッ
ク基板の実装は高コストであり、全体としてのパッケー
ジの性能を制約することがわかっている。最近では、プ
ラスチック基板のフリップ・チップ実装が見られるよう
になり、このタイプの実装が設計の大きな流れとなって
いて、大量のフリップ・チップ・パッケージの製造にお
いてしばしば使用されている。プラスチック基板のフリ
ップ・チップ・パッケージは、低密度のフリップ・チッ
プ集積回路（ＩＣ）に使用されると充分に機能を果た
す。ＩＣから出ているピンの数が多い場合（すなわち３
５０ピンを越える場合）、あるいはＩＣから出ているピ
ンの数が３５０ピンより少ないが、必要とされる全体と
してのパッケージサイズが小さい場合、プラスチックの
フリップ・チップ構造物は複雑かつ高コストになる。こ
のことは、プラスチックのフリップ・チップ・パッケー
ジを製造するのに使用される多層構造物に対してトレー
スすることができる。この多層構造物を使用すると、一
般には２〜３ミルの範囲のパッケージ線密度が得られ
る。この線密度は、単層内のパッケージに対してチップ
Ｉ／Ｏからはんだボールまでファンアウト（ｆａｎ ｏ
ｕｔ）を達成するには充分とは言えず、従って多層アプ
ローチが求められることになる。多層アプローチは比較
的厚い（５０〜７５μｍ）誘電体層を使用し、これらの
層は、プラスチックのフリップ・チップ・パッケージが
実装されるラミネート基板の熱膨張係数（ＣＴＥ）より
かなり高いＣＴＥを有する。こうしたＣＴＥの差を和ら
げるために、全体としてのパッケージを（熱的および機
械的に）バランスさせなければならず、従ってさらなる
材料と、これらの材料を施すためのさらなるプロセス工
程が使用され、このためボール・グリッド・アレイ（Ｂ
ａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージのコストが
増し、いろいろ問題が生じる。
【０００７】半導体素子を製造する上での、素子と素子
機能（ｄｅｖｉｃｅ ｆｅａｔｕｒｅｓ）とを相互接続
する技術が、今日のようなサブミクロン素子の時代にお
いても依然として続いている課題である。こうした目的
に対してボンドパッドとはんだバンプがしばしば使用さ
れており、従って、単純で、信頼性が高くて、そして低
コストのボンドパッドとはんだバンプを製造することに
継続的な努力が注がれている。
機能（ｄｅｖｉｃｅ ｆｅａｔｕｒｅｓ）とを相互接続
する技術が、今日のようなサブミクロン素子の時代にお
いても依然として続いている課題である。こうした目的
に対してボンドパッドとはんだバンプがしばしば使用さ
れており、従って、単純で、信頼性が高くて、そして低
コストのボンドパッドとはんだバンプを製造することに
継続的な努力が注がれている。
【０００８】ボンドパッドは一般に、素子エレメントを
結びつけるために、またダイの露出接点区域をもたらす
ために使用される。これらの接点区域は、ダイに対して
外部の部品にダイを結びつけるのに適切である。たとえ
ば、ボンドワイヤの一端が半導体ダイのボンドパッドに
結びつけられ、そしてボンドワイヤの他端がプリント回
路基板の一部に結びつけられる。従来技術に対しては、
ボンドパッドの信頼性を高めつつ製造プロセスが単純化
できるような、ボンドパッドの製造面での改良が絶えず
求められている。
結びつけるために、またダイの露出接点区域をもたらす
ために使用される。これらの接点区域は、ダイに対して
外部の部品にダイを結びつけるのに適切である。たとえ
ば、ボンドワイヤの一端が半導体ダイのボンドパッドに
結びつけられ、そしてボンドワイヤの他端がプリント回
路基板の一部に結びつけられる。従来技術に対しては、
ボンドパッドの信頼性を高めつつ製造プロセスが単純化
できるような、ボンドパッドの製造面での改良が絶えず
求められている。
【０００９】ボンドパッドに一般的に使用される材料と
しては、タングステンやアルミニウム等の金属材料があ
るが、ドーピング量の多いポリシリコンも材料を接触さ
せるのに使用することができる。ボンドパッドは半導体
素子の上表面に形成され、このとき導電性材料が絶縁性
の誘電体層中に埋め込まれることが多い。ポリシリコン
をボンドパッド材料として使用する場合、Ｎ−領域と接
触させるためのｎ−型ドーパントをポリシリコンにドー
ピングすることができるが、Ｐ−領域と接触させるため
のｐ−型ドーパントをポリシリコンにドーピングするこ
ともできる。こうしたドーピングというアプローチによ
り、ドーパントの相互拡散とマイグレーションが防止さ
れる。ボンドパッドのエリアに対しては低い接触抵抗が
必要とされるが、湿気や化学溶媒の吸収の防止、薄いフ
ィルムの接着特性、離層、および亀裂についての検討が
ボンドパッドの作製に対しては重要である。
しては、タングステンやアルミニウム等の金属材料があ
るが、ドーピング量の多いポリシリコンも材料を接触さ
せるのに使用することができる。ボンドパッドは半導体
素子の上表面に形成され、このとき導電性材料が絶縁性
の誘電体層中に埋め込まれることが多い。ポリシリコン
をボンドパッド材料として使用する場合、Ｎ−領域と接
触させるためのｎ−型ドーパントをポリシリコンにドー
ピングすることができるが、Ｐ−領域と接触させるため
のｐ−型ドーパントをポリシリコンにドーピングするこ
ともできる。こうしたドーピングというアプローチによ
り、ドーパントの相互拡散とマイグレーションが防止さ
れる。ボンドパッドのエリアに対しては低い接触抵抗が
必要とされるが、湿気や化学溶媒の吸収の防止、薄いフ
ィルムの接着特性、離層、および亀裂についての検討が
ボンドパッドの作製に対しては重要である。
【００１０】アルミニウムボンドパッドを作製するのに
使用される従来の加工シーケンスは、半導体表面（一般
にはシリコン単結晶基板の表面）からスタートする。半
導体表面を覆うようにイントラメタル誘電体（Ｉｎｔｒ
ａ Ｍｅｔａｌ Ｄｉｅｌｅｃｔｒｉｃ）（ＩＭＤ）の
層を付着させ、ＩＭＤ層の表面を覆うように金属（一般
にはアルミニウム）の層を付着させる。金属の層をパタ
ーン焼き付けし、一般にはフォトレジスト層および写真
平板法とエッチカング法の従来法を使用してエッチング
する。この方法でボンドパッドを作製した後、ＩＭＤの
層を覆うようにパシベーション層を付着させる。再び写
真平板法とエッチング法を使用して、ボンドパッドと整
列した開口をパシベーション層中に作製する。
使用される従来の加工シーケンスは、半導体表面（一般
にはシリコン単結晶基板の表面）からスタートする。半
導体表面を覆うようにイントラメタル誘電体（Ｉｎｔｒ
ａ Ｍｅｔａｌ Ｄｉｅｌｅｃｔｒｉｃ）（ＩＭＤ）の
層を付着させ、ＩＭＤ層の表面を覆うように金属（一般
にはアルミニウム）の層を付着させる。金属の層をパタ
ーン焼き付けし、一般にはフォトレジスト層および写真
平板法とエッチカング法の従来法を使用してエッチング
する。この方法でボンドパッドを作製した後、ＩＭＤの
層を覆うようにパシベーション層を付着させる。再び写
真平板法とエッチング法を使用して、ボンドパッドと整
列した開口をパシベーション層中に作製する。
【００１１】次に、導体パッド（ｃｏｎｔａｃｔ ｐａ
ｄ）上にはんだバンプを作製するのに使用される従来法
について説明する。図１〜４は、相互接続バンプを作製
するのに使用される方法の１つの例をしている。半導体
表面１０に金属導体パッド１４が設けられており、半導
体表面１０はパシベーション層１２で保護されている。
パシベーション層１２に開口１９が造られており、金属
導体パッド１４の表面が、この開口１９を通して露出さ
れている。図２では、パシベーション層１２の表面を覆
うように誘電体層１６を付着させている。誘電体層１６
をパターン焼き付け及びエッチングし、これによって金
属パッド１４と整列していて、金属パッド１４の表面を
部分的に露出させる開口２１を誘電体層１６に作製す
る。一般にはアンダーバンプメタラージ（ＵＢＭ）を使
用して、誘電体層１６を覆うように金属層１８を作製
し、このとき金属層１８は、開口２１の内部で金属パッ
ド１４の表面と接触している。金属パッド１４の上に位
置する金属層１８の区域は、プロセシングにおける後の
段階で、相互接続バンプが造られる台座（ｐｅｄｅｓｔ
ａｌ）を形成する。この台座はさらに、フォトレジスト
もしくは誘電体物質を含有する１つ以上の層の付着とパ
ターン焼き付けによって垂直方向に延ばすことができる
（これらの追加層は図２には示されていない）。これら
の層は本質的に層１６の形状を有しており、幾つかある
最終的な加工工程のうちの、相互接続バンプの形成のた
めに施される工程時において除去される。
ｄ）上にはんだバンプを作製するのに使用される従来法
について説明する。図１〜４は、相互接続バンプを作製
するのに使用される方法の１つの例をしている。半導体
表面１０に金属導体パッド１４が設けられており、半導
体表面１０はパシベーション層１２で保護されている。
パシベーション層１２に開口１９が造られており、金属
導体パッド１４の表面が、この開口１９を通して露出さ
れている。図２では、パシベーション層１２の表面を覆
うように誘電体層１６を付着させている。誘電体層１６
をパターン焼き付け及びエッチングし、これによって金
属パッド１４と整列していて、金属パッド１４の表面を
部分的に露出させる開口２１を誘電体層１６に作製す
る。一般にはアンダーバンプメタラージ（ＵＢＭ）を使
用して、誘電体層１６を覆うように金属層１８を作製
し、このとき金属層１８は、開口２１の内部で金属パッ
ド１４の表面と接触している。金属パッド１４の上に位
置する金属層１８の区域は、プロセシングにおける後の
段階で、相互接続バンプが造られる台座（ｐｅｄｅｓｔ
ａｌ）を形成する。この台座はさらに、フォトレジスト
もしくは誘電体物質を含有する１つ以上の層の付着とパ
ターン焼き付けによって垂直方向に延ばすことができる
（これらの追加層は図２には示されていない）。これら
の層は本質的に層１６の形状を有しており、幾つかある
最終的な加工工程のうちの、相互接続バンプの形成のた
めに施される工程時において除去される。
【００１２】フォトレジスト層（図示せず）を付着さ
せ、パターン焼き付けし、エッチングし、これによって
導体パッド１４と整列した開口を作製する。次いで、図
３におけるたとえば銅やニッケルの金属層２０（作製し
ようとする相互接続バンプの台座の一体部分を形成す
る）を、フォトレジスト層に作製された、また金属層１
８の表面上において作製された開口において電気メッキ
し、これによりメッキ工程時において層１８が下側電極
として機能する。従来技術での使用における層２０は約
１〜１０μｍの厚さを有しており、通常の厚さは約５μ
ｍである。最後に、層２０の表面にはんだ層２２を電気
メッキする。次いで、パターン焼き付けされたフォトレ
ジスト層を除去する。
せ、パターン焼き付けし、エッチングし、これによって
導体パッド１４と整列した開口を作製する。次いで、図
３におけるたとえば銅やニッケルの金属層２０（作製し
ようとする相互接続バンプの台座の一体部分を形成す
る）を、フォトレジスト層に作製された、また金属層１
８の表面上において作製された開口において電気メッキ
し、これによりメッキ工程時において層１８が下側電極
として機能する。従来技術での使用における層２０は約
１〜１０μｍの厚さを有しており、通常の厚さは約５μ
ｍである。最後に、層２０の表面にはんだ層２２を電気
メッキする。次いで、パターン焼き付けされたフォトレ
ジスト層を除去する。
【００１３】金属層１８をエッチングし（図４）、相互
接続バンプのための台座のみを所定の場所に残す。この
エッチングプロセス時に、付着させた層２０と２２がマ
スクとして機能する。前記のように、図２における台座
のさらなる造形のために誘電体層またはフォトレジスト
層の追加層が付着されている場合、これらの層もこの時
点において除去される。
接続バンプのための台座のみを所定の場所に残す。この
エッチングプロセス時に、付着させた層２０と２２がマ
スクとして機能する。前記のように、図２における台座
のさらなる造形のために誘電体層またはフォトレジスト
層の追加層が付着されている場合、これらの層もこの時
点において除去される。
【００１４】はんだペースト又ははんだフラックス（図
示せず）をはんだ層２２に施し、通常は窒素雰囲気下で
リフロー表面にてはんだ２２を溶融し、これにより球状
の相互接続バンプ２２（図４に示す）が作製される。
示せず）をはんだ層２２に施し、通常は窒素雰囲気下で
リフロー表面にてはんだ２２を溶融し、これにより球状
の相互接続バンプ２２（図４に示す）が作製される。
【００１５】相互接続バンプの台座をさらに造形するの
に使用できる誘電体層またはフォトレジスト層の上記追
加層の他に、相互接続バンプの作製を目的としている応
用の多くは、バリヤー層として機能するか、あるいは他
の特定の目的（たとえば、種々のオーバーレイ層の接着
性の改良、または隣接層間の物質の拡散防止）を有する
金属層を利用する。これらの層はまとまって図４の層１
８を形成し、上記から明らかなように、作製されるバン
プの形状に対して影響を及ぼし、従ってしばしばボール
・リミティング・メタル（Ｂａｌｌ Ｌｉｍｉｔｉｎｇ
Ｍｅｔａｌ）（ＢＬＭ）層と呼ばれる。しばしば使用
されるＢＬＭ層は、クロム、銅、および金の連続したオ
ーバーレイ層であり、このときクロムは、下側に存在す
るアルミニウム導体パッドとの接着性を高めるのに使用
されており、銅層は、下側層へのはんだ物質の拡散を防
ぐよう機能しており、そして金層は、銅層の表面の酸化
を防ぐよう機能している。ＢＬＭ層は、図２〜４におけ
る層１８である。
に使用できる誘電体層またはフォトレジスト層の上記追
加層の他に、相互接続バンプの作製を目的としている応
用の多くは、バリヤー層として機能するか、あるいは他
の特定の目的（たとえば、種々のオーバーレイ層の接着
性の改良、または隣接層間の物質の拡散防止）を有する
金属層を利用する。これらの層はまとまって図４の層１
８を形成し、上記から明らかなように、作製されるバン
プの形状に対して影響を及ぼし、従ってしばしばボール
・リミティング・メタル（Ｂａｌｌ Ｌｉｍｉｔｉｎｇ
Ｍｅｔａｌ）（ＢＬＭ）層と呼ばれる。しばしば使用
されるＢＬＭ層は、クロム、銅、および金の連続したオ
ーバーレイ層であり、このときクロムは、下側に存在す
るアルミニウム導体パッドとの接着性を高めるのに使用
されており、銅層は、下側層へのはんだ物質の拡散を防
ぐよう機能しており、そして金層は、銅層の表面の酸化
を防ぐよう機能している。ＢＬＭ層は、図２〜４におけ
る層１８である。
【００１６】素子密度を上げると、作製された半導体素
子の一部である部品とエレメントの接近度が増す。こう
した接近度の増大は、半導体素子のエレメント間のスペ
ーシングまたは“ピッチ”の減少をもたらす。最先端の
技術は約２００μｍのピッチを有するはんだバンプを使
用し、素子密度のさらなる増大に対して制約を及ぼす。
信頼性という点において、はんだバンプのピッチをさら
に減少させる上で制約を受ける（従って、はんだバンプ
に対して比較的大きなボールサイズが要求されるという
ことである）。このようにはんだボールが比較的大きい
と、はんだボールのピッチのさらなる減少が制約を受け
る。
子の一部である部品とエレメントの接近度が増す。こう
した接近度の増大は、半導体素子のエレメント間のスペ
ーシングまたは“ピッチ”の減少をもたらす。最先端の
技術は約２００μｍのピッチを有するはんだバンプを使
用し、素子密度のさらなる増大に対して制約を及ぼす。
信頼性という点において、はんだバンプのピッチをさら
に減少させる上で制約を受ける（従って、はんだバンプ
に対して比較的大きなボールサイズが要求されるという
ことである）。このようにはんだボールが比較的大きい
と、はんだボールのピッチのさらなる減少が制約を受け
る。
【００１７】多くの用途において、はんばバンプは、Ｉ
／Ｏボンドパッドと基板すなわちプリント回路基板との
間の相互接続物として使用されている。大きなはんだボ
ールは高いスタンドオフをもたらす。なぜなら、高いス
タンドオフのはんだボールは、より良好な熱的性能を有
するからである（ＣＴＥの不整合を防止するのがより容
易になり、従ってはんだボールに及ぼす熱応力が少なく
なる）。従って、相互接続の信頼性を保持するために
は、大きなはんだボールが必要とされる。ソフトエラー
（ｓｏｆｔ ｅｒｒｏｒ）（電気的または機能的なエラ
ー）が起こるのを防ぐために低アルファ（ｌｏｗ−ａｌ
ｐｈａ）のはんだが施され、これにより不注意なメモリ
・ディスチャージ（ｍｅｍｏｒｙ ｄｉｓｃｈａｒｇ
ｅ）や不正確な電圧セッティング（１または０）が起こ
る可能性が取り除かれる。
／Ｏボンドパッドと基板すなわちプリント回路基板との
間の相互接続物として使用されている。大きなはんだボ
ールは高いスタンドオフをもたらす。なぜなら、高いス
タンドオフのはんだボールは、より良好な熱的性能を有
するからである（ＣＴＥの不整合を防止するのがより容
易になり、従ってはんだボールに及ぼす熱応力が少なく
なる）。従って、相互接続の信頼性を保持するために
は、大きなはんだボールが必要とされる。ソフトエラー
（ｓｏｆｔ ｅｒｒｏｒ）（電気的または機能的なエラ
ー）が起こるのを防ぐために低アルファ（ｌｏｗ−ａｌ
ｐｈａ）のはんだが施され、これにより不注意なメモリ
・ディスチャージ（ｍｅｍｏｒｙ ｄｉｓｃｈａｒｇ
ｅ）や不正確な電圧セッティング（１または０）が起こ
る可能性が取り除かれる。
【００１８】Ｄａｓｓらによる米国特許第６，１６２，
６５２号は、ボンドパッドの表面にはんだバンプを付着
させることを含めて、集積回路素子を試験することにつ
いて開示している。
６５２号は、ボンドパッドの表面にはんだバンプを付着
させることを含めて、集積回路素子を試験することにつ
いて開示している。
【００１９】Ｆａｒｎｗｏｒｔｈらによる米国特許第
５，７５６，３７０号は、試験用半導体ダイとの一時的
な接続を形成させるための規格適合の接点システム、お
よび柔軟な接点システムを製造するための方法を開示し
ている。
５，７５６，３７０号は、試験用半導体ダイとの一時的
な接続を形成させるための規格適合の接点システム、お
よび柔軟な接点システムを製造するための方法を開示し
ている。
【００２０】Ｈｕｂａｃｋｅｒによる米国特許第５，５
５４，９４０号は、接点バンプが取り付けられている半
導体素子の精確な検査、および周辺テストパッドの形成
について開示している。
５４，９４０号は、接点バンプが取り付けられている半
導体素子の精確な検査、および周辺テストパッドの形成
について開示している。
【００２１】Ｓｅｐｐａｌａらによる米国特許第５，６
６５，６３９号、Ｏｈｓａｗａらによる米国特許第６，
０５１，４５０号、およびＬｉｎによる米国特許第５，
８８２，９５７号は、関連したバンププロセス（ｂｕｍ
ｐ ｐｒｏｃｅｓｓ）を開示している。
６５，６３９号、Ｏｈｓａｗａらによる米国特許第６，
０５１，４５０号、およびＬｉｎによる米国特許第５，
８８２，９５７号は、関連したバンププロセス（ｂｕｍ
ｐ ｐｒｏｃｅｓｓ）を開示している。
【００２２】Ｃｈａｏらによる米国特許第５，６３３，
５３５号は、乾式レジストを使用するペデスタルプロセ
ス（ｐｅｄｅｓｔａｌ ｐｒｏｃｅｓｓ）を開示してい
る。Ｌｉｎによる米国特許第６，１０３，５５２号は、
はんだバンプの形成を含むウエハー・スケールの実装を
達成するための方法とパッケージを開示している。
５３５号は、乾式レジストを使用するペデスタルプロセ
ス（ｐｅｄｅｓｔａｌ ｐｒｏｃｅｓｓ）を開示してい
る。Ｌｉｎによる米国特許第６，１０３，５５２号は、
はんだバンプの形成を含むウエハー・スケールの実装を
達成するための方法とパッケージを開示している。
【００２３】発明の要約
本発明の主要な目的は、微細ピッチのはんだバンプを作
製する方法を提供することにある。
製する方法を提供することにある。
【００２４】本発明の他の目的は、より小さなはんだバ
ンプを作製する方法、そしてさらに、微細ピッチのはん
だバンプの作製を可能にする方法を提供することにあ
る。本発明のさらに他の目的は、はんだバンプの高さを
増大させることによる、高信頼性の微細ピッチのはんだ
バンプを作製するための原価効率の良い方法を提供する
ことにある。この目的は、はんだバンプの信頼性が、は
んだボールと下側に存在する基板との間の距離の２乗に
比例して向上する、という考え方に基づいている。
ンプを作製する方法、そしてさらに、微細ピッチのはん
だバンプの作製を可能にする方法を提供することにあ
る。本発明のさらに他の目的は、はんだバンプの高さを
増大させることによる、高信頼性の微細ピッチのはんだ
バンプを作製するための原価効率の良い方法を提供する
ことにある。この目的は、はんだバンプの信頼性が、は
んだボールと下側に存在する基板との間の距離の２乗に
比例して向上する、という考え方に基づいている。
【００２５】本発明のさらに他の目的は、はんだバンプ
を作製する原価効率の良い方法を提供することにある。
こうした原価効率の良い方法は、標準的なはんだ材料を
使用することによって、そしてそれと共に高コストの
“低−αはんだ”の必要性をなくすことによって達成さ
れる。
を作製する原価効率の良い方法を提供することにある。
こうした原価効率の良い方法は、標準的なはんだ材料を
使用することによって、そしてそれと共に高コストの
“低−αはんだ”の必要性をなくすことによって達成さ
れる。
【００２６】本発明のさらに他の目的は、メモリー製品
に及ぼすアルファ効果を少なくすることによって微細ピ
ッチはんだバンプを作製する、原価効率の良い方法を提
供することにある。
に及ぼすアルファ効果を少なくすることによって微細ピ
ッチはんだバンプを作製する、原価効率の良い方法を提
供することにある。
【００２７】本発明のさらに他の目的は、はんだバンプ
作製プロセスが完了した後のフラックスの清浄操作が容
易なはんだバンプ作製法を提供することにある。本発明
のさらに他の目的は、アンダーフィルの簡単な施しを可
能にするはんだバンプ作製法を提供することにある。
作製プロセスが完了した後のフラックスの清浄操作が容
易なはんだバンプ作製法を提供することにある。本発明
のさらに他の目的は、アンダーフィルの簡単な施しを可
能にするはんだバンプ作製法を提供することにある。
【００２８】本発明の方法によれば、半導体表面上に導
体パッドを形成し、これに誘電体の層がオーバーレイし
ている。導体パッドを保護するために、誘電体層を覆う
ようにパシベーション層を付着させ、導体パッドの表面
を部分的に露出させる開口をパシベーション層中に作製
する。パシベーション層中に作製した開口を含めて、パ
シベーション層を覆うようにバリヤー層を付着させる。
バリヤー層をオーバーレイしていて、導体パッドと整列
していて、導体パッドの表面にほぼ等しい直径を有する
３つの金属層のカラムを形成する。これら３つの金属層
は連続していて、バリヤー層と接触している層から始め
て、ピラー金属の層、アンダーバンプ金属の層、および
はんだ金属の層で構成されている。ピラー金属層の直径
を減少させ、はんだ金属のリフローにより本発明のはん
だバンプの形成が完了した後に、パシベーション層の表
面からバリヤー層を選択的に除去する。
体パッドを形成し、これに誘電体の層がオーバーレイし
ている。導体パッドを保護するために、誘電体層を覆う
ようにパシベーション層を付着させ、導体パッドの表面
を部分的に露出させる開口をパシベーション層中に作製
する。パシベーション層中に作製した開口を含めて、パ
シベーション層を覆うようにバリヤー層を付着させる。
バリヤー層をオーバーレイしていて、導体パッドと整列
していて、導体パッドの表面にほぼ等しい直径を有する
３つの金属層のカラムを形成する。これら３つの金属層
は連続していて、バリヤー層と接触している層から始め
て、ピラー金属の層、アンダーバンプ金属の層、および
はんだ金属の層で構成されている。ピラー金属層の直径
を減少させ、はんだ金属のリフローにより本発明のはん
だバンプの形成が完了した後に、パシベーション層の表
面からバリヤー層を選択的に除去する。
【００２９】好ましい態様の記載
図５を参照すると、第１のプロフィールを有する本発明
の完成はんだバンプの断面が示されている。“プロフィ
ール”とは、はんだバンプ作製における最終工程のうち
の一工程時に、バリヤー金属の層がエッチングされると
きの違いを表わしている。
の完成はんだバンプの断面が示されている。“プロフィ
ール”とは、はんだバンプ作製における最終工程のうち
の一工程時に、バリヤー金属の層がエッチングされると
きの違いを表わしている。
【００３０】本発明のはんだバンプの第１のプロフィー
ルに対しては、露出バリヤー金属の等方性エッチングが
行われ、露出バリヤー金属が除去される（但し、このバ
リヤー金属が本発明のピラー金属の下側に存在している
場合は除く）。
ルに対しては、露出バリヤー金属の等方性エッチングが
行われ、露出バリヤー金属が除去される（但し、このバ
リヤー金属が本発明のピラー金属の下側に存在している
場合は除く）。
【００３１】本発明のはんだバンプの第２のプロフィー
ルに対しては、露出バリヤー金属の異方性エッチングが
行われ、露出バリヤー金属が除去される（但し、このバ
リヤー金属が、はんだバンプのリフロー前に、はんだバ
ンプによって異方性エッチングから遮蔽されている場合
は除く）。
ルに対しては、露出バリヤー金属の異方性エッチングが
行われ、露出バリヤー金属が除去される（但し、このバ
リヤー金属が、はんだバンプのリフロー前に、はんだバ
ンプによって異方性エッチングから遮蔽されている場合
は除く）。
【００３２】図５において断面で示されているのは、本
発明のはんだバンプの第１のプロフィールであり、この
はんだバンプのエレメントは以下の通りである： −１０、その上にはんだバンプが作製される半導体表面
であって、一般にはシリコン半導体基板の表面である； −３０、半導体表面１０を覆うように付着させた誘電体
層； −３２、誘電体層３０の表面上に作製された導体パッ
ド； −３４、誘電体層３０の表面を覆うように付着させた、
パターン焼き付けされたパシベーション層； パシベー
ション層３４に開口が造られていて、導体パッド３２の
表面を部分的に露出させている； −３６、等方的にエッチングされたバリヤー金属層；
このバリヤー金属層は等方的にエッチングされているの
で、バリヤー金属は、パシベーション層３４の表面から
完全に除去されている（但し、オーバーレイしているは
んだバンプのピラー金属（３８）によってバリヤー金属
が被覆されている場合は除く）； −３８、はんだバンプのピラー金属； −４０、はんだバンプのピラー金属３８をオーバーレイ
するように作製されたアンダーバンプ金属の層； −４０、はんだ金属。
発明のはんだバンプの第１のプロフィールであり、この
はんだバンプのエレメントは以下の通りである： −１０、その上にはんだバンプが作製される半導体表面
であって、一般にはシリコン半導体基板の表面である； −３０、半導体表面１０を覆うように付着させた誘電体
層； −３２、誘電体層３０の表面上に作製された導体パッ
ド； −３４、誘電体層３０の表面を覆うように付着させた、
パターン焼き付けされたパシベーション層； パシベー
ション層３４に開口が造られていて、導体パッド３２の
表面を部分的に露出させている； −３６、等方的にエッチングされたバリヤー金属層；
このバリヤー金属層は等方的にエッチングされているの
で、バリヤー金属は、パシベーション層３４の表面から
完全に除去されている（但し、オーバーレイしているは
んだバンプのピラー金属（３８）によってバリヤー金属
が被覆されている場合は除く）； −３８、はんだバンプのピラー金属； −４０、はんだバンプのピラー金属３８をオーバーレイ
するように作製されたアンダーバンプ金属の層； −４０、はんだ金属。
【００３３】図６にて断面で示されているのは、本発明
のはんだバンプの第２のプロフィールであり、このはん
だバンプのエレメントは、異方的にエッチングされた層
３５（バリヤー金属層）が、異方性エッチングの特質に
より、図６の断面にて示すようにピラー金属３８に対し
て突き出ている、という点を除けば、本発明のはんだバ
ンプの第１のプロフィールに関して記載したエレメント
と同じである。
のはんだバンプの第２のプロフィールであり、このはん
だバンプのエレメントは、異方的にエッチングされた層
３５（バリヤー金属層）が、異方性エッチングの特質に
より、図６の断面にて示すようにピラー金属３８に対し
て突き出ている、という点を除けば、本発明のはんだバ
ンプの第１のプロフィールに関して記載したエレメント
と同じである。
【００３４】図７〜１６は、図５と６にて断面で示され
ているはんだバンプが得られる、本発明のプロセスの詳
細を示している。図７は、基板１０の表面上部分の断面
を示している。以下にエレメントについて記載する： −１０、シリコン基板であり、その表面上に金属導体パ
ッド３２が作製されている； −３０、基板１０の表面を覆うように付着させた誘電体
層； −３２、金属導体パッド、一般にはアルミニウムを含
み、誘電体層３０の表面上に作製される； −３４、誘電体層３０の表面を覆うように付着させたパ
シベーション層であり、金属導体パッド３２と整列して
いて、導体パッド３２の表面を部分的に露出させている
開口がパシベーション層３４に作製されている； −３６、パシベーション層３４の表面を覆うように作製
されたバリヤー金属層であって、パシベーション層３４
に作製されている開口を含み、下側に存在する導体パッ
ド３２と接触している。
ているはんだバンプが得られる、本発明のプロセスの詳
細を示している。図７は、基板１０の表面上部分の断面
を示している。以下にエレメントについて記載する： −１０、シリコン基板であり、その表面上に金属導体パ
ッド３２が作製されている； −３０、基板１０の表面を覆うように付着させた誘電体
層； −３２、金属導体パッド、一般にはアルミニウムを含
み、誘電体層３０の表面上に作製される； −３４、誘電体層３０の表面を覆うように付着させたパ
シベーション層であり、金属導体パッド３２と整列して
いて、導体パッド３２の表面を部分的に露出させている
開口がパシベーション層３４に作製されている； −３６、パシベーション層３４の表面を覆うように作製
されたバリヤー金属層であって、パシベーション層３４
に作製されている開口を含み、下側に存在する導体パッ
ド３２と接触している。
【００３５】層３０に対する誘電体材料としては、一般
的に使用されている誘電体材料〔たとえば、二酸化ケイ
素（ドーピングされている場合と、そうでない場合）、
オキシ窒化ケイ素、パリレン、ポリイミド、スピン−オ
ン−ガラス（ｓｐｉｎ−ｏｎ−ｇｌａｓｓ）、プラズマ
酸化物、またはＬＰＣＶＤ酸化物など〕のいずれも使用
することができる。本発明の誘電体層３０の付着に対し
て使用される材料は上記材料に限定されず、当業界にお
いて広く使用されている誘電体のいずれも使用できる。
的に使用されている誘電体材料〔たとえば、二酸化ケイ
素（ドーピングされている場合と、そうでない場合）、
オキシ窒化ケイ素、パリレン、ポリイミド、スピン−オ
ン−ガラス（ｓｐｉｎ−ｏｎ−ｇｌａｓｓ）、プラズマ
酸化物、またはＬＰＣＶＤ酸化物など〕のいずれも使用
することができる。本発明の誘電体層３０の付着に対し
て使用される材料は上記材料に限定されず、当業界にお
いて広く使用されている誘電体のいずれも使用できる。
【００３６】金属導体パッド３２の作製に対しては、た
とえばアルミニウム−銅材料（アルミニウム導体パッド
作製用）を供給源として使用し、約１００〜４００℃の
温度および約１〜１００ミリトルの圧力にて約１０〜４
００ｓｃｃｍの流量で約４００〜１１０００オングスト
ロームの厚さに金属ｒｆスパッタリングするという従来
法を使用することができる。金属層を付着させた後、パ
ターン焼き付けとエッチングを行ってアルミニウム導体
パッド３２を作製しなければならない。このパターン焼
き付けとエッチングでは、従来の写真平板法、従来のパ
ターン焼き付け法、および従来のエッチング法が使用さ
れる。Ａｌ−Ｃｕの付着層は、Ｃｌ2／Ａｒをエッチン
グ液として使用して、５０〜２００℃の温度にて、Ｃｌ
2に対しては約２０ｓｃｃｍの、Ａｒに対しては１００
０ｓｃｃｍのエッチング液流量にて、約５０ミリトル〜
約１０トルの圧力にて、３０〜２００秒のエッチング時
間でエッチングすることができる。
とえばアルミニウム−銅材料（アルミニウム導体パッド
作製用）を供給源として使用し、約１００〜４００℃の
温度および約１〜１００ミリトルの圧力にて約１０〜４
００ｓｃｃｍの流量で約４００〜１１０００オングスト
ロームの厚さに金属ｒｆスパッタリングするという従来
法を使用することができる。金属層を付着させた後、パ
ターン焼き付けとエッチングを行ってアルミニウム導体
パッド３２を作製しなければならない。このパターン焼
き付けとエッチングでは、従来の写真平板法、従来のパ
ターン焼き付け法、および従来のエッチング法が使用さ
れる。Ａｌ−Ｃｕの付着層は、Ｃｌ2／Ａｒをエッチン
グ液として使用して、５０〜２００℃の温度にて、Ｃｌ
2に対しては約２０ｓｃｃｍの、Ａｒに対しては１００
０ｓｃｃｍのエッチング液流量にて、約５０ミリトル〜
約１０トルの圧力にて、３０〜２００秒のエッチング時
間でエッチングすることができる。
【００３７】代表的なアプリケーションでは、半導体素
子もしくは半導体基板における導線（ｃｏｎｄｕｃｔｉ
ｎｇ ｌｉｎｅｓ）の種々の層の表面上に化学蒸着（Ｃ
ＶＤ）法を使用して絶縁層（たとえば、酸化ケイ素や酸
素含有ポリマー）を付着させて、導電性の相互接続線を
互いに隔離する。相互接続線のパターン焼き付け層上に
さらに絶縁層を付着させることができ、絶縁層に金属バ
イアスが造られた状態で相互接続線の連続層間の電気的
接触が確立される。チップに対する電気的接触は一般
に、相互接続金属線のパターン焼き付けレベルとの電気
的インターフェースを形成するボンディング・パッドま
たは導体パッドによって確立される。信号線と電源／接
地線は、ボンディング・パッドまたは導体パッドに接続
することができる。ボンディング・パッドまたは導体パ
ッドをチップの表面上に作製した後、ボンディング・パ
ッドの表面を覆うようにパシベーション層を付着させる
ことによってボンディング・パッドまたは導体パッドを
不動態化し、電気的に絶縁する。パシベーション層は、
ＣＶＤによって付着される酸化ケイ素／窒化ケイ素（Ｓ
ｉＯ2／Ｓｉ3Ｎ4）を含有してよい。このパシベーショ
ン層をパターン焼き付け及びエッチングして、パシベー
ション層にボンディング・パッドまたは導体パッドのた
めの開口を作製し、その後に第２の比較的厚いパシベー
ション層を付着させて、さらなる絶縁、ならびに湿気や
汚染物からの、またチップ集成時における機械的損傷か
らのチップ表面のさらなる保護を果たすことができる。
子もしくは半導体基板における導線（ｃｏｎｄｕｃｔｉ
ｎｇ ｌｉｎｅｓ）の種々の層の表面上に化学蒸着（Ｃ
ＶＤ）法を使用して絶縁層（たとえば、酸化ケイ素や酸
素含有ポリマー）を付着させて、導電性の相互接続線を
互いに隔離する。相互接続線のパターン焼き付け層上に
さらに絶縁層を付着させることができ、絶縁層に金属バ
イアスが造られた状態で相互接続線の連続層間の電気的
接触が確立される。チップに対する電気的接触は一般
に、相互接続金属線のパターン焼き付けレベルとの電気
的インターフェースを形成するボンディング・パッドま
たは導体パッドによって確立される。信号線と電源／接
地線は、ボンディング・パッドまたは導体パッドに接続
することができる。ボンディング・パッドまたは導体パ
ッドをチップの表面上に作製した後、ボンディング・パ
ッドの表面を覆うようにパシベーション層を付着させる
ことによってボンディング・パッドまたは導体パッドを
不動態化し、電気的に絶縁する。パシベーション層は、
ＣＶＤによって付着される酸化ケイ素／窒化ケイ素（Ｓ
ｉＯ2／Ｓｉ3Ｎ4）を含有してよい。このパシベーショ
ン層をパターン焼き付け及びエッチングして、パシベー
ション層にボンディング・パッドまたは導体パッドのた
めの開口を作製し、その後に第２の比較的厚いパシベー
ション層を付着させて、さらなる絶縁、ならびに湿気や
汚染物からの、またチップ集成時における機械的損傷か
らのチップ表面のさらなる保護を果たすことができる。
【００３８】パシベーション層の作製に対しては種々の
材料が使用されている。パシベーション層は、ＣＶＤに
よって付着させた酸化ケイ素／窒化ケイ素（ＳｉＯ2／
Ｓｉ3Ｎ4）を含有してよく、感光性ポリイミドの層であ
ってもよく、あるいは窒化チタンを含んでもよい。パシ
ベーション層に対して使用されることの多い他の材料は
リンをドーピングした二酸化ケイ素であり、一般には、
低温ＣＶＤ法を使用して、アルミニウム相互接続物の最
終層上に付着させる。近年、パシベーション層の作製に
対しては、感光性ポリイミドが使用されることが多い。
従来のポリイミドは、半導体素子構造物におけるアプリ
ケーションに対して多くの優れた特性を有する。感光性
ポリイミドはこれらの同じ特性を有するが、これに加え
て、フォトレジストマスクのようにパターン焼き付けす
ることができ、またパターン焼き付けとエッチングの後
に、表面上に残存してパシベーション層として機能する
こともできる。一般には、表面の接着性を向上させ、緊
張状態を低下させるために、たとえば従来のフォトレジ
スト・スピン・コーティングによって、先ず最初に前駆
体層を付着させる。低温でのプリベーク（ｐｒｅ−ｂａ
ｋｅ）の後に、たとえばステップアンドリピート式投影
露光装置と光源としての紫外線とを使用して、この前駆
体を露出させる。このようにして露出させた前駆体の部
分に対して架橋反応を起こさせ、これによって、露出し
ていない区域（架橋していない区域）がボンディング・
パッド上に残る。引き続き行われる現像操作時におい
て、露出していないポリイミド前駆体層（ボンディング
・パッド上）が溶解され、これによってボンディング・
パッド上に開口が得られる。熱キュアーの最終工程を施
すことにより、ポリイミドの耐久性高品質パシベーショ
ン層が残る。
材料が使用されている。パシベーション層は、ＣＶＤに
よって付着させた酸化ケイ素／窒化ケイ素（ＳｉＯ2／
Ｓｉ3Ｎ4）を含有してよく、感光性ポリイミドの層であ
ってもよく、あるいは窒化チタンを含んでもよい。パシ
ベーション層に対して使用されることの多い他の材料は
リンをドーピングした二酸化ケイ素であり、一般には、
低温ＣＶＤ法を使用して、アルミニウム相互接続物の最
終層上に付着させる。近年、パシベーション層の作製に
対しては、感光性ポリイミドが使用されることが多い。
従来のポリイミドは、半導体素子構造物におけるアプリ
ケーションに対して多くの優れた特性を有する。感光性
ポリイミドはこれらの同じ特性を有するが、これに加え
て、フォトレジストマスクのようにパターン焼き付けす
ることができ、またパターン焼き付けとエッチングの後
に、表面上に残存してパシベーション層として機能する
こともできる。一般には、表面の接着性を向上させ、緊
張状態を低下させるために、たとえば従来のフォトレジ
スト・スピン・コーティングによって、先ず最初に前駆
体層を付着させる。低温でのプリベーク（ｐｒｅ−ｂａ
ｋｅ）の後に、たとえばステップアンドリピート式投影
露光装置と光源としての紫外線とを使用して、この前駆
体を露出させる。このようにして露出させた前駆体の部
分に対して架橋反応を起こさせ、これによって、露出し
ていない区域（架橋していない区域）がボンディング・
パッド上に残る。引き続き行われる現像操作時におい
て、露出していないポリイミド前駆体層（ボンディング
・パッド上）が溶解され、これによってボンディング・
パッド上に開口が得られる。熱キュアーの最終工程を施
すことにより、ポリイミドの耐久性高品質パシベーショ
ン層が残る。
【００３９】パシベーション層３４を付着させるための
本発明の好ましい材料はプラズマ・エンハンスト窒化ケ
イ素（ＰＥ Ｓｉ3Ｎ4）であり、ＰＥＣＶＤ技術を使用
して、約３５０〜４５０℃の温度および約２．０〜２．
８トルの圧力にて、約８〜１２秒の継続時間で付着させ
る。ＰＥ Ｓｉ3Ｎ4の層３２は、約２００〜８００オン
グストロームの厚さに付着させることができる。
本発明の好ましい材料はプラズマ・エンハンスト窒化ケ
イ素（ＰＥ Ｓｉ3Ｎ4）であり、ＰＥＣＶＤ技術を使用
して、約３５０〜４５０℃の温度および約２．０〜２．
８トルの圧力にて、約８〜１２秒の継続時間で付着させ
る。ＰＥ Ｓｉ3Ｎ4の層３２は、約２００〜８００オン
グストロームの厚さに付着させることができる。
【００４０】次いで、ＰＥ Ｓｉ3Ｎ4の層３４をパター
ン焼き付け及びエッチングして、下側に存在する導体パ
ッド３２にオーバーレイしていて且つ整列している開口
を層３４中に作製する。
ン焼き付け及びエッチングして、下側に存在する導体パ
ッド３２にオーバーレイしていて且つ整列している開口
を層３４中に作製する。
【００４１】パシベーション層３４のエッチングは、乾
式エッチングプロセスに従って、Ａｒ／ＣＦ4をエッチ
ング液として使用し、約１２０〜１６０℃の温度および
約０．３０〜０．４０トルの圧力にて約３３〜３９秒行
うことができる。
式エッチングプロセスに従って、Ａｒ／ＣＦ4をエッチ
ング液として使用し、約１２０〜１６０℃の温度および
約０．３０〜０．４０トルの圧力にて約３３〜３９秒行
うことができる。
【００４２】パシベーション層３４のエッチングはさら
に、乾式エッチングプロセスに従って、Ｈｅ／ＮＦ3を
エッチング液として使用し、約８０〜１００℃の温度お
よび約１．２０〜１．３０トルの圧力にて約２０〜３０
秒行うことができる。
に、乾式エッチングプロセスに従って、Ｈｅ／ＮＦ3を
エッチング液として使用し、約８０〜１００℃の温度お
よび約１．２０〜１．３０トルの圧力にて約２０〜３０
秒行うことができる。
【００４３】バリヤー層（たとえば層３６）は通常、周
囲の誘電体層およびシリコン層への相互接続金属の拡散
を防ぐために使用される。相互接続金属のための銅を１
つの例として使用することによって、バリヤー層のため
の材料を選択する上で適用される考え方の幾つかが明ら
かになる。銅は比較的コストが低く、抵抗率が低いけれ
ども、二酸化ケイ素やケイ素中への拡散係数が比較的大
きく、従って一般には相互接続金属としては使用されな
い。銅は、相互接続物から二酸化ケイ素の層中に拡散す
ることがあり、従って誘電体が導電性になり、二酸化ケ
イ素層の絶縁耐力が低下する。銅の相互接続物は、少な
くとも１つの拡散バリヤーによって封入して、二酸化ケ
イ素層への拡散を防止しなければならない。窒化ケイ素
は銅に対する拡散バリヤーであるが、従来技術によれ
ば、相互接続物は二酸化ケイ素と比較して高い誘電率を
有するので、相互接続物が窒化ケイ素層の上に存在すべ
きではないとされている。誘電率が高いと、相互接続物
と基板との間にキャパシタンスの所望の増大を引き起こ
す。
囲の誘電体層およびシリコン層への相互接続金属の拡散
を防ぐために使用される。相互接続金属のための銅を１
つの例として使用することによって、バリヤー層のため
の材料を選択する上で適用される考え方の幾つかが明ら
かになる。銅は比較的コストが低く、抵抗率が低いけれ
ども、二酸化ケイ素やケイ素中への拡散係数が比較的大
きく、従って一般には相互接続金属としては使用されな
い。銅は、相互接続物から二酸化ケイ素の層中に拡散す
ることがあり、従って誘電体が導電性になり、二酸化ケ
イ素層の絶縁耐力が低下する。銅の相互接続物は、少な
くとも１つの拡散バリヤーによって封入して、二酸化ケ
イ素層への拡散を防止しなければならない。窒化ケイ素
は銅に対する拡散バリヤーであるが、従来技術によれ
ば、相互接続物は二酸化ケイ素と比較して高い誘電率を
有するので、相互接続物が窒化ケイ素層の上に存在すべ
きではないとされている。誘電率が高いと、相互接続物
と基板との間にキャパシタンスの所望の増大を引き起こ
す。
【００４４】典型的な拡散バリヤー層は、窒化ケイ素、
ホスホシリケートガラス（ＰＳＧ）、オキシ窒化ケイ
素、アルミニウム、酸化アルミニウム（ＡｌxＯy）、タ
ンタル、Ｔｉ／ＴｉＮ、Ｔｉ／Ｗ、ニオブ、またはモリ
ブデンを含有してよく、ＴｉＮから形成されるのがさら
に好ましい。バリヤー層はさらに、オーバーレイしてい
るタングステン層の密着性を向上させるのにも使用する
ことができる。
ホスホシリケートガラス（ＰＳＧ）、オキシ窒化ケイ
素、アルミニウム、酸化アルミニウム（ＡｌxＯy）、タ
ンタル、Ｔｉ／ＴｉＮ、Ｔｉ／Ｗ、ニオブ、またはモリ
ブデンを含有してよく、ＴｉＮから形成されるのがさら
に好ましい。バリヤー層はさらに、オーバーレイしてい
るタングステン層の密着性を向上させるのにも使用する
ことができる。
【００４５】バリヤー層の厚さは約５００〜２０００オ
ングストロームであるのが好ましく、約３００オングス
トロームであるのがさらに好ましく、ｒｆスパッタリン
グを使用して付着させることができる。
ングストロームであるのが好ましく、約３００オングス
トロームであるのがさらに好ましく、ｒｆスパッタリン
グを使用して付着させることができる。
【００４６】バリヤー層３６を作製した後、ウエハーの
表面を覆うようにしてシード層（図７には示されていな
い）をブランケット付着させることができる。ウエハー
の表面上に付着させるシード層に対しては、従来の金属
シード材料のいずれも使用することができる。金属シー
ド層は、スパッター・チャンバーまたはイオンメタルプ
ラズマ（ＩＭＰ）チャンバーを約０〜３００℃の温度お
よび約１〜１００ミリトルの圧力にて使用し、たとえば
銅または銅合金を供給源として約１０〜４００ｓｃｃｍ
の流量にて使用して（前述）、そしてアルゴンを周囲ガ
スとして使用して付着させることができる。
表面を覆うようにしてシード層（図７には示されていな
い）をブランケット付着させることができる。ウエハー
の表面上に付着させるシード層に対しては、従来の金属
シード材料のいずれも使用することができる。金属シー
ド層は、スパッター・チャンバーまたはイオンメタルプ
ラズマ（ＩＭＰ）チャンバーを約０〜３００℃の温度お
よび約１〜１００ミリトルの圧力にて使用し、たとえば
銅または銅合金を供給源として約１０〜４００ｓｃｃｍ
の流量にて使用して（前述）、そしてアルゴンを周囲ガ
スとして使用して付着させることができる。
【００４７】図８は、バリヤー層３６の表面上にフォト
レジスト層３７を付着させた後の基板の断面を示してい
る。フォトレジスト層３７をパターン焼き付け及びエッ
チングし、フォトレジスト層３７に開口３１を作製す
る。開口３１は、バリヤー層３６の表面を部分的に露出
させる。フォトレジスト層３７は、通常は約１００〜２
００μｍの厚さに、さらに好ましくは約１５０μｍの厚
さに施す。
レジスト層３７を付着させた後の基板の断面を示してい
る。フォトレジスト層３７をパターン焼き付け及びエッ
チングし、フォトレジスト層３７に開口３１を作製す
る。開口３１は、バリヤー層３６の表面を部分的に露出
させる。フォトレジスト層３７は、通常は約１００〜２
００μｍの厚さに、さらに好ましくは約１５０μｍの厚
さに施す。
【００４８】フォトレジスト層３７は、通常は約１００
〜２００μｍの厚さに、さらに好ましくは約１５０μｍ
の厚さに施す。フォトレジスト層３７の付着と現像に対
して使用される方法は従来の写真平板法を使用する。写
真平板は広く使用されている方法であり、該方法によれ
ば、フォトレジスト層に対してスピニングし、フォトレ
ジストをパターンに従って露出させるよう所望のパター
ンを有するフォトマスクを通してフォトレジスト上に光
を投射し、フォトレジストを現像し、現像されていない
フォトレジストを洗い落とし、そしてプラズマエッチン
グして、フォトレジストが洗い落とされた区域を清浄に
することによって、パターン焼き付けされた層が形成さ
れる。露出されたレジストを可溶性にして（ポジティブ
・ワーキング）洗い落とすこともできるし、あるいは不
溶性にして（ネガティブ・ワーキング）パターンを形成
させることもできる。
〜２００μｍの厚さに、さらに好ましくは約１５０μｍ
の厚さに施す。フォトレジスト層３７の付着と現像に対
して使用される方法は従来の写真平板法を使用する。写
真平板は広く使用されている方法であり、該方法によれ
ば、フォトレジスト層に対してスピニングし、フォトレ
ジストをパターンに従って露出させるよう所望のパター
ンを有するフォトマスクを通してフォトレジスト上に光
を投射し、フォトレジストを現像し、現像されていない
フォトレジストを洗い落とし、そしてプラズマエッチン
グして、フォトレジストが洗い落とされた区域を清浄に
することによって、パターン焼き付けされた層が形成さ
れる。露出されたレジストを可溶性にして（ポジティブ
・ワーキング）洗い落とすこともできるし、あるいは不
溶性にして（ネガティブ・ワーキング）パターンを形成
させることもできる。
【００４９】付着させたフォトレジスト層３７に対し、
パターン焼き付けとエッチングの前にキュアーまたはプ
リベークして、フォトレジスト層３７の表面をさらに硬
化させることができる。
パターン焼き付けとエッチングの前にキュアーまたはプ
リベークして、フォトレジスト層３７の表面をさらに硬
化させることができる。
【００５０】フォトレジスト層３７は、Ｏ2プラズマを
施し、次いでＨ2ＳＯ4溶液、Ｈ2Ｏ2溶液、およびＮＨ4
ＯＨ溶液を使用して湿潤ストリッピングすることによっ
てエッチングすることができる。フォトレジストを他の
手段によってストリッピングした後には、硫酸（Ｈ2Ｓ
Ｏ4）およびＨ2ＳＯ4と他の酸化剤〔たとえば過酸化水
素（Ｈ2Ｏ2）〕との混合物が広く使用されている。スト
リッピングしようとするウエハーを混合物中に約１００
℃〜約１５０℃の温度で５〜１０分浸漬し、脱イオン水
を使用して清浄化処理し、そして乾燥窒素によって乾燥
することができる。強くポストベークされたレジストを
残留物が残らないよう除去するには、無機レジストスト
リッパー（たとえば硫酸混合物）が極めて有効である。
これらは有機ストリッパーより有効であり、浸漬時間を
長くするほど、より清浄で且つより残留物の少ない表面
を得ることができる。
施し、次いでＨ2ＳＯ4溶液、Ｈ2Ｏ2溶液、およびＮＨ4
ＯＨ溶液を使用して湿潤ストリッピングすることによっ
てエッチングすることができる。フォトレジストを他の
手段によってストリッピングした後には、硫酸（Ｈ2Ｓ
Ｏ4）およびＨ2ＳＯ4と他の酸化剤〔たとえば過酸化水
素（Ｈ2Ｏ2）〕との混合物が広く使用されている。スト
リッピングしようとするウエハーを混合物中に約１００
℃〜約１５０℃の温度で５〜１０分浸漬し、脱イオン水
を使用して清浄化処理し、そして乾燥窒素によって乾燥
することができる。強くポストベークされたレジストを
残留物が残らないよう除去するには、無機レジストスト
リッパー（たとえば硫酸混合物）が極めて有効である。
これらは有機ストリッパーより有効であり、浸漬時間を
長くするほど、より清浄で且つより残留物の少ない表面
を得ることができる。
【００５１】フォトレジスト層３７はさらに、プラズマ
酸素アッシングと慎重なウェット・クリーニングを使用
して部分的に除去することもできる。酸素プラズマアッ
シングは、フォトレジストを高度に酸化された環境（た
とえば酸素プラズマ）において加熱することであり、こ
れによりフォトレジストが容易に除去されるアッシュに
転化される。酸素プラズマアッシングの後に、フッ化水
素酸の２００：１希釈溶液中にて９０秒ネイティブ・オ
キシド・ディップ（ａ ｎａｔｉｖｅ ｏｘｉｄｅ ｄ
ｉｐ）を行うことができる。
酸素アッシングと慎重なウェット・クリーニングを使用
して部分的に除去することもできる。酸素プラズマアッ
シングは、フォトレジストを高度に酸化された環境（た
とえば酸素プラズマ）において加熱することであり、こ
れによりフォトレジストが容易に除去されるアッシュに
転化される。酸素プラズマアッシングの後に、フッ化水
素酸の２００：１希釈溶液中にて９０秒ネイティブ・オ
キシド・ディップ（ａ ｎａｔｉｖｅ ｏｘｉｄｅ ｄ
ｉｐ）を行うことができる。
【００５２】図９は、フォトレジスト層３７中に作製さ
れている開口３１によって拘束されるピラー金属層３８
をバリヤー材料層３６の表面上に付着（電気メッキによ
り）させた後の、基板１０の断面を示している。金属層
３８（これらの層が本発明のはんだバンプの完成構造物
において果たす役割から見て、この金属はピラー金属と
呼ばれる）の表面上に、アンダーバンプ金属の層４０が
電気メッキ等の付着法を使用して付着されている。
れている開口３１によって拘束されるピラー金属層３８
をバリヤー材料層３６の表面上に付着（電気メッキによ
り）させた後の、基板１０の断面を示している。金属層
３８（これらの層が本発明のはんだバンプの完成構造物
において果たす役割から見て、この金属はピラー金属と
呼ばれる）の表面上に、アンダーバンプ金属の層４０が
電気メッキ等の付着法を使用して付着されている。
【００５３】層３６はチタンまたは銅を含むのが好まし
く、約５００〜２０００オングストロームの厚さに付着
させるのが好ましく、約１０００オングストロームの厚
さに付着させるのがさらに好ましい。
く、約５００〜２０００オングストロームの厚さに付着
させるのが好ましく、約１０００オングストロームの厚
さに付着させるのがさらに好ましい。
【００５４】層３８は銅を含むのが好ましく、約１０〜
１００μｍの厚さに施すのが好ましく、約５０μｍの厚
さに施すのがさらに好ましい。層４０はニッケルを含む
のが好ましく、約１〜１０μｍの厚さに施すのが好まし
く、約４μｍの厚さに施すのがさらに好ましい。
１００μｍの厚さに施すのが好ましく、約５０μｍの厚
さに施すのがさらに好ましい。層４０はニッケルを含む
のが好ましく、約１〜１０μｍの厚さに施すのが好まし
く、約４μｍの厚さに施すのがさらに好ましい。
【００５５】図１０は、本発明のプロセスが、フォトレ
ジスト層３７中に作製されている開口３１によって拘束
されるはんだ金属の電気メッキ層４２を、アンダーバン
プ金属（ＵＢＭ）層４０の表面上にさらに有している場
合の断面を示している。
ジスト層３７中に作製されている開口３１によって拘束
されるはんだ金属の電気メッキ層４２を、アンダーバン
プ金属（ＵＢＭ）層４０の表面上にさらに有している場
合の断面を示している。
【００５６】ＵＢＭ層４０（一般にはニッケルであっ
て、厚さは約１〜１０μｍ）は、ピラー金属層３８を覆
うように電気メッキする。バンプ金属（一般にははん
だ）の層４２は、ＵＢＭ層４０と接触している状態にて
約３０〜１００μｍの厚さに、さらに好ましくは約５０
μｍの厚さに電気メッキして作製する。電気メッキした
金属の層３８、４０、および４２は、フォトレジスト層
３７中に作製されている開口３１に中心を置いている。
て、厚さは約１〜１０μｍ）は、ピラー金属層３８を覆
うように電気メッキする。バンプ金属（一般にははん
だ）の層４２は、ＵＢＭ層４０と接触している状態にて
約３０〜１００μｍの厚さに、さらに好ましくは約５０
μｍの厚さに電気メッキして作製する。電気メッキした
金属の層３８、４０、および４２は、フォトレジスト層
３７中に作製されている開口３１に中心を置いている。
【００５７】図１１に示されている断面においては、パ
ターン焼き付けされたフォトレジスト層３７がバリヤー
層３６の表面上から除去された状態が示されている。フ
ォトレジスト層を除去するための前述の方法とプロセシ
ング条件を、図１１の断面にて示されているような層３
７の除去のためにも適用することができる。本発明では
さらに、図１２の断面にて示すように、ピラー金属材料
に対して選択的な湿式化学エッチング法または等方性乾
式エッチング法を使用してピラー金属３８の部分エッチ
ングを行う。言うまでもないことであるが、エッチング
パラメーター（このうちエッチング時間が最も有益であ
る）を調節することによって、ピラー金属層３８の直径
を所望する殆どいかなる値にも減少させることができ
る。ピラー金属層３８の直径が減少される程度に対して
及ぼされる制約は、湿式エッチングプロセスによって及
ぼされることはないが、金属バンプの信頼性および機能
性に対しては問題が生じる。ピラー金属層３８の残留直
径があまりにも小さいと、はんだバンプの堅牢性に影響
を及ぼし、また金属バンプの抵抗を増大させるという影
響を及ぼすことがある。
ターン焼き付けされたフォトレジスト層３７がバリヤー
層３６の表面上から除去された状態が示されている。フ
ォトレジスト層を除去するための前述の方法とプロセシ
ング条件を、図１１の断面にて示されているような層３
７の除去のためにも適用することができる。本発明では
さらに、図１２の断面にて示すように、ピラー金属材料
に対して選択的な湿式化学エッチング法または等方性乾
式エッチング法を使用してピラー金属３８の部分エッチ
ングを行う。言うまでもないことであるが、エッチング
パラメーター（このうちエッチング時間が最も有益であ
る）を調節することによって、ピラー金属層３８の直径
を所望する殆どいかなる値にも減少させることができ
る。ピラー金属層３８の直径が減少される程度に対して
及ぼされる制約は、湿式エッチングプロセスによって及
ぼされることはないが、金属バンプの信頼性および機能
性に対しては問題が生じる。ピラー金属層３８の残留直
径があまりにも小さいと、はんだバンプの堅牢性に影響
を及ぼし、また金属バンプの抵抗を増大させるという影
響を及ぼすことがある。
【００５８】はんだ金属がリフローされる前の本発明の
最終的な２つのプロセシング工程が図１３と図１４の断
面に示されており、バリヤー層３６の露出表面のエッチ
ングに影響を及ぼす。等方性エッチングを使用して（図
１３）、露出されたバリヤー層が完全に除去される。異
方性エッチングを使用して（図１４）、はんだ金属のカ
ラム４２の存在よって、バリヤー層のエッチングが部分
的に妨げられる。
最終的な２つのプロセシング工程が図１３と図１４の断
面に示されており、バリヤー層３６の露出表面のエッチ
ングに影響を及ぼす。等方性エッチングを使用して（図
１３）、露出されたバリヤー層が完全に除去される。異
方性エッチングを使用して（図１４）、はんだ金属のカ
ラム４２の存在よって、バリヤー層のエッチングが部分
的に妨げられる。
【００５９】ピラー３８のアンダーカット形状により、
引き続き行われるはんだリフロー時におけるピラー３８
とＵＢＭ層４０のウェッティングが防止される、と考え
られる。さらに、空気に露出されることによって、ピラ
ー３８とＵＢＭ層４０のサイドウォールが酸化され、従
って引き続き行われるはんだリフロー時におけるこれら
表面のウェッティングが防止される、と考えられる。必
要に応じて、ピラー３８とＵＢＭ層４０のサイドウォー
ルは、たとえば約２４０℃のリフロー温度未満での熱酸
化（たとえば約１２５℃における酸素雰囲気での加熱）
によってさらに酸化してもよい。
引き続き行われるはんだリフロー時におけるピラー３８
とＵＢＭ層４０のウェッティングが防止される、と考え
られる。さらに、空気に露出されることによって、ピラ
ー３８とＵＢＭ層４０のサイドウォールが酸化され、従
って引き続き行われるはんだリフロー時におけるこれら
表面のウェッティングが防止される、と考えられる。必
要に応じて、ピラー３８とＵＢＭ層４０のサイドウォー
ルは、たとえば約２４０℃のリフロー温度未満での熱酸
化（たとえば約１２５℃における酸素雰囲気での加熱）
によってさらに酸化してもよい。
【００６０】図１５と図１６は、はんだ金属がリフロー
された後の、本発明のはんだバンプの最終的な断面を示
している。図１５は図１３に、そして図１６は図１４に
対応しており、図１３と図１４を使用して説明されたバ
リヤー層３６のエッチングに関係している。図１５にお
ける断面で示されているエッチングされたバリヤー材料
層３６は、図１３において示されているエッチングされ
たバリヤー材料層に対応している、という点に留意しな
ければならない。図１６と図１４との間に同じ対応が存
在する。
された後の、本発明のはんだバンプの最終的な断面を示
している。図１５は図１３に、そして図１６は図１４に
対応しており、図１３と図１４を使用して説明されたバ
リヤー層３６のエッチングに関係している。図１５にお
ける断面で示されているエッチングされたバリヤー材料
層３６は、図１３において示されているエッチングされ
たバリヤー材料層に対応している、という点に留意しな
ければならない。図１６と図１４との間に同じ対応が存
在する。
【００６１】金属バンプの作製に対して使用される上記
のプロセシング工程（電気メッキ工程）は、フォトレジ
スト層の付着後にこのフォトレジスト層をキュアーまた
はプリベークする工程で補足することができる。
のプロセシング工程（電気メッキ工程）は、フォトレジ
スト層の付着後にこのフォトレジスト層をキュアーまた
はプリベークする工程で補足することができる。
【００６２】本発明を要約すると以下のようになる：
・本発明の準備にあたって、半導体表面を供給し、半導
体表面上に誘電体層を付着させ、誘電体層上に導体パッ
ドを供給し、導体パッドが露出表面を有し、前記導体パ
ッドの表面を含めた半導体表面上にパシベーション層を
付着させ、パシベーション層に対しパターン焼き付けと
エッチングを施し、これによりパシベーション層中に開
口を作製し、導体パッドの表面を部分的に露出させ、パ
シベーション層中の開口を導体パッドに関して中心に配
置する。
体表面上に誘電体層を付着させ、誘電体層上に導体パッ
ドを供給し、導体パッドが露出表面を有し、前記導体パ
ッドの表面を含めた半導体表面上にパシベーション層を
付着させ、パシベーション層に対しパターン焼き付けと
エッチングを施し、これによりパシベーション層中に開
口を作製し、導体パッドの表面を部分的に露出させ、パ
シベーション層中の開口を導体パッドに関して中心に配
置する。
【００６３】・本発明は、パシベーション層の表面上に
付着させたバリヤー層からスタートしており、パシベー
ション層中に作製されている開口を通して導体パッドと
接触している。
付着させたバリヤー層からスタートしており、パシベー
ション層中に作製されている開口を通して導体パッドと
接触している。
【００６４】・バリヤー層の表面上にフォトレジスト層
を付着させる。 ・フォトレジスト層に対しパターン焼き付けとエッチン
グを施してフォトレジスト層を貫く開口を作製し、この
フォトレジスト中の開口を、導体パッドに関して整列さ
せて中心に置くようにする。
を付着させる。 ・フォトレジスト層に対しパターン焼き付けとエッチン
グを施してフォトレジスト層を貫く開口を作製し、この
フォトレジスト中の開口を、導体パッドに関して整列さ
せて中心に置くようにする。
【００６５】・ピラー金属層、アンダーバンプ金属層、
およびはんだ金属層をこの順序にて、フォトレジスト層
中に作製されている開口によって拘束される状態で付着
させる。
およびはんだ金属層をこの順序にて、フォトレジスト層
中に作製されている開口によって拘束される状態で付着
させる。
【００６６】・パターン焼き付けされたフォトレジスト
層をバリヤー層の表面から除去する。 ・ピラー金属層をエッチングし、ピラー金属の直径を減
少させる。
層をバリヤー層の表面から除去する。 ・ピラー金属層をエッチングし、ピラー金属の直径を減
少させる。
【００６７】・等方性エッチングまたは異方性エッチン
グを使用してバリヤー層をエッチングする。 ・はんだ金属をリフローする。
グを使用してバリヤー層をエッチングする。 ・はんだ金属をリフローする。
【００６８】本発明は以下のような利点をもたらす。
・信頼性を高める上でボールの高さが極めて重要なポイ
ントである。パッケージのオーバーレイ層間の熱的不整
合を防止するために（たとえば、半導体素子と下側に存
在するプリント回路基板など）、オーバーレイしている
エレメント間の距離を増大させることが重要である。本
発明では、こうしたことが達成される。
ントである。パッケージのオーバーレイ層間の熱的不整
合を防止するために（たとえば、半導体素子と下側に存
在するプリント回路基板など）、オーバーレイしている
エレメント間の距離を増大させることが重要である。本
発明では、こうしたことが達成される。
【００６９】・はんだボールがより大きくなると（より
良好な熱的性能又はより高い信頼性を得るために）ピッ
チが増大し、この点は、最新技術に基づく設計要件とは
相容れない。
良好な熱的性能又はより高い信頼性を得るために）ピッ
チが増大し、この点は、最新技術に基づく設計要件とは
相容れない。
【００７０】・高さを与えることなく小さなはんだボー
ルが使用される場合、小さな隙間をアンダーフィルする
のが極めて困難である。 ・本発明を使用すると、はんだが半導体素子から比較的
離れた個所にて除去され、このことは低−αはんだを施
す必要がないということを意味している（α−粒子はメ
モリー物品においてソフト上のエラーを生じ、鉛は、腐
食するとα−粒子を放出することが知られている）。
ルが使用される場合、小さな隙間をアンダーフィルする
のが極めて困難である。 ・本発明を使用すると、はんだが半導体素子から比較的
離れた個所にて除去され、このことは低−αはんだを施
す必要がないということを意味している（α−粒子はメ
モリー物品においてソフト上のエラーを生じ、鉛は、腐
食するとα−粒子を放出することが知られている）。
【００７１】・ピラー金属に関しては、良好な導電性と
延性を有する金属（たとえば銅）を選択する必要があ
る。これは、熱応力の影響を弱めることによって改良さ
れた熱的性能を得るためのものである。
延性を有する金属（たとえば銅）を選択する必要があ
る。これは、熱応力の影響を弱めることによって改良さ
れた熱的性能を得るためのものである。
【００７２】・本発明のはんだバンプのピラーの高さが
重要であり、高いスタンドオフという目的を達成するた
めに約１０〜１００μｍでなければならない。 ・アンダーバンプ金属層のために使用される金属は、は
んだリフロー時にオーバーレイしているはんだに対して
良好な接着性を有していなければならないが、あまりに
はも早く溶解してはならず、また早く溶解した場合には
はんだに対するバリヤーを形成しなければならない、と
いう点において重要である。さらに、ＵＢＭ金属は、空
気にさらされると保護酸化物層を形成することがあり、
従ってリフロープロセス時において、ＵＢＭ金属の周り
でのピラー金属に対するはんだウェッティングが妨げら
れる。従ってＵＢＭ金属にはニッケルが好ましい。
重要であり、高いスタンドオフという目的を達成するた
めに約１０〜１００μｍでなければならない。 ・アンダーバンプ金属層のために使用される金属は、は
んだリフロー時にオーバーレイしているはんだに対して
良好な接着性を有していなければならないが、あまりに
はも早く溶解してはならず、また早く溶解した場合には
はんだに対するバリヤーを形成しなければならない、と
いう点において重要である。さらに、ＵＢＭ金属は、空
気にさらされると保護酸化物層を形成することがあり、
従ってリフロープロセス時において、ＵＢＭ金属の周り
でのピラー金属に対するはんだウェッティングが妨げら
れる。従ってＵＢＭ金属にはニッケルが好ましい。
【００７３】幾つかの特定の実施態様に関して本発明を
説明してきたが、本発明がこれらの実施態様に限定され
ることはない。本発明の精神を逸脱することなく種々の
変形や改良形が可能であることは、当業者にとっては言
うまでもないことである。従って、特許請求の範囲の範
囲内に含まれるこのような全ての変形や改良形も本発明
に含まれるものとする。
説明してきたが、本発明がこれらの実施態様に限定され
ることはない。本発明の精神を逸脱することなく種々の
変形や改良形が可能であることは、当業者にとっては言
うまでもないことである。従って、特許請求の範囲の範
囲内に含まれるこのような全ての変形や改良形も本発明
に含まれるものとする。
【図１】図１は、導体パッドが作製されている表面上で
の半導体表面の断面を示しており、半導体表面がパター
ン焼き付けされたパシベーション層で被覆されている。
図１は、電気的接触のポイントにオーバーレイするはん
だバンプを作製する従来技術の方法を示している。
の半導体表面の断面を示しており、半導体表面がパター
ン焼き付けされたパシベーション層で被覆されている。
図１は、電気的接触のポイントにオーバーレイするはん
だバンプを作製する従来技術の方法を示している。
【図２】図２は、パターン焼き付けされた誘電体層と金
属層が半導体表面上に作製された後の、図１の断面を示
している。図２は、電気的接触のポイントにオーバーレ
イするはんだバンプを作製する従来技術の方法を示して
いる。
属層が半導体表面上に作製された後の、図１の断面を示
している。図２は、電気的接触のポイントにオーバーレ
イするはんだバンプを作製する従来技術の方法を示して
いる。
【図３】図３は、バンプ金属の層とはんだ化合物を選択
的に付着させた後の、図２の断面を示している。図３
は、電気的接触のポイントにオーバーレイするはんだバ
ンプを作製する従来技術の方法を示している。
的に付着させた後の、図２の断面を示している。図３
は、電気的接触のポイントにオーバーレイするはんだバ
ンプを作製する従来技術の方法を示している。
【図４】図４は、過剰の層を半導体表面から除去した後
の、またはんだをリフローして相互接続バンプを形成さ
せた後の断面を示している。図４は、電気的接触のポイ
ントにオーバーレイするはんだバンプを作製する従来技
術の方法を示している。
の、またはんだをリフローして相互接続バンプを形成さ
せた後の断面を示している。図４は、電気的接触のポイ
ントにオーバーレイするはんだバンプを作製する従来技
術の方法を示している。
【図５】図５は、本発明の完成したはんだバンプの断面
を示している。
を示している。
【図６】図６は、本発明の完成したはんだバンプの断面
を示している。
を示している。
【図７】図７は、誘電体層が付着されていて、金属パッ
ドが作製されていて、パシベーション層が付着およびパ
ターン焼き付けされていて、そしてバリヤー材料層が付
着されている状態の半導体表面の断面を示している。
ドが作製されていて、パシベーション層が付着およびパ
ターン焼き付けされていて、そしてバリヤー材料層が付
着されている状態の半導体表面の断面を示している。
【図８】図８は、パターン焼き付けされたフォトレジス
ト層を図７の構造物上に作製した後の断面を示してい
る。
ト層を図７の構造物上に作製した後の断面を示してい
る。
【図９】図９は、ピラー金属層を金属パッドと整列させ
て作製し、アンダーバンプ金属をピラー金属の表面上に
付着させた後の断面を示している。
て作製し、アンダーバンプ金属をピラー金属の表面上に
付着させた後の断面を示している。
【図１０】図１０は、はんだ金属をアンダーバンプ金属
上に電気メッキした後の断面を示している。
上に電気メッキした後の断面を示している。
【図１１】図１１は、パターン焼き付けされたフォトレ
ジスト層を表面から除去した後の断面を示している。
ジスト層を表面から除去した後の断面を示している。
【図１２】図１２は、ピラー金属の直径を減少させた後
の断面を示している。
の断面を示している。
【図１３】図１３は、等方性エッチングを使用してバリ
ヤー層をエッチングして第１のプロフィールを作製した
後の断面を示している。
ヤー層をエッチングして第１のプロフィールを作製した
後の断面を示している。
【図１４】図１４は、異方性エッチングまたはＲＩＥを
使用してバリヤー層をエッチングして第２のプロフィー
ルを作製した後の断面を示している。
使用してバリヤー層をエッチングして第２のプロフィー
ルを作製した後の断面を示している。
【図１５】図１５は、第１のプロフィールのはんだ金属
をリフローした後の断面を示している。
をリフローした後の断面を示している。
【図１６】図１６は、第２のプロフィールのはんだ金属
をリフローした後の断面を示している。
をリフローした後の断面を示している。
フロントページの続き
(72)発明者 ムウ・シュン・リン
台湾 シン−チュー，ジンサン・テンス・
ストリート 28
(72)発明者 チン−チェン・ファン
台湾 シン−チュー，クァンファ・セヴン
ス・ストリート 38−24，11エフ−１
Claims (46)
- 【請求項１】 半導体表面上に金属バンプを形成するた
めの方法であって、 半導体表面を供給する工程；導体パッドに対する開口を
設けたパシベーション層をその上に有する、前記半導体
表面を覆う導体パッドを供給する工程、このときパシベ
ーション層の表面を覆うように、および前記開口中にバ
リヤー層が付着されている；フォトレジスト層を、前記
バリヤー層を覆うように付着させる工程；前記フォトレ
ジスト中に、導体パッドと整列したピラー開口を形成す
る工程；前記ピラー開口中にピラー金属の層を付着させ
る工程；アンダーバンプ金属の層を、前記ピラー金属を
覆うように付着させる工程；はんだ金属の層を、前記ア
ンダーバンプ金属を覆うように付着させる工程；フォト
レジスト層を除去する工程；ピラー金属層の直径を減少
させる工程；バリヤー層をエッチングする工程； およ
びはんだ金属をリフローして前記金属バンプを形成する
工程；を含む前記方法。 - 【請求項２】 前記バリヤー層が、約５００〜２０００
オングストロームの厚さに、さらに好ましくは約１００
０オングストロームの厚さに施されたチタンを含む、請
求項１記載の方法。 - 【請求項３】 前記フォトレジスト層が、約１００〜２
００μｍの厚さに、さらに好ましくは約１５０μｍの厚
さに施される、請求項１記載の方法。 - 【請求項４】 前記ピラー金属層が、約１０〜１００μ
ｍの厚さに、さらに好ましくは約５０μｍの厚さに施さ
れた銅を含む、請求項１記載の方法。 - 【請求項５】 前記アンダーバンプ金属層が、約１〜１
０μｍの厚さに、さらに好ましくは約４μｍの厚さに施
されたニッケルを含む、請求項１記載の方法。 - 【請求項６】 前記はんだ金属層が、約３０〜１００μ
ｍの厚さに、さらに好ましくは約５０μｍの厚さに施さ
れたはんだを含む、請求項１記載の方法。 - 【請求項７】 半導体表面；前記半導体表面を覆う誘電
体層；第１の材料で造られた、前記誘電体層を覆う導体
パッド；前記導体パッドと整列した開口を有する、前記
誘電体層を覆うパシベーション層；前記パシベーション
層中に造られた前記開口を含む、前記誘電体層を覆うよ
うに付着させたバリヤー層； および導体パッドと整列
していて、導体パッドの表面エリアにほぼ等しい直径を
有していて、バリヤー層と接触しているある層からはじ
まっている、ピラー金属層、アンダーバンプ金属層、お
よびはんだ金属層の３つの金属層で構成されるスタッ
ク；を含み、このとき前記ピラー金属の直径が適度の量
だけ減少されており；前記バリヤー層が、等方性エッチ
ング法または異方性エッチング法を使用して除去されて
おり； そして前記はんだ金属がリフローされている；
金属バンプ接点。 - 【請求項８】 前記バリヤー層が、約５００〜２０００
オングストロームの厚さに、さらに好ましくは約１００
０オングストロームの厚さに施されたチタンまたは銅を
含む、請求項７記載の金属バンプ接点。 - 【請求項９】 前記フォトレジスト層が、約１００〜２
００μｍの厚さに、さらに好ましくは約１５０μｍの厚
さに施される、請求項７記載の金属バンプ接点。 - 【請求項１０】 前記ピラー金属層が、約１０〜１００
μｍの厚さに、さらに好ましくは約５０μｍの厚さに施
された銅を含む、請求項７記載の金属バンプ接点。 - 【請求項１１】 前記アンダーバンプ金属層が、約１〜
１０μｍの厚さに、さらに好ましくは約４μｍの厚さに
施されたニッケルを含む、請求項７記載の金属バンプ接
点。 - 【請求項１２】 前記はんだ金属層が、約３０〜１００
μｍの厚さに、さらに好ましくは約５０μｍの厚さに施
されたはんだを含む、請求項７記載の金属バンプ接点。 - 【請求項１３】 半導体表面を供給し、導体パッドに対
する開口を設けたパシベーション層をその上に有する、
前記半導体表面を覆う導体パッドを供給する工程；前記
パシベーション層中に造られた開口を含んだバリヤー材
料層を、前記パシベーション層の表面を覆うように付着
させる工程；金属の付着を妨げる材料の層を、バリヤー
層の表面を覆うように付着させる工程；金属の付着を妨
げる材料の層をパターン焼き付け及びエッチングし、金
属の付着を妨げる材料層中に、導体パッドと整列してい
て、導体パッドの表面エリアにほぼ等しい直径を有する
開口を造る工程；導体パッドと整列している表面エリア
上のバリヤー層表面を部分的に露出させる工程；ピラー
金属の層を、バリヤー層の露出表面を覆うように付着さ
せる工程；アンダーバンプメタラージ（ＵＢＭ）の層
を、ピラー金属層の表面を覆うように付着させる工程；
バンプ金属の層を、ＵＢＭ層の表面を覆うように付着さ
せる工程；金属の付着を妨げる材料の層をバリヤー層の
表面上から取り除く工程；ピラー金属の層をエッチング
し、ピラー材料の直径を適度の量だけ減少させる工程；
等方性エッチング法または異方性エッチング法を使用し
て、前記パシベーション層の表面から前記バリヤー層を
除去する工程； および前記はんだ金属をリフローして
金属バンプを形成する工程；を含む、半導体表面上に金
属バンプを形成する方法。 - 【請求項１４】 前記バリヤー層が、約５００〜２００
０オングストロームの厚さに、さらに好ましくは約１０
００オングストロームの厚さに施されたチタンまたは銅
を含む、請求項１３記載の方法。 - 【請求項１５】 前記フォトレジスト層が、約１００〜
２００μｍの厚さに、さらに好ましくは約１５０μｍの
厚さに施される、請求項１３記載の方法。 - 【請求項１６】 前記ピラー金属層が、約１０〜１００
μｍの厚さに、さらに好ましくは約５０μｍの厚さに施
された銅を含む、請求項１３記載の方法。 - 【請求項１７】 前記アンダーバンプ金属層が、約１〜
１０μｍの厚さに、さらに好ましくは約４μｍの厚さに
施されたニッケルを含む、請求項１３記載の方法。 - 【請求項１８】 前記はんだ金属層が、約３０〜１００
μｍの厚さに、さらに好ましくは約５０μｍの厚さに施
されたはんだを含む、請求項１３記載の方法。 - 【請求項１９】 バリヤー層の露出表面に対してその場
でのスパッタクリーンを行う工程をさらに含み、このと
き前記追加工程は、前記ピラー金属層を付着させる工程
の前に行う、請求項１３記載の方法。 - 【請求項２０】 金属の付着を妨げる前記材料がフォト
レジストを含む、請求項１３記載の方法。 - 【請求項２１】 半導体表面上に金属バンプを形成する
ための方法であって、 表面もしくは表面上に導体パッドが設けられている半導
体表面を供給する工程、このとき前記導体パッドは、下
側に存在する誘電体層上に位置しており、前記支持体の
表面もしくは表面上における電気接点の少なくとも１個
所と電気的に接触している；表面層としてのバリヤー層
を有する、前記金属パンプのためのベース層を供給する
工程；ピラー金属層、アンダーバンプ金属層、およびは
んだ金属層の３つの連続した層を含む、前記金属パンプ
のためのカラムを供給する工程； および前記金属バン
プを供給する工程；を含む前記方法。 - 【請求項２２】 金属バンプのためのベース層を供給す
る前記工程が、 前記導体パッドの表面を含めて、導体パッドの下側に存
在する前記誘電体層の表面を覆うようにパシベーション
層を付着させる工程；前記パシベーション層をパターン
焼き付け及びエッチングし、前記パシベーション層に開
口を作製し、そして前記導体パッドの表面を部分的に露
出させる工程、このとき前記パシベーション層において
作製された前記開口は、前記導体パッドの表面エリアよ
り適度の量だけ小さい； および前記パシベーション層
において作製された開口を含めて、前記パシベーション
層の表面を覆うようにバリヤー材料の層を付着させる工
程；を含む、請求項２１記載の方法。 - 【請求項２３】 前記金属バンプのためのカラムを供給
する前記工程が、 金属の付着を妨げる材料の層を、バリヤー層の表面を覆
うように付着させる工程；金属の付着を妨げる材料の層
をパターン焼き付け及びエッチングし、導体パッドと整
列していて、導体パッドの表面にほぼ等しい直径を有す
る開口を、金属の付着を妨げる材料の層において作製
し、そして導体パッドと整列している表面エリア上のバ
リヤー層の表面を部分的に露出させる工程；ピラー金属
の層を、バリヤー層の露出表面を覆うように付着させる
工程；アンダーバンプメタラージ（ＵＢＭ）の層を、ピ
ラー金属層の表面を覆うように付着させる工程；バンプ
金属の層を、ＵＢＭ層の表面を覆うように付着させる工
程；金属の付着を妨げる材料の層をバリヤー層の表面上
から取り除く工程；ピラー金属層をエッチングし、ピラ
ー金属の直径を適度の量だけ減少させる工程；および等
方性エッチング法または異方性エッチング法を使用し
て、前記パシベーション層の表面から前記バリヤー層を
取り除く工程；を含む、請求項２１記載の方法。 - 【請求項２４】 金属バンプを供給する前記工程が、前
記はんだ金属をリフローして金属バンプを形成する工程
を含む、請求項２１記載の方法。 - 【請求項２５】 前記バリヤー層が、約５００〜２００
０オングストロームの厚さに、さらに好ましくは約１０
００オングストロームの厚さに施されたチタンまたは銅
を含む、請求項２１記載の方法。 - 【請求項２６】 前記フォトレジスト層が、約１００〜
２００μｍの厚さに、さらに好ましくは約１５０μｍの
厚さに施される、請求項２１記載の方法。 - 【請求項２７】 前記ピラー金属層が、約１０〜１００
μｍの厚さに、さらに好ましくは約５０μｍの厚さに施
された銅を含む、請求項２１記載の方法。 - 【請求項２８】 前記アンダーバンプ金属層が、約１〜
１０μｍの厚さに、さらに好ましくは約４μｍの厚さに
施されたニッケルを含む、請求項２１記載の方法。 - 【請求項２９】 前記はんだ金属層が、約３０〜１００
μｍの厚さに、さらに好ましくは約５０μｍの厚さに施
されたはんだを含む、請求項２１記載の方法。 - 【請求項３０】 前記半導体表面が、半導体基板、プリ
ント回路基板、フレックス回路、金属化基板、ガラス基
板、および半導体素子実装支持体からなる表面群から選
択される、請求項２１記載の方法。 - 【請求項３１】 前記半導体基板が、半導体基板、セラ
ミック基板、ガラス基板、ガリウムヒ素基板、シリコン
・オン・インシュレータ（ＳＯＩ）基板、シリコン・オ
ン・サファイア（ＳＯＳ）基板からなる基板群から選択
される、請求項３０記載の方法。 - 【請求項３２】 前記導体パッドが、アルミニウム、
銅、またはこれらの化合物を含む、請求項２１記載の方
法。 - 【請求項３３】 バリヤー層の露出表面に対してその場
でのスパッタクリーンを行う工程をさらに含み、このと
き前記追加工程は、前記ピラー金属層を付着させる工程
の前に行う、請求項２３記載の方法。 - 【請求項３４】 金属の付着を妨げる前記材料がフォト
レジストを含む、請求項２３記載の方法。 - 【請求項３５】 ピラー金属層の直径を減少させる前記
工程が、直径を０．２μｍより多く減少させることを含
む、請求項１記載の方法。 - 【請求項３６】 前記アンダーバンプ金属と前記ピラー
金属を熱的に酸化する追加工程をさらに含み、このとき
前記追加工程は、はんだ金属をリフローして前記金属バ
ンプを形成する工程の前に行う、請求項１記載の方法。 - 【請求項３７】 前記ピラー金属の直径が適度の量だけ
減少されている、すなわち０．２μｍより多く減少され
ている、請求項７記載の金属バンプ接点。 - 【請求項３８】 前記はんだ金属をリフローする前に、
前記アンダーバンプ金属と前記ピラー金属が酸化されて
いる、請求項７記載の金属バンプ接点。 - 【請求項３９】 ピラー金属の直径を適度な量だけ減少
させる前記工程が、直径を０．２μｍより多く減少減少
させることを含む、請求項１３記載の方法。 - 【請求項４０】 前記アンダーバンプ金属と前記ピラー
金属を熱的に酸化する追加工程をさらに含み、このとき
前記追加工程は、はんだ金属をリフローして金属バンプ
を形成する工程の前に行う、請求項１３記載の方法。 - 【請求項４１】 ピラー金属の直径を適度の量だけ減少
させる前記工程が、直径を０．２μｍより多く減少させ
ることを含む、請求項２３記載の方法。 - 【請求項４２】 前記アンダーバンプ金属と前記ピラー
金属を熱的に酸化する追加工程をさらに含み、このとき
前記追加工程は、はんだ金属をリフローして金属バンプ
を形成する工程の前に行う、請求項２４記載の方法。 - 【請求項４３】 前記バリヤー層を覆うようにシード層
を付着させることに関して、前記パシベーション層の表
面を覆うように及び開口中に前記バリヤー層を付着させ
た後に前記シード層を付着させる、請求項１記載の方
法。 - 【請求項４４】 前記バリヤー層を覆うようにシード層
を付着させた、請求項７記載の金属バンプ接点。 - 【請求項４５】 前記バリヤー層の表面を覆うようにシ
ード層を付着させることに関して、前記パシベーション
層の表面を覆うようにバリヤー材料の層を付着させた後
に前記シード層を付着させる、請求項１３記載の方法。 - 【請求項４６】 前記バリヤー層の表面を覆うようにシ
ード層を付着させるという追加工程に関して、前記パシ
ベーション層の表面を覆うようにバリヤー材料の層を付
着させた後に前記シード層を付着させる、請求項２２記
載の方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002056997A JP2003258014A (ja) | 2002-03-04 | 2002-03-04 | 半導体表面上に金属バンプを形成する方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002056997A JP2003258014A (ja) | 2002-03-04 | 2002-03-04 | 半導体表面上に金属バンプを形成する方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006200592A Division JP2006332694A (ja) | 2006-07-24 | 2006-07-24 | 半導体表面上に金属バンプを形成する方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003258014A true JP2003258014A (ja) | 2003-09-12 |
Family
ID=28667377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002056997A Pending JP2003258014A (ja) | 2002-03-04 | 2002-03-04 | 半導体表面上に金属バンプを形成する方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003258014A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8072070B2 (en) | 2001-03-05 | 2011-12-06 | Megica Corporation | Low fabrication cost, fine pitch and high reliability solder bump |
| US8080884B2 (en) | 2008-06-27 | 2011-12-20 | Panasonic Corporation | Mounting structure and mounting method |
| JP2012507163A (ja) * | 2008-10-31 | 2012-03-22 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 金属ピラーのための低減された応力構造を含む半導体デバイス |
| JP2015045094A (ja) * | 2008-12-31 | 2015-03-12 | ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． | 鉛を含まないスズ合金電気めっき組成物および方法 |
| KR101782503B1 (ko) * | 2011-05-18 | 2017-09-28 | 삼성전자 주식회사 | 솔더 범프 붕괴를 억제하는 반도체 소자의 범프 형성방법 |
| JP2020517088A (ja) * | 2016-12-23 | 2020-06-11 | アトテツク・ドイチユラント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツングＡｔｏｔｅｃｈ Ｄｅｕｔｓｃｈｌａｎｄ ＧｍｂＨ | コンタクトパッド上へのはんだ付け可能なはんだ堆積物の形成方法 |
| US10964658B2 (en) | 2019-02-14 | 2021-03-30 | Toshiba Memory Corporation | Semiconductor device having a metallic oxide or metallic hydroxide barrier layer |
-
2002
- 2002-03-04 JP JP2002056997A patent/JP2003258014A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8072070B2 (en) | 2001-03-05 | 2011-12-06 | Megica Corporation | Low fabrication cost, fine pitch and high reliability solder bump |
| US8368213B2 (en) | 2001-03-05 | 2013-02-05 | Megica Corporation | Low fabrication cost, fine pitch and high reliability solder bump |
| US8080884B2 (en) | 2008-06-27 | 2011-12-20 | Panasonic Corporation | Mounting structure and mounting method |
| JP2012507163A (ja) * | 2008-10-31 | 2012-03-22 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 金属ピラーのための低減された応力構造を含む半導体デバイス |
| JP2015045094A (ja) * | 2008-12-31 | 2015-03-12 | ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． | 鉛を含まないスズ合金電気めっき組成物および方法 |
| JP2016106181A (ja) * | 2008-12-31 | 2016-06-16 | ローム アンド ハース エレクトロニック マテリアルズ エルエルシーＲｏｈｍ ａｎｄ Ｈａａｓ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ ＬＬＣ | 鉛を含まないスズ合金電気めっき組成物および方法 |
| KR101782503B1 (ko) * | 2011-05-18 | 2017-09-28 | 삼성전자 주식회사 | 솔더 범프 붕괴를 억제하는 반도체 소자의 범프 형성방법 |
| JP2020517088A (ja) * | 2016-12-23 | 2020-06-11 | アトテツク・ドイチユラント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツングＡｔｏｔｅｃｈ Ｄｅｕｔｓｃｈｌａｎｄ ＧｍｂＨ | コンタクトパッド上へのはんだ付け可能なはんだ堆積物の形成方法 |
| JP7143303B2 (ja) | 2016-12-23 | 2022-09-28 | アトテック ドイチュラント ゲー・エム・ベー・ハー ウント コー． カー・ゲー | コンタクトパッド上へのはんだ付け可能なはんだ堆積物の形成方法 |
| US10964658B2 (en) | 2019-02-14 | 2021-03-30 | Toshiba Memory Corporation | Semiconductor device having a metallic oxide or metallic hydroxide barrier layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6818545B2 (en) | Low fabrication cost, fine pitch and high reliability solder bump | |
| US8158508B2 (en) | Structure and manufacturing method of a chip scale package | |
| US20080050909A1 (en) | Top layers of metal for high performance IC's | |
| US6426556B1 (en) | Reliable metal bumps on top of I/O pads with test probe marks | |
| US6586323B1 (en) | Method for dual-layer polyimide processing on bumping technology | |
| US6605524B1 (en) | Bumping process to increase bump height and to create a more robust bump structure | |
| US6756294B1 (en) | Method for improving bump reliability for flip chip devices | |
| US6426281B1 (en) | Method to form bump in bumping technology | |
| US7456090B2 (en) | Method to reduce UBM undercut | |
| US6642136B1 (en) | Method of making a low fabrication cost, high performance, high reliability chip scale package | |
| US8481418B2 (en) | Low fabrication cost, high performance, high reliability chip scale package | |
| US20080050905A1 (en) | Method of manufacturing semiconductor device | |
| JP2007502530A (ja) | 歪み解放バンプ設計による半導体装置 | |
| US6479376B1 (en) | Process improvement for the creation of aluminum contact bumps | |
| JP2006332694A (ja) | 半導体表面上に金属バンプを形成する方法 | |
| JP2003258014A (ja) | 半導体表面上に金属バンプを形成する方法 | |
| TWI678743B (zh) | 半導體線路結構及其製作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040928 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050819 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050902 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20051202 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20051207 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060302 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060324 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060724 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060822 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061201 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070202 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070406 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080731 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080805 |