KR101782503B1 - 솔더 범프 붕괴를 억제하는 반도체 소자의 범프 형성방법 - Google Patents

솔더 범프 붕괴를 억제하는 반도체 소자의 범프 형성방법 Download PDF

Info

Publication number
KR101782503B1
KR101782503B1 KR1020110046940A KR20110046940A KR101782503B1 KR 101782503 B1 KR101782503 B1 KR 101782503B1 KR 1020110046940 A KR1020110046940 A KR 1020110046940A KR 20110046940 A KR20110046940 A KR 20110046940A KR 101782503 B1 KR101782503 B1 KR 101782503B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
solder
forming
bump
layer
Prior art date
Application number
KR1020110046940A
Other languages
English (en)
Other versions
KR20120128967A (ko
Inventor
조문기
이상희
박정우
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020110046940A priority Critical patent/KR101782503B1/ko
Priority to US13/473,728 priority patent/US8980739B2/en
Publication of KR20120128967A publication Critical patent/KR20120128967A/ko
Application granted granted Critical
Publication of KR101782503B1 publication Critical patent/KR101782503B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/64—Manufacture or treatment of solid state devices other than semiconductor devices, or of parts thereof, not peculiar to a single device provided for in groups H01L31/00 - H10K99/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1181—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H01L2224/11902—Multiple masking steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent

Abstract

솔더층이 한쪽 방향으로 무너지는 결함을 억제할 수 있는 반도체 소자의 범프 형성방법에 관해 개시한다. 이를 위해 본 발명은 최종보호막에 의해 패드가 외부로 노출된 반도체 기판을 준비하는 단계와, 상기 반도체 기판 전면에 시드층을 형성하는 단계와, 상기 패드 영역을 노출하는 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트에 의해 노출된 영역에 1차 전기도금을 진행하여 필라를 형성하는 단계와, 상기 필라 위에 2차 전기도금을 진행하여 솔더층을 형성하는 단계와, 상기 포토레지스트 패턴을 제거하는 단계와, 상기 반도체 기판에 리플로우 공정을 진행하여 솔더가 필라의 표면을 덮는 솔더 범프를 형성하는 단계 및 상기 솔더 범프를 제외한 영역에 형성된 시드층을 제거하는 단계를 구비하는 반도체 소자의 범프 형성방법을 제공한다.

Description

솔더 범프 붕괴를 억제하는 반도체 소자의 범프 형성방법{Solder collapse free bumping process of semiconductor device}
본 발명은 반도체 소자 제조공정에 사용되는 범프 형성 방법에 관한 것으로, 더욱 상세하게는 전기 도금을 통해 반도체 칩의 패드와 연결된 범프를 형성하는 방법에 관한 것이다.
실리콘 기판 내에 회로부를 형성한 디램(DRAM), 플래시 메모리(Flash memory), 엘 에스 아이(LSI)와 같은 반도체 소자들은 패드를 통해 내부의 회로 기능을 외부 전자 장치로 확장한다. 이러한 반도체 칩의 패드는 지금까지는 주로 와이어 본딩을 통해 외부 인쇄회로기판으로 연결되었다. 하지만, 반도체 소자의 소형화와, 처리가 속도 점차 증가하고, 반도체 칩 내부의 입출력 신호의 개수가 증가함에 따라, 반도체 칩의 패드 위에 형성된 범프(bump)를 통해 인쇄회로기판으로 직접 연결되는 방식이 일반화되고 있다. 통상적으로 반도체 칩 위에 범프를 형성하는 방법은, 진공 증착법, 전기 도금법 및 솔더 제팅(solder jetting)법 등이 현재 소개되어 있다.
본 발명이 이루고자 하는 기술적 과제는 구리 필라를 형성하여 범프끼리의 간격을 좁힐 수 있는 반도체 기판의 범프 형성 공정에서 솔더층이 한쪽 방향으로 무너지는 결함을 억제할 수 있는 반도체 소자의 범프 형성방법을 제공하는데 있다.
본 발명이 해결하고자 하는 기술적 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위해 본 발명에 의한 본 발명의 일 태양에 의한 솔더 범프 붕괴를 억제하는 반도체 소자의 범프 형성방법은, 최종보호막에 의해 패드가 외부로 노출된 반도체 기판을 준비하는 단계와, 상기 반도체 기판 전면에 시드층을 형성하는 단계와, 상기 패드 영역을 노출하는 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트에 의해 노출된 영역에 1차 전기도금을 진행하여 필라를 형성하는 단계와, 상기 필라 위에 2차 전기도금을 진행하여 솔더층을 형성하는 단계와, 상기 포토레지스트 패턴을 제거하는 단계와, 상기 반도체 기판에 리플로우 공정을 진행하여 솔더가 필라의 표면을 덮는 솔더 범프를 형성하는 단계 및 상기 솔더 범프를 제외한 영역에 형성된 시드층을 제거하는 단계를 구비하는 것을 특징으로 한다.
본 발명의 일 실시예에 의하면, 상기 시드층을 형성하기 전, 상기 반도체 기판 전면에 상기 패드를 노출하는 완충 절연막을 형성하는 공정을 더 진행할 수 있으며, 상기 완충 절연막은, 폴리이미드 및 에폭시 중에서 선택된 하나일 수 있다.
또한 본 발명의 일 실시예에 의하면, 상기 완충 절연막이 형성된 반도체 기판 전면에 장벽층(barrier metal layer)을 형성하는 공정을 더 진행할 수 있으며, 상기 장벽층은 티타늄(Ti), 티타늄텅스텐(TiW) 중에서 선택된 하나일 수 있다.
한편, 상기 시드층은 구리 재질일 수 있으며, 이때 상기 1차 전기도금에 의한 필라는 구리 재질인 것이 적합하다. 그리고 상기 1차 전기 도금에 의한 필라의 높이는 전체 범프 높이의 10~70% 범위일 수 있다.
또한, 본 발명의 일 실시예에 의하면, 상기 포토레지스트 패턴을 제거한 후, 리플로우 공정을 진행하기 전, 상기 반도체 기판의 표면의 자연산화막을 제거하는 공정을 더 진행할 수 있으며, 상기 반도체 기판 표면의 자연산화막을 제거하는 공정은, 상기 반도체 기판을 챔버에 넣고 포름산(HCO2H) 분위기에서 열처리일 수 있다. 이때, 상기 열처리 온도는, 200~250℃ 범위인 것이 적합하다.
본 발명의 일 실시예에 의하면, 상기 리플로우 공정 후, 순수물(DI Water)을 사용한 세정 공정을 더 진행하여 잔류하는 포름산을 제거할 수 있다.
또한 본 발명의 일 실시예에 의하면, 상기 솔더 범프를 제외한 영역에 형성된 시드층을 제거하는 단계는 습식식각에 의해 수행되는 것이 적합하며, 이때 식각액을 과산화수소(H2O2)를 사용하여 진행할 수 있다.
상기 기술적 과제를 달성하기 위해 본 발명에 의한 본 발명의 다른 태양에 의한 솔더 범프 붕괴를 억제하는 반도체 소자의 범프 형성방법은, 패드와 연결된 제1 도전 필라와 제2 솔더층으로 이루어진 제1 범프 구조를 형성하는 단계와, 상기 제1 범프 구조가 형성된 반도체 기판에 포름산(HCO2H)을 사용한 열처리를 수행하여 자연산화막을 제거하는 단계와, 상기 제1 범프 구조가 형성된 반도체 기판을 리플로우 처리하여 제2 범프 구조를 형성하는 단계와, 상기 제2 범프 구조에서 상기 제1 도전 필라 하부에 형성된 시드층을 제거하기 위한 식각 공정을 진행하는 단계를 구비하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 의하면, 상기 제1 도전 필라는, 구리 필라일 수 있으며, 상기 제2 범프 구조를 형성하는 단계 후, 상기 제2 범프 구조가 형성된 반도체 기판에 대한 순수물(DI water) 세정 공정 단계를 더 진행할 수 있다.
따라서, 상술한 본 발명에 의하면, 첫째 본 발명은 리플로우 공정을 먼저 진행한 후, 시드층 제거를 위한 습식식각을 진행한다. 그러므로 구리 필라의 측면이 솔더층에 의해 덮인 상태로 습식식각이 진행되기 때문에 구리 필라의 측면이 식각 되어 직경이 감소하는 문제가 발생하지 않으며, 이에 따라 리플로우 공정에서 솔더층이 무너지는 것을 억제할 수 있다.
둘째, 본 발명은 구리 필라와 솔더층으로 이루어진 범프를 형성하기 때문에, 솔더층으로만 범프를 형성할 때와 비교하여 인접하는 범프끼리의 피치를 줄일 수 있다.
마지막으로 본 발명은 리플로우 공정을 진행하기 전, 플럭스 처리 대신에 포름산 분위기의 열처리를 수행하여 반도체 기판 표면의 자연산화막을 제거하기 때문에, 플럭스 잔류물이 반도체 기판 표면에 일부 잔류하여 후속되는 시드층 식각 공정에서 발생되는 언에치(unetch) 결함을 억제할 수 있다.
도1 내지 도 9는 본 발명의 일 실시예에 의한 솔더 범프 붕괴를 억제하는 반도체 소자의 범프 형성방법을 설명하기 위한 단면도들이다.
도 10은 본 발명의 일 실시예에 의한 솔더 범프 붕괴를 억제하는 반도체 소자의 범프 형성방법을 설명하기 위한 플로차트(flow chart)이다.
본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 여러 가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 단지, 본 실시예들에 대한 설명은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다. 첨부된 도면에서 구성 요소들은 설명의 편의를 위하여 그 크기가 실제보다 확대하여 도시한 것이며, 각 구성 요소의 비율은 과장되거나 축소될 수 있다.
어떤 구성 요소가 다른 구성 요소의 '상'에 있다거나 '연결되어' 있다고 기재된 경우, 다른 구성 요소에 상에 직접 맞닿아 있거나 또는 연결되어 있을 수 있지만, 중간에 또 다른 구성 요소가 존재할 수 있다고 이해되어야 할 것이다. 반면, 어떤 구성 요소가 다른 구성 요소의 '바로위에' 있다거나 '직접 연결되어' 있다고 기재된 경우에는, 중간에 또 다른 구성 요소가 존재하지 않는 것으로 이해 될수 있다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 예를 들면, '~사이에'와 '직접 ~사이에'에 등도 마찬가지로 해석될 수 있다.
제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용될 수 있다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다.
단수의 표현은 문맥상 명백하게 다르게 표현하지 않는 한, 복수의 표현을 포함한다. '포함한다' 또는 '가진다' 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하기 위한 것으로, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들이 부가될 수 있는 것으로 해석될 수 있다. 본 발명의 실시예들에서 사용되는 용어들은 다르게 정의되지 않는 한, 해당 기술 분야에서 통상의 지식을 가진 자에게 통상적으로 알려진 의미로 해석될 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도1 내지 도 9는 본 발명의 일 실시예에 의한 솔더 범프 붕괴를 억제하는 반도체 소자의 범프 형성방법을 설명하기 위한 단면도들이다.
도 1을 참조하면, 먼저, 반도체 소자 내부에 포함된 회로기능을 외부로 확장할 수 있는 패드(112)가 형성된 반도체 기판(100)을 준비한다. 상기 반도체 기판(100)은 복수개의 반도체 칩들이 매트릭스 형태로 형성되고 스크라이브 라인(미도시)에 의해 서로 분리된 웨이퍼 기판일 수 있다. 또한 상기 반도체 기판(100)은 웨이퍼 제조공정을 통해 실리콘 기판 내에 회로부가 형성될 수 있고, 패드(112)는 최종보호층(104)인 패시베이션층(passivation layer)에 의해 외부로 노출된 형태일 수 있다.
한편, 상기 반도체 기판(100)은 범프(bump)가 상기 패드(112) 위에 형성될 수 있는 구조이면 어떠한 기능을 갖더라도 본 발명에 의한 솔더 범프의 붕괴를 억제하는 범프 형성 방법을 적용시킬 수 있다. 가령 상기 반도체 기판은 디램(DRAM) 소자, 플래시 메모리(flash memory) 소자, 마이크로 컨트롤러와 같은 LSI 소자, 로직 소자, 아날로그 소자, 디지털 시그널 프로세서 소자, 시스템 온 칩(System On Chip) 소자 혹은 개별 소자와 같은 다양한 소자가 될 수도 있다.
또한 상기 반도체 기판(100)은 두 개 이상의 웨이퍼가 적층되고, 상기 패드는 쓰루 실리콘 비아(TSV: Through Silicon Via)에 의해 서로 상하 방향으로 연결된 구조일 수도 있다.
도 2를 참조하면, 상기 패드(112)가 외부로 노출된 반도체 기판(100) 전면에 완충 절연막(106)을 일정 두께로 증착(deposition)한다. 그 후, 상기 완충 절연막(106) 위에 상기 패드를 노출시킬 수 있는 포토레지스트 패턴(미도시)을 형성한 후, 상기 포토레지스트 패턴을 이용하여 상기 완충 절연막(106) 일부를 식각하여 상기 패드(112)를 외부로 노출시킨다. 상기 완충절연막(106)은 여러 가지 재질의 절연막을 사용할 수 있으나, 본 발명에서는 폴리이미드(polymide) 혹은 에폭시(epoxy) 수지와 같은 재질로 형성할 수 있다.
도 3을 참조하면, 상기 패드(112)를 노출하는 완충절연막(106)이 형성된 반도체 기판(100) 전면에 장벽층(108)을 형성한다. 상기 장벽층(108)은 티타늄(Ti) 혹은 티타늄 텅스텐(TiW)과 같은 재질을 사용하여 형성할 수 있으며, 그 두께는 500~4000Å 범위로 형성할 수 있다. 상기 장벽층(108)은 스퍼터링(Sputtering), 물리적 기상증착(PVD: Physical Vapor Deposition)과 같은 금속막 증착 방식에 따라 형성할 수 있으며, 필요에 따라 다른 금속막 증착 방식을 채택할 수도 있다. 상기 장벽층(108)은 상부에 적층되는 금속층, 예컨대 시드층(110)과 패드(112) 사이에서 접착층 역할도 수행할 수 있다.
이어서 상기 장벽층(108)이 형성된 반도체 기판(100) 전면에 시드층(seed layer, 110)을 1000~4000Å 두께로 형성한다. 상기 시드층(110)은 스퍼터링(sputtering), 물리적 기상증착(PVD: Physical Vapor Deposition) 방식 등으로 형성할 수 있다.
도 4 및 도 5를 참조하면, 상기 시드층(110)이 형성된 반도체 기판(100) 전면에 포토레지스트 패턴(120)을 형성한다. 상기 포토레지스트 패턴(112)의 형태는 상기 패드(112) 위에 형성된 시드층(112)이 외부로 노출될 수 있는 형태인 것이 적합하며, 그 높이는 범프 전체 높이보다는 낮게 형성할 수 있다. 이어서 포토레지스트 패턴(120)이 형성된 반도체 기판(100)을 전기 도금을 위한 욕조(bath)에 넣고, 상기 노출된 시드층(110)을 성장시켜 1차 도금을 진행하여 필라(pillar), 예컨대 구리 필라(114)를 형성한다. 상기 구리 필라(114)는 포토 리소그라피(photo lithography) 공정에 의해 만들어지진 패턴을 이용하기 때문에 좁은 폭으로 형성할 수 있다. 따라서 반도체 소자 내부에 입출력 신호가 많고, 범프끼리의 간격을 좁게 설계할 필요가 있는 경우, 솔더층만을 이용하지 않고 필라와 솔더로 이루어진 범프를 형성하면, 범프끼리의 간격을 좀 더 좁게 만들 수 있는 장점이 있다. 상기 구리 필라(114)의 높이는 범프끼리의 간격을 좁게 유지하기 위해 범프 전체 높이의 10~70%까지 형성할 수 있다.
도 6 및 도 7을 참조하면, 상기 구리 필라(114)가 형성된 반도체 기판(100)을 다른 욕조(bath)에 넣고 2차 전기 도금을 실시하여 상기 구리 필라(114) 위에 솔더층(116)을 형성한다. 상기 솔더층(116)은 포토레지스트 패턴(120)보다 높게 형성할 수도 있고, 필요에 따라 낮게 형성할 수도 있다. 상기 솔더층(116)은 주석과 은의 합금(Sn/Ag Alloy)일 수 있으며, 필요에 따라 구리(Cu), 팔라듐(Pd), 비스무트(Bi), 안티몬(Sb) 등의 첨가제가 추가될 수도 있다. 계속해서 상기 솔더층(116)을 형성한 후, 에싱 공정(ashing process)을 진행하여 도 7과 같이 포토레지스트 패턴(120)을 제거한다.
도 8을 참조하면, 상기 포토레지스트 패턴(120)을 제거한 후, 반도체 기판(100) 상부면에 형성된 자연산화막을 제거하기 위한 공정을 진행한다. 본 발명의 일 실시예에 의하면, 카르폭시산의 일종인 포름산(HCO2H) 열처리를 통해 상기 반도체 기판(100) 전면에 형성된 자연산화막을 제거한다. 구체적으로 자연산화막 제거를 위한 챔버(Chamber)에 에어로졸(aerosol) 상태의 포름산 입자가 미세하고 균일한 형태로 분포하게 한 후, 약 200~250℃ 온도에서 열처리를 수행하여 자연산화막을 제거시킨다.
한편, 범프 형성 공정에 있어서, 통상적으로 자연산화막을 제거하기 위해 액상의 플럭스(Flux)를 사용하는데, 플럭스(Flux)는 구리 필라(111) 표면의 자연산화막을 제거시킴과 동시에 구리 필라(114) 표면에 솔더층(116)이 잘 녹아 표면을 덮을 수 있도록 젖음성(wettability)을 개선하는 효과가 있다. 하지만 플럭스를 사용할 경우, 구리로 이루어진 시드층(110) 위에 플럭스 잔류물(Flux residue)이 남아 있을 수 있다. 이에 따라 본 발명과 같이 리플로우 공정을 먼저 진행하고, 후속 공정에서 습식식각을 통해 시드층을 제거하면, 플럭스 잔류물이 있는 영역에 시드층(110)이 습식식각으로 제거되지 않는 문제점이 발생한다.
이러한 문제점을 개선하기 위해, 본 발명에서는 자연산화막을 제거하기 위해 플러스 처리 공정 대신에 포름산을 이용한 열처리 공정을 적용한다. 따라서 액상의 플럭스가 반도체 기판(100) 위에 도포되지 않고, 에어로졸(aerosol) 상태의 포름산(Formic Acid)만 반도체 기판 표면에 닿기 때문에, 플럭스를 제거하기 위한 별도의 세정 공정을 진행할 필요가 없다. 단지 필요에 따라 리플로우 공정이 완료된 후, 순수물(DI Water)을 사용하여 포름산 잔류물을 제거하는 수준의 세정 공정을 진행할 수도 있다.
일반적으로 리플로우 공정을 진행하기 전, 플럭스 처리를 통하여 자연산화막을 제거하면, 플럭스 제거 공정에서 플럭스 제거용 전용 세정액을 사용해야 하며, 값비싼 세정액을 플럭스 제거에 적합한 상태로 유지하고 관리하는데 많은 노력과 비용이 소요된다. 그러나 본 발명과 같이 포름산 열처리를 통하여 자연산화막을 제거하면, 이러한 문제점을 해결할 수 있다.
이어서 포름산 열처리가 완료된 반도체 기판(100)을 리플로우 장비에서 220~260℃의 온도 범위에서 리플로우 공정을 진행한다. 이때, 범프(118) 상부의 솔더층(116A)이 녹아 하부로 흘러내려 구리 필라(114) 상부를 덮게되고, 솔더층(116A)과 구리 필라(114)의 경계면에는 금속층간화합물(IMC: Inter Metallic Compound, 미도시)이 형성되게 된다.
따라서, 본 발명은 시드층(110)을 제거하기 위한 식각 공정보다 먼저 리플로우 공정을 진행하기 때문에 범프(118)의 구리 필라(114)의 측면이 식각되어 직경이 줄어드는 문제점을 해결할 수 있으며, 이에 따라 리플로우 공정에서는 솔더층이 한쪽 방향으로 무너지는 결함(collapse defect)을 억제할 수 있다. 그 후, 선택적으로 순수물(DI water)을 사용한 세정공정을 진행하여 반도체 기판(100) 상부에 잔류하는 포름산 입자를 제거한다.
도 9를 참조하면, 상기 시드층(110)은 전기 도금시 구리 필라(114)를 성장시키기 위한 씨앗(seed) 역할을 하지만, 전기 도금이 완료된 후, 범프(118) 이외의 영역에서는 불필요한 도전층이다. 따라서 상기 시드층(110) 및 장벽층(108)은 적절한 방법을 통해 모두 제거해야 한다. 본 발명에서는 상기 시드층(110) 및 장벽층(108)을 제거하기 위해 과산화수소(H2O2)를 식각액으로 사용하여 습식식각을 진행하여 제거한다. 본 발명은 먼저 리플로우 공정은 진행한 후, 후속으로 습식식각을 진행하기 때문에, 습식식각에 의해 발생될 수 있는 구리 필라(114)의 식각을 억제하며 구리 필라(114)의 직경 감소를 예방할 수 있어서, 솔더 범프(116A)가 구리 필라(114) 위에 안정적으로 형성된다. 즉, 구리 필라(114)의 측면이 습식식각 공정에서 함께 식각되어 직경이 좁아지는 문제가 발생되지 않는다. 이에 따라 리플로우 공정 후 습식 식각을 진행할 때, 구리 필라(114)의 측면에 약간의 식각이 발생하나, 이미 리플로우 공정을 진행하였기 때문에 솔더 범프(116A)가 구리 필라(114)의 한쪽 측면으로 흘러내리는 문제가 발생하지 않는다.
추가로 범프(118A) 하부의 장벽층(108) 및 시드층(110)에 약간의 언더컷(undercut, A)이 발생할 수 있다. 한편, 본 발명은 리플로우 공정을 먼저 진행한 후, 시드층 제거를 위한 식각 공정을 진행하기 때문에, 구리 필라(114) 측벽에 식각 공정에 의한 단차(B)가 확인되는 특징을 갖는다.
본 발명은 상기 시드층(110) 및 장벽층(108)을 제거하는 방식을 습식식각으로 설명하였으나, 이는 발명을 실현시키고자 하는 하나의 실시예일 뿐, 다른 식각 방식, 예컨대 건식식각을 통해 상기 시드층(110)과 장벽층(108)을 제거해도 무방하다.
도 10은 본 발명의 일 실시예에 의한 솔더 범프 붕괴를 억제하는 반도체 소자의 범프 형성방법을 설명하기 위한 플로차트(flow chart)이다. 이해를 돕기 위해 도 1 내지 도 9를 함께 참조하여 설명한다.
도 10을 참조하면, 먼저 최종 보호막인 패시베이션층이 형성된 반도체 기판을 준비(S100)한다. 그 후, 상기 반도체 기판의 패드를 노출시키는 완충 절연막을 도 2와 같이 형성(S102)한다. 이어서 도 3과 같이 반도체 기판 전면을 덮는 장벽층을 티타늄 혹은 티타늄 텅스텐을 사용하여 형성(S104)하고, 상기 장벽층 위에 시드층을 구리 재질로 형성(S106)한다.
계속해서 상기 패드 영역 위에 시드층을 노출시키는 포토레지스트 패턴을 도 4와 같이 형성(S108)하고, 도 5와 같이 상기 시드층을 성장시켜 구리 필라를 형성하는 1차 도금 공정을 진행(S110)한다. 그리고 도 6과 같이 상기 구리 필라 위에 솔더층을 형성하는 2차 도금 공정을 진행(S112)하고, 도금 차폐막으로 사용된 포토레지스트 패턴을 제거(S114)한다.
이어서 플럭스 처리를 통해 반도체 기판 전면의 자연산화막을 제거하지 않고, 포름산 열처리를 통해 반도체 기판 전면에 형성된 자연산화막을 제거하는 공정을 진행(S116)한다. 계속해서 도 8과 같이 리플로우 공정을 진행(S118)하여, 솔더층의 무너짐 없이 솔더층이 구리 필라 표면을 덮도록 한다. 마지막으로 도 9와 같이 습식식각을 통해 반도체 기판 표면에 형성된 시드층 및 장벽층을 제거한다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.
100: 반도체 기판, 104: 패시베이션층,
106: 완충절연막, 108: 장벽층,
110: 시드층, 112: 패드,
114: 구리 필라, 116: 솔더층,
118: 범프, 120: 포토레지스트 패턴.

Claims (10)

  1. 최종보호막에 의해 패드가 외부로 노출된 반도체 기판을 준비하는 단계;
    상기 반도체 기판 전면에 시드층을 형성하는 단계;
    상기 패드 위의 시드층을 노출하는 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트에 의해 노출된 영역에 1차 전기도금을 진행하여 필라를 형성하는 단계;
    상기 필라 위에 2차 전기도금을 진행하여 솔더층을 형성하는 단계;
    상기 포토레지스트 패턴을 제거하는 단계;
    상기 반도체 기판에 리플로우 공정을 진행하여 상기 솔더층이 상기 필라의 측벽의 적어도 일부를 덮는 솔더 범프를 형성하는 단계; 및
    상기 솔더 범프를 제외한 영역에 형성된 시드층을 제거하는 단계를 구비하는 것을 특징으로 하는 솔더 범프 붕괴를 억제하는 반도체 소자의 범프 형성방법.
  2. 제1항에 있어서,
    상기 시드층을 형성하기 전,
    상기 반도체 기판 전면에 상기 패드를 노출하는 완충 절연막을 형성하는 공정을 더 진행하는 것을 특징으로 하는 솔더 범프 붕괴를 억제하는 반도체 소자의 범프 형성방법.
  3. 제2항에 있어서,
    상기 완충 절연막이 형성된 반도체 기판 전면에 장벽층(barrier metal layer)을 형성하는 공정을 더 진행하는 것을 특징으로 하는 솔더 범프 붕괴를 억제하는 반도체 소자의 범프 형성방법.
  4. 제1항에 있어서,
    상기 시드층은, 구리 재질인 것을 특징으로 하는 솔더 범프 붕괴를 억제하는 반도체 소자의 범프 형성방법.
  5. 제1항에 있어서,
    상기 1차 전기도금에 의한 상기 필라는 구리 재질인 것을 특징으로 하는 솔더 범프 붕괴를 억제하는 반도체 소자의 범프 형성방법.
  6. 제1항에 있어서,
    상기 포토레지스트 패턴을 제거한 후, 리플로우 공정을 진행하기 전,
    상기 반도체 기판의 표면의 자연산화막을 제거하는 공정을 더 진행하는 것을 특징으로 하는 솔더 범프 붕괴를 억제하는 반도체 소자의 범프 형성방법.
  7. 제6항에 있어서,
    상기 반도체 기판 표면의 자연산화막을 제거하는 공정은,
    상기 반도체 기판을 챔버에 넣고 포름산(HCO2H) 분위기에서 열처리하는 것을 특징으로 하는 솔더 범프 붕괴를 억제하는 반도체 소자의 범프 형성방법.
  8. 제1항에 있어서,
    상기 리플로우 공정 후,
    순수물(DI Water)을 사용한 세정 공정을 더 진행하는 것을 특징으로 하는 솔더 범프 붕괴를 억제하는 반도체 소자의 범프 형성방법.
  9. 패드와 연결된 도전 필라와 솔더층으로 이루어진 제1 범프 구조를 형성하는 단계;
    상기 제1 범프 구조가 형성된 반도체 기판에 포름산(HCO2H)을 사용한 열처리를 수행하여 자연산화막을 제거하는 단계;
    상기 제1 범프 구조가 형성된 반도체 기판을 리플로우 처리하여 상기 솔더층이 상기 도전 필라의 측벽의 적어도 일부를 덮는 제2 범프 구조를 형성하는 단계; 및
    상기 제2 범프 구조에서 상기 도전 필라 하부에 형성된 시드층을 제거하기 위한 식각 공정을 진행하는 단계를 구비하는 것을 특징으로 하는 솔더 범프 붕괴를 억제하는 반도체 소자의 범프 형성방법.
  10. 제9항에 있어서,
    상기 제2 범프 구조를 형성하는 단계 후,
    상기 제2 범프 구조가 형성된 반도체 기판에 대한 순수물(DI water) 세정 공정 단계를 더 진행하는 것을 특징으로 하는 솔더 범프의 붕괴를 억제하는 반도체 소자의 범프 형성방법.
KR1020110046940A 2011-05-18 2011-05-18 솔더 범프 붕괴를 억제하는 반도체 소자의 범프 형성방법 KR101782503B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110046940A KR101782503B1 (ko) 2011-05-18 2011-05-18 솔더 범프 붕괴를 억제하는 반도체 소자의 범프 형성방법
US13/473,728 US8980739B2 (en) 2011-05-18 2012-05-17 Solder collapse free bumping process of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110046940A KR101782503B1 (ko) 2011-05-18 2011-05-18 솔더 범프 붕괴를 억제하는 반도체 소자의 범프 형성방법

Publications (2)

Publication Number Publication Date
KR20120128967A KR20120128967A (ko) 2012-11-28
KR101782503B1 true KR101782503B1 (ko) 2017-09-28

Family

ID=47175231

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110046940A KR101782503B1 (ko) 2011-05-18 2011-05-18 솔더 범프 붕괴를 억제하는 반도체 소자의 범프 형성방법

Country Status (2)

Country Link
US (1) US8980739B2 (ko)
KR (1) KR101782503B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5357784B2 (ja) * 2010-01-05 2013-12-04 パナソニック株式会社 半導体装置及びその製造方法
US8431478B2 (en) * 2011-09-16 2013-04-30 Chipmos Technologies, Inc. Solder cap bump in semiconductor package and method of manufacturing the same
KR20140041975A (ko) 2012-09-25 2014-04-07 삼성전자주식회사 범프 구조체 및 이를 포함하는 전기적 연결 구조체
US9735123B2 (en) 2014-03-13 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure and manufacturing method
US20150262952A1 (en) * 2014-03-13 2015-09-17 Taiwan Semiconductor Manufacturing Co., Ltd Bump structure and method for forming the same
US20150276945A1 (en) 2014-03-25 2015-10-01 Oy Ajat Ltd. Semiconductor bump-bonded x-ray imaging device
CN105097576B (zh) * 2015-07-16 2018-07-06 北京工业大学 一种高可靠性晶圆级焊锡微凸点制作方法
CN105140140B (zh) * 2015-07-16 2018-07-13 北京工业大学 一种晶圆级焊锡微凸点的制作方法
KR102430984B1 (ko) 2015-09-22 2022-08-09 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR102458034B1 (ko) 2015-10-16 2022-10-25 삼성전자주식회사 반도체 패키지, 반도체 패키지의 제조방법, 및 반도체 모듈
KR102462504B1 (ko) * 2015-11-19 2022-11-02 삼성전자주식회사 범프를 갖는 반도체 소자 및 그 형성 방법
US9646943B1 (en) 2015-12-31 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Connector structure and method of forming same
FR3050865B1 (fr) * 2016-05-02 2018-10-12 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de realisation d'interconnexions conductrices sur un substrat et interconnexions ainsi obtenues
JP2017228565A (ja) * 2016-06-20 2017-12-28 ソニー株式会社 基板装置、電子機器及び基板装置の製造方法
US10586782B2 (en) 2017-07-01 2020-03-10 International Business Machines Corporation Lead-free solder joining of electronic structures
KR102540961B1 (ko) * 2018-07-05 2023-06-07 삼성전자주식회사 반도체 칩, 및 이를 가지는 반도체 패키지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003258014A (ja) * 2002-03-04 2003-09-12 Megic Corp 半導体表面上に金属バンプを形成する方法
JP2009081398A (ja) * 2007-09-27 2009-04-16 Fujitsu Microelectronics Ltd 電極の形成方法及び半導体装置の製造方法

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3458925A (en) * 1966-01-20 1969-08-05 Ibm Method of forming solder mounds on substrates
US5937320A (en) * 1998-04-08 1999-08-10 International Business Machines Corporation Barrier layers for electroplated SnPb eutectic solder joints
JP3800802B2 (ja) 1998-05-18 2006-07-26 ソニー株式会社 バンプ製造方法
JP3397313B2 (ja) 1999-12-20 2003-04-14 富士通株式会社 半導体装置の製造方法及び電子部品の実装方法
JP3968554B2 (ja) * 2000-05-01 2007-08-29 セイコーエプソン株式会社 バンプの形成方法及び半導体装置の製造方法
KR20020060307A (ko) 2001-01-10 2002-07-18 윤종용 솔더 범프의 형성 방법
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
US8158508B2 (en) * 2001-03-05 2012-04-17 Megica Corporation Structure and manufacturing method of a chip scale package
TWI245402B (en) * 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
JP3829325B2 (ja) * 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
JP2003243448A (ja) * 2002-02-18 2003-08-29 Seiko Epson Corp 半導体装置及びその製造方法並びに電子機器
US6703069B1 (en) * 2002-09-30 2004-03-09 Intel Corporation Under bump metallurgy for lead-tin bump over copper pad
WO2005048311A2 (en) * 2003-11-10 2005-05-26 Chippac, Inc. Bump-on-lead flip chip interconnection
US7253012B2 (en) * 2004-09-14 2007-08-07 Agere Systems, Inc. Guard ring for improved matching
US7119002B2 (en) * 2004-12-14 2006-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Solder bump composition for flip chip
US7314819B2 (en) * 2005-06-30 2008-01-01 Intel Corporation Ball-limiting metallurgies, solder bump compositions used therewith, packages assembled thereby, and methods of assembling same
TWI378540B (en) * 2006-10-14 2012-12-01 Advanpack Solutions Pte Ltd Chip and manufacturing method thereof
TWI419242B (zh) * 2007-02-05 2013-12-11 Chipmos Technologies Inc 具有加強物的凸塊結構及其製造方法
TW200842996A (en) * 2007-04-17 2008-11-01 Advanced Semiconductor Eng Method for forming bumps on under bump metallurgy
US8039960B2 (en) * 2007-09-21 2011-10-18 Stats Chippac, Ltd. Solder bump with inner core pillar in semiconductor package
US8124323B2 (en) * 2007-09-25 2012-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for patterning a photosensitive layer
KR100921919B1 (ko) * 2007-11-16 2009-10-16 (주)화백엔지니어링 반도체 칩에 형성되는 구리기둥-주석범프 및 그의 형성방법
KR101406276B1 (ko) * 2007-11-29 2014-06-27 삼성전자주식회사 반도체 장치의 금속 배선 및 그 형성 방법
US20090233436A1 (en) * 2008-03-12 2009-09-17 Stats Chippac, Ltd. Semiconductor Device Having High-Density Interconnect Array with Core Pillars Formed With OSP Coating
US7994043B1 (en) * 2008-04-24 2011-08-09 Amkor Technology, Inc. Lead free alloy bump structure and fabrication method
US7968446B2 (en) * 2008-10-06 2011-06-28 Wan-Ling Yu Metallic bump structure without under bump metallurgy and manufacturing method thereof
US9627254B2 (en) * 2009-07-02 2017-04-18 Flipchip International, Llc Method for building vertical pillar interconnect
WO2011002778A2 (en) * 2009-07-02 2011-01-06 Flipchip International, Llc Methods and structures for a vertical pillar interconnect
TW201113962A (en) * 2009-10-14 2011-04-16 Advanced Semiconductor Eng Chip having metal pillar structure
KR101187977B1 (ko) * 2009-12-08 2012-10-05 삼성전기주식회사 패키지 기판 및 그의 제조방법
US20110186989A1 (en) * 2010-02-04 2011-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Bump Formation Process
JP2011165862A (ja) * 2010-02-09 2011-08-25 Sony Corp 半導体装置、チップ・オン・チップの実装構造、半導体装置の製造方法及びチップ・オン・チップの実装構造の形成方法
US8318596B2 (en) * 2010-02-11 2012-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar structure having a non-planar surface for semiconductor devices
US8759209B2 (en) * 2010-03-25 2014-06-24 Stats Chippac, Ltd. Semiconductor device and method of forming a dual UBM structure for lead free bump connections
US8294265B1 (en) * 2010-03-31 2012-10-23 Amkor Technology, Inc. Semiconductor device for improving electrical and mechanical connectivity of conductive pillers and method therefor
US8492891B2 (en) * 2010-04-22 2013-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with electrolytic metal sidewall protection
US8232193B2 (en) * 2010-07-08 2012-07-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming Cu pillar capped by barrier layer
US8258055B2 (en) * 2010-07-08 2012-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor die
US8227334B2 (en) * 2010-07-26 2012-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Doping minor elements into metal bumps
JP2012028708A (ja) * 2010-07-27 2012-02-09 Renesas Electronics Corp 半導体装置
US8598030B2 (en) * 2010-08-12 2013-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. Process for making conductive post with footing profile
JP2012054366A (ja) * 2010-08-31 2012-03-15 Toshiba Corp 半導体装置および半導体装置の製造方法
US8283781B2 (en) * 2010-09-10 2012-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having pad structure with stress buffer layer
JP2012069704A (ja) * 2010-09-22 2012-04-05 Toshiba Corp 半導体装置及びその製造方法
KR101695353B1 (ko) * 2010-10-06 2017-01-11 삼성전자 주식회사 반도체 패키지 및 반도체 패키지 모듈
US20120098124A1 (en) * 2010-10-21 2012-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having under-bump metallization (ubm) structure and method of forming the same
KR20120056051A (ko) * 2010-11-24 2012-06-01 삼성전자주식회사 반도체 패키지의 제조 방법 및 반도체 패키지
JP2012186374A (ja) * 2011-03-07 2012-09-27 Renesas Electronics Corp 半導体装置、及びその製造方法
JP5664392B2 (ja) * 2011-03-23 2015-02-04 ソニー株式会社 半導体装置、半導体装置の製造方法、及び配線基板の製造方法
JP2012204788A (ja) * 2011-03-28 2012-10-22 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
TW201250959A (en) * 2011-05-05 2012-12-16 Siliconware Precision Industries Co Ltd Semiconductor structure and fabrication method thereof
US8435881B2 (en) * 2011-06-23 2013-05-07 STAT ChipPAC, Ltd. Semiconductor device and method of forming protective coating over interconnect structure to inhibit surface oxidation
US8431478B2 (en) * 2011-09-16 2013-04-30 Chipmos Technologies, Inc. Solder cap bump in semiconductor package and method of manufacturing the same
US20130075907A1 (en) * 2011-09-23 2013-03-28 Broadcom Corporation Interconnection Between Integrated Circuit and Package
KR20130035619A (ko) * 2011-09-30 2013-04-09 삼성전자주식회사 반도체 소자의 연결 범프 형성 방법
US8653658B2 (en) * 2011-11-30 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Planarized bumps for underfill control
US9324667B2 (en) * 2012-01-13 2016-04-26 Freescale Semiconductor, Inc. Semiconductor devices with compliant interconnects
US8846302B2 (en) * 2012-02-01 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method and tool for forming the semiconductor structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003258014A (ja) * 2002-03-04 2003-09-12 Megic Corp 半導体表面上に金属バンプを形成する方法
JP2009081398A (ja) * 2007-09-27 2009-04-16 Fujitsu Microelectronics Ltd 電極の形成方法及び半導体装置の製造方法

Also Published As

Publication number Publication date
US20120295434A1 (en) 2012-11-22
US8980739B2 (en) 2015-03-17
KR20120128967A (ko) 2012-11-28

Similar Documents

Publication Publication Date Title
KR101782503B1 (ko) 솔더 범프 붕괴를 억제하는 반도체 소자의 범프 형성방법
US9449931B2 (en) Pillar bumps and process for making same
US7485967B2 (en) Semiconductor device with via hole for electric connection
TWI582930B (zh) 積體電路裝置及封裝組件
US8405199B2 (en) Conductive pillar for semiconductor substrate and method of manufacture
CN102956590B (zh) 用于减少应力的伪倒装芯片凸块
TWI470756B (zh) 半導體結構及形成半導體裝置的方法
US6642136B1 (en) Method of making a low fabrication cost, high performance, high reliability chip scale package
US8227924B2 (en) Substrate stand-offs for semiconductor devices
US8481418B2 (en) Low fabrication cost, high performance, high reliability chip scale package
KR101167441B1 (ko) Ｕｂｍ 에칭 방법
US20120306073A1 (en) Connector Design for Packaging Integrated Circuits
CN102403243A (zh) 减少金属凸块结构下金属层底切现象的方法
US11164835B2 (en) Semiconductor wafer and method of ball drop on thin wafer with edge support ring
US20080099913A1 (en) Metallization layer stack without a terminal aluminum metal layer
US9059004B2 (en) Method for chip scale package and package structure thereof
US7026234B2 (en) Parasitic capacitance-preventing dummy solder bump structure and method of making the same
KR20130035619A (ko) 반도체 소자의 연결 범프 형성 방법
US7994043B1 (en) Lead free alloy bump structure and fabrication method
JP2010092974A (ja) 半導体装置及びその製造方法、並びに電子装置
US10796956B2 (en) Contact fabrication to mitigate undercut
JP7470748B2 (ja) 半導体装置の製造方法
KR20130078251A (ko) 반도체 소자의 본딩 구조물 형성 방법
JP2007115984A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant