CN105140140B - 一种晶圆级焊锡微凸点的制作方法 - Google Patents

一种晶圆级焊锡微凸点的制作方法 Download PDF

Info

Publication number
CN105140140B
CN105140140B CN201510420462.3A CN201510420462A CN105140140B CN 105140140 B CN105140140 B CN 105140140B CN 201510420462 A CN201510420462 A CN 201510420462A CN 105140140 B CN105140140 B CN 105140140B
Authority
CN
China
Prior art keywords
layer
copper
micro convex
convex point
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201510420462.3A
Other languages
English (en)
Other versions
CN105140140A (zh
Inventor
秦飞
别晓锐
史戈
安彤
武伟
肖智轶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing University of Technology
Original Assignee
Beijing University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing University of Technology filed Critical Beijing University of Technology
Priority to CN201510420462.3A priority Critical patent/CN105140140B/zh
Publication of CN105140140A publication Critical patent/CN105140140A/zh
Application granted granted Critical
Publication of CN105140140B publication Critical patent/CN105140140B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种新型晶圆级焊锡微凸点的制作方法，属于半导体芯片封装领域。本发明首先利用以曝光显影形成开口的光刻胶作为掩膜，在凸点下金属层上依次电镀铜层、阻挡层、焊料合金，并使得焊料合金完全包裹住底部的铜层‑阻挡层。然后通过先回流后去胶的方法形成焊锡微凸点，最后以微凸点作为刻蚀掩膜利用湿法刻蚀工艺去除多余的凸点下金属层。本发明能够避免凸点下金属层进行各向同性刻蚀时凸点层的电镀铜受到过度刻蚀，避免微凸点回流塌陷发生桥接，进而提高微凸点及封装产品的可靠性。

Description

一种晶圆级焊锡微凸点的制作方法
技术领域
本发明涉及一种晶圆级微凸点的制作方法，属于半导体芯片封装领域。
背景技术
随着各类电子产品不断向高集成度、高性能、轻量化和微型化方向发展，电子封装的封装密度也越来越高，芯片的I/O数也越来越多。为了满足这些要求，产生了诸如BGA、CSP、Flip Chip等先进封装形式。但无论是何种封装形式，晶圆级封装以其高度整合、可降低产品成本、缩短制造时间等优势，正逐渐成为主流封装技术。鉴于此，晶圆级封装中一个关键技术——微凸点技术也正在朝着小尺寸、细节距、高密度的方向发展。
现有的微凸点制作工艺包括：沉积凸点下金属层、涂覆光刻胶、曝光和显影、电镀、刻蚀凸点下金属层、涂覆助焊剂、回流、去除助焊剂等。在现有的工艺中，刻蚀凸点下金属层时将整片晶圆浸入刻蚀溶液中，以电镀焊锡微凸点为刻蚀掩膜进行各向同性湿法刻蚀，该工艺的一个主要缺点就是电镀铜层的“底切(Undercut)”问题，如图1所示。这是由于采用PVD方式形成的铜、钛的密度要高于电镀铜的密度，因而位于凸点下金属铜层上的电镀铜层易受到过度刻蚀，在阻挡层下方形成向内凹进的切口，从而影响微凸点的可靠性。
发明内容
本发明的目的在于克服上述不足，提供一种焊锡微凸点的制作方法，避免在进行各向同性湿法刻蚀去除多余的凸点下金属层时，凸点层不会被过度刻蚀，进而提高微凸点及产品的可靠性。
本发明的技术方案是这样实现的：
一种新型晶圆级微凸点制作方法，其工艺流程如下：
A)提供一IC晶圆(100)，所述晶圆正面具有钝化层(100b)及若干焊盘(100a)，所述钝化层(100b)形成有暴露焊垫的若干第一开口(1)；
B)利用PVD(Physical Vapor Deposition)工艺在上述IC晶圆(100)的正面及第一开口(1)上依次沉积凸点下金属钛层(101)和凸点下金属铜层(102)；
C)在凸点下金属铜层(102)上形成第一光阻层(103)，通过旋涂、喷涂或印刷的方式进行涂覆；接着通过曝光、显影工艺形成第二开口(2)；第二开口的部分暴露底部的凸点下金属层(102)；
D)在光阻层的第二开口(2)内，采用电镀工艺在暴露的凸点下金属层上沉积附着具有一定厚度的电镀铜层(104)。
E)以第一光阻层(103)为刻蚀掩膜对电镀铜层(104)进行各向同性湿法刻蚀，在通孔内留下部分的刻蚀后的铜层(105)。
F)在刻蚀后的铜层(105)上采用电镀方式沉积一阻挡层(106)，所述阻挡层(106)的材质为镍。
G)采用电镀工艺在阻挡层上沉积一电镀焊料合金(107)，所述焊料层的材质为锡银合金或锡银铜合金；并去除第一光阻层(103)。
H)以微凸点为刻蚀掩膜进行各向同性湿法刻蚀，去除多余的凸点下金属铜层(102)；
I)将电镀焊料合金(107)经过高温回流形成微凸点(108)。
与现有技术相比，本发明的有益效果是：
1)本发明利用阻挡层将微凸点下方的铜层完全包裹住，从而避免了湿法刻蚀凸点下金属层时铜层受到过度刻蚀，同时，提高微凸点及封装产品的可靠性。
2)本发明利用阻挡层减缓了微凸点下方的铜层与焊料中的锡之间相互扩散形成金属间化合物(IMC)，防止界面处形成空洞，降低界面连接强度，从而避免了分层失效的发生。
附图说明
图1为现有微凸点封装结构示意图。
图2～图11为本发明实施例的新型微凸点制作工艺流程示意图。
图2为本发明实施例步骤A)的封装结构示意图。
图3为本发明实施例步骤B)的封装结构示意图。
图4为本发明实施例步骤C)的封装结构示意图。
图5为本发明实施例步骤D)的封装结构示意图。
图6为本发明实施例步骤E)的封装结构示意图。
图7为本发明实施例步骤F)的封装结构示意图。
图8为本发明实施例步骤G)的封装结构示意图。
图9为本发明实施例步骤H)的封装结构示意图。
图10为本发明实施例步骤I)的封装结构示意图。
图11为本发明微凸点的封装结构示意图。结合附图，做以下说明：
1-第一开口 2-第二开口
100-IC晶圆 100a-芯片焊盘
100b-钝化层 101凸点下金属钛层，
102-凸点下金属铜层 103-第一光阻层
104-电镀铜层 105-刻蚀后的铜层
106-阻挡层 107-电镀焊料合金
108-焊锡凸点 109-底切
具体实施方式
为了能够更清楚地理解本发明的技术内容，特举以下实施例详细说明，并配合附图对本发明的上述特征和优点做详细说明。其目的仅在于更好理解本发明的内容而非限制本发明的保护范围。本发明实施例的半导体封装结构可以用于微凸点的制备。但其应用并不限于此。
参见图2至图10，本发明的焊锡微凸点制作工艺流程如下：
提供一IC晶圆(100)，所述晶圆正面具有钝化层(100b)及若干焊盘(100a)，所述钝化层(100b)形成有暴露焊垫的若干第一开口(1)；
如图3所示，利用PVD(Physical Vapor Deposition)工艺在上述IC晶圆(100)的正面及第一开口(1)上依次沉积凸点下金属钛层(101)和凸点下金属铜层(102)。
如图4所示，在凸点下金属铜层(102)上形成第一光阻层(103)，通过旋涂、喷涂或印刷的方式进行涂覆；接着通过曝光、显影工艺形成第二开口(2)；第二开口的部分暴露底部的凸点下金属层(102)。
如图5所示，在光阻层的第二开口(2)内，采用电镀工艺在暴露的凸点下金属层上沉积附着具有一定厚度的电镀铜层(104)。
如图6所示，以第一光阻层(103)为刻蚀掩膜对电镀铜层(104)进行各向同性湿法刻蚀，在通孔内留下部分的刻蚀后的铜层(105)。
如图7所示，在刻蚀后的铜层(105)上采用电镀方式沉积一阻挡层(106)，所述阻挡层(106)的材质为镍。
如图8所示，采用电镀工艺在阻挡层上沉积一电镀焊料合金(107)，所述焊料层的材质为锡银合金或锡银铜合金；并去除第一光阻层(103)。
如图10所示，以微凸点为刻蚀掩膜进行各向同性湿法刻蚀，去除多余的凸点下金属铜层(102)；
如图11所示，将电镀焊料合金(107)经过高温回流形成微凸点(108)。
所述凸点下金属层的形成方法为PVD(Physical Vapor Deposition)。
所述电镀铜层(104)的形成方法为电镀。
所述第一光阻层(103)的高度要高于电镀铜层(104)与阻挡层(106)的高度之和。
所述凸点下金属铜层(102)的去除方式为剥离或刻蚀。
所述电镀焊料合金(107)为锡银合金或锡银铜合金。
所述电镀焊料合金(107)的沉积方法为电镀法或丝网印刷法。
虽然本发明实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (3)

1.一种晶圆级焊锡微凸点的制作方法，其特征在于：
其工艺流程如下，
A)提供一IC晶圆(100)，所述晶圆正面具有钝化层(100b)及若干焊盘(100a)，所述钝化层(100b)形成有暴露焊盘的若干第一开口(1)；
B)利用PVD(Physical Vapor Deposition)工艺在上述IC晶圆(100)的正面及第一开口(1)上依次沉积凸点下金属钛层(101)和凸点下金属铜层(102)；
C)在凸点下金属铜层(102)上形成第一光阻层(103)，通过旋涂、喷涂或印刷的方式进行涂覆；接着通过曝光、显影工艺形成第二开口(2)；第二开口的部分暴露底部的凸点下金属铜层(102)；
D)在光阻层的第二开口(2)内，采用电镀工艺在暴露的凸点下金属铜层上沉积附着具有一定厚度的电镀铜层(104)；
E)以第一光阻层(103)为刻蚀掩膜对电镀铜层(104)进行各向同性湿法刻蚀，在第二开口(2)内留下部分的刻蚀后的铜层(105)；
F)在刻蚀后的铜层(105)上采用电镀方式沉积一阻挡层(106)，所述阻挡层(106)的材质为镍；
G)采用电镀工艺在阻挡层上沉积一电镀焊料合金(107)，所述焊料合金(107)的材质为锡银合金或锡银铜合金；并去除第一光阻层(103)；
H)以微凸点为刻蚀掩膜进行各向同性湿法刻蚀，去除多余的凸点下金属铜层(102)；
I)将电镀焊料合金(107)经过高温回流形成微凸点(108)。
2.根据权利要求1所述的一种晶圆级焊锡微凸点的制作方法，其特征在于：所述第一光阻层(103)的高度要高于电镀铜层(104)与阻挡层(106)的高度之和。
3.根据权利要求1所述的一种晶圆级焊锡微凸点的制作方法，其特征在于：所述电镀焊料合金(107)为锡银合金或锡银铜合金。
CN201510420462.3A 2015-07-16 2015-07-16 一种晶圆级焊锡微凸点的制作方法 Expired - Fee Related CN105140140B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510420462.3A CN105140140B (zh) 2015-07-16 2015-07-16 一种晶圆级焊锡微凸点的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510420462.3A CN105140140B (zh) 2015-07-16 2015-07-16 一种晶圆级焊锡微凸点的制作方法

Publications (2)

Publication Number Publication Date
CN105140140A CN105140140A (zh) 2015-12-09
CN105140140B true CN105140140B (zh) 2018-07-13

Family

ID=54725442

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510420462.3A Expired - Fee Related CN105140140B (zh) 2015-07-16 2015-07-16 一种晶圆级焊锡微凸点的制作方法

Country Status (1)

Country Link
CN (1) CN105140140B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106276783B (zh) * 2016-11-04 2018-03-02 中国工程物理研究院电子工程研究所 一种高频芯片的低损耗互连工艺方法
CN106783637A (zh) * 2016-12-30 2017-05-31 通富微电子股份有限公司 一种芯片及其制造方法
CN110289340B (zh) * 2019-05-09 2022-03-29 无锡光磊电子科技有限公司 倒装led芯片焊盘的制备方法
CN110193642A (zh) * 2019-06-04 2019-09-03 北京理工大学 一种调控焊锡接头晶粒取向及组织的焊接工艺
CN116053202B (zh) * 2023-02-11 2023-09-29 浙江嘉辰半导体有限公司 一种空腔结构晶圆级封装工艺方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1391261A (zh) * 2001-06-12 2003-01-15 卓联科技有限公司 下层块金属的阻挡层盖
CN102456586A (zh) * 2010-10-27 2012-05-16 立锜科技股份有限公司 改善凸块结构封装可行性的接合垫平坦化工艺

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5989993A (en) * 1996-02-09 1999-11-23 Elke Zakel Method for galvanic forming of bonding pads
TW200842996A (en) * 2007-04-17 2008-11-01 Advanced Semiconductor Eng Method for forming bumps on under bump metallurgy
US8609526B2 (en) * 2009-10-20 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Preventing UBM oxidation in bump formation processes
US8283781B2 (en) * 2010-09-10 2012-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having pad structure with stress buffer layer
JP2012204788A (ja) * 2011-03-28 2012-10-22 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
KR101782503B1 (ko) * 2011-05-18 2017-09-28 삼성전자 주식회사 솔더 범프 붕괴를 억제하는 반도체 소자의 범프 형성방법
US20130075907A1 (en) * 2011-09-23 2013-03-28 Broadcom Corporation Interconnection Between Integrated Circuit and Package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1391261A (zh) * 2001-06-12 2003-01-15 卓联科技有限公司 下层块金属的阻挡层盖
CN102456586A (zh) * 2010-10-27 2012-05-16 立锜科技股份有限公司 改善凸块结构封装可行性的接合垫平坦化工艺

Also Published As

Publication number Publication date
CN105140140A (zh) 2015-12-09

Similar Documents

Publication Publication Date Title
CN105140140B (zh) 一种晶圆级焊锡微凸点的制作方法
US9066457B2 (en) Semiconductor device, method of manufacturing the same, and method of manufacturing wiring board
US8901735B2 (en) Connector design for packaging integrated circuits
KR100313706B1 (ko) 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
US9013037B2 (en) Semiconductor package with improved pillar bump process and structure
CN104241234B (zh) 半导体器件及其制造方法
KR20010068378A (ko) 반도체 패키지 및 그 제조 방법
DE102013108704B4 (de) Ein verfahren zum herstellen einer metallpadstruktur eines die, ein verfahren zum herstellen eines bondpads eines chips, eine die-anordnung und eine chipanordnung
TWI429790B (zh) 製造電子零件之方法
US8431478B2 (en) Solder cap bump in semiconductor package and method of manufacturing the same
KR102578794B1 (ko) 반도체 장치 및 그 제조 방법
CN105575832A (zh) 一种多层堆叠扇出型封装结构及制备方法
CN106252316A (zh) 连接结构及其制造方法
US9653336B2 (en) Semiconductor device and manufacturing method thereof
CN104701288B (zh) 用于晶圆级封装件中的球栅阵列的焊料接合结构
CN105070698B (zh) 晶圆级焊锡微凸点及其制作方法
CN105097576B (zh) 一种高可靠性晶圆级焊锡微凸点制作方法
US20220384375A1 (en) Brass-coated metals in flip-chip redistribution layers
KR101416596B1 (ko) 반도체 패키지 및 그 제조방법
CN109326575A (zh) 一种低成本重布线凸点封装结构的制造方法
KR101758999B1 (ko) 반도체 디바이스 및 그 제조 방법
CN106252315B (zh) 封装结构及其制造方法
CN105374775B (zh) 焊盘、半导体器件和半导体器件的制造工艺
KR101418440B1 (ko) 반도체 패키지 및 그 제조방법
CN110010576A (zh) 具凸块结构的半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180713

Termination date: 20210716