JP2003243448A - 半導体装置及びその製造方法並びに電子機器 - Google Patents

半導体装置及びその製造方法並びに電子機器

Info

Publication number
JP2003243448A
JP2003243448A JP2002040098A JP2002040098A JP2003243448A JP 2003243448 A JP2003243448 A JP 2003243448A JP 2002040098 A JP2002040098 A JP 2002040098A JP 2002040098 A JP2002040098 A JP 2002040098A JP 2003243448 A JP2003243448 A JP 2003243448A
Authority
JP
Japan
Prior art keywords
metal layer
bumps
semiconductor chip
substrate
brazing material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002040098A
Other languages
English (en)
Inventor
Hideki Yuzawa
秀樹 湯澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002040098A priority Critical patent/JP2003243448A/ja
Priority to US10/360,596 priority patent/US6905915B2/en
Priority to CNB031041337A priority patent/CN1253932C/zh
Publication of JP2003243448A publication Critical patent/JP2003243448A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 信頼性の高い接合が得られる半導体装置及び
その製造方法並びに電子機器を提供することにある。 【解決手段】 半導体装置の製造方法は、半導体チップ
１０を基板２０に実装することを含む。実装工程では、
半導体チップ１０の電極１２と基板２０に形成されたリ
ード２２とを対向させて配置する。電極１２は、リード
２２との接合部の少なくとも一部にロウ材１８を含むバ
ンプを有する。電極１２とリード２２の周囲に絶縁材料
３０を設けた後、ロウ材１８を溶融させて、電極１２と
リード２２とを接合する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法並びに電子機器に関する。
【０００２】
【発明の背景】従来、フェースダウンボンディングでバ
ンプとリードを接合する場合、ボンディング時の熱によ
って、リードが形成された基板が膨張し、それに伴って
リードのピッチが大きくなってバンプのピッチと合わな
くなり、バンプとリードの位置ズレが生じることがあっ
た。その場合、接合されたバンプ又はリードは、基板が
冷えて収縮すると傾いてしまうことがある。また、基板
が熱によって変形してゆがむと、リードが半導体チップ
と接触することがあった。さらに、バンプとリードの合
金がこれらのピッチ方向に成長し過ぎることがあり、隣
同士のバンプ及びリードがショートすることがあった。
このように、従来のフェースダウンボンディングでは信
頼性に問題があった。
【０００３】本発明は、従来の問題点を解決するもの
で、その目的は、信頼性の高い半導体装置及びその製造
方法並びに電子機器を提供することにある。
【０００４】
【課題を解決するための手段】（１）本発明に係る半導
体装置の製造方法は、リードを有する基板と、前記リー
ドとの接合部の少なくとも一部にロウ材を含むバンプを
有する半導体チップと、を前記半導体チップの前記バン
プを有する面と前記基板の前記リードを有する面とを対
向させて配置し、前記基板及び前記半導体チップの少な
くとも一方に押圧力を加え、前記ロウ材を溶融させて、
前記リードと前記バンプとを接合すること、を含み、前
記リードと前記バンプとの接合工程の前に、前記リード
と前記バンプとの周囲に絶縁材料が設けられる。
【０００５】本発明によれば、ロウ材によってリードと
バンプを接合するので、高温の熱を加える必要がなく、
基板の膨張が少ない。したがって、リードとバンプの位
置ズレの発生を避けることができ、接合されたリード又
はバンプが傾くことも避けられ、リードが半導体チップ
と接触することも避けられる。さらに、リードとバンプ
の周囲に絶縁材料を設けてから、ロウ材を溶融させるの
で、溶融したロウ材や合金が、リードとバンプの側面方
向に流出しにくく、隣同士のリード及びバンプのショー
トを避けることができる。
【０００６】（２）本発明に係る半導体装置の製造方法
は、電極を有する半導体チップと、前記電極との接合部
の少なくとも一部にロウ材を含むバンプを有する基板と
を、前記半導体チップの前記電極を有する面と前記基板
の前記バンプを有する面とを対向させて配置し、前記基
板及び前記半導体チップの少なくとも一方に押圧力を加
え、前記ロウ材を溶融させて、前記電極と前記バンプと
を接合すること、を含み、前記電極と前記バンプとの接
合工程の前に、前記電極と前記バンプとの周囲に絶縁材
料が設けられる。
【０００７】本発明によれば、ロウ材によって電極とバ
ンプを接合するので、高温の熱を加える必要がなく、基
板の膨張が少ない。したがって、電極とバンプの位置ズ
レの発生を避けることができ、接合された電極又はバン
プが傾くことも避けられ、リードが半導体チップと接触
することも避けられる。さらに、電極とバンプの周囲に
絶縁材料を設けてから、ロウ材を溶融させるので、溶融
したロウ材や合金が、電極とバンプの側面方向に流出し
にくく、隣同士の電極及びバンプのショートを避けるこ
とができる。（３） この半導体装置の製造方法におい
て、前記半導体チップと前記基板とを配置する工程で、
前記半導体チップと前記基板とは前記絶縁材料を介して
配置されてもよい。
【０００８】（４）この半導体装置の製造方法におい
て、前記基板又は前記半導体チップに押圧を加える工程
の後に、前記絶縁材料が、前記半導体チップと前記基板
との間に注入されてもよい。
【０００９】（５）この半導体装置の製造方法におい
て、前記絶縁材料は、樹脂であり、前記電極と前記バン
プとの接合工程の前であって、前記リードと前記バンプ
との周囲に絶縁材料が設けられた後に、前記樹脂を硬化
する工程を含んでもよい。
【００１０】（６）この半導体装置の製造方法におい
て、前記バンプは、第１の金属層と、前記第１の金属層
上に形成された第２の金属層と、を有し、前記第２の金
属層は、前記第１の金属層よりも前記ロウ材になじみや
すい材料で形成されてもよい。
【００１１】（７）本発明に係る半導体装置は、上記方
法によって製造されてなる。
【００１２】（８）本発明に係る電子機器は、上記半導
体装置を有する。
【００１３】
【発明の実施の形態】以下、本発明の好適な実施の形態
について図面を参照して説明する。本実施の形態に係る
半導体装置の製造方法では、半導体チップにバンプが設
けられた例について説明する。図１（Ａ）〜図１（Ｃ）
は、本発明の実施の形態に係る半導体装置の製造方法で
ある。半導体装置の製造方法は、フェースダウンボンデ
ィングによって、半導体チップ１０を基板２０に実装す
ることを含む。
【００１４】半導体チップ１０は、複数の電極１２を有
する。この場合、半導体ウェーハに複数の電極１２を有
していてもよい。各電極１２は、パッド１４及びバンプ
１６からなる。この場合、パッド１４の上にバンプ１６
が形成されており、パッド１４とバンプ１６との間に
は、アンダーバンプメタルなどの金属層が形成されてい
てもよい。パッド１４は、例えばアルミニウムから形成
されている。バンプ１６は、後述のように、金属層１７
の上にロウ材１８が設けられたものである。すなわち、
バンプ１６は、リード２２との接合部の少なくとも一部
にロウ材１８を含む。例えば、ロウ材１８は、低融点金
属であるスズやハンダなどの材料からなる。金属層１７
は、後述のように第１の金属層と第２の金属層とを含む
ものでもよい。
【００１５】基板２０は、フレキシブル基板であっても
よいし、リジッド基板であってもよい。基板２０は、例
えばポリイミド樹脂からなるベース基板の上に、複数の
リード２２が形成されている。複数のリード２２によっ
て配線パターンが形成される。リード２２は、複数の金
属層で形成してもよい。
【００１６】図１（Ａ）に示すように、半導体チップ１
０及び基板２０を、電極１２及びリード２２が対向する
ように配置する。すなわち、半導体チップ１０及び基板
２０を位置合わせする。そして、図１（Ｂ）に示すよう
に、電極１２とリード２２の周囲に絶縁材料３０を設け
る。絶縁材料３０は、電気的な絶縁性を有していれば特
に限定されるものではなく、樹脂（例えば接着剤）であ
ってもよい。液状の絶縁材料３０を、半導体チップ１０
及び基板２０の間に注入してもよい。あるいは、半導体
チップ１０における電極１２が形成された面と、基板２
０におけるリード２２が形成された面と、の少なくとも
一方に絶縁材料３０を設けた後に、半導体チップ１０及
び基板２０を絶縁材料３０を介して密着させてもよい。
その場合、シート状の絶縁材料３０を使用してもよい。
ここで、絶縁材料３０を硬化させてもよい。
【００１７】次に、図１（Ｃ）に示すように、加熱する
ことにより、ロウ材１８を溶融させて、電極１２とリー
ド２２とを接合する。溶融したロウ材１８と、リード２
２とによって、共晶合金を形成してもよい。本実施の形
態によれば、ロウ材１８によって電極１２とリード２２
を接合するので、高温の熱を加える必要がなく、基板２
０の膨張が少ない。したがって、電極１２とリード２２
の位置ズレの発生を避けることができ、接合された電極
１２又はリード２２が傾くことも避けられ、リード２２
が半導体チップ１０と接触することも避けられる。さら
に、電極１２とリード２２の周囲に絶縁材料３０を設け
てから、ロウ材１８を溶融させるので、溶融したロウ材
１８や合金が、電極１２とリード２２のピッチ方向に流
出しにくく、隣同士の電極１２及びリード２２のショー
トを避けることができる。特に、樹脂はハンダに濡れに
くい（ハンダを弾きやすい）ので、隣同士の電極１２及
びリード２２のショートをより効果的に避けることがで
きる。
【００１８】また、本実施の形態はこれに限定されるも
のではなく、基板２０にバンプ１６が設けられた場合に
適用してもよい。この場合、半導体チップ１０の各電極
１２は、パッド１４からなる。基板２０のリード２２
は、少なくともランドとランドの上に設けられたバンプ
１６とを有する。バンプ１６は、電極１２との接合部の
少なくとも一部にロウ材１８を含む。ランドとバンプ１
６との間には、他の金属層が形成されていてもよい。こ
れ以外については、上述の実施例の内容と同様であるた
め、省略する。
【００１９】上述したバンプ１６は、以下説明する方法
で形成することができる。
【００２０】（第１の例）本例では、半導体チップにバ
ンプを形成する例を説明するが、本発明に係るバンプの
形成方法は、これに限定されるものではなく、配線パタ
ーンにバンプを形成するときに適用してもよい。その場
合、配線パターンのランドがパッドに相当する。また、
本発明は、半導体ウェーハに形成されたパッドにバンプ
を形成するときに適用してもよい。すなわち、以下に説
明する内容は、半導体チップ処理に限定されず、半導体
ウェーハ処理においても同様に適用することができる。
【００２１】図２（Ａ）に示すように、レジスト層１２
０を形成する。半導体チップ１１０のパッド１１２の形
成された面に、すなわち絶縁膜１１４上に、レジスト層
１２０を形成する。レジスト層１２０は、パッド１１２
の上方に貫通穴１２２を有する。フォトリソグラフィ技
術を適用して貫通穴１２２を形成してもよい。すなわ
ち、マスクを介して感光性のレジスト層１２０にエネル
ギーを照射、現像して貫通穴１２２を形成してもよい。
このときに、レジスト層１２０はポジ型及びネガ型レジ
ストであることを問わない。なお、レジスト層１２０
は、２０μｍ程度の厚みで形成してもよい。
【００２２】あるいは、非感光性のレジスト層１２０を
エッチングして貫通穴１２２を形成してもよい。また、
レジスト層１２０は、スクリーン印刷又はインクジェッ
ト方式を適用して形成してもよい。
【００２３】貫通穴１２２は、パッド１１２の外周を超
えない形状で形成することが好ましい。これによって、
狭ピッチで設けられた複数のパッド１１２のそれぞれ
に、バンプを形成することができる。また、貫通穴１２
２は、半導体チップ１１０の面に対して垂直に立ち上が
る壁面にて形成されることが好ましい。こうすること
で、垂直に立ち上がるバンプを形成することができる。
なお、貫通穴１２２の平面形状は、例えば円形又は矩形
であってもよく限定されない。
【００２４】図２（Ｂ）に示すように、レジスト層１２
０をマスクとして、貫通穴１２２内の絶縁膜１１４の部
分を除去して、パッド１１２の少なくとも一部を露出さ
せる開口部１１６を形成する。開口部１１６は、エッチ
ングによって形成することができる。エッチングの手段
は、化学的、物理的又はこれらの性質を組み合わせて利
用したもののいずれであっても構わない。また、エッチ
ングの特性は、等方性又は異方性のいずれであってもよ
い。後述するように、あらゆる方向に等しくエッチング
される等方性のエッチングであっても、本発明を適用す
ることができる。
【００２５】図２（Ｂ）に示すように、本例では、開口
部１１６を、平面視において貫通穴１２２の形状の範囲
内に形成する。このような開口部１１６は、例えば異方
性のエッチングによって形成することができる。これに
よって、貫通穴１２２内に第１の金属層１３０を形成す
れば、パッド１１２の表面を露出させないようにするこ
とができる。また、レジスト層１２０に形成した貫通穴
１２２を使用することで、絶縁膜１１４の開口部１１６
を容易に形成することができる。
【００２６】図２（Ｃ）に示すように、貫通穴１２２に
第１の金属層１３０を形成する。貫通穴１２２は開口部
１１６に連通しているので、貫通穴１２２に第１の金属
層１３０を形成することで、パッド１１２に電気的に接
続されたバンプを形成することができる。第１の金属層
１３０は、貫通穴１２２の高さを超えないで、すなわち
貫通穴１２２の内側のみに形成してもよい。あるいは、
第１の金属層１３０は、レジスト層１２０と面一となっ
てもよく、貫通穴１２２の高さを超えて形成してもよ
い。第１の金属層１３０は、ニッケル（Ｎｉ）、銅（Ｃ
ｕ）又は金（Ａｕ）などで形成してもよい。また、第１
の金属層１３０は、図２（Ｃ）に示すように単一層であ
ってもよく、これとは別に複数層から形成してもよい。
【００２７】第１の金属層１３０は、無電解メッキ（置
換メッキを含む）によって形成してもよい。例えば、パ
ッド１１２がアルミニウムで形成されている場合には、
アルカリ性亜鉛溶液を使用して、パッド１１２上にジン
ケート処理を施してアルミニウム上の表面を亜鉛（Ｚ
ｎ）に置換析出させる。この場合に、予めレジスト層１
２０を、２００℃程度に加熱しておくことが好ましい。
これによって、レジスト層１２０における強アルカリ性
の溶液に対する耐性を高めることができる。また、レジ
スト層１２０の熱による変形を防止するために、レジス
ト層１２０に紫外線を照射してもよい。なお、パッド１
１２の表面に亜鉛を析出させるときに、パッド１１２を
アルカリ性亜鉛溶液に浸した後に、置換した亜鉛を硝酸
によって溶解させ、再びアルカリ性亜鉛溶液に浸しても
よい。次に、表面を亜鉛に置換したパッド１１２に無電
解ニッケルメッキ液を設けて、亜鉛とニッケルの置換反
応を経てニッケルからなる第１の金属層１３０をパッド
１１２上に形成する。
【００２８】なお、パッド１１２にジンケート処理を施
す前に、半導体チップ１１０の絶縁膜１１４の残さを所
定の溶液（例えば弱フッ酸溶液）で溶解することが好ま
しい。さらに、絶縁膜１１４の残さを溶解した後に、パ
ッド１１２をアルカリ性溶液に浸して、パッド１１２の
露出部の酸化膜を除去することが好ましい。これらによ
って、パッド１１２の表面を、良好にアルミニウムに置
換することができる。
【００２９】なお、例えば、ジンケート処理で第１の金
属層１３０をパッド１１２上に形成する場合に、アルミ
ニウム（パッド１１２）上の亜鉛層が一部残っていても
よい。その場合、第１の金属層１３０は、亜鉛層も含
む。
【００３０】あるいは、ジンケート処理とは別に、アル
ミニウムからなるパッド１１２にパラジウムなどの還元
剤を含む溶液を設けて、その後、無電解ニッケルメッキ
液を設け、パラジウムなどを核としてニッケルからなる
第１の金属層１３０をパッド１１２上に析出させてもよ
い。一般的に、ニッケルは金よりも短時間で形成するこ
とができる。なお、第１の金属層１３０の厚みは、１５
〜２５μｍ程度であってもよい。
【００３１】図３（Ａ）に示すように、レジスト層１２
０を残したまま第２の金属層１３３を形成する。すなわ
ち、第２の金属層１３３を第１の金属層１３０の上面に
形成する。第２の金属層１３３は、単一層又は複数層の
いずれであってもよい。第２の金属層１３３は、金（Ａ
ｕ）で形成してもよい。第２の金属層１３３が複数層か
らなる場合には、少なくとも表面の層を金で形成しても
よい。第２の金属層１３３の厚みは、０．１〜０．２μ
ｍ程度であってもよい。なお、第２の金属層１３３は、
無電解メッキで形成してもよい。
【００３２】図３（Ｂ）に示すように、レジスト層１２
０を除去する。こうして、第１及び第２の金属層１３
０、１３３を含む金属層１４２を形成する。
【００３３】次に、図３（Ｃ）に示すように、金属層１
４２に、ロウ材１４４を設ける。詳しくは、第２の金属
層１３３にロウ材１４４を設ける。ロウ材１４４は、軟
ロウ又は硬ロウのいずれであってもよく、例えばハンダ
又は導電ペーストなどであってもよい。
【００３４】第２の金属層１３３は、第１の金属層１３
０よりも、ロウ材１４４になじみやすい材料で形成され
ることが好ましい。ロウ材１４４としてハンダを使用し
た場合、第２の金属層１３３は、第１の金属層１３０よ
りも、ハンダに濡れやすい材料であることが好ましい。
例えば、上述のように、第２の金属層１３３の少なくと
も表面は、金で形成されてもよい。これによって、ロウ
材１４４を良好な状態で第２の金属層１３３に設けるこ
とができる。なお、第２の金属層１３３の材料は、金に
限定されず、ロウ材１４４になじみやすいその他の金属
であってもよい。
【００３５】金属層１４２にハンダを設ける場合、例え
ば、金属層１４２の上面（第２の金属層１３３）をハン
ダ浴に浸すこと、すなわちディップ法で設けてもよい。
その場合、ハンダはＡｕ層（第２の金属層１３３）に付
着しやすいので、容易に金属層１４２上にハンダを設け
ることができる。あるいは、金属層１４２を、溶融させ
たハンダの表面に接触させることで、第２の金属層１３
３にハンダを付着させてもよい。また、印刷法又はイン
クジェット方式によって、金属層１４２上にハンダを設
けてもよい。ハンダは、スズ（Ｓｎ）及び銀（Ａｇ）を
含む材料から形成してもよい。金属層１４２上に設ける
ハンダの高さは、例えば１０〜２０μｍ程度であっても
よい。なお、本例のバンプは、金属層１４２（第１及び
第２の金属層１３０、１３３）と、ロウ材１４４と、を
含む。
【００３６】ロウ材１４４は、スズ（Ｓｎ）を含む金属
であってもよい。あるいは、ロウ材１４４は、スズ（Ｓ
ｎ）に銀（Ａｇ）、銅（Ｃｕ）、ビスマス（Ｂｉ）、亜
鉛（Ｚｎ）から選ばれる１つ又は複数の金属が加えられ
たものであってもよい。ロウ材１４４の膜厚は、隣同士
のバンプ間がショートしないように調整すればよい。例
えば、バンプと接続する部材（例えばリード）の表面が
Ａｕの場合には、ロウ材１４４の膜厚を約０．１〜３μ
ｍにすれば十分な接合強度を有するＳｎ−Ａｕ共晶接合
を形成できる。また、この程度の膜厚であれば、隣同士
のバンプ間の距離が極めて近い距離（例えば約７μｍ）
であっても、接合時にリフローすることで、バンプ間の
ショートを防止できる。
【００３７】あるいは、上述の例とは別に、第１の金属
層１３０に直接的に、ロウ材１４４（第２の金属層）を
設けてもよい。すなわち、バンプは、第１の金属層１３
０と、ロウ材１４４と、を含む。例えば、ニッケル層
（第１の金属層１３０）にロウ材１４４を塗布してバン
プを形成してもよい。ロウ材１４４は、第１の金属層１
３０の全体を覆うように形成してもよく、あるいは第１
の金属層１３０の上面に形成してもよい。
【００３８】本例では、金属層１４２は、その上面に位
置する第２の金属層１３３を有するので、例えば第２の
金属層１３３がロウ材１４４になじみやすい材料からな
る場合に、金属層１４２に設けるロウ材１４４の量を適
量にすることができる。詳しくは、ロウ材１４４を、金
属層１４２の上面のみに設けることができる。
【００３９】（第２の例）図４（Ａ）及び図４（Ｂ）
は、第２の例に係るバンプの形成方法を示す図である。
本工程によって形成するバンプ１４６（図４（Ｂ）参
照）は、金属層（第１及び第２の金属層１３０、１３
３）と、ロウ材１４４と、を含む。本例では、ロウ材１
４４を、金属層（第１及び第２の金属層１３０、１３
３）の周囲に、樹脂層１２４を形成した状態で設ける。
【００４０】図４（Ａ）に示すように、第１及び第２の
金属層１３０、１３３を形成する。レジスト層１２０を
残して、第２の金属層１３３を、第１の金属層１３０の
上面に形成してもよい。あるいは、第２の金属層１３３
は、レジスト層１２０を除去した後に、第１の金属層１
３０の表面を覆うように形成してもよい。なお、第２の
金属層１３３は、第１の金属層１３０よりも、ロウ材１
４４になじみやすい材料で形成してもよい。言い換える
と、第２の金属層１３３は、第１の金属層１３０よりも
ロウ材１４４が付着しやすい材料で形成してもよい。
【００４１】次に、図４（Ｂ）に示すように、金属層
（第１及び第２の金属層１３０、１３３）にロウ材１４
４を設ける。本工程は、金属層（第１及び第２の金属層
１３０、１３３）の周囲に樹脂層１２４を設けて行う。
【００４２】樹脂層１２４は、パッド１１２に形成され
た各金属層（第１及び第２の金属層１３０、１３３）の
一部を避けて設ける。詳しくは、樹脂層１２４は、第２
の金属層１３３の少なくとも一部を露出させて設ける。
樹脂層１２４は、金属層（第１及び第２の金属層１３
０、１３３）の上面を避けて設けてもよい。図示するよ
うに、樹脂層１２４を金属層（第１及び第２の金属層）
の上面とほぼ面一になるように設けてもよい。
【００４３】樹脂層１２４は、レジスト層１２０を除去
した後に、改めて金属層（第１及び第２の金属層１３
０、１３３）の周囲に形成してもよい。あるいは、樹脂
層１２４として、レジスト層１２０を残して使用しても
よい。後者の場合には、金属層（少なくとも第１の金属
層１３０）を形成するための層と、ロウ材１４４を設け
るための層と、を一度形成したレジスト層１２０を使用
するので工程の簡略化が図れる。なお、樹脂層１２４と
してレジスト層１２０を使用する場合、第２の金属層１
３３は、レジスト層１２０とほぼ面一になるように形成
することが好ましい。
【００４４】樹脂層１２４は、フォトリソグラフィ技
術、エッチング、スクリーン印刷、インクジェット方
式、ディスペンサーによる塗布などを適用して形成する
ことができる。例えば、ポリイミド樹脂を、半導体チッ
プ１１０のパッド１１２が形成された面で、複数の金属
層（第１及び第２の金属層１３０、１３３）を避けて、
その上面とほぼ面一になるように塗布して設けてもよ
い。そして、必要があれば、エッチングなどによって、
金属層（第１及び第２の金属層１３０、１３３）の上面
を露出させてもよい。この場合に、酸素プラズマを照射
して露出させてもよい。なお、エッチングなどによっ
て、金属層（第１及び第２の金属層１３０、１３３）の
一部を露出させることで、樹脂層１２４の厚みを、金属
層（第１及び第２の金属層１３０、１３３）の厚み（高
さ）よりも多少薄くしても構わない。
【００４５】こうして、樹脂層１２４を形成した後に、
金属層（第１及び第２の金属層１３０、１３３）にロウ
材１４４を設ける。ロウ材１４４は、上述に既に説明し
た内容のものであってもよく、例えば、ハンダ（例えば
スズ、銀及び銅を含む合金）であってもよい。また、ロ
ウ材１４４は、金属層（第１及び第２の金属層１３０、
１３３）の少なくとも樹脂層１２４からの露出面を、溶
融したハンダの表面に接触させることで設けてもよい。
その場合、第２の金属層１３３を、ロウ材１４４になじ
みやすい材料で形成すれば、確実に第２の金属層１３３
にロウ材１４４を設けることができる。なお、金属層
（第１及び第２の金属層１３０、１３３）に設けるハン
ダの高さは、例えば１０〜２０μｍ程度であってもよ
い。
【００４６】樹脂層１２４は、ハンダに濡れにくい（ハ
ンダを弾きやすい）ので、金属層（第１及び第２の金属
層１３０、１３３）の露出面のみに適量のハンダを設け
ることができる。
【００４７】（第３の例）図５（Ａ）及び図５（Ｂ）
は、第３の例に係るバンプの形成方法を示す図である。
本例では、第１の金属層１９０の形態が上述と異なる。
【００４８】図５（Ａ）に示すように、第１の金属層１
９０を、レジスト層１２０における貫通穴１２２の高さ
を超えて、すなわち外側にはみ出して形成する。言い換
えると、第１の金属層１９０を、貫通穴１２２からあふ
れ出るように形成する。第１の金属層１９０は、無電解
メッキで形成する場合には、作業温度及び時間、メッキ
液の量及びｐＨ並びにメッキ回数（ターン数）などによ
って、その厚みをコントロールすればよい。
【００４９】第１の金属層１９０は、貫通穴１２２の外
側の部分ではあらゆる方向に成長する。すなわち、第１
の金属層１９０は、貫通穴１２２の外側において高さ方
向のみならず幅方向にも成長する。こうして、第１の金
属層１９０は、その先端部が貫通穴１２２の幅を超えて
形成される。
【００５０】次に、第２の金属層１９２を形成する。第
２の金属層１９２は、図示するように、レジスト層１２
０を残して形成してもよい。この場合には、第２の金属
層１９２は、第１の金属層１９０の先端部（貫通穴１２
２の外側の部分）に形成される。あるいは、第２の金属
層１９２は、レジスト層１２０を除去した後に形成して
もよい。この場合に第２の金属層１９２は、第１の金属
層１９０の表面を覆って形成してもよい。なお、第１及
び第２の金属層１９０、１９２のその他の形態及び形成
方法は、これまでに記載した内容を適用することができ
る。
【００５１】図５（Ｂ）に示すように、レジスト層１２
０を除去する。こうして、バンプ２００（第１及び第２
の金属層１９０、１９２）を形成する。バンプ２００
は、本体部１９４と、先端部１９６と、を含む。
【００５２】バンプ２００の本体部１９４は、パッド１
１２と接続して設けられている。本体部１９４は、柱状
（例えば円柱又は角柱）をなす。本体部１９４は、貫通
穴１２２の形状に合わせて形成される。貫通穴１２２を
パッド１１２を超えないように形成した場合には、本体
部１９４は、半導体チップ１１０の平面視においてパッ
ド１１２の内側に形成される。また、本体部１９４の厚
み（高さ）は、レジスト層１２０の貫通穴１２２の高さ
に応じて形成される。
【００５３】バンプ２００の先端部１９６は、本体部１
９４に接続して設けられる。先端部１９６は、本体部１
９４の幅よりも大きい幅で形成される。例えば、本体部
１９４が半導体チップ１１０の平面視において矩形をな
す場合に、先端部１９６は、本体部１９４の少なくとも
１辺（全ての辺であることが好ましい）を超えて形成さ
れる。また、１つのパッド１１２に形成されるバンプ２
００の先端部１９６は、半導体チップ１１０の平面視に
おいて、隣のパッド１１２を向く方向と、それとは異な
る方向と、にそれぞれ異なる長さで突出してもよい。例
えば、先端部１９６において、パッド１１２を向く方向
に本体部１９４を超える部分は、それとは異なる方向に
本体部１９４を超える部分よりも、短く形成されてもよ
い。これによって、それぞれのパッド１１２における先
端部１９６同士が電気的に接触することを防ぐことがで
きる。なお、先端部１９６は、パッド１１２の幅よりも
大きい幅で形成されてもよく、あるいは、本体部１９４
の幅よりも大きくてパッド１１２の幅よりも小さい幅で
形成されてもよい。
【００５４】バンプ２００（金属層）に、ロウ材１４４
を設ける。ロウ材１４４は、上述の通りであり、例えば
ハンダであってもよい。ロウ材１４４の形成方法は、既
に記載した通りである。バンプ２００は、先端部１９６
が本体部１９４よりも大きく形成されることで、先端部
１９６における本体部１９４を超える部分と、本体部１
９４と、の間にロウ材１４４を蓄える空間１９８を有す
る。例えば、空間１９８は、先端部１９６におけるパッ
ド１１２を向く面と、本体部１９４の側面と、で形成さ
れる入り隅に形成されてもよい。
【００５５】図５（Ａ）及び図５（Ｂ）に示す例とは別
に、第２の金属層１９２を貫通穴１２２からあふれ出る
ように形成してもよい。すなわち、第１の金属層１９０
をレジスト層１２０を超えない高さで形成し、レジスト
層１２０を残した状態で、第２の金属層１９２をレジス
ト層１２０を超えるように形成してもよい。その場合で
あっても、上述に示した効果を得ることができる。
【００５６】（第４の例）図６（Ａ）〜図９（Ｂ）は、
本発明を適用した第４の例に係るバンプの形成方法を示
す図である。図９（Ａ）及び図９（Ｂ）は、本例におけ
る変形例を示す図である。本例では、第２の金属層２８
０を電解メッキで形成する。
【００５７】図６（Ａ）に示すように、半導体チップ１
１０に形成された絶縁膜１１４上に、導電膜２７０を形
成する。導電膜２７０は、第２の金属層２８０を電解メ
ッキによって形成するためのメッキリードとなるもので
ある。導電膜２７０は、少なくとも各パッド１１２の上
方から、所定の形状で絶縁膜１１４上に引き廻される。
詳しくは、導電膜２７０は、半導体チップ１１０の平面
視において、各パッド１１４から半導体チップ１１０の
外周の方向に引き廻される。導電膜２７０は、絶縁膜１
１４上で、各パッド１１２を覆うように形成してもよ
い。すなわち、導電膜２７０は、各パッド１１２の位置
に対応して、ランド状に形成してもよい。あるいは、導
電膜２７０は、各パッド１１２を通るように、ライン状
に形成してもよい。導電膜２７０の厚さは、後に形成す
る第１の金属層１３０との電気的接続を考慮して自由に
決めることができるが、例えば、５０〜２００ｎｍ程度
であってもよい。また、導電膜２７０は、導電部材であ
ればその材料は限定されず、例えばニッケル（Ｎｉ）、
クロム（Ｃｒ）、チタン（Ｔｉ）、タングステン
（Ｗ）、白金（Ｐｔ）のうちいずれかの材料で形成して
もよい。導電膜２７０の形成方法も限定されず、例えば
スパッタ法、蒸着法などで形成すればよい。
【００５８】図６（Ｂ）に示すように、導電膜２７０を
形成した後、レジスト層１２０を形成する。レジスト層
１２０は、絶縁膜１１４上及び絶縁膜１１４の導電膜２
７０が形成された部分の上に形成する。導電膜２７０の
一部がパッド１１２の上方にランドとして形成される場
合には、レジスト層１２０の貫通穴１２２を、そのラン
ドの内側に外周が位置するように形成する。これによっ
て、貫通穴１２２の平面形状に従って、導電膜２７０に
開口部２７２を形成したときに、導電膜２７０と第１の
金属層１３０との電気的接続を図ることができる。な
お、レジスト層１２０の厚さは、限定されないが、例え
ば１５〜４０μｍ程度に形成してもよい。
【００５９】図６（Ｃ）に示すように、それぞれの貫通
穴１２２の内側にて、絶縁膜１１４の開口部１１６及び
導電膜２７０の開口部２７２を形成する。各開口部１１
６、２７２は、連通するように形成し、これによって、
貫通穴１２２の内側にパッド１１２の少なくとも一部を
露出させる。開口部１１６、２７２は、エッチングで形
成してもよく、その手段は、ウェットエッチング又はド
ライエッチングのいずれであってもよい。絶縁膜１１４
及び導電膜２７０は、一体的に開口させてもよく、ある
いは導電膜２７０に開口部２７２を形成した後、絶縁膜
１１４に開口部１１６を形成してもよい。開口部１１
６、２７２は、図示するように貫通穴１２２の外周とほ
ぼ同じ大きさで形成してもよく、あるいは、貫通穴１２
２の外周を超えない大きさの外周で形成してもよい。
【００６０】図７（Ａ）に示すように、第１の金属層１
３０を形成する。第１の金属層１３０は、無電解メッキ
で形成してもよい。第１の金属層１３０は、貫通穴１２
２内で、導電膜２７０に至る高さで形成する。例えば、
第１の金属層１３０を、絶縁膜１１４と導電膜２７０の
合計の厚さよりも厚く形成する。これによって、第１の
金属層１３０を、貫通穴１２２の外周で導電膜２７０に
接続することができる。また、第１の金属層１３０は、
レジスト層１２０よりも低く形成してもよい。こうすれ
ば、第２の金属層２８０を電解メッキで形成する場合、
第２の金属層２８０を貫通穴１２２の幅で形成すること
ができる。すなわち、第２の金属層２８０が等方成長す
ることを抑制し、所定の幅で第１の金属層１３０上に形
成することができる。なお、第１の金属層１３０の厚さ
（高さ）は、限定されないが、例えば１〜３０μｍ程度
に形成してもよい。
【００６１】なお、第１の金属層１３０は、複数層で形
成してもよい。第２の金属層２８０をロウ材で形成する
ので、第１の金属層１３０の第２の金属層２８０と接続
する上層は、パッド１１２と接続する下層よりも、ロウ
材になじみやすい材料で形成してもよい。例えば、第１
の金属層１３０の上層は、金で形成してもよい。
【００６２】図７（Ｂ）に示すように、第２の金属層２
８０を形成する。第２の金属層２８０は、電解メッキで
形成する。詳しくは、第１の金属層１３０と電気的に接
続する導電膜２７０を電極として、電解メッキによっ
て、第１の金属層１３０に接続する第２の金属層２８０
を形成する。第２の金属層２８０は、図示するようにレ
ジスト層１２０のほぼ面一となるように形成してもよ
く、あるいはレジスト層１２０よりも低く形成してもよ
い。第２の金属層２８０は、ロウ材で形成する。すなわ
ち、無電解メッキで設けた第１の金属層１３０に、ロウ
材を設ける。ロウ材は、例えばハンダを使用してもよ
い。ハンダの組成は、限定されないが、例えば、Ｓｎ、
Ｓｎ−Ｐｂ、Ｓｎ−Ａｇ、Ｓｎ−Ｃｕ、Ｓｎ−Ａｇ−Ｃ
ｕ、ＳｎＺｎなどであってもよい。ハンダを電解メッキ
で形成すれば、無電解メッキで形成するよりも、その組
成のばらつきを小さくすることができる。そのため、ハ
ンダの溶融温度のばらつきを小さくすることができる。
さらに、第１の金属層１３０は、簡単な工程である無電
解メッキで形成するので、全部を電解メッキで形成する
よりも簡単に金属層を形成できる。
【００６３】図７（Ｃ）に示すように、レジスト層１２
０を除去する。レジスト層１２０を除去すると、絶縁膜
１１４上の導電膜２７０が露出する。
【００６４】図８（Ａ）に示すように、導電膜２７０を
除去する。導電膜２７０は、ウェットエッチング又はド
ライエッチングなどで除去することができる。なお、導
電膜２７０は、第２の金属層２８０を形成した後に本工
程で除去するので、導電膜２７０を予め厚く形成してお
いても構わない。
【００６５】図８（Ｂ）に示すように、レジスト層１２
０及び導電膜２７０を除去した後、必要であれば、リフ
ロー工程を行ってもよい。リフロー工程は、フラックス
塗布後に行ってもよく、あるいはフラックスなしで窒素
雰囲気中で行なってもよい。フラックスを使用する場合
には、リフロー工程終了後に、洗浄工程を行うことが好
ましい。リフローの形態は、限定されず、赤外線炉、遠
赤外線炉又は熱風炉などのリフロー炉を使用してもよ
い。また、レーザやハロゲン光などで照射してもよく、
スポット照射又は一括照射のいずれであってもよい。な
お、上述の例では、レジスト層１２０を除去した後にリ
フロー工程を行うが、これとは別に、レジスト層１２０
を残した状態でリフロー工程を行ってもよい。その場
合、リフロー工程終了後に、レジスト層１２０を除去す
る。
【００６６】こうして、各パッド１１２に、第１及び第
２の金属層１３０、２８０を含むバンプ２０２を形成す
ることができる。これによれば、簡単な工程で接続信頼
性の高いバンプを形成することができる。
【００６７】次に、本例における変形例を示す。図７
（Ａ）に示すように第１の金属層１３０を形成した後、
図９（Ａ）に示すように第２の金属層２８２を貫通穴１
２２からあふれ出るように形成する。すなわち、第２の
金属層２８２をレジスト層１２０よりも高く形成する。
その後、図９（Ｂ）に示すように、レジスト層１２０を
除去した後、必要に応じてリフロー工程を行う。こうし
て、各パッド１１２に、第１及び第２の金属層１３０、
２８２を含むバンプ２０４を形成することができる。本
変形例においても、上述に説明した効果を得ることがで
きる。
【００６８】（第５の例）図１０（Ａ）〜図１１（Ｂ）
は、本発明を適用した第５の例に係るバンプの形成方法
を示す図である。本例では、第２の金属層２８４を印刷
法によって形成する。
【００６９】図１０（Ａ）に示すように、レジスト層１
２０の貫通穴１２２を介して、絶縁膜１１４に開口部１
１６を形成する。これによって、各パッド１１２の少な
くとも一部を露出させる。
【００７０】図１０（Ｂ）に示すように、第１の金属層
１３０を形成する。第１の金属層１３０は、無電解メッ
キで形成する。第１の金属層１３０は、レジスト層１２
０よりも低く形成する。詳しくは、後の工程で、貫通穴
１２２を超えない高さで、第２の金属層２８４を形成で
きるスペースを残すように、第１の金属層１３０を低く
形成する。
【００７１】なお、第１の金属層１３０は、複数層で形
成してもよい。第２の金属層２８４はロウ材で形成す
る。第２の金属層２８４と接続する上層は、パッド１１
２と接続する下層よりも、ロウ材になじみやすい材料で
形成してもよい。例えば、第１の金属層１３０の上層
は、金で形成してもよい。
【００７２】図１０（Ｃ）に示すように、第２の金属層
２８４を印刷法によって形成する。その場合、レジスト
層１２０を印刷用マスクとして利用する。詳しくは、レ
ジスト層１２０よりも低く形成された第１の金属層１３
０によって生じる段差を、マスクの開口として利用す
る。ここで、第２の金属層２８４は、ハンダなどのロウ
材である。例えば、ペースト状のハンダを、レジスト層
１２０上にのせて、これを図示しないスキージによって
貫通穴１２２に充填する。第２の金属層１２２（ロウ
材）の厚さは、レジスト層１２０及び第１の金属層１３
０の厚さを、相対的に考慮して決定することができる。
【００７３】図１１（Ａ）に示すように、リフロー工程
を行う。リフロー工程は、レジスト層１２０を残したま
まの状態で行ってもよい。例えば、レーザ光などを照射
して溶融させ、表面張力によって半ボール状にしてもよ
い。
【００７４】その後、図１１（Ｂ）に示すように、レジ
スト層１２０を除去する。これによれば、レジスト層１
２０の除去によって、貫通穴１２２に形成した第２の金
属層２８４（ロウ材）との版離れを行うので、マスクの
版離れの良し悪しに関係なく、確実に第１の金属層１３
０上に第２の金属層２８４を設けることができる。ま
た、マスクへの染み出しによって、材料の塗布量が変化
することもない。こうして、各パッド１１２に第１及び
第２の金属層１３０、１４４を含むバンプ２０６を形成
することができる。
【００７５】なお、上述の例では、レジスト層１２０を
残した状態でリフロー工程を行うが、これとは別に、レ
ジスト層１２０を除去した後に、リフロー工程を行って
もよい。
【００７６】本例によれば、改めて印刷用マスクを形成
する必要がないので、少ない工程で第２の金属層２８４
を設けることができる。また、メタルマスクなどを使用
する必要がないので、製造工程に使用する部品数を減ら
すことができ、マスクの版離れの良し悪しを考慮する必
要がない。
【００７７】図１２は、本発明の実施の形態に係る半導
体装置の一例を示す図である。この例では、ＣＯＦ（Ch
ip On Film）の形態が適用された半導体装置１が、液晶
パネル１０００に取り付けられている。半導体装置１
は、上述した半導体チップ１０及び基板２０を有する。
液晶パネル１０００を電子機器ということもできる。本
発明の実施の形態に係る半導体装置を有する電子機器と
して、図１３にはノート型パーソナルコンピュータ１１
００が示され、図１４には携帯電話１２００が示されて
いる。
【００７８】本発明は、上述した実施の形態に限定され
るものではなく、種々の変形が可能である。例えば、本
発明は、実施の形態で説明した構成と実質的に同一の構
成（例えば、機能、方法及び結果が同一の構成、あるい
は目的及び結果が同一の構成）を含む。また、本発明
は、実施の形態で説明した構成の本質的でない部分を置
き換えた構成を含む。また、本発明は、実施の形態で説
明した構成と同一の作用効果を奏する構成又は同一の目
的を達成することができる構成を含む。また、本発明
は、実施の形態で説明した構成に公知技術を付加した構
成を含む。
【図面の簡単な説明】
【図１】図１（Ａ）〜図１（Ｃ）は、本発明を適用した
実施の形態に係る半導体装置の製造方法を示す図であ
る。
【図２】図２（Ａ）〜図２（Ｃ）は、バンプの形成方法
を示す図である。
【図３】図３（Ａ）〜図３（Ｃ）は、バンプの形成方法
を示す図である。
【図４】図４（Ａ）〜図４（Ｂ）は、バンプの形成方法
を示す図である。
【図５】図５（Ａ）〜図５（Ｂ）は、バンプの形成方法
を示す図である。
【図６】図６（Ａ）〜図６（Ｃ）は、バンプの形成方法
を示す図である。
【図７】図７（Ａ）〜図７（Ｃ）は、バンプの形成方法
を示す図である。
【図８】図８（Ａ）〜図８（Ｂ）は、バンプの形成方法
を示す図である。
【図９】図９（Ａ）〜図９（Ｂ）は、バンプの形成方法
を示す図である。
【図１０】図１０（Ａ）〜図１０（Ｃ）は、バンプの形
成方法を示す図である。
【図１１】図１１（Ａ）〜図１１（Ｂ）は、バンプの形
成方法を示す図である。
【図１２】図１２は、本発明を適用した実施の形態に係
る半導体装置を有する電子機器を示す図である。
【図１３】図１３は、本発明を適用した実施の形態に係
る半導体装置を有する電子機器を示す図である。
【図１４】図１４は、本発明を適用した実施の形態に係
る半導体装置を有する電子機器を示す図である。
【符号の説明】
１０ 半導体チップ １２ 電極 １４ パッド １６ バンプ １７ 金属層 １８ ロウ材 ２０ 基板 ２２ リード ３０ 絶縁材料
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１５年２月５日（２００３．２．５）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正内容】
【０００５】本発明によれば、ロウ材によってリードと
バンプを接合するので、高温の熱を加える必要がなく、
基板の膨張が少ない。したがって、リードとバンプの位
置ズレの発生を避けることができ、接合されたリード又
はバンプが傾くことも避けられ、リードが半導体チップ
と接触することも避けられる。さらに、リードとバンプ
の周囲に絶縁材料を設けてから、ロウ材を溶融させるの
で、溶融したロウ材や合金が、リードとバンプの側面方
向に流出しにくく、隣同士のリード及びバンプのショー
トを避けることができる。（２）この半導体装置の製造方法において、前記絶縁材
料は、樹脂であり、前記リードと前記バンプとの接合工
程の前であって、前記リードと前記バンプとの周囲に前
記樹脂が設けられた後に、前記樹脂を硬化する工程を含
んでもよい。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正内容】
【０００６】（３）本発明に係る半導体装置の製造方法
は、電極を有する半導体チップと、前記電極との接合部
の少なくとも一部にロウ材を含むバンプを有する基板と
を、前記半導体チップの前記電極を有する面と前記基板
の前記バンプを有する面とを対向させて配置し、前記基
板及び前記半導体チップの少なくとも一方に押圧力を加
え、前記ロウ材を溶融させて、前記電極と前記バンプと
を接合すること、を含み、前記電極と前記バンプとの接
合工程の前に、前記電極と前記バンプとの周囲に絶縁材
料が設けられる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正内容】
【０００７】本発明によれば、ロウ材によって電極とバ
ンプを接合するので、高温の熱を加える必要がなく、基
板の膨張が少ない。したがって、電極とバンプの位置ズ
レの発生を避けることができ、接合された電極又はバン
プが傾くことも避けられ、バンプが半導体チップと接触
することも避けられる。さらに、電極とバンプの周囲に
絶縁材料を設けてから、ロウ材を溶融させるので、溶融
したロウ材や合金が、電極とバンプの側面方向に流出し
にくく、隣同士の電極及びバンプのショートを避けるこ
とができる。（４）この半導体装置の製造方法において、前記絶縁材
料は、樹脂であり、前記電極と前記バンプとの接合工程
の前であって、前記電極と前記バンプとの周囲に前記樹
脂が設けられた後に、前記樹脂を硬化する工程を含んで
もよい。 （５）この半導体装置の製造方法において、前記半導体
チップと前記基板とを配置する工程で、前記半導体チッ
プと前記基板とは前記絶縁材料を介して配置されてもよ
い。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正内容】
【０００８】（６）この半導体装置の製造方法におい
て、前記基板又は前記半導体チップに押圧を加える工程
の後に、前記絶縁材料が、前記半導体チップと前記基板
との間に注入されてもよい。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】削除
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正内容】
【００１０】（７）この半導体装置の製造方法におい
て、前記バンプは、第１の金属層と、前記第１の金属層
上に形成された第２の金属層と、を有し、前記第２の金
属層は、前記第１の金属層よりも前記ロウ材になじみや
すい材料で形成されてもよい。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正内容】
【００１１】（８）本発明に係る半導体装置は、上記方
法によって製造されてなる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正内容】
【００１２】（９）本発明に係る電子機器は、上記半導
体装置を有する。

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 リードを有する基板と、前記リードとの
    接合部の少なくとも一部にロウ材を含むバンプを有する
    半導体チップと、を前記半導体チップの前記バンプを有
    する面と前記基板の前記リードを有する面とを対向させ
    て配置し、 前記基板及び前記半導体チップの少なくとも一方に押圧
    力を加え、 前記ロウ材を溶融させて、前記リードと前記バンプとを
    接合すること、を含み、 前記リードと前記バンプとの接合工程の前に、前記リー
    ドと前記バンプとの周囲に絶縁材料が設けられる半導体
    装置の製造方法。
  2. 【請求項２】 電極を有する半導体チップと、前記電極
    との接合部の少なくとも一部にロウ材を含むバンプを有
    する基板とを、前記半導体チップの前記電極を有する面
    と前記基板の前記バンプを有する面とを対向させて配置
    し、 前記基板及び前記半導体チップの少なくとも一方に押圧
    力を加え、 前記ロウ材を溶融させて、前記電極と前記バンプとを接
    合すること、を含み、 前記電極と前記バンプとの接合工程の前に、前記電極と
    前記バンプとの周囲に絶縁材料が設けられる半導体装置
    の製造方法。
  3. 【請求項３】 請求項１又は２に記載の半導体装置の製
    造方法において、 前記半導体チップと前記基板とを配置する工程で、前記
    半導体チップと前記基板とは前記絶縁材料を介して配置
    される半導体装置の製造方法。
  4. 【請求項４】 請求項１から３のいずれかに記載の半導
    体装置の製造方法において、 前記基板又は前記半導体チップに押圧を加える工程の後
    に、前記絶縁材料が、前記半導体チップと前記基板との
    間に注入される半導体装置の製造方法。
  5. 【請求項５】 請求項１から請求項４のいずれかに記載
    の半導体装置の製造方法において、 前記絶縁材料は、樹脂であり、 前記電極と前記バンプとの接合工程の前であって、前記
    リードと前記バンプとの周囲に絶縁材料が設けられた後
    に、前記樹脂を硬化する工程を含む半導体装置の製造方
    法。
  6. 【請求項６】 請求項１から５のいずれかに記載の半導
    体装置の製造方法において、 前記バンプは、第１の金属層と、前記第１の金属層上に
    形成された第２の金属層と、を有し、前記第２の金属層
    は、前記第１の金属層よりも前記ロウ材になじみやすい
    材料で形成されてなる半導体装置の製造方法。
  7. 【請求項７】 請求項１から請求項６のいずれかに記載
    の方法によって製造されてなる半導体装置。
  8. 【請求項８】 請求項７記載の半導体装置を有する電子
    機器。
JP2002040098A 2002-02-18 2002-02-18 半導体装置及びその製造方法並びに電子機器 Withdrawn JP2003243448A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002040098A JP2003243448A (ja) 2002-02-18 2002-02-18 半導体装置及びその製造方法並びに電子機器
US10/360,596 US6905915B2 (en) 2002-02-18 2003-02-06 Semiconductor device and method of manufacturing the same, and electronic instrument
CNB031041337A CN1253932C (zh) 2002-02-18 2003-02-14 半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002040098A JP2003243448A (ja) 2002-02-18 2002-02-18 半導体装置及びその製造方法並びに電子機器

Publications (1)

Publication Number Publication Date
JP2003243448A true JP2003243448A (ja) 2003-08-29

Family

ID=27780939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002040098A Withdrawn JP2003243448A (ja) 2002-02-18 2002-02-18 半導体装置及びその製造方法並びに電子機器

Country Status (3)

Country Link
US (1) US6905915B2 (ja)
JP (1) JP2003243448A (ja)
CN (1) CN1253932C (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008252132A (ja) * 2004-09-15 2008-10-16 Seiko Epson Corp 半導体装置の実装方法
JP2009522736A (ja) * 2006-01-05 2009-06-11 ホワイト フォックス テクノロジーズ リミテッド トッププレート
JP2009177118A (ja) * 2008-01-22 2009-08-06 Samsung Electro-Mechanics Co Ltd ポストバンプ及びその形成方法
US8080447B2 (en) 2004-09-15 2011-12-20 Seiko Epson Corporation Method of manufacturing semiconductor device including exposing a dicing line on a wafer

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI307613B (en) * 2005-03-29 2009-03-11 Phoenix Prec Technology Corp Circuit board formed conductor structure method for fabrication
JP2007048887A (ja) * 2005-08-09 2007-02-22 Seiko Epson Corp 半導体装置およびその製造方法
TWI279934B (en) * 2005-11-22 2007-04-21 Yaki Ind Co Ltd Method for fabricating metal layer of diode with electroless plating
US20070155154A1 (en) * 2005-12-29 2007-07-05 Mengzhi Pang System and method for solder bumping using a disposable mask and a barrier layer
DE102006025960B4 (de) * 2006-06-02 2011-04-07 Infineon Technologies Ag Verfahren zur Herstellung einer integrierten Halbleitereinrichtung
GB0807485D0 (en) * 2008-04-24 2008-06-04 Welding Inst Method of applying a bump to a substrate
KR101782503B1 (ko) * 2011-05-18 2017-09-28 삼성전자 주식회사 솔더 범프 붕괴를 억제하는 반도체 소자의 범프 형성방법
US8431478B2 (en) * 2011-09-16 2013-04-30 Chipmos Technologies, Inc. Solder cap bump in semiconductor package and method of manufacturing the same
KR102061342B1 (ko) * 2012-06-13 2020-01-02 에스케이하이닉스 주식회사 강화된 범프 체결 구조를 포함하는 전자 소자의 패키지 및 제조 방법
WO2017130381A1 (ja) * 2016-01-29 2017-08-03 三菱電機株式会社 半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5873126A (ja) 1981-10-27 1983-05-02 Seiko Keiyo Kogyo Kk 半導体装置の実装方法
JP2833111B2 (ja) 1989-03-09 1998-12-09 日立化成工業株式会社 回路の接続方法及びそれに用いる接着剤フィルム
JPH0410635A (ja) 1990-04-27 1992-01-14 Shimadzu Corp フリップチップ実装方法
JPH0997791A (ja) 1995-09-27 1997-04-08 Internatl Business Mach Corp <Ibm> バンプ構造、バンプの形成方法、実装接続体
JP3201957B2 (ja) 1996-06-27 2001-08-27 インターナショナル・ビジネス・マシーンズ・コーポレーション 金属バンプ、金属バンプの製造方法、接続構造体
SG60099A1 (en) * 1996-08-16 1999-02-22 Sony Corp Semiconductor package and manufacturing method of lead frame
US6981317B1 (en) 1996-12-27 2006-01-03 Matsushita Electric Industrial Co., Ltd. Method and device for mounting electronic component on circuit board
JP3067693B2 (ja) 1997-06-02 2000-07-17 日本電気株式会社 はんだバンプ構造体及びはんだバンプ構造体の製造方法
JP3672702B2 (ja) 1997-08-22 2005-07-20 松下電器産業株式会社 部品実装方法
JPH11111768A (ja) 1997-09-30 1999-04-23 Nec Corp 半導体装置の製造方法
JP3819576B2 (ja) * 1997-12-25 2006-09-13 沖電気工業株式会社 半導体装置及びその製造方法
JP3336253B2 (ja) 1998-04-23 2002-10-21 松下電工株式会社 半導体装置とその製造方法、実装方法および用途
US6194250B1 (en) * 1998-09-14 2001-02-27 Motorola, Inc. Low-profile microelectronic package
US6258622B1 (en) * 1999-06-07 2001-07-10 Apack Technologies Inc. Flip clip bonding leadframe-type packaging method for integrated circuit device and a device formed by the packaging method
JP2001244300A (ja) 2000-02-25 2001-09-07 Hitachi Ltd 電子部品の実装方法
JP2001313315A (ja) 2001-04-25 2001-11-09 Hitachi Ltd 実装用半導体装置とその実装方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008252132A (ja) * 2004-09-15 2008-10-16 Seiko Epson Corp 半導体装置の実装方法
US8080447B2 (en) 2004-09-15 2011-12-20 Seiko Epson Corporation Method of manufacturing semiconductor device including exposing a dicing line on a wafer
JP2012004603A (ja) * 2004-09-15 2012-01-05 Seiko Epson Corp 半導体装置の実装構造、半導体装置の実装方法及び基板
JP2009522736A (ja) * 2006-01-05 2009-06-11 ホワイト フォックス テクノロジーズ リミテッド トッププレート
JP2009177118A (ja) * 2008-01-22 2009-08-06 Samsung Electro-Mechanics Co Ltd ポストバンプ及びその形成方法

Also Published As

Publication number Publication date
CN1253932C (zh) 2006-04-26
US6905915B2 (en) 2005-06-14
CN1440065A (zh) 2003-09-03
US20030219926A1 (en) 2003-11-27

Similar Documents

Publication Publication Date Title
KR100592609B1 (ko) 범프의 형성방법 및 반도체장치의 제조방법
US7713860B2 (en) Method of forming metallic bump on I/O pad
US7268438B2 (en) Semiconductor element including a wet prevention film
JP3700563B2 (ja) バンプの形成方法及び半導体装置の製造方法
JP3500032B2 (ja) 配線基板及びその製造方法
TWI246378B (en) Method of mounting electronic component
US20060219567A1 (en) Fabrication method of conductive bump structures of circuit board
JP2003243448A (ja) 半導体装置及びその製造方法並びに電子機器
JP2007184381A (ja) フリップチップ実装用回路基板とその製造方法、並びに半導体装置とその製造方法
JP4661122B2 (ja) 部品実装配線基板および配線基板への部品の実装方法
JP4087876B2 (ja) ハンダバンプの形成方法
JPH05175275A (ja) 半導体チップの実装方法および実装構造
WO2009122912A1 (ja) はんだ構造体、はんだ構造体の形成方法、はんだ構造体を含む半導体モジュール、および携帯機器
JP2004342802A (ja) 突起電極付きプリント基板およびその製造方法
JP2004200247A (ja) 端子、端子の形成方法、半導体チップ、半導体実装基板、電子デバイスおよび電子機器
JPH10308415A (ja) 電極、電子部品、電子装置および電子部品の実装方法
JP2008098210A (ja) 突起電極形成方法、並びに半導体装置の製造方法、および半導体装置
JPH09148693A (ja) フリップチップ実装用基板及びその製造方法
JP4285140B2 (ja) 半導体装置の製造方法
JP3961876B2 (ja) 半導体装置用はんだバンプの製造方法
JP7416607B2 (ja) 半導体装置
JPH1079403A (ja) 半導体装置及びその製造方法
JP2004200608A (ja) プリント配線基板およびその製造方法
JP2003338582A (ja) バンプ形成方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2000294675A (ja) チップキャリア及び半導体装置並びにチップキャリアの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041019

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041125

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041221

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20050119