JP2009177118A - ポストバンプ及びその形成方法 - Google Patents

ポストバンプ及びその形成方法 Download PDF

Info

Publication number
JP2009177118A
JP2009177118A JP2008164745A JP2008164745A JP2009177118A JP 2009177118 A JP2009177118 A JP 2009177118A JP 2008164745 A JP2008164745 A JP 2008164745A JP 2008164745 A JP2008164745 A JP 2008164745A JP 2009177118 A JP2009177118 A JP 2009177118A
Authority
JP
Japan
Prior art keywords
solder
post
forming
bump
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008164745A
Other languages
English (en)
Inventor
Jin-Won Choi
チョイ ジン−ウォン
Chang-Sup Ryu
リュウ チャン−サップ
Seung-Hyun Cho
チョ スンーヒュン
Seung-Wan Kim
キム スン−ワン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2009177118A publication Critical patent/JP2009177118A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/054—Continuous temporary metal layer over resist, e.g. for selective electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0568—Resist used for applying paste, ink or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0571—Dual purpose resist, e.g. etch resist used as solder resist, solder resist used as plating resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】電解メッキにより発生するソルダのメッキ偏差から生じさせる不良を防止でき、リフロー時ソルダが必要以上に金属ポストの側面に広がることを防止することにより、ソルダの使用量を最小化できるポストバンプ及びその形成方法を提供する。
【解決手段】ポストバンプの形成方法は、電極パッドが形成されている基板に、電極パッドの形成位置に対応する開口部が形成されたレジスト層を形成する段階Ｓ２００と、開口部の一部に金属性物質を充填し、金属ポストを形成する段階Ｓ３００と、開口部の残りの一部にソルダを充填する段階Ｓ４００と、ソルダに熱を加えてリフローする段階Ｓ５００と、レジスト層を除去する段階Ｓ６００と、を含むことを特徴とする。
【選択図】図９

Description

本発明はポストバンプ及びその形成方法に関する。
フリップチップパッケージング（flip chip packaging）とは、半導体チップのような電子素子を回路基板に付着する時、ワイヤのような追加的な接続構造を使用しなく、半導体チップや回路基板の電極パターンにソルダバンプを融着して半導体チップと回路基板とをボンディングし、パッケージングをする方式である。
最近、大容量データの高速処理に対する要求や電子製品の軽薄短小化により、電子素子のバンプピッチ（bump pitch）が次第に小さくなっている。このような傾向から、フリップチップパッケージングは、回路基板と半導体チップとのバンプによる接続の信頼性を悪化させるという問題点を惹き起こしている。このようなバンプ接続の信頼性を向上させるために、ソルダバンプの形態がポストバンプ構造に変化している。
図１から図７は、従来技術によるポストバンプの形成方法を示す工程図であり、図８は、従来技術によるポストバンプのボンディング状態を示す状態図である。従来技術によるポストバンプの形成方法を説明すると、先ず、図１及び図２に示すように、電極パッド１０４が形成されている半導体チップ１０２にシード層１０８を形成する。電極パッド１０４が形成されている半導体チップ１０２の一面には絶縁物質のソルダペースト１０６が形成されている。次に、図３に示すように、電極パッド１０４が形成されている半導体チップ１０２に感光性ドライフィルム１０９を積層し、電極パッド１０４の形成位置に対応する領域を開放して開口部１１０を形成する。次に、図４に示すように、シード層１０８を電極として電解メッキを行い、銅で開口部１１０の一部を充填することにより銅ポスト（post）１１２を形成する。次に、図５に示すように、シード１０８層を電極として電解メッキを行い、開口部１１０の残りの一部にソルダ１１４を充填する。次に、図６に示すように、半導体チップ１０２に残留するドライフィルム１０９を除去し、外気に露出されたシード層を除去する。次に、図７に示すように、銅ポスト１１２の上部に形成されたソルダ１１４をリフローして球形ソルダ１１４を形成する。
このような従来技術によるポストバンプの形成方法は、図５に示すように、開口部１１０の残りの一部にソルダ１１４を充填する場合、電解メッキ時に発生する電位差のためメッキ量が均一ではないという問題点があった。
また、銅ポスト１１２上にメッキされたソルダ１１４をリフローする場合、ソルダ１１４が銅ポスト１１２の側面に広がるため、フリップチップボンディングに必要とされる最小限のソルダ１１４以外にも銅ポスト１１２の側面に広がるソルダ１１４量を考慮してソルダ１１４をさらに多くメッキしなくてはならないという問題点があった。
また、図８に示すように、ソルダ１１４の不均一なメッキ量のために、リフローにより形成される球形ソルダ１１４の形態が不均一になるので（図７参照）、半導体チップ１０２と回路基板１１６とをボンディングする時に、隣接バンプとの間にブリッジ（bridge）が発生したり、ソルダ量が足りなくてボンディング不良が発生したりするという問題点があった。
こうした従来技術の問題点に鑑み、本発明は、電解メッキにより発生するソルダのメッキ偏差を防止し、リフロー時にソルダが不要に金属ポストの側面に広がることを防止できるポストバンプ及びその製造方法を提供することを目的とする。
本発明の一実施形態によれば、電極パッドが形成されている基板に、電極パッドの形成位置に対応する開口部が形成されたレジスト層を形成する段階と、開口部の一部に金属性物質を充填して金属ポストを形成する段階と、開口部の残りの一部にソルダを充填する段階と、ソルダに熱を加えてリフローする段階と、レジスト層を除去する段階と、を含むポストバンプの形成方法が提供される。
レジスト層を形成する段階は、電極パッドが形成されている基板に感光性フィルム層を積層する段階と、電極パッドの形成位置に対応する領域が開放されるように感光性フィルム層を選択的に露光、現像し、その一部を除去して開口部を形成する段階と、を含むことができる。
レジスト層を除去する段階は、基板に残留する感光性フィルム層を除去する段階を含むことができる。
レジスト層を形成する段階以前に、基板に伝導性物質を蒸着してシード層を形成する段階をさらに含むことができ、この場合、金属ポストを形成する段階はシード層を電極として電解メッキを行う段階を含むことができる。
レジスト層を除去する段階以後に、外気に露出したシード層を除去する段階をさらに含むことができる。
ソルダを充填する段階は、ソルダペーストをスキージングして開口部の残りの一部に圧入する段階を含むことができる。
感光性フィルム層としては、リフローに耐熱性を有するドライフィルムが使用できる。
基板は、回路基板、半導体ウェハ、または電子素子の中の何れか一つであることができる。
ソルダは、Ｓｎ−Ｐｂ系ソルダ、Ｓｎ−Ａｇ系ソルダ、またはＳｎ−Ａｇ−Ｃｕ系ソルダの中の何れか一つであることができる。
また、本発明の他の実施形態によれば、外部装置との電気的接続のために基板の電極パッドに形成されるバンプであって、電極パッド上に形成された金属ポストと、金属ポスト上に形成され、金属ポストの外周縁から金属ポストの軸方向に延長される仮想の線により区画される空間が充填されたドーム型のソルダと、を含むポストバンプが提供される。
基板は、回路基板、半導体ウェハ、または電子素子の中の何れか一つであることができる。
ソルダは、Ｓｎ−Ｐｂ系ソルダ、Ｓｎ−Ａｇ系ソルダ、またはＳｎ−Ａｇ−Ｃｕ系ソルダの中の何れか一つであることができる。
電解メッキにより発生されるソルダのメッキ偏差による不良を防止でき、リフロー時にソルダが不要に金属ポストの側面に広がることを防止してソルダの使用を最小化できる。
また、均一なドーム型のソルダを形成して電子素子と回路基板との間の接続の信頼性を向上させることができる。
本発明は多様な変更を加えることができ、様々な実施例を有することができるため、特定実施例を図面に例示し、詳細に説明する。しかし、本発明がこれらの特定の実施形態に限定されるものではなく、本発明の思想及び技術範囲に含まれるあらゆる変換、均等物及び代替物を含むものとして理解されるべきである。本発明を説明するに当たって、係る公知技術に対する具体的な説明が本発明の要旨をかえって不明にすると判断される場合、その詳細な説明を省略する。
本願で利用する用語は、単に特定の実施例を説明するためのものにすぎない。単数の表現は文脈上に明白に異なる意味を有しない限り、複数の表現を含む。本願において、「含む」または「有する」などの用語は、明細書上に記載された特徴、数字、段階、動作、構成要素、部品、またはこれらを組み合わせたものが存在することを指定するものであって、一つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部品、またはこれらを組み合わせたものなどの存在または付加可能性を予め排除するものではないと理解されるべきである。
以下、本発明によるポストバンプ及びその形成方法の実施例を添付図面に基づいて詳しく説明し、添付図面を参照して説明することにおいて、同一かつ対応する構成要素は、同一な図面番号を付し、これに対する重複される説明は省略する。
図９は、本発明の一実施例に係るポストバンプの形成方法を示す順序図であり、図１０から図１６は、本発明の一実施例に係るポストバンプの形成方法を示す工程図である。図１０から図１６を参照すると、基板１２、電極パッド１４、ソルダレジスト１６、シード層１８、感光性フィルム層２０、開口部２２、金属ポスト２４、ソルダペースト２６、スキージ２８、ソルダ３０が示されている。
本実施例によるポストバンプの形成方法は、電極パッド１４が形成されている基板１２に、電極パッド１４の形成位置に対応する開口部２２が形成されたレジスト層を形成する段階と、開口部２２の一部に金属性物質を充填して金属ポスト２４を形成する段階と、開口部２２の残りの一部にソルダ３０を充填する段階と、ソルダ３０に熱を加えてリフローする段階と、レジスト層を除去する段階と、を含み、リフロー時にソルダ３０が不要に金属ポストの側面に広がることを防止してソルダ３０の使用を最小化でき、均一な球形ソルダ３０を形成して電子素子と回路基板との間の接続信頼性を向上させることができる。
本実施例に係るポストバンプを形成する方法は、先ず、段階Ｓ１００で、図１０及び図１１に示すように、電極パッド１４が形成されている基板１２に伝導性物質を蒸着してシード層１８を形成する。シード層１８は、以後電解メッキを行う過程にて電極の役割をする。
基板１２は、板状の基材であって、回路基板、半導体ウェハ、または電子素子の中の何れか一つであることができる。電極パッドは、基板と外部装置との電気的接続のためのものであって、ソルダレジスト１６により外気に露出されている。
本実施例により形成されるポストバンプは、電子素子または回路基板の電極パッド１４に形成されて、フリップチップボンディングに利用できる。例えば、電子素子の電極パッド１４にポストバンプを形成し、ポストバンプが形成された電子素子を回路基板にボンディングすることが可能であり、回路基板の電極パッド１４にポストバンプを形成し、電子素子を回路基板にボンディングすることも可能である。また、図２０に示すように、電子素子の電極パッド１４と回路基板の電極パッド１４の全てにポストバンプを形成し、電子素子と回路基板とをボンディングすることも可能である。また、ウェハレベルのパッケージ製造時、ウェハに形成された電極パッド１４に本実施例によるポストバンプを形成することも可能である。
次に、段階Ｓ２００で、図１２に示すように、電極パッド１４が形成されている基板１２に、電極パッド１４の形成位置に対応する開口部２２が形成されるようにレジスト層を形成する。
本実施例では、紫外線に感光する感光性フィルム層２０を用いてレジスト層を形成する方法を提示する。
すなわち、段階Ｓ２０１で、電極パッド１４が形成されている基板１２に感光性フィルム層２０を積層し、段階Ｓ２０２で、電極パッド１４の形成位置に対応する領域がオープンされるように感光性フィルム層２０を選択的に露光、現像し、その一部を除去して開口部２２を形成する。
感光性フィルム層２０には、ドライフィルムまたは紫外線に感光する液状の感光剤が使用できる。ドライフィルムはラミネータ（Laminator）で基板１２に密着され、液状の感光剤は基板１２にコーティング及び乾燥されて感光性フィルム層２０を形成することができる。
感光性フィルム層２０に紫外線を照射すると、遮光領域は変化がなく、遮光領域以外の感光性フィルム層２０は紫外線に露出されて重合反応により硬化される。電極パッド１４が形成される位置に対応する領域を遮光し、紫外線を照射し現像すれば、電極パッド１４が形成される位置に対応する領域に開口部２２を形成することができる。
一方、感光性フィルム層２０は、以後リフローに対して耐熱性を有するドライフィルムであることができる。
次に、段階Ｓ３００で、図１３に示すように、開口部２２の一部に金属性物質を充填して金属ポスト２４を形成する。本実施例では、段階Ｓ３０１で、開口部２２の一部に金属性物質を充填するために、前工程から形成されたシード層１８を電極として電解メッキを行い、金属ポスト２４を形成した。金属性物質は、電気が移動できる伝導性物質であって、本実施例では電極パッド１４と安定的に接合可能な銅（Ｃｕ）を電解メッキして金属ポスト２４を形成した。金属ポスト２４の高さは、ボンディングに必要とされるバンプの高さに応じて調節可能である。
次に、段階Ｓ４００で、図１４に示すように、開口部２２の残りの一部にソルダ３０を充填する。ソルダ３０はリフローにより一時的に溶けて、フリップチップボンディングが可能となる。本実施例では、開口部２２の残りの一部にソルダ３０を充填するために、段階Ｓ４０１で、ソルダペースト２６をスキージング方法により開口部２２の残りの一部に圧入する。これは、感光性フィルム層２０の上部にソルダペースト２６を塗布し、スキージ２８を用いて押しながらソルダペースト２６を感光性フィルム層２０の開口部２２に圧入する方法である。このように、スキージング方法によりソルダペースト２６を圧入すると、開口部２２に均一にソルダペースト２６を充填することができる。均一に充填されたソルダ３０により、以後のリフローで均一なドーム形態のソルダ３０が形成されるようになり、フリップチップボンディング時の接続信頼性を向上させることができる。
勿論、シード層１８を電極として電解メッキを行い、ソルダ３０を開口部２２の残りの一部に充填することも可能である。
ソルダ３０は、Ｓｎ−Ｐｂ系ソルダ、Ｓｎ−Ａｇ系ソルダ、またはＳｎ−Ａｇ−Ｃｕ系ソルダからなる群より選ばれる何れか一つであることができる。Ｓｎ−Ａｇ系ソルダ、またはＳｎ−Ａｇ−Ｃｕ系ソルダを使用すると、ソルダ使用が低減できる。
次に、段階Ｓ５００で、図１５に示すように、ソルダ３０に熱を加えてリフローする。ソルダ３０は、金属ポスト２４に比べて融点が低いため、リフロー工程にてドーム型のソルダ３０になる。本実施例によれば、感光性フィルム層２０を除去する前にソルダ３０に熱を加えてリフローすることにより、ソルダ３０が金属ポスト２４の側面に広がることを防止し、必要以上に使われたソルダ３０使用量を低減することができる。また、前段階にて開口部２２に均一に充填されたソルダ３０は、リフロー工程により均一なドーム型のソルダ３０を形成することになる。このような、均一なドーム型のソルダ３０は、均一なソルダ３０の体積を有することになり、フリップチップボンディング時の接続信頼性を向上させることができ、工程制御が容易になる。
すなわち、感光性フィルム層２０に形成された開口部２２に金属性物質とソルダ３０を順次充填し、感光性フィルム層２０を除去しなかった状態で、ソルダ３０に熱を加えてリフローすると、金属ポスト２４の外周縁から金属ポスト２４の軸方向に延長される仮想の線３２により区画される空間（例えば、開口部２２の残りの一部が形成する空間）が充填されたドーム型のソルダ３０が形成できる。リフロー時、ソルダ３０が金属ポスト２４の上部面以外の側面に広がらないドーム型に形成できるので、ボンディング時に必要とされるソルダ３０の量を容易に制御できる。
一方、ソルダ３０に熱を加えてリフローするとき、感光性フィルム層２０の変形を防止するために、感光性フィルム層２０として、リフローに対して耐熱性を有するドライフィルムが使用できる。
次に、段階Ｓ６００で、図１６に示すように、レジスト層を除去する。レジスト層として感光性フィルム層２０を用いた場合には、段階Ｓ６０１で、基板１２に残存する感光性フィルム層２０を除去する。次に、段階Ｓ７００で、外気に露出したシード層１８を除去する。リフローにてドーム型のソルダ３０を形成し、ソルダ３０が硬化されたら、基板１２に残存する感光性フィルム層２０と、外気に露出するシード層１８を除去する。
したがって、多数の電極パッド１４に、本実施例によるポストバンプを形成すれば、ドーム型のソルダ３０は均一な形態や体積を有するので、フリップチップボンディング時の接続信頼性を向上させることができ、工程制御も容易にできる。
図１７は、本発明の他の実施例に係るポストバンプの斜視図であり、図１８は、本発明のまた他の実施例に係るポストバンプの斜視図であり、図１９は、本発明のまた他の実施例に係るポストバンプの斜視図である。図１７から図１９を参照すると、電極パッド１４、金属ポスト２４、ソルダ３０、仮想の線３２が示されている。
本実施例に係るポストバンプは、外部装置との電気的接続のために基板の電極パッド１４に形成されるバンプであって、電極パッド１４上に形成された金属ポスト２４と、金属ポスト２４上に形成され、金属ポスト２４の外周から金属ポスト２４の軸方向に延長される仮想の線３２により区画される空間が充填されたドーム型のソルダ３０とを構成要素とし、均一な球形ソルダ３０を形成することにより電子素子と回路基板との間の接続信頼性を向上させることができる。
電極パッド１４が形成される基板とは、板状の基材であって、回路基板、半導体ウェハ、または電子素子の中の何れか一つであることができる。本実施例により形成されるポストバンプは、電子素子または回路基板の電極パッド１４に形成されてフリップチップボンディングに利用できる。例えば、電子素子の電極パッド１４にポストバンプを形成し、ポストバンプが形成された電子素子を回路基板にボンディングすることが可能であり、回路基板の電極パッド１４にポストバンプを形成し、電子素子を回路基板にボンディングすることも可能である。また、図２０に示すように、電子素子の電極パッド１４と回路基板の電極パッド１４の全てにポストバンプを形成し、電子素子と回路基板とをボンディングすることも可能である。また、ウェハレベルパッケージの製造時に、ウェハに形成された電極パッド１４に本実施例によるポストバンプを形成することも可能である。
金属ポスト２４は伝導性物質からなり、本実施例では、電極パッド１４と安定的に接合可能な銅を用いて金属ポスト２４を形成する。金属ポスト２４の高さはボンディングするために必要とされるバンプの高さに応じて調節可能である。例えば、多数の電極パッド１４のピッチ（pitch）が小さく、低い高さのバンプを要する場合には、金属ポスト２４の高さを低く形成し、電極パッド１４のピッチが大きく、高い高さのバンプを要する場合には、金属ポスト２４の高さを高く形成すれば良い。金属ポスト２４を形成するためには、前述した一実施例のように、電極パッド１４が形成されている基板にシード層を形成し、感光性フィルム層を積層した後、電極パッド１４が形成される位置に対応する領域を開放して開口部を形成する。この時、基板に積層される感光性フィルム層の厚さを変更しながらポストバンプの高さを調節し、かつ、金属ポスト２４の高さを調節することができる。
開口部が形成されたら、開口部の一部に金属性物質を充填して金属ポスト２４を形成する。
ドーム型のソルダ３０は、リフローされて基板と外部装置とをボンディングする。ドーム型のソルダ３０は、金属ポスト２４の外周縁から金属ポスト２４の軸方向に延長される仮想の線３２により区画される空間に、ソルダ３０が充填されることにより形成できる。このように形成されたドーム型のソルダ３０は、金属ポスト２４の上部面以外の側面には広がらないため、ボンディングに必要とされるソルダ３０量を容易に制御することができる。
若し、図７に示されたように、ソルダ３０が金属ポスト２４を覆う形態になると、多数の電極パッド１４の金属ポスト２４に形成されるソルダ３０量を調節しにくくなり、ボンディング時に隣接バンプの間にブリッジが発生したり、ソルダ３０量が足りなかったりしてボンディング不良が発生する恐れがある。
金属ポスト２４上に形成され、金属ポスト２４の外周縁から金属ポスト２４の軸方向に延長される仮想の線３２により区画される空間が充填されたドーム型のソルダ３０を形成する方法は、前述したように、基板に積層された感光性フィルム層の開口部に金属性物質とソルダ３０とを順次充填した後に、感光性フィルム層が除去されていない状態でソルダ３０に熱を加えてリフローすれば、金属ポスト２４の外周縁から金属ポスト２４の軸方向に延長される仮想の線３２により区画される空間（例えば、開口部の残りの一部の空間）が充填されたドーム型のソルダ３０を形成できる。
リフロー時、ソルダ３０は、金属ポスト２４の上部面以外の側面には広がらないドーム型のソルダ３０が形成できるため、ボンディングの時に必要とされるソルダ３０量を容易に制御できるようになる。
ソルダ３０は、Ｓｎ−Ｐｂ系ソルダ、Ｓｎ−Ａｇ系ソルダ、またはＳｎ−Ａｇ−Ｃｕ系ソルダからなる群より選ばれる何れか一つであることができる。Ｓｎ−Ａｇ系ソルダまたはＳｎ−Ａｇ−Ｃｕ系ソルダを用いる場合、ソルダ使用量が低減できる。
図１７から図１９には、本発明に係るポストバンプの多様な形態が示されている。図１７に示すように、多数の電極パッド１４のピッチが小さくて隣接するバンプとの間にブリッジが発生する恐れのある場合には、少ないソルダ３０量で金属ポスト２４上に半球型のソルダ３０を形成できる。一方、図１８に示すように、電極パッド１４のピッチが大きくて、比較的に隣接バンプとの間にブリッジが発生する恐れの少ない場合には、多量のソルダ３０を使用して金属ポスト２４上に一定厚さのソルダ柱と、その上に半球型のソルダ３０を形成することも可能である。このようにボンディングに必要とされるソルダ３０量を調節することにより、ソルダ３０の使用量が低減でき、ボンディング不良を防止できる。
一方、図１９には、四角柱状のポストバンプが示されている。電極パッド１４に形成された金属ポスト２４が四角柱状である場合には、金属ポスト２４の外周縁から金属ポスト２４の軸方向に延長される仮想の線３２により区画される空間に充填されるソルダ３０も四角柱上にドーム型で形成される。
以外の構成要素は、前述した内容と同様であるので、その詳しい説明は省略する。
図２０は、本発明の他の実施例に係るポストバンプのボンディング状態を示す使用状態図である。図２０を参照すると、電極パッド１４、金属ポスト２４、ソルダ３０、電子素子３４、回路基板１２が示されている。
本実施例により形成されるポストバンプは、電子素子３４または回路基板１２の電極パッド１４に形成され、フリップチップボンディングに利用できる。例えば、電子素子３４の電極パッド１４にポストバンプを形成し、ポストバンプが形成された電子素子３４を回路基板１２にボンディングすることも可能であり、回路基板１２の電極パッド１４にポストバンプを形成して電子素子３４を回路基板１２にボンディングすることも可能である。また、ウェハレベルのパッケージの製造時、ウェハに形成された電極パッド１４に、本実施例によるポストバンプを形成することも可能である。
一方、図２０に示すように、電子素子３４の電極パッド１４や回路基板３６の電極パッド１４の全てにポストバンプを形成して電子素子３４と回路基板３６とをボンディングすることも可能である。
回路基板３６に電子素子３４をフリップチップボンディングする場合、電子素子３４及び回路基板３６の電極パッド１４のそれぞれに本実施例によるポストバンプを形成し、回路基板３６の電極パッド１４と電子素子３４の電極パッド１４とが対応するように整列した後、リフローして相互ボンディングすることが可能である。
本発明によるポストバンプは、金属ポスト２４上に形成されるソルダ３０量を容易に制御できるため、ボンディング時に必要とされる最小限のソルダ３０量でボンディングすることにより、隣接するバンプとのブリッジを防止でき、ボンディングの接続信頼性を向上させることができる。
前記では本発明の好ましい実施例を参照して説明したが、当該技術分野で通常の知識を有する者であれば、下記の特許請求の範囲に記載した本発明の思想及び領域から脱しない範囲内で本発明を多様に修正及び変更させることができることを理解できよう。
従来技術に係るポストバンプ形成方法を示す工程図である。 従来技術に係るポストバンプ形成方法を示す工程図である。 従来技術に係るポストバンプ形成方法を示す工程図である。 従来技術に係るポストバンプ形成方法を示す工程図である。 従来技術に係るポストバンプ形成方法を示す工程図である。 従来技術に係るポストバンプ形成方法を示す工程図である。 従来技術に係るポストバンプ形成方法を示す工程図である。 従来技術に係るポストバンプのボンディング状態を示す使用状態図である。 本発明の一実施例に係るポストバンプの形成方法を示す順序図である。 本発明の一実施例に係るポストバンプの形成方法を示す工程図である。 本発明の一実施例に係るポストバンプの形成方法を示す工程図である。 本発明の一実施例に係るポストバンプの形成方法を示す工程図である。 本発明の一実施例に係るポストバンプの形成方法を示す工程図である。 本発明の一実施例に係るポストバンプの形成方法を示す工程図である。 本発明の一実施例に係るポストバンプの形成方法を示す工程図である。 本発明の一実施例に係るポストバンプの形成方法を示す工程図である。 本発明の他の実施例に係るポストバンプの斜視図である。 本発明のまた他の実施例に係るポストバンプの斜視図である。 本発明のまた他の実施例に係るポストバンプの斜視図である。 本発明の他の実施例に係るポストバンプのボンディング状態を示す使用状態図である。
符号の説明
１２ 基板
１４ 電極パッド
１６ ソルダレジスト
１８ シード層
２０ 感光性フィルム層
２２ 開口部
２４ 金属ポスト
２６ ソルダペースト
２８ スキージ
３０ ソルダ
３４ 電子素子
３６ 回路基板

Claims (12)

  1. 電極パッドが形成されている基板に、前記電極パッドの形成位置に対応する開口部が形成されたレジスト層を形成する段階と、
    前記開口部の一部に金属性物質を充填して金属ポストを形成する段階と、
    前記開口部の残りの一部にソルダを充填する段階と、
    前記ソルダに熱を加えてリフロー(reflow)する段階と、
    前記レジスト層を除去する段階と、
    を含むポストバンプの形成方法。
  2. 前記レジスト層を形成する段階は、
    前記電極パッドが形成されている基板に感光性フィルム層を積層する段階と、
    前記電極パッドの形成位置に対応する領域が開放されるように、前記感光性フィルム層を選択的に露光、現像し、その一部を除去して開口部を形成する段階と、
    を含むことを特徴とする請求項１記載のポストバンプの形成方法。
  3. 前記レジスト層を除去する段階は、
    前記基板に残留する前記感光性フィルム層を除去する段階を含むことを特徴とする請求項２記載のポストバンプの形成方法。
  4. 前記レジスト層を形成する段階以前に、
    前記基板に伝導性物質を蒸着してシード層を形成する段階をさらに含み、
    前記金属ポストを形成する段階は、
    前記シード層を電極として電解メッキを行う段階を含むことを特徴とする請求項１記載のポストバンプの形成方法。
  5. 前記レジスト層を除去する段階以後に、
    外気に露出した前記シード層を除去する段階をさらに含むことを特徴とする請求項４記載のポストバンプの形成方法。
  6. 前記ソルダを充填する段階は、
    ソルダペーストをスキージング（squeegeing）して前記開口部の残りの一部に圧入する段階を含むことを特徴とする請求項１記載のポストバンプの形成方法。
  7. 前記感光性フィルム層は、前記リフローに対して耐熱性を有するドライフィルム（dry film）であることを特徴とする請求項２記載のポストバンプの形成方法。
  8. 前記基板は、回路基板、半導体ウェハ、または電子素子の中の何れか一つであることを特徴とする請求項１記載のポストバンプの形成方法。
  9. 前記ソルダは、
    Ｓｎ−Ｐｂ系ソルダ、Ｓｎ−Ａｇ系ソルダ、またはＳｎ−Ａｇ−Ｃｕ系ソルダの中の何れか一つであることを特徴とする請求項１記載のポストバンプの形成方法。
  10. 外部装置との電気的接続のために基板の電極パッドに形成されるバンプであって、
    前記電極パッド上に形成された金属ポストと、
    前記金属ポスト上に形成され、前記金属ポストの外周縁から前記金属ポストの軸方向に延長される仮想の線により区画される空間が充填されたドーム（dome）型ソルダと、
    を含むポストバンプ。
  11. 前記基板は、回路基板、半導体ウェハ、または電子素子の中の何れか一つであることを特徴とする請求項１０記載のポストバンプ。
  12. 前記ソルダは、
    Ｓｎ−Ｐｂ系ソルダ、Ｓｎ−Ａｇ系ソルダ、またはＳｎ−Ａｇ−Ｃｕ系ソルダの中の何れか一つであることを特徴とする請求項１０記載のポストバンプ。
JP2008164745A 2008-01-22 2008-06-24 ポストバンプ及びその形成方法 Pending JP2009177118A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080006487A KR20090080623A (ko) 2008-01-22 2008-01-22 포스트 범프 및 그 형성방법

Publications (1)

Publication Number Publication Date
JP2009177118A true JP2009177118A (ja) 2009-08-06

Family

ID=40875814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008164745A Pending JP2009177118A (ja) 2008-01-22 2008-06-24 ポストバンプ及びその形成方法

Country Status (3)

Country Link
US (2) US20090184420A1 (ja)
JP (1) JP2009177118A (ja)
KR (1) KR20090080623A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011091091A (ja) * 2009-10-20 2011-05-06 Japan Radio Co Ltd 電子部品の実装構造及び実装方法
JP2011258921A (ja) * 2010-06-10 2011-12-22 Stats Chippac Ltd 部分パット上にバンプを有するフリップチップ相互接続構造を形成する半導体デバイスおよびその方法
JP2014502057A (ja) * 2010-12-10 2014-01-23 テッセラ，インコーポレイテッド 相互接続構造体
US9125332B2 (en) 2008-03-25 2015-09-01 Stats Chippac, Ltd. Filp chip interconnection structure with bump on partial pad and method thereof
JP2016519420A (ja) * 2013-03-13 2016-06-30 日本テキサス・インスツルメンツ株式会社 銅ピラー取り付け基板
JP2016127066A (ja) * 2014-12-26 2016-07-11 イビデン株式会社 バンプ付きプリント配線板およびその製造方法
US9485864B2 (en) 2013-07-26 2016-11-01 Shinko Electric Industries Co., Ltd. Bump structure, wiring substrate, semiconductor apparatus and bump structure manufacturing method
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10535626B2 (en) 2015-07-10 2020-01-14 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US11973056B2 (en) 2016-10-27 2024-04-30 Adeia Semiconductor Technologies Llc Methods for low temperature bonding using nanoparticles

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101019642B1 (ko) * 2009-04-27 2011-03-07 삼성전기주식회사 인쇄회로기판 제조 방법
KR20110036450A (ko) 2009-10-01 2011-04-07 삼성전기주식회사 플립칩용 기판의 제조방법 및 이를 이용하여 제조한 플립칩용 기판
US9316785B2 (en) 2013-10-09 2016-04-19 Skorpios Technologies, Inc. Integration of an unprocessed, direct-bandgap chip into a silicon photonic device
US11181688B2 (en) 2009-10-13 2021-11-23 Skorpios Technologies, Inc. Integration of an unprocessed, direct-bandgap chip into a silicon photonic device
US8630326B2 (en) 2009-10-13 2014-01-14 Skorpios Technologies, Inc. Method and system of heterogeneous substrate bonding for photonic integration
US9923105B2 (en) 2013-10-09 2018-03-20 Skorpios Technologies, Inc. Processing of a direct-bandgap chip after bonding to a silicon photonic device
KR20110064471A (ko) * 2009-12-08 2011-06-15 삼성전기주식회사 패키지 기판 및 그의 제조방법
KR101695353B1 (ko) * 2010-10-06 2017-01-11 삼성전자 주식회사 반도체 패키지 및 반도체 패키지 모듈
US8410604B2 (en) * 2010-10-26 2013-04-02 Xilinx, Inc. Lead-free structures in a semiconductor device
US8987897B2 (en) * 2010-11-24 2015-03-24 Mediatek Inc. Semiconductor package
US9922967B2 (en) 2010-12-08 2018-03-20 Skorpios Technologies, Inc. Multilevel template assisted wafer bonding
KR20120088124A (ko) * 2011-01-31 2012-08-08 삼성전자주식회사 구리 도금용 조성물 및 이를 이용한 구리 범프 형성 방법
US8552540B2 (en) * 2011-05-10 2013-10-08 Conexant Systems, Inc. Wafer level package with thermal pad for higher power dissipation
KR101230451B1 (ko) * 2011-08-03 2013-02-06 하나 마이크론(주) 반도체 칩의 범프 형성 방법
US9977188B2 (en) 2011-08-30 2018-05-22 Skorpios Technologies, Inc. Integrated photonics mode expander
US20150048499A1 (en) * 2013-08-16 2015-02-19 Macrotech Technology Inc. Fine-pitch pillar bump layout structure on chip
US9664855B2 (en) 2014-03-07 2017-05-30 Skorpios Technologies, Inc. Wide shoulder, high order mode filter for thick-silicon waveguides
WO2015183992A1 (en) 2014-05-27 2015-12-03 Skorpios Technologies, Inc. Waveguide mode expander using amorphous silicon
EP3286587A4 (en) 2015-04-20 2018-12-26 Skorpios Technologies, Inc. Vertical output couplers for photonic devices
JP2017034059A (ja) * 2015-07-31 2017-02-09 イビデン株式会社 プリント配線板、半導体パッケージおよびプリント配線板の製造方法
US10649148B2 (en) 2017-10-25 2020-05-12 Skorpios Technologies, Inc. Multistage spot size converter in silicon photonics
US11360263B2 (en) 2019-01-31 2022-06-14 Skorpios Technologies. Inc. Self-aligned spot size converter
CN112638041B (zh) * 2020-12-25 2022-03-08 深圳光韵达激光应用技术有限公司 一种散热基板制作工艺
CN116960009B (zh) * 2023-07-17 2024-02-06 北京大学 一种晶圆键合方法和键合结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09321049A (ja) * 1996-05-29 1997-12-12 Toshiba Corp バンプ構造体の製造方法
JP2003031617A (ja) * 2001-07-16 2003-01-31 Matsushita Electric Ind Co Ltd 半導体装置の実装構造とその製造方法
JP2003243448A (ja) * 2002-02-18 2003-08-29 Seiko Epson Corp 半導体装置及びその製造方法並びに電子機器
JP2006303250A (ja) * 2005-04-21 2006-11-02 Ebara Corp 半導体装置及びその製造方法
JP2007109859A (ja) * 2005-10-13 2007-04-26 Nec Electronics Corp 電子部品の製造方法
JP2008034868A (ja) * 2007-09-25 2008-02-14 Seiko Epson Corp 端子電極、半導体装置、モジュールおよび電子機器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3615206B2 (ja) * 2001-11-15 2005-02-02 富士通株式会社 半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09321049A (ja) * 1996-05-29 1997-12-12 Toshiba Corp バンプ構造体の製造方法
JP2003031617A (ja) * 2001-07-16 2003-01-31 Matsushita Electric Ind Co Ltd 半導体装置の実装構造とその製造方法
JP2003243448A (ja) * 2002-02-18 2003-08-29 Seiko Epson Corp 半導体装置及びその製造方法並びに電子機器
JP2006303250A (ja) * 2005-04-21 2006-11-02 Ebara Corp 半導体装置及びその製造方法
JP2007109859A (ja) * 2005-10-13 2007-04-26 Nec Electronics Corp 電子部品の製造方法
JP2008034868A (ja) * 2007-09-25 2008-02-14 Seiko Epson Corp 端子電極、半導体装置、モジュールおよび電子機器

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9345148B2 (en) 2008-03-25 2016-05-17 Stats Chippac, Ltd. Semiconductor device and method of forming flipchip interconnection structure with bump on partial pad
US9125332B2 (en) 2008-03-25 2015-09-01 Stats Chippac, Ltd. Filp chip interconnection structure with bump on partial pad and method thereof
JP2011091091A (ja) * 2009-10-20 2011-05-06 Japan Radio Co Ltd 電子部品の実装構造及び実装方法
JP2011258921A (ja) * 2010-06-10 2011-12-22 Stats Chippac Ltd 部分パット上にバンプを有するフリップチップ相互接続構造を形成する半導体デバイスおよびその方法
US9496236B2 (en) 2010-12-10 2016-11-15 Tessera, Inc. Interconnect structure
JP2014502057A (ja) * 2010-12-10 2014-01-23 テッセラ，インコーポレイテッド 相互接続構造体
JP2016519420A (ja) * 2013-03-13 2016-06-30 日本テキサス・インスツルメンツ株式会社 銅ピラー取り付け基板
US9485864B2 (en) 2013-07-26 2016-11-01 Shinko Electric Industries Co., Ltd. Bump structure, wiring substrate, semiconductor apparatus and bump structure manufacturing method
JP2016127066A (ja) * 2014-12-26 2016-07-11 イビデン株式会社 バンプ付きプリント配線板およびその製造方法
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9818713B2 (en) 2015-07-10 2017-11-14 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10535626B2 (en) 2015-07-10 2020-01-14 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10892246B2 (en) 2015-07-10 2021-01-12 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US11710718B2 (en) 2015-07-10 2023-07-25 Adeia Semiconductor Technologies Llc Structures and methods for low temperature bonding using nanoparticles
US11973056B2 (en) 2016-10-27 2024-04-30 Adeia Semiconductor Technologies Llc Methods for low temperature bonding using nanoparticles

Also Published As

Publication number Publication date
US20090184420A1 (en) 2009-07-23
US20110012261A1 (en) 2011-01-20
KR20090080623A (ko) 2009-07-27

Similar Documents

Publication Publication Date Title
JP2009177118A (ja) ポストバンプ及びその形成方法
US7350298B2 (en) Method for fabricating circuit board with conductive structure
US6756253B1 (en) Method for fabricating a semiconductor component with external contact polymer support layer
TWI231021B (en) Electronic component with bump electrodes, and manufacturing method thereof
JP4660643B2 (ja) プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法
US7674362B2 (en) Method for fabrication of a conductive bump structure of a circuit board
TWI478254B (zh) 引線上凸塊之倒裝晶片互連
US8164003B2 (en) Circuit board surface structure and fabrication method thereof
US20060219567A1 (en) Fabrication method of conductive bump structures of circuit board
JPH11145176A (ja) ハンダバンプの形成方法及び予備ハンダの形成方法
US7727877B2 (en) Method of manufacturing a wafer level package that uses the same seed layer for selectively electroplating a rewiring pattern and a conductive pillar
JP2008193068A (ja) 半導体パッケージ基板構造
US7216424B2 (en) Method for fabricating electrical connections of circuit board
US20060225917A1 (en) Conductive bump structure of circuit board and fabrication method thereof
US20110133332A1 (en) Package substrate and method of fabricating the same
US7719853B2 (en) Electrically connecting terminal structure of circuit board and manufacturing method thereof
US20090102050A1 (en) Solder ball disposing surface structure of package substrate
US7544599B2 (en) Manufacturing method of solder ball disposing surface structure of package substrate
KR20110029466A (ko) 솔더 범프 형성 방법 및 이를 이용하여 제작한 패키지 기판
CN102263082A (zh) 封装基板结构及其制造方法
CN111357087B (zh) 具有增强互连件的芯片封装组件及其制造方法
TW201021136A (en) Method for fabricating conductive bump and circuit board structure with the same
JP2003163232A (ja) 予備ハンダの形成方法
KR101019385B1 (ko) 솔더볼 부착 방법 및 이를 이용한 솔더링 방법
JP2006108182A (ja) 半導体装置およびその実装体およびその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111018