KR20110029466A - 솔더 범프 형성 방법 및 이를 이용하여 제작한 패키지 기판 - Google Patents

솔더 범프 형성 방법 및 이를 이용하여 제작한 패키지 기판 Download PDF

Info

Publication number
KR20110029466A
KR20110029466A KR1020090087149A KR20090087149A KR20110029466A KR 20110029466 A KR20110029466 A KR 20110029466A KR 1020090087149 A KR1020090087149 A KR 1020090087149A KR 20090087149 A KR20090087149 A KR 20090087149A KR 20110029466 A KR20110029466 A KR 20110029466A
Authority
KR
South Korea
Prior art keywords
opening
substrate
resist layer
solder resist
solder
Prior art date
Application number
KR1020090087149A
Other languages
English (en)
Inventor
박준형
조순진
신미선
김승완
박호식
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090087149A priority Critical patent/KR20110029466A/ko
Publication of KR20110029466A publication Critical patent/KR20110029466A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 솔더 범프 형성 방법 및 이를 이용하여 제작한 패키지 기판에 관한 것으로서, 적어도 하나의 도전성 패드를 구비한 기판을 마련하는 단계, 상기 기판 상에 상기 도전성 패드가 노출되도록 하부에서 상부폭이 하부폭보다 좁은 제1 개구부를 갖는 솔더 레지스트층을 형성하는 단계, 상기 솔더 레지스트층 상에 상기 제1 개구부와 연결되는 제2 개구부를 갖는드라이 필름을 형성하는 단계, 상기 제1 개구부 및 제2 개구부에 도전성 페이스트를 충진하는 단계, 상기 제1 개구부 및 제2 개구부에 충진된 도전성 페이스트를 리플로우하여 원하는 형상의 솔더 범프를 형성하는 단계 및 상기 기판으로부터 상기 드라이 필름을 제거하는 단계를 포함하는 솔더 범프 형성 방법 및 이를 이용한 패키지 기판을 제공한다.
본 발명의 일 실시예에 따르면, 따라서, 리플로우 공정시 솔더 범프의 퍼짐 현상을 완화시킬 수 있는 솔더 범프 형성 방법 및 이를 이용하여 제작한 패키지 기판을 제공할 수 있다.
도전성 페이스트, 솔더 범프, 테이퍼

Description

솔더 범프 형성 방법 및 이를 이용하여 제작한 패키지 기판{Solder bump forming method and package substrate manufactured using the same}
본 발명은 솔더 범프 형성 방법 및 이를 이용하여 제작한 패키지 기판에 관한 것으로서, 보다 구체적으로, 리플로우 공정시 솔더 범프의 퍼짐 현상을 완화시킬 수 있는 솔더 범프 형성 방법 및 이를 이용하여 제작한 패키지 기판에 관한 것이다.
반도체 소자를 회로 기판과 전기적으로 접속하는 방법에는 반도체 소자의 도전성 패드(electro pad)와 그에 대응되는 회로 기판의 도전성 패드를 금속 와이어로 연결하는 와이어 본딩(wire bonding)에 의한 접속 방식이 일반적이나, 반도체 소자의 입출력 수가 증가에 따라 전기적 접속 밀도를 증가시키거나 반도체 소자의 특성을 개선하기 위한 탭(TAB; Tape Automated Bonding) 방식 및 플립 칩(flip chip) 방식의 전기적 연결 방법도 실용화되고 있다.
와이어 본딩 방식이 금속 재질의 리드 프레임 및 금속 와이어를 매개로 하여 반도체 칩과 회로 기판을 접속하는 데 반하여, 탭 방식이나 플립 칩 방식은 금속 리드가 배열된 수지 필름과 금속 재질의 솔더 범프(bump)를 매개로 하거나, 직접 솔더 범프 만을 매개로 하여 전기적 접속을 구현한다. 이때 솔더 범프는 웨이퍼 상태에서 반도체 칩의 도전성 패드 상에 직접 형성되기도 하고, 회로 기판의 도전성 패드 상에 형성되기도 한다. 그리고, 와이어 본딩 방식의 리드 프레임 대신 회로 기판을 이용하는 볼 그리드 어레이(Ball Grid Array;BGA) 패키지는 리드 프레임의 외부 리드 역할을 하는 솔더 범프의 일종인 솔더 볼(solder ball)을 이용한다.
한편, 솔더 범프의 형성 방법에는 금속 와이어 볼을 이용하는 방법과 금속 볼을 부착하는 방법 외에도, 증착(evaporation), 전해도금(electroplating) 등의 방법이 있다. 그러나, 솔더 범프 형성 방법들은 일반적으로 제조 공정이 복잡하고 제조 단가가 높다는 단점들이 있어, 이를 보완하기 위하여 단순한 공정으로 저가의 금속 솔더 범프를 형성하는 방법인 스크린 프린트(screen print)에 의한 방법이 제안되고 있다.
스크린 프린트는 개구부가 형성된 마스크(mask)를 솔더 범프 형성 대상물 위에 놓고 스퀴지(squeegee)를 이용하여 금속 페이스트(paste)를 전사한 후 리플로우(reflow) 과정을 거쳐 금속 솔더 범프를 제조하는 방법이다.
금속 페이스트는 통상적으로 금속 솔더 범프를 형성하는 금속 입자 성분과 그 입자 성분들을 결합해 주는 플럭스 성분이 각각 50%씩 구성되어 있다. 그런데, 리플로우 과정을 거치면 플럭스 성분이 증발해 버려 형성된 금속 솔더 범프의 체적은 처음 금속 페이스트의 양에 비해 약 반으로 줄어든다. 따라서, 마스크의 개구부는 도전성 패드보다는 그 면적이 넓어야 되는 것이다. 금속 페이스트의 금속 입자로 용융점이 낮으면서도 습윤성(wettability)이 좋고 비가용성인 솔더가 주로 사용된다. 그런데, 이와 같이 금속 솔더 범프를 제조하는 방법에는 다음과 같은 몇 가지 문제점이 있다.
금속 범프의 높이는 동일한 도전성 패드 피치(pitch) 내에서 가능한 높게 형성되는 것이 바람직하다. 그 이유는 금속 범프가 외부 기판에 접착될 때 그 접착 강도를 증대시키기 위해서이다. 그런데, 금속 범프의 높이를 높이려면 전사되는 금속 페이스트의 양을 늘려야 하고, 금속 페이스트의 양을 늘리려면 개구부의 크기 또는 마스크의 두께를 증가시켜야만 한다. 그러나, 개구부의 크기는 동일한 도전성 패드의 피치에 의해 제한될 뿐만 아니라 마스크의 가공상 한계가 있고, 마스크의 두께 역시 금속 페이스트의 전사율이 나빠지므로 개구부의 크기보다 크게 할 수 없다. 따라서 종래의 금속 범프 제조 방법에 의하면 금속 범프의 크기에 상당한 제약이 따르게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 본 발명의 목적은 리플로우 공정시 솔더 범프의 퍼짐 현상을 완화시킬 수 있는 솔더 범프 형성 방법 및 이를 이용하여 제작한 패키지 기판을 제공하는 것이다.
상기한 목적을 달성하기 위해서, 본 발명의 일 실시 형태는,
적어도 하나의 도전성 패드를 구비한 기판을 마련하는 단계, 상기 기판 상에 상기 도전성 패드가 노출되도록 하부에서 상부폭이 하부폭보다 좁은 제1 개구부를 갖는 솔더 레지스트층을 형성하는 단계, 상기 솔더 레지스트층 상에 상기 제1 개구부와 연결되는 제2 개구부를 갖는드라이 필름을 형성하는 단계, 상기 제1 개구부 및 제2 개구부에 도전성 페이스트를 충진하는 단계, 상기 제1 개구부 및 제2 개구부에 충진된 도전성 페이스트를 리플로우하여 원하는 형상의 솔더 범프를 형성하는 단계 및 상기 기판으로부터 상기 드라이 필름을 제거하는 단계를 포함하는 솔더 범프 형성 방법을 제공한다.
여기서, 상기 제1 개구부를 갖는 솔더 레지스트층을 형성하는 단계는, 상기 기판 상에 상기 솔더 레지스트층을 제공하는 단계 및 상기 솔더 레지스트층을 노광 및 현상하여 하부에서 상부로 갈수록 좁아지게 테이퍼된 제1 개구부를 형성하는 단 계를 포함할 수 있다.
여기서, 상기 제1 개구부를 갖는 솔더 레지스트층을 형성하는 단계는, 상기 제1 개구부는 상기 제1 개구부가 단차를 갖도록 복수의 상기 솔더 레지스트층을 적층할 수 있다.
또한, 상기 드라이 필름을 제공하는 단계는, 상기 솔더 레지스트층 상에 상기 드라이 필름을 적층하는 단계 및 상기 드라이 필름을 노광 및 현상하여 상기 제2 개구부를 형성하는 단계를 포함할 수 있다.
그리고, 상기 솔더 범프는 상기 제2 개구부에 충진된 도전성 페이스트 보다 큰 높이를 갖도록 형성될 수 있다.
또한, 상기 도전성 페이스트를 리플로우하는 단계 후에, 상기 도전성 페이스트를 디플럭스하는 단계를 더 포함할 수 있다.
상기한 목적을 달성하기 위해서, 본 발명의 다른 실시 형태는,
적어도 하나의 도전성 패드를 구비한 기판, 상기 기판 상에 제공되며, 상기 도전성 패드가 노출되도록 상부폭이 하부폭보다 좁은 개구부를 갖는 솔더 레지스트층 및 상기 개구부에 충진되어 형성된 하부 영역 및 상기 하부 영역 상에 형성된 상부 영역을 갖는 솔더 범프를 포함하는 패키지 기판을 제공한다.
여기서, 개구부는 하부에서 상부로 갈수록 좁아지게 테이퍼된 구조를 가질 수 있다.
그리고, 상기 개구부는 개구부가 단차를 갖도록 복수의 상기 솔더 레지스트층이 적층된 구조를 가질 수 있다.
본 발명에 따르면, 리플로우 공정시 솔더 범프의 퍼짐 현상을 완화시킬 수 있는 솔더 범프 형성 방법 및 이를 이용하여 제작한 패키지 기판을 제공할 수 있다.
또한, 다른 부품 또는 기판과의 접합시 양쪽 모두에 솔더 범프를 형성하지 않더라도 솔더링이 되지 않는 불량 발생 확률을 줄일 수 있고, 이에 따라 공정 비용을 저감할 수 있을 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다.
그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설 명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
이하에서는 도 1a 내지 도 1j를 참조하여 본 발명의 일 실시예에 따른 솔더 범프 형성 공정을 설명한다.
도 1a 내지 도 1j는 본 발명의 일 실시예에 따른 솔더 범프 형성 공정을 개략적으로 나타낸 단면도이다.
도 1a를 참조하면, 마련된 기판(1) 상에 적어도 하나의 도전성 패드(2)를 형성한다. 여기서, 도전성 패드(2)는 포토 리소그래피 공정을 사용하여 형성할 수 있다.
도전성 패드 물질(도시하지 않음)이 도포된 기판(1) 상에 감광성 수지층(도시하지 않음)을 도포하고 소정의 패턴이 형성된 마스크(도시하지 않음)를 이용하여 도포된 감광성 수지층을 노광 및 현상하는 포토 리소그래피 공정을 이용하여 도전성 패드(2)를 형성할 수 있다.
다음, 도 1b를 참조하면, 도전성 패드(2)가 형성된 기판(1) 상에 솔더 레지 스트층(3)을 형성한다.
다음, 도 1c 및 도 1d을 참조하면, 솔더 레지스트층(3)은 도전성 패드(2)를 노출시키며 상부폭이 하부폭보다 좁은 제1 개구부(V1)를 갖도록 형성된다.
여기서, 제1 개구부(V1)를 갖는 솔더 레지스트층(3')은 기판(1) 상에 솔더 레지스트층(3)을 제공하는 단계 및 솔더 레지스트층(3) 상에 소정 패턴을 갖는 마스크(M1)를 배치한 후 솔더 레지스트층(3)을 노광 및 현상하여 하부에서 상부로 갈수록 좁아지게 테이퍼된 제1 개구부(V1)를 형성하는 단계를 포함하여 형성될 수 있다.
다음, 도 1e를 참조하면, 제1 개구부(V1)를 갖는 솔더 레지스트층(3') 상에 드라이 필름(4)을 적층한다.
다음, 도 1f 및 도 1g을 참조하면, 드라이 필름은 제1 개구부(V1)를 갖는 솔더 레지스트층(3') 상에 적층된 드라이 필름(4) 상부에 소정 패턴을 갖는 마스크(M2)를 배치한 후, 드라이 필름(4)을 노광 및 현상하여 솔더 레지스트층(3')의 제1 개구부(V1)와 연결되는 제2 개구부(V2)를 형성한다.
다음, 도 1h 및 도 1i를 참조하면, 이전 공정에서 형성된 제1 개구부(V1) 및 제1 개구부(V1)와 연결되는 제2 개구부(V2)에 도전성 페이스트(5)를 충진한 후, 충진된 도전성 페이스트(5)를 리플로우하여 원하는 형상의 솔더 범프(5')를 형성한다.
마지막으로, 도 1j에 도시된 바와 같이, 드라이 필름(4')을 제거하여 원하는 형상의 솔더 범프(5')가 형성된 기판(1)을 얻을 수 있다.
여기서, 드라이 필름(4')은 기판(1) 표면의 드라이 필름(4')을 용제에 접촉함으로써 제거할 수 있다. 접촉 방법으로는 예를 들어, 기판(1)을 용제에 침적할 수도 있고, 반대로 용제를 기판(1)에 분무할 수도 있다. 또한, 용제의 온도와 접촉 시간을 조절하여 드라이 필름(4')을 제거할 수 있다. 그리고, 기판(1)을 용제에 침적하는 동시에 초음파 세정을 할 수도 있다. 이 경우, 단순히 기판(1) 표면의 드라이 필름(4')을 용제에 접촉하는 경우에 비하여, 드라이 필름(4')의 제거 시간이 단축될 수 있을 것이다.
다음, 상기 리플로우 공정에 따라 형성된 솔더 범프(5')에 잔류하는 플럭스(flux) 제거를 위한 통상의 디플럭스(deflux) 공정을 진행한다.
통상의 유기 용매를 사용하는 디플럭스(deflux) 공정에 따라서, 리플로우된 솔더 범프(5')를 여러 종류의 유기 용매 또는 증류수에 담그고 건조하는 과정을 반 복함으로써 솔더 범프(5')에 잔류하는 플럭스(flux) 제거할 수 있다.
상기 디플럭스(deflux) 공정을 수행함으로써, 상기 리플로우 공정에서 제거되지 않고 솔더 범프(5')의 전체 표면을 감싸며 잔류하는 플럭스를 제거할 수 있다.
이하에서는 도 2a 내지 도 2h를 참조하여 본 발명의 다른 실시예에 따른 솔더 범프 형성 공정을 설명한다.
도 2a를 참조하면, 마련된 기판(10) 상에 적어도 하나의 도전성 패드(20)를 형성한다. 여기서, 도전성 패드(20)는 포토 리소그라피 공정을 사용하여 형성할 수 있다.
도전성 패드 물질(도시하지 않음)이 도포된 기판(10) 상에 감광성 수지층(도시하지 않음)을 도포하고 소정의 패턴이 형성된 마스크(도시하지 않음)를 이용하여 도포된 감광성 수지층을 노광 및 현상하는 포토 리소그래피 공정을 이용하여 도전성 패드(20)를 형성할 수 있다.
다음, 도 2b를 참조하면, 도전성 패드(20)가 형성된 기판(10) 상에 솔더 레지스트층(30)을 형성한다.
여기서, 솔더 레지스트층(30)은 도전성 패드(20)를 노출시키며 상부폭이 하부폭보다 좁은 제1 개구부(V1')를 갖도록 형성된다. 제1 개구부(V1')는 제1 개구부(V1')가 단차를 갖도록 복수의 제1 솔더 레지스트층(30a) 및 제2 솔더 레지스트층(30b)을 적층하여 형성된다.
다음, 도 2c를 참조하면, 제1 개구부(V1')를 갖는 솔더 레지스트층(30) 상에 드라이 필름(40)을 적층한다.
다음, 도 2d 및 도 2e를 참조하면, 제1 개구부(V1')를 갖는 솔더 레지스트층(30) 상에 적층된 드라이 필름(40) 상부에 소정 패턴을 갖는 마스크(M2)를 배치한 후, 드라이 필름(40)을 노광 및 현상하여 솔더 레지스트층(30)의 제1 개구부(V1')와 연결되는 제2 개구부(V2')를 형성한다.
다음, 도 2f 및 도 2g를 참조하면, 이전 공정에서 형성된 제1 개구부(V1') 및 제1 개구부(V1')와 연결되는 제2 개구부(V2')에 도전성 페이스트(50)를 충진한 후, 충진된 도전성 페이스트(50)를 리플로우하여 원하는 형상의 솔더 범프(50')를 형성한다.
마지막으로, 도 2h에 도시된 바와 같이, 드라이 필름(40')을 제거하여 원하 는 형상의 솔더 범프(50')가 형성된 기판(10)을 얻을 수 있다.
여기서, 드라이 필름(40')은 기판(10) 표면의 드라이 필름(40')을 용제에 접촉함으로써 제거할 수 있다. 접촉 방법으로는 예를 들어, 기판(10)을 용제에 침적할 수도 있고, 반대로 용제를 기판(10)에 분무할 수도 있다. 또한, 용제의 온도와 접촉 시간을 조절하여 드라이 필름(40')을 제거할 수 있다. 그리고, 기판(10)을 용제에 침적하는 동시에 초음파 세정을 할 수도 있다. 이 경우, 단순히 기판(10) 표면의 드라이 필름(40')을 용제에 접촉하는 경우에 비하여, 드라이 필름(40')의 제거 시간이 단축될 수 있을 것이다.
다음, 상기 리플로우 공정에 따라 형성된 솔더 범프(50')에 잔류하는 플럭스(flux) 제거를 위한 통상의 디플럭스(deflux) 공정을 진행한다.
통상의 유기 용매를 사용하는 디플럭스(deflux) 공정에 따라서, 리플로우된 솔더 범프(50')를 여러 종류의 유기 용매 또는 증류수에 담그고 건조하는 과정을 반복함으로써 솔더 범프(50')에 잔류하는 플럭스(flux) 제거할 수 있다.
상기 디플럭스(deflux) 공정을 수행함으로써, 상기 리플로우 공정에서 제거되지 않고 솔더 범프(50')의 전체 표면을 감싸며 잔류하는 플럭스를 제거할 수 있다.
본 발명의 모든 실시예에서, 개구부(V1, V2, V1', V2')는 포토 리소그래피 공정 대신에 레이저 공정으로도 형성 가능할 것이다. 레이저를 이용하여 소정 형태의 개구부(V1, V2, V1', V2')의 형태를 형성한 후, 레이저 공정시 발생할 수 있는 스미어(smear) 제거를 위한 디스미어(dessmear) 공정 및 솔더 레지스트층(3, 30) 및 드라이 필름(4, 40)의 반경화 공정을 거쳐 개구부(V)를 형성할 수 있다.
이하에서는 도 3a 내지 도 3e를 참조하여 본 발명의 실시예에 따라 형성된 패키지 기판과 종래의 패키지 기판을 비교하여 설명한다.
도 3a 내지 도 3c는 종래의 패키지 기판의 개략도이다.
도 3a를 참조하면, 기판(100) 상의 솔더 레지스트층(300)은 상부폭과 하부폭이 동일하여, 솔더 레지스트층(300) 내에 형성된 솔더 범프(500a) 역시 상부폭과 하부폭이 동일한 기둥 형태를 가진다.
도 3b 및 도 3c를 참조하면, 기판(100) 상의 솔더 레지스트층(300)은 상부폭이 하부폭보다 넓은 구조로, 솔더 범프(500b) 역시 상부폭이 하부폭보다 넓게 테이퍼된 형태를 가진다.
도 3a 내지 도 3c에서의 솔더 범프(500a, 500b)는 리플로우 공정시의 퍼짐 현상으로 솔더 범프(500a, 500b)의 상하 길이가 짧아진다.
도 3d 내지 도 3f는 본 발명의 실시예에 따라 형성된 패키지 기판의 개략도이다.
도 3d를 참조하면, 기판(1) 상의 솔더 레지스트층(30)은 하부에서 상부로 갈수록 좁아지게 단차를 형성한 구조로, 솔더 범프(50') 역시 하부에서 상부로 갈수록 좁아지게 단차가 형성된 형태를 가진다.
도 3e 및 도 3f를 참조하면, 기판(1) 상의 솔더 레지스트층(3')은 하부에서 상부로 갈수록 좁아지게 테이퍼된 구조로, 솔더 범프(5') 역시 하부에서 상부로 갈수록 좁아지게 테이퍼된 형태를 가진다.
따라서, 솔더 레지스트층(3', 30)을 전체적으로 하부에서 상부로 갈수록 좁아지게 테이퍼되도록 형성함으로써, 리플로우 공정시 솔더 범프(5', 50')의 퍼짐 현상을 완화시킬 수 있다.
도 4a 및 도 4b는 본 발명의 실시예에 따라 형성된 패키지 기판과 다른 기판의 접합부와 종래의 패키지 기판과 다른 기판의 접합부를 비교하여 도시한 개략도 이다.
도 4a와 같이, 종래의 솔더 범프(500a)가 형성된 기판(100)과 다른 기판(100') 상에 솔더링하는 경우, 조립성 향상을 위하여 다른 기판(100') 상에도 솔더 범프(500c)를 형성하고, 양 기판(500a, 500c)을 솔더링하는 것이 일반적이다.
그러나, 도 4b와 같이, 종전보다 상하 길이가 길어진 본 실시예에 따른 솔더 범프(5')가 형성된 기판(1)과 다른 기판(1') 상에 솔더링하는 경우, 다른 기판(1') 상에는 솔더 범프를 형성하지 않더라도 조립에 있어서 불량 발생률을 줄일 수 있다.
이처럼 솔더 범프(5', 50')의 상하 길이를 종전보다 길게 형성함으로써, 리플로우 공정시 솔더 범프(5', 50')의 퍼짐 현상을 완화된 솔더 범프(5', 50')를 구현할 수 있다.
따라서, 다른 부품 또는 기판과의 접합시 양쪽 모두에 솔더 범프(5', 50')를 형성하지 않더라도 솔더링이 되지 않는 불량 발생 확률을 줄일 수 있고, 이에 따라 공정 비용을 저감할 수 있을 것이다.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
도 1a 내지 도 1j는 본 발명의 일 실시예에 따른 솔더 범프 형성 공정을 개략적으로 나타낸 단면도이다.
도 2a 내지 도 2h는 본 발명의 다른 실시예에 따른 솔더 범프 형성 공정을 개략적으로 나타낸 단면도이다.
도 3a 내지 도 3f는 본 발명의 실시예에 따라 형성된 패키지 기판과 종래의 패키지 기판을 비교하여 도시한 개략도 및 사진이다.
도 4a 및 도 4b는 본 발명의 실시예에 따라 형성된 패키지 기판과 다른 기판의 접합부와 종래의 패키지 기판과 다른 기판의 접합부를 비교하여 도시한 개략도이다.
<도면의 주요 부분에 대한 부호의 설명>
100: 기판부 110: 기판
130: 도전성 패드 150: 솔더 레지스트층
200: 범프 형성 장치 210: 본체부
220: 노즐부 230: 저면
250: 내부공간 270: 도전성 페이스트
290: 유압 실린더부 A: 요철

Claims (9)

  1. 적어도 하나의 도전성 패드를 구비한 기판을 마련하는 단계;
    상기 기판 상에 상기 도전성 패드가 노출되도록 하부에서 상부폭이 하부폭보다 좁은 제1 개구부를 갖는 솔더 레지스트층을 형성하는 단계;
    상기 솔더 레지스트층 상에 상기 제1 개구부와 연결되는 제2 개구부를 갖는드라이 필름을 형성하는 단계;
    상기 제1 개구부 및 제2 개구부에 도전성 페이스트를 충진하는 단계;
    상기 제1 개구부 및 제2 개구부에 충진된 도전성 페이스트를 리플로우하여 원하는 형상의 솔더 범프를 형성하는 단계; 및
    상기 기판으로부터 상기 드라이 필름을 제거하는 단계
    를 포함하는 솔더 범프 형성 방법.
  2. 제1항에 있어서,
    상기 제1 개구부를 갖는 솔더 레지스트층을 형성하는 단계는,
    상기 기판 상에 상기 솔더 레지스트층을 제공하는 단계; 및
    상기 솔더 레지스트층을 노광 및 현상하여 하부에서 상부로 갈수록 좁아지게 테이퍼된 제1 개구부를 형성하는 단계를 포함하는 것을 특징으로 하는 솔더 범프 형성 방법.
  3. 제1항에 있어서,
    상기 제1 개구부를 갖는 솔더 레지스트층을 형성하는 단계는,
    상기 제1 개구부는 상기 제1 개구부가 단차를 갖도록 복수의 상기 솔더 레지스트층을 적층하는 것을 특징으로 하는 솔더 범프 형성 방법.
  4. 제1항에 있어서,
    상기 드라이 필름을 형성하는 단계는,
    상기 솔더 레지스트층 상에 상기 드라이 필름을 적층하는 단계; 및
    상기 드라이 필름을 노광 및 현상하여 상기 제2 개구부를 형성하는 단계를 포함하는 것을 특징으로 하는 솔더 범프 형성 방법.
  5. 제1항에 있어서,
    상기 솔더 범프는 상기 제2 개구부에 충진된 도전성 페이스트 보다 큰 높이를 갖도록 형성된 것을 특징으로 하는 솔더 범프 형성 방법.
  6. 제1항에 있어서,
    상기 도전성 페이스트를 리플로우하는 단계 후에, 상기 도전성 페이스트를 디플럭스하는 단계를 더 포함하는 것을 특징으로 하는 솔더 범프 형성 방법.
  7. 적어도 하나의 도전성 패드를 구비한 기판;
    상기 기판 상에 제공되며, 상기 도전성 패드가 노출되도록 상부폭이 하부폭보다 좁은 개구부를 갖는 솔더 레지스트층; 및
    상기 개구부에 충진되어 형성된 하부 영역 및 상기 하부 영역 상에 형성된 상부 영역을 갖는 솔더 범프
    를 포함하는 패키지 기판.
  8. 제7항에 있어서,
    상기 개구부는 하부에서 상부로 갈수록 좁아지게 테이퍼된 구조를 갖는 것을 특징으로 하는 패키지 기판.
  9. 제7항에 있어서,
    상기 개구부는 개구부가 단차를 갖도록 복수의 상기 솔더 레지스트층이 적층 된 구조를 갖는 특징으로 하는 패키지 기판.
KR1020090087149A 2009-09-15 2009-09-15 솔더 범프 형성 방법 및 이를 이용하여 제작한 패키지 기판 KR20110029466A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090087149A KR20110029466A (ko) 2009-09-15 2009-09-15 솔더 범프 형성 방법 및 이를 이용하여 제작한 패키지 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090087149A KR20110029466A (ko) 2009-09-15 2009-09-15 솔더 범프 형성 방법 및 이를 이용하여 제작한 패키지 기판

Publications (1)

Publication Number Publication Date
KR20110029466A true KR20110029466A (ko) 2011-03-23

Family

ID=43935339

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090087149A KR20110029466A (ko) 2009-09-15 2009-09-15 솔더 범프 형성 방법 및 이를 이용하여 제작한 패키지 기판

Country Status (1)

Country Link
KR (1) KR20110029466A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013176520A1 (en) * 2012-05-25 2013-11-28 Lg Innotek Co., Ltd. Semiconductor package substrate, package system using the same and method for manufacturing thereof
KR101383002B1 (ko) * 2012-05-25 2014-04-08 엘지이노텍 주식회사 반도체 패키지 기판, 이를 이용한 패키지 시스템 및 이의 제조 방법
WO2021182790A1 (ko) * 2020-03-10 2021-09-16 엘지이노텍 주식회사 인쇄회로기판

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013176520A1 (en) * 2012-05-25 2013-11-28 Lg Innotek Co., Ltd. Semiconductor package substrate, package system using the same and method for manufacturing thereof
KR101383002B1 (ko) * 2012-05-25 2014-04-08 엘지이노텍 주식회사 반도체 패키지 기판, 이를 이용한 패키지 시스템 및 이의 제조 방법
KR101382843B1 (ko) * 2012-05-25 2014-04-08 엘지이노텍 주식회사 반도체 패키지 기판, 이를 이용한 패키지 시스템 및 이의 제조 방법
US9466543B2 (en) 2012-05-25 2016-10-11 Lg Innotek Co., Ltd. Semiconductor package substrate, package system using the same and method for manufacturing thereof
US10062623B2 (en) 2012-05-25 2018-08-28 Lg Innotek Co., Ltd. Semiconductor package substrate, package system using the same and method for manufacturing thereof
WO2021182790A1 (ko) * 2020-03-10 2021-09-16 엘지이노텍 주식회사 인쇄회로기판

Similar Documents

Publication Publication Date Title
US7674362B2 (en) Method for fabrication of a conductive bump structure of a circuit board
US7151050B2 (en) Method for fabricating electrical connection structure of circuit board
US20060225917A1 (en) Conductive bump structure of circuit board and fabrication method thereof
US20080185711A1 (en) Semiconductor package substrate
KR20090080623A (ko) 포스트 범프 및 그 형성방법
JP5272922B2 (ja) 半導体装置及びその製造方法
US6946601B1 (en) Electronic package with passive components
US20090102050A1 (en) Solder ball disposing surface structure of package substrate
US7340829B2 (en) Method for fabricating electrical connection structure of circuit board
KR101179386B1 (ko) 패키지 기판의 제조방법
JP2015165533A (ja) 配線基板及びその製造方法と半導体装置
US7719853B2 (en) Electrically connecting terminal structure of circuit board and manufacturing method thereof
US20110079926A1 (en) Method of manufacturing substrate for flip chip and substrate for flip chip manufactured using the same
KR20110029466A (ko) 솔더 범프 형성 방법 및 이를 이용하여 제작한 패키지 기판
KR101103302B1 (ko) 인쇄회로기판 및 이의 제조 방법
JP4629912B2 (ja) はんだバンプの形成方法
US7544599B2 (en) Manufacturing method of solder ball disposing surface structure of package substrate
KR101069980B1 (ko) 솔더 범프 형성 방법
US20110061907A1 (en) Printed circuit board and method of manufacturing the same
US20080212301A1 (en) Electronic part mounting board and method of mounting the same
KR100746365B1 (ko) 플립칩 실장용 기판의 제조방법
KR100195292B1 (ko) 다층의 마스크를 이용한 스크린 프린트에 의한 금속범프제조방법
US6960518B1 (en) Buildup substrate pad pre-solder bump manufacturing
KR101069973B1 (ko) 범프 형성 장치 및 이를 이용한 범프 형성 방법
KR101097812B1 (ko) 파인 피치 구조를 갖는 인쇄회로기판 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application