KR101069980B1 - 솔더 범프 형성 방법 - Google Patents

솔더 범프 형성 방법 Download PDF

Info

Publication number
KR101069980B1
KR101069980B1 KR1020090087150A KR20090087150A KR101069980B1 KR 101069980 B1 KR101069980 B1 KR 101069980B1 KR 1020090087150 A KR1020090087150 A KR 1020090087150A KR 20090087150 A KR20090087150 A KR 20090087150A KR 101069980 B1 KR101069980 B1 KR 101069980B1
Authority
KR
South Korea
Prior art keywords
dry film
substrate
solder
resist layer
conductive paste
Prior art date
Application number
KR1020090087150A
Other languages
English (en)
Other versions
KR20110029467A (ko
Inventor
박준형
김승완
신미선
박호식
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090087150A priority Critical patent/KR101069980B1/ko
Publication of KR20110029467A publication Critical patent/KR20110029467A/ko
Application granted granted Critical
Publication of KR101069980B1 publication Critical patent/KR101069980B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 솔더 범프 형성 방법에 관한 것으로서, 본 발명의 일 실시 형태는, 적어도 하나의 도전성 패드를 구비한 기판을 마련하는 단계, 상기 기판 상에 솔더 레지스트층 및 드라이 필름을 순차적으로 형성하는 단계, 상기 형성된 솔더 레지스트층 및 드라이 필름을 일괄적으로 노광 및 현상하여 도전성 패드를 노출시키는 개구부를 형성하는 단계, 상기 개구부에 도전성 페이스트를 충진하는 단계, 상기 충진된 도전성 페이스트를 리플로우하여 원하는 형상의 솔더 범프를 형성하는 단계 및 상기 기판으로부터 상기 드라이 필름을 제거하는 단계를 포함하는 솔더 범프 형성 방법을 제공한다.
본 발명의 일 실시예에 따르면, 노광시 정렬 문제가 야기되지 않고, 공정 시간 및 공정 비용을 저감할 수 있는 솔더 범프 형성 방법을 제공할 수 있다.
도전성 페이스트, 솔더 범프, 개구부, 도전성 패드

Description

솔더 범프 형성 방법{Method for forming solder bump}
본 발명은 솔더 범프 형성 방법에 관한 것으로서, 보다 구체적으로, 노광시 정렬 문제가 야기되지 않고, 공정 시간 및 공정 비용을 저감할 수 있는 솔더 범프 형성 방법에 관한 것이다.
반도체 소자를 회로 기판과 전기적으로 접속하는 방법에는 반도체 소자의 도전성 패드(electro pad)와 그에 대응되는 회로 기판의 도전성 패드를 금속 와이어로 연결하는 와이어 본딩(wire bonding)에 의한 접속 방식이 일반적이나, 반도체 소자의 입출력 수가 증가에 따라 전기적 접속 밀도를 증가시키거나 반도체 소자의 특성을 개선하기 위한 탭(TAB; Tape Automated Bonding) 방식 및 플립 칩(flip chip) 방식의 전기적 연결 방법도 실용화되고 있다.
와이어 본딩 방식이 금속 재질의 리드 프레임 및 금속 와이어를 매개로 하여 반도체 칩과 회로 기판을 접속하는 데 반하여, 탭 방식이나 플립 칩 방식은 금속 리드가 배열된 수지 필름과 금속 재질의 범프(bump)를 매개로 하거나, 직접 범프 만을 매개로 하여 전기적 접속을 구현한다. 이때 범프는 웨이퍼 상태에서 반도체 칩의 도전성 패드 상에 직접 형성되기도 하고, 회로 기판의 도전성 패드 상에 형성되기도 한다. 그리고, 와이어 본딩 방식의 리드 프레임 대신 회로 기판을 이용하는 볼 그리드 어레이(Ball Grid Array;BGA) 패키지는 리드 프레임의 외부 리드 역할을 하는 범프의 일종인 솔더 볼(solder ball)을 이용한다.
한편, 범프의 형성 방법에는 금속 와이어 볼을 이용하는 방법과 금속 볼을 부착하는 방법 외에도, 증착(evaporation), 전해도금(electroplating) 등의 방법이 있다. 그러나, 범프 형성 방법들은 일반적으로 제조 공정이 복잡하고 제조 단가가 높다는 단점들이 있어, 이를 보완하기 위하여 단순한 공정으로 저가의 금속 범프를 형성하는 방법인 스크린 프린트(screen print)에 의한 방법이 제안되고 있다.
스크린 프린트는 개구부가 형성된 마스크(mask)를 범프 형성 대상물 위에 놓고 스퀴지(squeegee)를 이용하여 금속 페이스트(paste)를 전사한 후 리플로우(reflow) 과정을 거쳐 금속 범프를 제조하는 방법이다.
금속 페이스트는 통상적으로 금속 범프를 형성하는 금속 입자 성분과 그 입자 성분들을 결합해 주는 플럭스 성분이 각각 50%씩 구성되어 있다. 그런데, 리플로우 과정을 거치면 플럭스 성분이 증발해 버려 형성된 금속 범프의 체적은 처음 금속 페이스트의 양에 비해 약 반으로 줄어든다. 따라서, 마스크의 개구부는 도전성 패드보다는 그 면적이 넓어야 되는 것이다. 금속 페이스트의 금속 입자로 용융 점이 낮으면서도 습윤성(wettability)이 좋고 비가용성인 솔더가 주로 사용된다.
그런데, 이와 같이 금속 범프를 제조하는 방법에서는 개구부를 형성하는 공정에 있어서, 기판 상에 적층된 개별 층마다 개구부를 형성하기 위해 반복적으로 레지스트를 도포하고 이를 노광 및 현상하는 공정이 반복된다.
상기와 같은 반복적인 포토 리소그래피 공정으로 공정 비용 및 공정 시간이 증가할 뿐 아니라, 반복적인 현상 공정에 따른 잔사 등의 이물질 발생에 따른 불량 발생의 가능성이 매우 높다. 또한, 노광시 정렬(alignment)의 문제가 발생하여 고정합의 노광 설비가 필요한 실정이다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 본 발명의 목적은 노광시 정렬 문제가 야기되지 않고, 공정 시간 및 공정 비용을 저감할 수 있는 솔더 범프 형성 방법을 제공하는 것이다.
상기한 목적을 달성하기 위해서, 본 발명의 일 실시 형태는,
적어도 하나의 도전성 패드를 구비한 기판을 마련하는 단계, 상기 기판 상에 솔더 레지스트층 및 드라이 필름을 순차적으로 형성하는 단계, 상기 형성된 솔더 레지스트층 및 드라이 필름을 일괄적으로 노광 및 현상하여 도전성 패드를 노출시키는 개구부를 형성하는 단계, 상기 개구부에 도전성 페이스트를 충진하는 단계, 상기 충진된 도전성 페이스트를 리플로우하여 원하는 형상의 솔더 범프를 형성하는 단계 및 상기 기판으로부터 상기 드라이 필름을 제거하는 단계를 포함하는 솔더 범프 형성 방법을 제공한다.
여기서, 상기 개구부는 상부에서 하부로 갈수록 좁아지게 테이퍼된 형태를 가질 수 있다.
그리고, 상기 도전성 페이스트를 리플로우하는 단계 후에, 상기 도전성 페이스트를 디플럭스하는 단계를 더 포함할 수 있다.
여기서, 상기 드라이 필름을 제거하는 단계는 상기 드라이 필름에 용제를 접촉하는 단계를 포함할 수 있다.
그리고, 상기 드라이 필름을 제거하는 단계는 상기 기판을 초음파 세정하는 단계를 포함할 수 있다.
본 발명에 따르면, 개별 층마다 개구부를 형성하기 위해 반복적인 포토 리소그래피 공정으로 소요되는 공정 비용 및 공정 시간을 저감할 수 있는 솔더 범프 형성 방법을 제공할 수 있다.
또한, 노광시 정렬(alignment)의 문제가 발생하지 않게 되므로, 고정합의 노광 설비의 사용 없이 기존의 저가 장비로도 미세 피치 대응이 가능한 기판을 제작할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다.
그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
이하에서는 도 1 내지 도 6을 참조하여 본 발명의 실시예에 따른 솔더 범프 형성 공정을 설명한다.
도 1을 참조하면, 마련된 기판(10) 상에 적어도 하나의 도전성 패드(20)를 형성한다. 여기서, 도전성 패드(20)는 포토 리소그라피 공정을 사용하여 형성할 수 있다.
도전성 패드 물질(도시하지 않음)이 도포된 기판(10) 상에 감광성 수지층(도시하지 않음)을 도포하고 소정의 패턴이 형성된 마스크(도시하지 않음)를 이용하여 도포된 감광성 수지층을 노광 및 현상하는 포토 리소그래피 공정을 이용하여 도전성 패드(20)를 형성할 수 있다.
다음, 도전성 패드(20)가 형성된 기판(10) 상에 솔더 레지스트층(30) 및 드라이 필름(40)을 순차적으로 형성한다.
다음, 도 2 및 도 3에 도시된 바와 같이, 형성된 솔더 레지스트층(30) 및 드라이 필름(40)을 일괄적으로 노광 및 현상하여 도전성 패드(20)를 노출시키는 개구 부(V)를 형성한다.
솔더 레지스트층(30) 및 드라이 필름(40)이 도포된 기판(10) 상에 소정의 패턴이 형성된 마스크(M)를 배치한 후, 도포된 솔더 레지스트층(30) 및 드라이 필름(40)을 일괄적으로 노광 및 현상하여 함으로써 솔더 레지스트층(30') 및 드라이 필름(40')의 일부분을 제거하여 도전성 패드(20)를 노출시키는 개구부(V)를 형성할 수 있다.
여기서, 개구부(V)는 상부에서 하부로 갈수록 좁아지게 테이퍼된 형태를 갖도록 형성할 수 있으나, 개구부(V)의 형태는 이에 제한되지 않는다. 이때, 노광량을 솔더 레지스트층(30)을 기준으로 설정하여 드라이 필름(40)은 약간 과노광 되도록 한다. 이와 같이, 노광량을 조절하여 본 실시예와 같은 상부에서 하부로 갈수록 좁아지게 테이퍼된 형태를 갖는 개구부(V)를 형성할 수 있다. 본 실시예에서는 상부에서 하부로 갈수록 좁아지게 테이퍼된 형태를 갖는 개구부(V)를 형성하였지만, 개구부(V)는 이에 한정되지 않으며, 노광량을 조절하여 다양하게 형성할 수 있을 것이다.
종래 공정에서와는 다르게, 기판 상에 형성된 솔더 레지스트층(30) 및 드라이 필름(40)을 일괄적으로 노광 및 현상하여 일 단계의 공정에 의해 개구부(V)를 형성할 수 있으므로, 개별 층마다 개구부를 형성하기 위해 반복적인 포토 리소그래 피 공정으로 소요되는 공정 비용 및 공정 시간을 저감할 수 있다. 또한, 노광시 정렬(alignment)의 문제가 발생하지 않게 되므로, 고정합의 노광 설비의 사용 없이 기존의 저가 장비로도 미세 피치 대응이 가능한 기판을 제작할 수 있다.
여기서, 개구부(V)는 포토 리소그래피 공정 대신에 레이저 공정으로도 형성 가능할 것이다. 레이저를 이용하여 소정 형태의 개구부(V)의 형태를 형성한 후, 레이저 공정시 발생할 수 있는 스미어(smear) 제거를 위한 디스미어(dessmear) 공정 및 솔더 레지스트층(30) 및 드라이 필름(40)의 반경화 공정을 거쳐 개구부(V)를 형성할 수 있다.
다음, 도 4 및 도 5에 도시된 바와 같이, 이전 공정에서 형성된 개구부(V)에 도전성 페이스트(50)를 충진한 후, 충진된 도전성 페이스트(50)를 리플로우하여 원하는 형상의 솔더 범프(50')를 형성한다.
마지막으로, 도 6에 도시된 바와 같이, 드라이 필름(40')을 제거하여 원하는 형상의 솔더 범프(50')가 형성된 기판(10)을 얻을 수 있다.
여기서, 드라이 필름(40')은 기판(10) 표면의 드라이 필름(40')을 용제에 접촉함으로써 제거할 수 있다. 접촉 방법으로는 예를 들어, 기판(10)을 용제에 침적할 수도 있고, 반대로 용제를 기판(10)에 분무할 수도 있다. 또한, 용제의 온도와 접촉 시간을 조절하여 드라이 필름(40')을 제거할 수 있다. 그리고, 기판(10)을 용제에 침적하는 동시에 초음파 세정을 할 수도 있다. 이 경우, 단순히 기판(10) 표면의 드라이 필름(40')을 용제에 접촉하는 경우에 비하여, 드라이 필름(40')의 제거 시간이 단축될 수 있을 것이다.
다음, 상기 리플로우 공정에 따라 형성된 솔더 범프(50')에 잔류하는 플럭스(flux) 제거를 위한 통상의 디플럭스(deflux) 공정을 진행한다.
통상의 유기 용매를 사용하는 디플럭스(deflux) 공정에 따라서, 리플로우된 솔더 범프(50')를 여러 종류의 유기 용매 또는 증류수에 담그고 건조하는 과정을 반복함으로써 솔더 범프(50')에 잔류하는 플럭스(flux) 제거할 수 있다.
상기 디플럭스(deflux) 공정을 수행함으로써, 상기 리플로우 공정에서 제거되지 않고 솔더 범프(50')의 전체 표면을 감싸며 잔류하는 플럭스를 제거할 수 있다.
종래 공정에서와는 다르게, 기판 상에 형성된 솔더 레지스트층(30) 및 드라이 필름(40)을 일괄적으로 노광 및 현상하여 일 단계의 공정에 의해 개구부(V)를 형성할 수 있으므로, 개별 층마다 개구부를 형성하기 위해 반복적인 포토 리소그래피 공정으로 소요되는 공정 비용 및 공정 시간을 저감할 수 있다.
또한, 노광시 정렬(alignment)의 문제가 발생하지 않게 되므로, 고정합의 노광 설비의 사용 없이 기존의 저가 장비로도 미세 피치 대응이 가능한 기판을 제작할 수 있다.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
도 1은 도전성 패드를 구비한 기판 상에 솔더 레지스트층 및 드라이 필름을 순차적으로 형성하는 공정을 나타내는 개략도이다.
도 2는 형성된 솔더 레지스트층 및 드라이 필름을 일괄적으로 노광하는 공정을 나타내는 개략도이다.
도 3은 형성된 솔더 레지스트층 및 드라이 필름을 일괄적으로 형상하여 개구부를 형성하는 공정을 나타내는 개략도이다.
도 4는 개구부에 도전성 페이스트를 충진하는 공정을 나타내는 개략도이다.
도 5는 충진된 도전성 페이스트를 리플로우하여 원하는 형상의 솔더 범프를 형성하는 공정을 나타내는 개략도이다.
도 6은 드라이 필름을 제거한 후, 본 발명의 실시예에 따라 형성된 솔더 범프를 개략적으로 나타낸 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
10: 기판 20: 도전성 패드
30, 30': 솔더 레지스트 40, 40': 드라이 필름
50: 도전성 페이스트 50': 솔더 범프

Claims (5)

  1. 적어도 하나의 도전성 패드를 구비한 기판을 마련하는 단계;
    상기 기판 상에 솔더 레지스트층 및 드라이 필름을 순차적으로 형성하는 단계;
    상기 솔더 레지스트층을 기준으로 노광량을 설정함으로써, 상기 형성된 솔더 레지스트층 및 드라이 필름을 일괄적으로 노광 및 현상하여 도전성 패드를 노출시키는 개구부를 형성하는 단계;
    상기 개구부에 도전성 페이스트를 충진하는 단계;
    상기 충진된 도전성 페이스트를 리플로우하여 원하는 형상의 솔더 범프를 형성하는 단계; 및
    상기 기판으로부터 드라이 필름을 제거하는 단계
    를 포함하는 솔더 범프 형성 방법.
  2. 제1항에 있어서,
    상기 개구부는 상부에서 하부로 갈수록 좁아지게 테이퍼된 형태를 갖는 것을 특징으로 하는 솔더 범프 형성 방법.
  3. 제1항에 있어서,
    상기 도전성 페이스트를 리플로우하는 단계 후에, 상기 도전성 페이스트를 디플럭스하는 단계를 더 포함하는 것을 특징으로 하는 솔더 범프 형성 방법.
  4. 제1항에 있어서,
    상기 드라이 필름을 제거하는 단계는 상기 드라이 필름에 용제를 접촉하는 단계를 포함하는 것을 특징으로 하는 솔더 범프 형성 방법.
  5. 제1항에 있어서,
    상기 드라이 필름을 제거하는 단계는 상기 기판을 초음파 세정하는 단계를 포함하는 것을 특징으로 하는 솔더 범프 형성 방법.
KR1020090087150A 2009-09-15 2009-09-15 솔더 범프 형성 방법 KR101069980B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090087150A KR101069980B1 (ko) 2009-09-15 2009-09-15 솔더 범프 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090087150A KR101069980B1 (ko) 2009-09-15 2009-09-15 솔더 범프 형성 방법

Publications (2)

Publication Number Publication Date
KR20110029467A KR20110029467A (ko) 2011-03-23
KR101069980B1 true KR101069980B1 (ko) 2011-10-04

Family

ID=43935340

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090087150A KR101069980B1 (ko) 2009-09-15 2009-09-15 솔더 범프 형성 방법

Country Status (1)

Country Link
KR (1) KR101069980B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101542161B1 (ko) 2014-03-06 2015-08-05 서울대학교산학협력단 솔더 범프 구조체 및 그 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6604847B2 (ja) * 2015-12-29 2019-11-13 株式会社タムラ製作所 はんだバンプの形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208911A (ja) * 1999-01-18 2000-07-28 Nec Toyama Ltd 電極パッド上にバンプを形成したソルダーレジスト層付実装基板の製造方法
JP2002158248A (ja) * 2000-05-01 2002-05-31 Seiko Epson Corp バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2006114735A (ja) 2004-10-15 2006-04-27 Harima Chem Inc 樹脂マスク層の除去方法およびはんだバンプ付き基板の製造方法
US20060202331A1 (en) 2005-03-09 2006-09-14 Wen-Hung Hu Conductive bump structure of circuit board and method for fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208911A (ja) * 1999-01-18 2000-07-28 Nec Toyama Ltd 電極パッド上にバンプを形成したソルダーレジスト層付実装基板の製造方法
JP2002158248A (ja) * 2000-05-01 2002-05-31 Seiko Epson Corp バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2006114735A (ja) 2004-10-15 2006-04-27 Harima Chem Inc 樹脂マスク層の除去方法およびはんだバンプ付き基板の製造方法
US20060202331A1 (en) 2005-03-09 2006-09-14 Wen-Hung Hu Conductive bump structure of circuit board and method for fabricating the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101542161B1 (ko) 2014-03-06 2015-08-05 서울대학교산학협력단 솔더 범프 구조체 및 그 제조방법
WO2015133728A1 (ko) * 2014-03-06 2015-09-11 서울대학교 산학협력단 솔더 범프 구조체 및 그 제조방법

Also Published As

Publication number Publication date
KR20110029467A (ko) 2011-03-23

Similar Documents

Publication Publication Date Title
US6080650A (en) Method and apparatus for attaching particles to a substrate
JP5837339B2 (ja) 半導体装置の製造方法及び半導体装置
US20080185711A1 (en) Semiconductor package substrate
US20060079081A1 (en) Method for fabricating electrical connection structure of circuit board
US20060225917A1 (en) Conductive bump structure of circuit board and fabrication method thereof
US6946601B1 (en) Electronic package with passive components
US8853866B2 (en) Semiconductor device and stacked-type semiconductor device
US7719853B2 (en) Electrically connecting terminal structure of circuit board and manufacturing method thereof
KR20110036450A (ko) 플립칩용 기판의 제조방법 및 이를 이용하여 제조한 플립칩용 기판
KR101069980B1 (ko) 솔더 범프 형성 방법
KR20110029466A (ko) 솔더 범프 형성 방법 및 이를 이용하여 제작한 패키지 기판
JP3568869B2 (ja) 半導体集積回路装置及びその製造方法
JP2022173486A (ja) プリント回路板及び電子機器
KR101109240B1 (ko) 반도체 패키지 기판의 제조방법
JP3958608B2 (ja) 配線基板の製造方法
TWI322491B (en) Bumping process
KR20110013902A (ko) 패키지 및 그 제조방법
KR101069973B1 (ko) 범프 형성 장치 및 이를 이용한 범프 형성 방법
JP2002289637A (ja) バンプの形成方法
KR101097812B1 (ko) 파인 피치 구조를 갖는 인쇄회로기판 및 이의 제조 방법
KR100959856B1 (ko) 인쇄회로기판 제조방법
KR100746365B1 (ko) 플립칩 실장용 기판의 제조방법
JP2008098210A (ja) 突起電極形成方法、並びに半導体装置の製造方法、および半導体装置
JP2007116051A (ja) 半導体製造装置の製造方法
TW545099B (en) Bump forming technology with high resolution

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150707

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 9