JP5837339B2 - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
JP5837339B2
JP5837339B2 JP2011136474A JP2011136474A JP5837339B2 JP 5837339 B2 JP5837339 B2 JP 5837339B2 JP 2011136474 A JP2011136474 A JP 2011136474A JP 2011136474 A JP2011136474 A JP 2011136474A JP 5837339 B2 JP5837339 B2 JP 5837339B2
Authority
JP
Japan
Prior art keywords
solder
solder ball
semiconductor device
support plate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011136474A
Other languages
English (en)
Other versions
JP2013004865A (ja
JP2013004865A5 (ja
Inventor
功一 田中
功一 田中
倉嶋　信幸
信幸 倉嶋
肇 飯塚
肇 飯塚
鉄也 小山
鉄也 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2011136474A priority Critical patent/JP5837339B2/ja
Priority to US13/526,821 priority patent/US8736053B2/en
Publication of JP2013004865A publication Critical patent/JP2013004865A/ja
Publication of JP2013004865A5 publication Critical patent/JP2013004865A5/ja
Application granted granted Critical
Publication of JP5837339B2 publication Critical patent/JP5837339B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は半導体装置の製造方法及び半導体装置に関する。
従来より、基板上に半導体チップをフリップチップ接続したパッケージ（フリップチップ−ボールグリッドアレイ：Flip Chip-Ball Grid Array）が知られているが、この種のパッケージは、デジタルカメラや携帯電話機等の各種電子機器における高機能化、特に、画像処理の高機能化が進展するに伴って、２つ以上の半導体パッケージを相互にスタックした、所謂、ＰＯＰ（Package On Package）の形態で使用することが増加している。
前記したパッケージは、時間の経過に伴って反りが大きくなってしまうという問題があり、かかる反りを小さくするため、例えば、基板を厚くしたり、半導体チップ部分を樹脂によりオーバーモールドしたり、更にはパッケージ全体を樹脂でオーバーモールドすることが行われている。
前記のように樹脂によりオーバーモールドされたパッケージを使用してＰＯＰ化を実現するためには、樹脂モールドした後に各パッケージを相互に接続するための接続パッドを形成する必要がある。
ここに、樹脂によりオーバーモールドされたパッケージに接続パッドを形成する方法としては、レーザビームを使用してモールド樹脂層にビアを形成する方法がある。
例えば、米国特許第７７７７３５１号公報には、下側回路基板上に形成された上側接続端子に対して半田ボールを供給し、かかる下側回路基板の上面に絶縁材料によりモールド樹脂層を形成した半導体パッケージが記載されている。かかる半導体パッケージにおける半田ボールの上側には、その上面が上方に露出するように円錐状のビアが形成されている。
ここに、半田ボールの上面を上方に露出させるビアは、モールド樹脂層に対してレーザビームによる穴あけプロセスを行うことにより形成されている。
そして、前記半導体パッケージを上側の基板と接続してＰＯＰ構造を達成するために、上側の回路基板の下面に形成された半田ボールを半導体パッケージのビア内に配置するとともに、半田リフロー処理を行うことにより、下側の半導体パッケージと上側の回路基板とを半田接続するものである。
米国特許第７７７７３５１号公報
しかしながら、レーザビームによる穴あけプロセスを使用して半田ボールをビア内で露出させる場合、モールド樹脂層が厚いために加工時間がかかり、また、レーザ加工が困難である等の問題がある。また、レーザ加工により形成されるビアは、上側が拡径された円錐状でテーパ状であることからビア相互が干渉して、回路基板の上側で半田ボール間の狭ピッチ化に対応することは困難である。
更に、ビアはレーザ穴あけプロセスのようなレーザ加工により形成されており、このようにレーザ加工によりモールド樹脂層を除去してビアを形成する場合には、半田ボールの表面から完全にスミアとなる樹脂成分を除去することは極めて困難である。
これに起因して、半田ボールの表面に、樹脂成分の皮膜が残存してしまい、この結果、半田リフロー処理を行ったとしても、ビア内の半田ボールと上側の回路基板の下面に形成された半田ボールとを確実に半田接続することは困難なものである。これにより、半導体パッケージ基板相互の電気的接続信頼性が著しく低下してしまう虞が多分に存する。
本願は前記従来の技術における問題点を解消するためになされたものであり、スミア等を発生させることなく高い接続信頼性を有するとともに、狭ピッチ化に容易に対応することができ、低コストでＰＯＰ構造を実現する接続パッドを形成することができる半導体装置の製造方法及び半導体装置を提供することを目的とする。
本願に開示されている半導体装置の製造方法は、支持板に第１パッド径を有する突起状の半田ボール搭載部を形成するとともに、半田ボール搭載部に半田ボールを搭載する工程と、半導体チップが実装され、半導体チップの実装面に前記半田ボール搭載部の第１パッド径よりも小さい第２パッド径を有する接続パッドが形成された回路基板と前記支持板とを対向配置し、支持板の半田ボール搭載部と回路基板の接続パッドとを、半田ボール搭載部の第１パッド径と接続パッドの第２パッド径との差に基づき半田ボールから形成される円錐台状の半田層を介して接続する工程と、前記支持板と回路基板の半導体チップ実装面との間に樹脂層を形成する工程と、前記支持板を除去し、前記円錐台状の半田層に沿って前記樹脂層に円錐台状のビアを形成する工程と、リフロー処理を行うことにより、前記ビア内で前記円錐台状の半田層を球面状の半田層に形成するとともに球面状の半田層の一部をビアを介して樹脂層から露出させる工程とを含む。
ここに、前記半田ボールは、球状の銅コアの表面に半田層を形成してなることが望ましく、また、球状の鉛フリー半田ボールの表面に低融点半田層を形成してなることが望ましい。
前記支持板は、エッチング処理を介して除去されることが望ましく、また、研磨処理を介して除去されることが望ましい。
本願に開示されている半導体装置は、半導体チップが実装され、半導体チップ実装面に接続パッドが形成された回路基板と、前記回路基板の半導体チップ実装面に形成された樹脂層と、前記樹脂層を貫通し、上側に向かって拡径した円錐台状のビアと、前記接続パッドに接続されるとともに前記樹脂層から一部露出された状態で設けられた実装用端子とを備えた半導体装置において、前記実装用端子は、球状の鉛フリー半田ボールの表面に低融点半田層を形成してなり、前記実装用端子の上端部は、前記鉛フリー半田ボールの表面に沿って球面状に形成された半田層からなり、前記樹脂層から露出していることを特徴とする。
本願に開示された半導体装置の製造方法及び半導体装置では、半導体装置の実装用端子は、支持板に形成され接続パッドのパッド径よりも大きいパッド径を有する突起状の半田ボール搭載部に搭載された半田ボールと接続パッドとを、半田ボール搭載部のパッド径と接続パッドのパッド径との差に基づき半田ボールから形成される円錐台状の半田層を介して接続するとともに、回路基板の実装面と支持板との間に樹脂層を形成し、支持板を除去して円錐台状の半田層に沿って樹脂層に円錐台状のビアを形成した後リフロー処理を行うことにより、ビア内で円錐台状の半田層を球面状の半田層に形成するとともに球面状の半田層の一部をビアを介して露出させることにより形成される。
このとき、樹脂層に形成されるビアは、支持板を除去した時点で、半田ボール搭載部のパッド径と接続パッドのパッド径との差に基づき半田ボールから形成される円錐台状の半田層に沿って円錐台状に形成される。かかるビアは、レーザ加工により形成される場合と比較して、レーザ等の設備が不要であるから低コストで形成することができる。
また、前記のようにビアはレーザ加工によることなく形成されることから、実装用端子となる球面状の半田層の表面にスミアとなる樹脂成分が残存することは全くなく、ＰＯＰ構造を実現するに際して、高い接続信頼性をもって半導体パッケージ基板相互を接続することができる。
更に、支持板の半田ボール搭載部のパッド径と回路基板上の接続パッドとのパッド径の差及び半田ボール搭載部に搭載される半田ボールにおける半田量を調整することにより、半田ボールから形成される円錐台状の半田層の形状及びサイズを正確に設計することができるので、かかる円錐台状の半田層に沿って形成されるビアの形状及びサイズも正確に設計することができる。従って、回路基板上でビア間のピッチを自在に配置して実装用端子間の狭ピッチ化に対してフレキシブルに対応することができる。
本願の第１実施形態に係る半導体装置の断面図である。 本願の第１実施形態に係る半導体装置の製造方法を示す説明図である。 支持板において半田ボール搭載部を形成する方法を示す説明図である。 第１実施形態の半導体装置を製造した後、半導体装置に対して他の回路基板をスタックしてＰＯＰ構造を製造する方法を示す説明図である。 本願の第２実施形態に係る半導体装置の製造方法を示す説明図である。 本願の第３実施形態に係る半導体装置の製造方法を示す説明図である。
以下、本願の第１実施形態に係る半導体装置について図１に基づき説明する。
図１において、第１実施形態に係る半導体装置１は回路基板２を備えており、回路基板２の上面（半導体チップ実装面）には半導体チップ３が搭載されている。半導体チップ３の両側には、それぞれ１つの接続パッド４が形成されている。各接続パッド４には、半田ボール５が搭載されている。
半田ボール５としては、球状の銅コア５Ａの表面に半田層５Ｂを形成したものが使用される。銅コア５Ａの径は５０μｍ〜２００μｍ前後であり、半田層５Ｂを含む半田ボールの全径は８０μｍ〜３００μｍである。
前記回路基板２上面には、半導体チップ３を被覆するとともに、各半田ボール５の上端部が露出されるようにビア６を有するモールド樹脂層７が形成されている。回路基板２の下面には、複数個の接続端子８が形成されており、各接続端子８には、半田ボール９が搭載されている。
続いて、前記のように構成される半導体装置１の製造方法について図２に基づき説明する。
先ず、銅製支持板１０上に半田ボール５を搭載するための突起状の半田ボール搭載部１１が形成され、この後半田ボール搭載部１１に半田ボール５が搭載される。かかる銅製支持板１０の製造方法について図３に基づき詳細に説明する。
半田ボール搭載部１１を有する銅製支持板１０を形成するには、先ず、図３（Ａ）に示す銅製薄板Ｋを用意し、図３（Ｂ）に示すように、銅製薄板Ｋの片側全面にフォトレジストを塗布形成してフォトレジスト膜１２を形成する。この後、半田ボール搭載部１１に対応する部分のみにフォトレジスト膜１２が残存するように半田ボール搭載部１１に対応する部分以外の部分が開口されたマスクで被覆し、通常に従い露光、現像を行う。これにより、図３（Ｃ）に示すように、半田ボール搭載部１１に対応する部分のみがフォトレジスト膜１２で被覆され、他の部分からはフォトレジスト膜１２が除去される。
この後、銅製薄板Ｋを銅エッチング液に浸漬し、所謂ハーフエッチングが行われる。これにより、銅製薄板Ｋにおいてフォトレジスト膜１２で被覆されていない部分（半田ボール搭載部１１に対応しない部分）がエッチングされ、その厚さが薄くされる。この状態で、フォトレジスト膜１２が存在する半田ボール搭載部１１に対応する部分の厚さはそのまま維持されるので、その後、レジスト膜１２を剥離すると、図３（Ｄ）に示すように、銅製薄板Ｋから半田ボール搭載部１１を有する銅製支持板１０が形成される。
半田ボール搭載部１１は、図３（Ｄ）に示すように、半田ボールを搭載する面に向かって狭くなる円錐台形状とすることが好ましい。
ここに、半田ボール搭載部１１のパッド径は、２１０μｍ〜４００μｍの範囲で形成されている。
前記のように銅製支持板１０に半田ボール搭載部１１を形成した後、半田リフロー処理を行うことにより各半田ボール搭載部１１に対して半田ボール５が搭載される（図３（Ｅ））。
図２に戻って説明を続けると、半導体チップ３が実装された回路基板２における各接続パッド４に対して、銅製支持板１０の各半田ボール５を対向当接するとともに、半田リフロー処理を行う。これにより、図２（Ａ）に示すように、銅製支持板１０の各半田ボール５が回路基板２における各接続パッド４に半田接続される。
尚、半田ボール５は、球状の銅コア５Ａの表面に半田層５Ｂを形成したものを使用していることから、銅コア５Ａを介して銅製支持板１０と回路基板２との間の隙間を正確かつ確実に確保することができる。
ここに、回路基板２に形成された各接続パッド４のパッド径は、５０μｍ〜２００μｍの範囲に形成されており、前記銅製支持板１０の半田ボール搭載部１０のパッド径（１２０μｍ〜４００μｍ）よりも小さくされている。
前記のように、銅製支持板１０の半田ボール搭載部１１のパッド径と回路基板２の接続パッド４のパッド径との間には差が設けられており、かかるパッド径の差に基づき、銅製支持板１０の半田ボール５を半田リフロー処理により回路基板２の接続パッド４に接続すると、図２（Ａ）に示すように、半田ボール５の表面に形成された半田層５Ｂは下向きの円錐台状の半田層に形成される。これより、銅製支持板１０の半田ボール５と回路基板２上の接続パッド４とは、下側に向かって縮径し上側に向かって拡径した円錐台状の半田層５Ｂを介して接続される。
続いて、図２（Ｂ）に示すように、所謂トランスファーモールド法により、回路基板２の実装面と銅製支持板１０との間にエポキシ系樹脂を充填し、モールド樹脂層７を形成する。
この後、例えば、アルカリエッチング液（メルテックス社製、商品名：Ａプロセス）によりエッチングを行い、銅製支持板１０のみを選択的に除去する（図２（Ｃ））。
この状態において、モールド樹脂層７には、円錐台状の半田層５Ｂに沿って円錐台状のビア６が形成されている。
更に、半田リフロー処理を行い、回路基板２の下面に形成された各接続端子８には半田ボール９が搭載される（図２（Ｄ））。
このとき、前記した円錐台状の半田層５Ｂは、半田層５Ｂの表面張力に基づき、銅コア５Ａの表面に沿って球面状の半田層５Ｂに形成され、かかる球面状の半田層５Ｂの一部は、ビア６を介してモールド樹脂層７から露出される。
これにより、半導体装置１が製造される。半導体装置１において、モールド樹脂層７の各ビア６から露出されている半田層５Ｂの上端部は、他の回路基板等とを接続するための実装用端子となる。
前記のように製造された半導体装置１には、図４に示すように、他のパッケージ基板１３がスタックされ、ＰＯＰ構造が形成される。
ここで、半導体装置１に対して他のパッケージ基板１３をスタックする方法について図４に基づき説明する。
図４において、パッケージ基板１３の下面において形成された各接続端子には、半田ボール１４が搭載されており、先ず、図４（Ａ）に示すようにパッケージ基板１３の各半田ボール１４と半導体装置１にて各ビア６から露出されている半田ボール５（半田層５Ｂ）の上端部とが対向配置される。更に、図４（Ｂ）に示すように、パッケージ基板１３の各半田ボール１４を、各半田ボール５が露出される各ビア６に配置して、パッケージ基板１３を半導体装置１上にプリスタックする。
前記のように、パッケージ基板１３を半導体装置１にプリスタックした状態で、半田リフロー処理が行われる。これにより、パッケージ基板１３の各半田ボール１４と半導体装置１の各半田ボール５とが相互に溶融接続される。この状態が図４（Ｃ）に示されている。
ここに、パッケージ基板１３を半導体装置１にプリスタックする際、半導体装置１におけるモールド樹脂層７には、各半田ボール５（半田層５Ｂ）の一部が露出するように逆円錐台状のビア６が形成されているので、パッケージ基板１３の各半田ボール１４を簡単に各ビア６に配置することが可能となり、結果的に、半導体装置１に対するパッケージ基板１３の搭載を容易且つ確実に行うことができる。
前記第１実施形態に係る半導体装置１及びその製造方法によれば、半導体装置１の実装用端子（半田ボール５）は、支持板１０に形成されて接続パッド４のパッド径よりも大きいパッド径を有する突起状の半田ボール搭載部１１に搭載された半田ボール５と接続パッド４とを、半田ボール搭載部１１のパッド径と接続パッド４のパッド径との差に基づき半田ボール５から形成される円錐台状の半田層５Ｂを介して接続するとともに、回路基板２の実装面と支持板１０との間にモールド樹脂層７を形成し、支持板１０を除去して円錐台状の半田層５Ｂに沿ってモールド樹脂層７に円錐台状のビア６を形成した後半田リフロー処理を行うことにより、ビア６内で円錐台状の半田層５Ｂを球面状の半田層５Ｂに形成するとともに球面状の半田層５Ｂの一部をビア６を介して露出させることにより形成される。
このとき、モールド樹脂層７に形成されるビア６は、支持板１０を除去した時点で、半田ボール搭載部１１のパッド径と接続パッド４のパッド径との差に基づき半田ボール５から形成される円錐台状の半田層５Ｂに沿って円錐台状に形成される。かかるビア６は、レーザ加工により形成される場合と比較して、レーザ等の設備が不要であるから低コストで形成することができる。
また、前記のようにビア６はレーザ加工によることなく形成されることから、実装用端子（半田ボール５）となる球面状の半田層５Ｂの表面にスミアとなる樹脂成分が残存することは全くなく、ＰＯＰ構造を実現するに際して、高い接続信頼性をもって半導体パッケージ基板相互を接続することができる。
更に、支持板１０の半田ボール搭載部１１のパッド径と回路基板２上の接続パッド４とのパッド径の差及び半田ボール搭載部１１に搭載される半田ボール５における半田層５Ｂの半田量を調整することにより、半田ボール５から形成される円錐台状の半田層５Ｂの形状及びサイズを正確に設計することができるので、かかる円錐台状の半田層５Ｂに沿って形成されるビア６の形状及びサイズも正確に設計することができる。従って、回路基板２上でビア６間のピッチを自在に配置して実装用端子間の狭ピッチ化に対してフレキシブルに対応することができる。
尚、前記実施例１では、銅製薄板Ｋのエッチングを行うことにより半田ボール搭載部１１を形成した銅製支持板１０が使用されているが、これに限らず、例えばＮｉ等のように半田ボール搭載部を残してエッチング液で選択的に除去可能な金属の薄板であれば、支持板として使用することができる。
続いて、第２実施形態に係る半導体装置の製造方法について図５に基づき説明する。
ここに、図５に示す半導体装置の製造方法では、第１実施形態の製造方法で使用されている銅製支持板１０に代えて、半田ボール５を搭載する上基板２０が使用される。
上基板２０は、半田ボール搭載パッド２１が形成されており、かかる半田ボール搭載パッド２１は、１２０μｍ〜４００μｍのパッド径を有する。各半田ボール搭載パッド２１には、半田リフロー処理により前記半田ボール５が搭載されている。
先ず、図５（Ａ）に示すように、半導体チップ３が実装された回路基板２における各接続パッド４に対して、上基板２０の半田ボール搭載パッド２１に搭載された半田ボール５を対向当接するとともに、半田リフロー処理を行う。これにより、図５（Ａ）に示すように、上基板２０の各半田ボール５が回路基板２における各接続パッド４に半田接続される。
尚、半田ボール５は、球状の銅コア５Ａの表面に半田層５Ｂを形成したものを使用していることから、銅コア５Ａを介して上基板２０と回路基板２との間の隙間を正確かつ確実に確保することができる。
ここに、前記第１実施形態の場合と同様、回路基板２に形成された各接続パッド４のパッド径は、５０μｍ〜２００μｍの範囲に形成されており、前記上基板２０の半田ボール搭載パッド２１のパッド径よりも小さくされている。
前記のように、上基板２０の半田ボール搭載パッド２１のパッド径と回路基板２の接続パッド４のパッド径との間には差が設けられており、かかるパッド径の差に基づき、上基板２０の半田ボール５を半田リフロー処理により回路基板２の接続パッド４に接続すると、図５（Ａ）に示すように、半田ボール５の表面に形成された半田層５Ｂは下向きの円錐台状の半田層に形成される。これより、上基板２０の半田ボール５と回路基板２上の接続パッド４とは、下側向かって縮径し上側に向かって拡径した円錐台状の半田層５Ｂを介して接続される。
続いて、図５（Ｂ）に示すように、所謂トランスファーモールド法により、回路基板２の実装面と上基板２０との間にエポキシ系樹脂を充填し、モールド樹脂層７を形成する。
この後、上基板２０側から研磨処理を行い、上基板２０のみを選択的に除去する（図５（Ｃ））。
この状態において、モールド樹脂層７には、円錐台状の半田層５Ｂに沿って円錐台状のビア６が形成されている。
更に、半田リフロー処理を行い、回路基板２の下面に形成された各接続端子８には半田ボール９が搭載される（図５（Ｄ））。
このとき、前記した円錐台状の半田層５Ｂは、半田層５Ｂの表面張力に基づき、銅コア５Ａの表面に沿って球面状の半田層５Ｂに形成され、かかる球面状の半田層５Ｂの一部は、ビア６を介してモールド樹脂層７から露出される。
これにより、前記第１実施形態の半導体装置と同一の半導体装置１が製造される。半導体装置１において、モールド樹脂層７の各ビア６から露出されている半田層５Ｂの上端部は、他の回路基板等とを接続するための実装用端子となる。
前記第２実施形態に係る半導体装置１及びその製造方法においても、第１実施形態に係る半導体装置及びその製造方法におけると同一の前記効果を得ることができる。
続いて、第３実施形態に係る半導体装置及びその製造方法につき図６に基づき説明する。
ここに、第３実施形態に係る半導体装置及びその製造方法は、基本的に前記した第１実施形態に係る半導体装置１及びその製造方法と同一であり、銅製支持板１０の半田ボール搭載部１１に搭載される半田ボールとして、球状の鉛フリー半田ボールの表面に低融点半田層を形成した半田ボールが使用されている点で異なっているだけである。従って、以下においては、半田ボールの構成上の相違点から生じる第３実施形態に特有の構成にのみ着目して説明することとする。
第３実施形態に係る半導体装置を製造するには、図６（Ａ）に示すように、半田ボール２２として、球状の鉛フリー半田ボール２２Ａの表面に低融点半田層２２Ｂを形成した半田ボールを搭載した銅製支持板１０を使用し、半導体チップ３が実装された回路基板２における各接続パッド４に対して、銅製支持板１０の各半田ボール２２を対向当接するとともに、半田リフロー処理を行う。これにより、図６（Ａ）に示すように、銅製支持板１０の各半田ボール２２が回路基板２における各接続パッド４に半田接続される。
このとき、第１実施形態の場合と同様、銅製支持板１０の半田ボール搭載部１１のパッド径と回路基板２の接続パッド４のパッド径との間には差が設けられており、かかるパッド径の差に基づき、銅製支持板１０の半田ボール２２を半田リフロー処理により回路基板２の接続パッド４に接続すると、図６（Ａ）に示すように、鉛フリー半田ボール２２Ａ表面に形成された低融点半田層２２Ｂは下向きの円錐台状の半田層に形成される。これより、銅製支持板１０の半田ボール２２と回路基板２上の接続パッド４とは、下側向かって縮径し上側に向かって拡径した円錐台状の低融点半田層２２Ｂを介して接続される。
この後、第１実施形態の場合と同様にして、所謂トランスファーモールド法により、回路基板２の実装面と銅製支持板１０との間にエポキシ系樹脂を充填し、モールド樹脂層７を形成した後、エッチング処理により銅製支持板１０のみを選択的に除去し、更に、半田リフロー処理を行って、回路基板２の下面に形成された各接続端子８には半田ボール９が搭載される（図６（Ｂ））。
このとき、前記した円錐台状の低融点半田層２２Ｂと鉛フリー半田ボール２２Ａとは、相互に溶融一体化され、このように溶融一体化された半田層がその表面張力に基づき球面状に形成されるとともに、かかる球面状の半田層の一部は、ビア６を介してモールド樹脂層７から露出される。
これにより、第３実施形態に係る半導体装置１が製造され、モールド樹脂層７の各ビア６から露出されている半田層の上端部は、他の回路基板等とを接続するための実装用端子となる。
前記した第３実施形態に係る半導体装置１及びその製造方法によっても、前記第１実施形態に係る半導体装置及びその製造方法と同一の効果を得ることができる。
尚、本発明は前記各実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の改良、変形が可能であること勿論である。
例えば、前記第１及び第２実施形態では、銅製支持板１０の半田ボール搭載部１１及び上基板２０の半田ボール搭載パッド２１に搭載される半田ボール５として銅コア５Ａの表面に半田層５Ｂを形成した半田ボールを使用し、また、第３実施形態では銅製支持板１０の半田ボール搭載部１１に搭載される半田ボール２２として、鉛フリー半田ボール２２Ａの表面に低融点半田層２２Ｂを形成した半田ボールを使用していたが、通常の半田ボールを使用することも可能である。
この場合には、銅製支持板１０や上基板２０に形成した半田ボールが下側の回路基板２に届かない可能性があることから、半導体装置１を製造するにつき、先ず、回路基板２の各接続パッド４に半田ボールを接続搭載しておく。この後、突起状の半田ボール搭載部１１を有する銅製支持板１０を回路基板２上に載置するとともに、半田リフロー処理を行うことにより、半田ボールが銅製支持板１０の半田ボール搭載部１１に接続する。このとき、半田ボールから形成される半田層は、銅製支持板１０の半田ボール搭載部１１のパッド径と回路基板２の接続パッド４のパッド径との間の差に基づき、円錐台状に形成される。
この後は、前記第１乃至第３実施形態の場合と同様の処理が行われる。
１ 半導体装置
２ 回路基板
３ 半導体チップ
４ 接続パッド
５ 半田ボール
５Ａ 銅コア
５Ｂ 半田層
６ ビア
７ モールド樹脂層
１０ 銅製支持板
１１ 半田ボール搭載部
１３ パッケージ基板
２０ 上基板
２１ 半田ボール搭載パッド
２２ 半田ボール
２２Ａ 鉛フリー半田ボール
２２Ｂ 低融点半田層

Claims (6)

  1. 半導体チップが実装され、半導体チップ実装面に接続パッドが形成された回路基板と、
    前記回路基板の半導体チップ実装面に形成された樹脂層と、
    前記樹脂層を貫通し、上側に向かって拡径した円錐台状のビアと、
    前記接続パッドに接続されるとともに前記樹脂層から一部露出された状態で設けられた実装用端子とを備えた半導体装置において、
    前記実装用端子は、球状の鉛フリー半田ボールの表面に低融点半田層を形成してなり、
    前記実装用端子の上端部は、前記鉛フリー半田ボールの表面に沿って球面状に形成された半田層からなり、前記樹脂層から露出していることを特徴とする半導体装置。
  2. 支持板に第１パッド径を有する突起状の半田ボール搭載部を形成するとともに、半田ボール搭載部に半田ボールを搭載する工程と、
    半導体チップが実装され、半導体チップの実装面に前記半田ボール搭載部の第１パッド径よりも小さい第２パッド径を有する接続パッドが形成された回路基板と前記支持板とを対向配置し、支持板の半田ボール搭載部と回路基板の接続パッドとを、半田ボール搭載部の第１パッド径と接続パッドの第２パッド径との差に基づき半田ボールから形成される円錐台状の半田層を介して接続する工程と、
    前記支持板と回路基板の半導体チップ実装面との間に樹脂層を形成する工程と、
    前記支持板を除去し、前記円錐台状の半田層に沿って前記樹脂層に円錐台状のビアを形成する工程と、
    リフロー処理を行うことにより、前記ビア内で前記円錐台状の半田層を球面状の半田層に形成するとともに球面状の半田層の一部をビアを介して樹脂層から露出させる工程とを含むことを特徴とする半導体装置の製造方法。
  3. 前記半田ボールは、球状の銅コアの表面に半田層を形成してなることを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 前記半田ボールは、球状の鉛フリー半田ボールの表面に低融点半田層を形成してなることを特徴とする請求項２に記載の半導体装置の製造方法。
  5. 前記支持板はエッチング処理を介して除去されることを特徴とする請求項２乃至請求項４のいずれかに記載の半導体装置の製造方法。
  6. 前記支持板は研磨処理を介して除去されることを特徴とする請求項２乃至請求項４のいずれかに記載の半導体装置の製造方法。
JP2011136474A 2011-06-20 2011-06-20 半導体装置の製造方法及び半導体装置 Active JP5837339B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011136474A JP5837339B2 (ja) 2011-06-20 2011-06-20 半導体装置の製造方法及び半導体装置
US13/526,821 US8736053B2 (en) 2011-06-20 2012-06-19 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011136474A JP5837339B2 (ja) 2011-06-20 2011-06-20 半導体装置の製造方法及び半導体装置

Publications (3)

Publication Number Publication Date
JP2013004865A JP2013004865A (ja) 2013-01-07
JP2013004865A5 JP2013004865A5 (ja) 2014-07-24
JP5837339B2 true JP5837339B2 (ja) 2015-12-24

Family

ID=47353038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011136474A Active JP5837339B2 (ja) 2011-06-20 2011-06-20 半導体装置の製造方法及び半導体装置

Country Status (2)

Country Link
US (1) US8736053B2 (ja)
JP (1) JP5837339B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012114173A (ja) * 2010-11-23 2012-06-14 Shinko Electric Ind Co Ltd 半導体装置の製造方法及び半導体装置
US8928134B2 (en) * 2012-12-28 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package bonding structure and method for forming the same
US9305853B2 (en) 2013-08-30 2016-04-05 Apple Inc. Ultra fine pitch PoP coreless package
US9613933B2 (en) 2014-03-05 2017-04-04 Intel Corporation Package structure to enhance yield of TMI interconnections
DE112014006271B4 (de) * 2014-03-27 2023-03-09 Intel Corporation Hybride Zwischenverbindung für Niedertemperatur-Befestigung und Verfahren zur Herstellung derselben
WO2016019335A1 (en) * 2014-08-01 2016-02-04 Kyocera America, Inc. Chip attachment system
JP6319026B2 (ja) * 2014-09-29 2018-05-09 日亜化学工業株式会社 発光装置及びその製造方法
US10231338B2 (en) 2015-06-24 2019-03-12 Intel Corporation Methods of forming trenches in packages structures and structures formed thereby
KR102420126B1 (ko) 2016-02-01 2022-07-12 삼성전자주식회사 반도체 소자
TWI602275B (zh) * 2016-10-14 2017-10-11 恆勁科技股份有限公司 封裝結構及其製作方法
US10804115B2 (en) 2017-08-03 2020-10-13 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
US10541153B2 (en) * 2017-08-03 2020-01-21 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
US10541209B2 (en) * 2017-08-03 2020-01-21 General Electric Company Electronics package including integrated electromagnetic interference shield and method of manufacturing thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
JP4831502B2 (ja) * 2008-09-25 2011-12-07 日立金属株式会社 耐落下衝撃特性に優れた接続端子用ボールおよび接続端子ならびに電子部品
JP5214554B2 (ja) * 2009-07-30 2013-06-19 ラピスセミコンダクタ株式会社 半導体チップ内蔵パッケージ及びその製造方法、並びに、パッケージ・オン・パッケージ型半導体装置及びその製造方法
JPWO2011064971A1 (ja) * 2009-11-27 2013-04-11 住友ベークライト株式会社 電子装置の製造方法、電子装置、電子装置パッケージの製造方法、電子装置パッケージ

Also Published As

Publication number Publication date
US8736053B2 (en) 2014-05-27
JP2013004865A (ja) 2013-01-07
US20120319274A1 (en) 2012-12-20

Similar Documents

Publication Publication Date Title
JP5837339B2 (ja) 半導体装置の製造方法及び半導体装置
US8039761B2 (en) Printed circuit board with solder bump on solder pad and flow preventing dam
US8671564B2 (en) Substrate for flip chip bonding and method of fabricating the same
US20100132998A1 (en) Substrate having metal post and method of manufacturing the same
US7727877B2 (en) Method of manufacturing a wafer level package that uses the same seed layer for selectively electroplating a rewiring pattern and a conductive pillar
TWI495026B (zh) 晶片封裝基板和結構及其製作方法
JP2017163027A (ja) 配線基板、半導体装置及び配線基板の製造方法
CN104425432A (zh) 半导体装置
US20120126423A1 (en) Semiconductor device manufacturing method and semiconductor device
US8486760B2 (en) Method of manufacturing substrate for flip chip and substrate for flip chip manufactured using the same
EP3971963A1 (en) Semiconductor package assembly
KR101153675B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
JP2011187792A (ja) 半導体パッケージおよび半導体パッケージの製造方法
KR101069980B1 (ko) 솔더 범프 형성 방법
KR101060791B1 (ko) 솔더 범프 제조방법
KR20110013902A (ko) 패키지 및 그 제조방법
KR20160032524A (ko) 인쇄회로기판 및 그 제조방법
KR100959856B1 (ko) 인쇄회로기판 제조방법
JP5934057B2 (ja) プリント回路基板
KR100986294B1 (ko) 인쇄회로기판의 제조방법
CN109427714B (zh) 半导体封装及其制造方法
JP2006319030A (ja) 回路基板とその製造方法、および半導体装置とその製造方法
JP2010067623A (ja) チップ内蔵基板及びその製造方法
JP2012195418A (ja) 半導体装置の製造方法
JP2007116051A (ja) 半導体製造装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140610

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140610

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150929

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151027

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151105

R150 Certificate of patent or registration of utility model

Ref document number: 5837339

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150