JP5214554B2 - 半導体チップ内蔵パッケージ及びその製造方法、並びに、パッケージ・オン・パッケージ型半導体装置及びその製造方法 - Google Patents

半導体チップ内蔵パッケージ及びその製造方法、並びに、パッケージ・オン・パッケージ型半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5214554B2
JP5214554B2 JP2009177856A JP2009177856A JP5214554B2 JP 5214554 B2 JP5214554 B2 JP 5214554B2 JP 2009177856 A JP2009177856 A JP 2009177856A JP 2009177856 A JP2009177856 A JP 2009177856A JP 5214554 B2 JP5214554 B2 JP 5214554B2
Authority
JP
Japan
Prior art keywords
package
semiconductor chip
electrode
ball
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009177856A
Other languages
English (en)
Other versions
JP2011035056A (ja
Inventor
良実 江川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2009177856A priority Critical patent/JP5214554B2/ja
Priority to US12/838,910 priority patent/US8314492B2/en
Publication of JP2011035056A publication Critical patent/JP2011035056A/ja
Application granted granted Critical
Publication of JP5214554B2 publication Critical patent/JP5214554B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/019—Manufacture or treatment using temporary auxiliary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体チップを内蔵するパッケージを積層することによって構成されるパッケージ・オン・パッケージ（ＰＯＰ）型半導体装置、この装置を構成するための半導体チップ内蔵パッケージ、及びこれらの製造方法に関するものである。
ＰＯＰ型半導体装置及びこの装置を構成するための半導体チップ内蔵パッケージについて、種々の提案がある（例えば、特許文献１及び非特許文献１参照）。
特許文献１（例えば、図１、請求項１参照）は、半導体チップ内蔵パッケージである両面電極構造を開示している。この両面電極構造は、半導体チップが搭載された有機基板と、有機基板の裏面に形成された電極と、半導体チップを覆う封止樹脂と、有機基板の表面の配線に接続され且つ封止樹脂を貫通する柱状の内部接続用電極と、封止樹脂の表面に形成された再配線とを備えている。
また、特許文献１（例えば、図１〜図６、請求項１４参照）は、両面電極構造の製造方法を開示している。この製造方法においては、裏面に外部接続用電極を備えた有機基板の表面上に半導体チップを実装し、連結板により一体に構成された複数の柱状の内部接続用電極のそれぞれの一端を有機基板の表面上に置いて接続し、半導体チップを樹脂封止した後、連結板が無くなるまで研磨又は研削して個々の内部接続用電極に分離して表面の外部接続用電極としている。
非特許文献１（例えば、図１、図３、及びその説明文参照）は、半導体チップ内蔵パッケージである両面電極パッケージを開示している。この両面電極パッケージは、半導体チップが搭載されたインタポーザと、インタポーザの裏面に形成された半田ボールと、半導体チップを覆う封止樹脂と、封止樹脂を貫通する柱状のビアと、封止樹脂の表面に形成された再配線とを備えている。
また、非特許文献１（例えば、図３及びその説明文参照）は、両面電極パッケージの製造方法を開示している。この製造方法においては、半導チップをインタポーザ上に実装し、ステンレス製の支持板上に電気めっき技術により柱状のビアを形成し、支持板上に支持されたビアをインタポーザ上に接続し、半導体チップ上に封止樹脂を充填し、支持板を除去することにより個々のビアを分離し、複数のビアの上端を表面における電極としている。
特願２００８−１６７２９号公報
日経エレクトロニクス、２００８年６月１６日号、第１２〜１３ページ、「３次元実装のＰｏＰに新構造、低背化と積層自由度向上を実現」
しかしながら、特許文献１の装置においては、内部接続用電極は連結板と一体に構成された柱状電極であり、柱状電極のそれぞれの一端を有機基板の配線パターン上に接続した後に、連結板を研磨又は研削して除去するという時間のかかる工程が必要であり、製造コストの削減及び製造時間の短縮（ＴＡＴ短縮）が難しく、その結果、製品の低価格化が難しいという問題がある。
また、特許文献２の装置においては、ビアはステンレス製の支持板上に電気めっきにより形成された柱状電極であり、電気めっきに用いられるレジスタパターン形成のためのフォトリソグラフィ技術はマスクを使用するので製造コスト削減が難しく、また、電気めっきでビアを形成するためには長時間を要するので製造時間の短縮（ＴＡＴ短縮）が難しく、その結果、製品の低価格化が難しいという問題がある。
そこで、本発明は、上記従来技術の課題を解決するためになされたものであり、その目的は、上面に他のパッケージを積層することができ、製造コストの削減及び製造時間の短縮ができ、製品の低価格化を実現できる半導体チップ内蔵パッケージ及びその製造方法、並びに、この半導体チップ内蔵パッケージの上面に他のパッケージを積層させたパッケージ・オン・パッケージ型半導体装置及びその製造方法を提供することにある。
本発明に係る半導体チップ内蔵パッケージの製造方法は、配線パターン及び／又は貫通配線を有する配線基板の第２の面上に、電極としてのボールパッドを形成し、及び、半導体チップを搭載するステップと、前記ボールパッド上に半田材料及び第１のボールを置き、加熱して前記第１のボールを前記ボールパッドに半田接合するステップと、支持板上に第２の外部接続用電極を形成し、該第２の外部接続用電極上に半田材料及び第２のボールを置き、加熱して前記第２のボールを第２の外部接続用電極に半田接合するステップと、前記第１のボール上に前記第２のボールが重なるように前記配線基板上に前記支持板を置き、加熱して前記第１のボールと前記第２のボールを半田接合するステップと、前記半導体チップ、及び、前記第１のボールと前記第２のボールと前記半田とから構成される電極部を、モールド樹脂で封止するステップと、前記支持板を剥がして第２の外部接続用電極を露出させるステップとを有し、前記第１のボール及び前記第２のボールのそれぞれは、前記半田の融点よりも高いガラス転移点を持つ芯部を有することを特徴としている。
本発明によれば、上面に他のパッケージを積層することができる半導体チップ内蔵パッケージ及びこの半導体チップ内蔵パッケージの上面に他のパッケージを積層させたパッケージ・オン・パッケージ型半導体装置の製造コストの削減及び製造時間の短縮ができ、製品の低価格化を実現できるという効果がある。
本発明の第１の実施形態に係る半導体チップ内蔵パッケージの構成の一例を概略的に示す縦断面図である。 第１の実施形態に係る半導体チップ内蔵パッケージの上面の一例を概略的に示す平面図である。 （ａ）〜（ｃ）は、第１の実施形態に係る半導体チップ内蔵パッケージの製造方法の一例を概略的に示す製造工程図（その１）である。 （ａ）〜（ｃ）は、第１の実施形態に係る半導体チップ内蔵パッケージの製造方法の一例を概略的に示す製造工程図（その２）である。 （ａ）〜（ｅ）は、第１の実施形態に係る半導体チップ内蔵パッケージの製造方法の一例を概略的に示す製造工程図（その３）である。 本発明の第２の実施形態に係るＰＯＰ型半導体装置の製造方法の一例を概略的に示す縦断面図である。 第２の実施形態に係るＰＯＰ型半導体装置の構成の一例を概略的に示す縦断面図である。 本発明の第３の実施形態に係るＰＯＰ型半導体装置の構成の一例を概略的に示す縦断面図である。 （ａ）及び（ｂ）は、第３の実施形態に係るＰＯＰ型半導体装置の製造方法の一例を概略的に示す製造工程図である。 第３の実施形態に係るＰＯＰ型半導体装置のリードフレームの一例を概略的に示す平面図である。 本発明の第４の実施形態に係る半導体チップ内蔵パッケージの上面の一例を概略的に示す平面図である。
第１の実施形態．
図１は、本発明の第１の実施形態に係る半導体チップ内蔵パッケージ１０１の構成の一例を概略的に示す縦断面図であり、図２は、第１の実施形態に係る半導体チップ内蔵パッケージ１０１の上面の一例を概略的に示す平面図である。第１の実施形態に係る半導体チップ内蔵パッケージ１０１は、その上の他のパッケージを重ねることにより、パッケージ・オン・パッケージ（ＰＯＰ）型半導体装置を構成することができる。
図１及び／又は図２に示されるように、第１の実施形態に係る半導体チップ内蔵パッケージ１０１は、基板上に形成されたプリント配線からなる配線パターン（図示せず）及び／又は基板を貫通するスルーホールにより基板の両面を電気的に接続する貫通配線１１２を有する配線基板（例えば、ガラスエポキシ基板）１１１と、ガラスエポキシ基板１１１の第１の面１１１ａ側（図１において下側）に備えられた第１の外部接続用電極（例えば、半田端子）１１３とを有している。また、半導体チップ内蔵パッケージ１０１は、ガラスエポキシ基板１１１の第１の面１１１ａの反対側の第２の面１１１ｂ側（図１において上側）に備えられ、配線パターン（図示せず）に接続された電極であるボールパッド１１４と、ガラスエポキシ基板１１１の第２の面１１１ｂ側に搭載された半導体チップ１１５と、配線パターン（図示せず）に接続された電極であるボンディングパッド１１６と、半導体チップ１１５とボンディングパッド１１６を電気的に接続するボンディングワイヤである金線１１７とを有している。ボールパッド１１４及びボンディングパッド１１６は、例えば、Ａｕ−Ａｌ合金などで形成される。
また、図１及び／又は図２に示されるように、半導体チップ内蔵パッケージ１０１は、ボールパッド１１３に接続された電極部１１８と、電極部１１８の上面に備えられた第２の外部接続用電極（ＰＯＰ用パッド）１１９と、半導体チップ１１５と電極部１１８を覆うモールド樹脂１２０とを有している。ＰＯＰ用パッド１１９は、モールド樹脂１２０の表面１２０ａ側（図１の上面）において露出している。ＰＯＰ用パッドは、例えば、Ａｕ−Ａｌ合金などで形成される。また、電極部１１８は、ボールパッド１１４上に配置された第１のボール１２１と、第１のボール１２１とＰＯＰ用パッド１１９の間に配置された第２のボール１２２と、ボールパッド１１３と第１のボール１２１の間、及び、第１のボール１２１と第２のボール１２２の間、及び、第２のボール１２２とＰＯＰ用パッド１１９の間を接続する半田１２３とから構成されている。
第１のボール１２１及び第２のボール１２２のそれぞれは、半田１２３の融点（例えば、２５０℃）よりも高いガラス転移点（ＴＧ）を持つ芯部１２１ａ及び１２２ａを有している。また、第１のボール１２１及び第２のボール１２２のそれぞれは、芯部１２１ａ及び１２２ａのみから構成することができるが（例えば、芯部を導電性の金属とした場合）、芯部１２１ａ及び１２２ａの外周をそれぞれ覆う表面部１２１ｂ及び１２２ｂを有する構成としてもよい。第１のボール１２１及び第２のボール１２２の芯部１２１ａ及び１２２ａは、金属（例えば、Ｃｕ、Ｎｉ、Ａｕ、Ｆｅなど）、合成樹脂、セラミックスなどから構成される。芯部１２１ａ及び１２２ａの周囲の表面部１２１ｂ及び１２２ｂは、例えば、メッキにより形成された導電性の金属層であり、材料としては、例えば、ＳｎＡｇ、ＳｎＡｇＣｕ、ＳｎＡｇＢｉ、Ａｕなどのいずれかの材料がある。第１のボール１２１及び第２のボール１２２の具体例としては、球状のＣｕ材の芯部１２１ａ及び１２２ａの外周にＳｎＡｇめっきして表面部１２１ｂ及び１２２ｂとしたもの、又は、球状の樹脂からなる芯部１２１ａ及び１２２ａの外周をＳｎＡｇめっきして表面部１２１ｂ及び１２２ｂとしたものがある。
図３（ａ）〜（ｃ）、図４（ａ）〜（ｃ）、及び図５（ａ）〜（ｅ）は、第１の実施形態に係る半導体チップ内蔵パッケージ１０１の製造方法の一例を概略的に示す製造工程図である。
半導体チップ内蔵パッケージ１０１の製造においては、図３（ａ）に示されるように、ガラスエポキシ基板１１１の第２の面１１１ｂ上の所定の位置にボールパッド１１４及びボンディングパッド１１６を形成し、所定の位置に接着剤を用いて半導体チップ１１５を搭載し（ダイボンド工程）、図３（ｂ）に示されるように、半導体チップ１１５とボンディングパッド１１６を金線１１７で接続する（ワイヤボンド工程）。次に、図３（ｃ）に示されるように、ボールパッド１１４上に半田ペースト（又は、フラックス及び半田ペースト）１２３ａを供給し、その上に第１のボール１２１を置き、例えば、リフロー法による加熱工程により第１のボール１２１をボールパッド１１４に半田接合し、必要に応じてフラックス除去などを目的とする洗浄を行う（ボール搭載／リフロー工程）。このときのリフロー法では、半田１２３の融点以上の温度であって、第１のボール１２１及び第２のボール１２２の芯部のガラス転移点（ＴＧ）よりも低い温度を用いる。このため、リフロー工程において、第１のボール１２１及び第２のボール１２２の形状はほとんど変形しない。
また、図４（ａ）に示されるように、支持板としてのステンレス（ＳＵＳ）板１３０上に直接又は剥離の容易な層（例えば、図示しない樹脂層など）を挟んで、所定の位置にＰＯＰ用パッド１１９を形成し（例えば、めっき工程によりＰＯＰ用パッド１１９を形成し、又は、接着剤によりＰＯＰパッド１１９を接着し）（パッド形成工程）、図４（ｂ）に示されるように、ＰＯＰ用パッド１１９上に半田ペースト（又は、フラックス及び半田ペースト）１２３ｂを供給する（半田印刷工程）。次に、図４（ｃ）に示されるように、半田ペースト１２３ｂ上に第２のボール１２２を置き、例えば、リフロー法などの加熱工程により第２のボール１２２をＰＯＰ用パッド１１９に半田接合し、必要に応じてフラックス除去などを目的とする洗浄を行う（ボール搭載／リフロー工程）。このときのリフロー法では、半田１２３の融点以上の温度であって、第１のボール１２１及び第２のボール１２２の芯部のガラス転移点（ＴＧ）よりも低い温度を用いる。
次に、図５（ａ）に示されるように、ステンレス板１３０を上下逆にし、第１のボール１２１上に第２のボール１２２が重なるようにガラスエポキシ基板１１１上にステンレス板１３０を置き、例えば、リフロー法などの加熱工程により第１のボール１２１と第２のボール１２２を半田接合し、必要に応じてフラックス成分を洗浄する（ボール接合工程）。このときのリフロー法では、半田１２３の融点以上の温度であって、第１のボール１２１及び第２のボール１２２の芯部のガラス転移点（ＴＧ）よりも低い温度を用いる。次に、図５（ｂ）に示されるように、半導体チップ１１５、及び、第１のボール１２１と第２のボール１２２と半田１２３とから構成される電極部１１８を、モールド樹脂１２０で封止する（樹脂封止工程）。次に、図５（ｃ）に示されるように、ステンレス板１３０を剥がしてＰＯＰ用パッド１１９を露出させる（ステンレス板剥がし工程）。次に、図５（ｄ）に示されるように、ガラスエポキシ基板１１１の第１の面１１１ａ上に第１の外部接続用電極として、例えば、半田端子１１３を形成する（端子形成工程）。次に、図５（ｅ）に示されるように、個片化を行う（個片化工程）ことによって、半導体チップ内蔵パッケージ１０１となる。なお、ステンレス板剥がし工程において、ＰＯＰ用パット１１９が電極部１１８から剥がれないように、ステンレス板１３０とＰＯＰ用パット１１９との接着力を、ＰＯＰ用パット１１９と電極部１１８及びモールド樹脂１２０との密着力よりも弱くしておく必要がある。ＰＯＰ用パット１１９、電極部１１８、モールド樹脂１２０の材料の選定、並びに、ステンレス板１３０にＰＯＰ用パット１１９の接着の仕方（例えば、間に他の剥離層を介在させる、又は、接着力の弱い接着剤を用いるなど）を適切に選ぶことによって、ステンレス板剥がし工程において、ＰＯＰ用パット１１９が電極部１１８から剥がれないようにすることができる。
以上に説明したように、第１の実施形態に係る半導体チップ内蔵パッケージ１０１及びその製造方法によれば、パッケージ上面にＰＯＰ用パッド１１９が形成されているので、その上に他のパッケージを積層することが可能になる。また、第１の実施形態に係る半導体チップ内蔵パッケージ１０１及びその製造方法によれば、電極部１８を第１のボール１２１と、その上に重ねられた第２のボール１２２と、これらをボールパッド１１４及びＰＯＰパッド１１９に接続する半田とから構成しているので、製造コストの削減及び製造時間の短縮ができ、製品の低価格化を実現できる。
第２の実施形態．
図６は、本発明の第２の実施形態に係るＰＯＰ型半導体装置の製造方法の一例を概略的に示す縦断面図であり、図７は、第２の実施形態に係るＰＯＰ型半導体装置の構成の一例を概略的に示す縦断面図である。図６及び図７において、図１に示される構成と同一又は対応する構成には、同じ符号を付す。
図６に示されるように、第２の実施形態に係るＰＯＰ型半導体装置の製造方法においては、上記第１の実施形態に係る半導体チップ内蔵パッケージの製造方法により第１の半導体チップ内蔵パッケージ１０１ａを形成し、上記第１の実施形態に係る半導体チップ内蔵パッケージの製造方法により第２の半導体チップ内蔵パッケージ１０１ｂを形成し、第１の半導体チップ内蔵パッケージ１０１ａ上のＰＯＰ電極１１９に第２の半導体チップ内蔵パッケージ１０１ｂの半田電極１１３が重なるように、第１の半導体チップ内蔵パッケージ１０１ａ上に第２の半導体チップ内蔵パッケージ１０１ｂを重ねて配置し、ＰＯＰ電極と半田電極とを、例えば、リフロー法などの加熱工程により半田接合する。
また、図７に示されるように、上記第１の実施形態に係る半導体チップ内蔵パッケージの製造方法により第３の半導体チップ内蔵パッケージ１０１ｃを形成し、第２の半導体チップ内蔵パッケージ１０１ｂ上に第３の半導体チップ内蔵パッケージ１０１ｃを重ねて配置し、ＰＯＰ電極と半田電極とを、例えば、リフロー法などの加熱工程により半田接合する。以上の工程により、第２の実施形態に係るＰＯＰ型半導体装置が製造される。
第２の実施形態に係るＰＯＰ型半導体装置及びその製造方法によれば、半導体チップ内蔵パッケージ上に他の半導体チップ内蔵パッケージを重ねた積層構造を採用しているので、実装面積の削減を実現することができる。また、第２の実施形態に係るＰＯＰ型半導体装置及びその製造方法によれば、半導体チップ内蔵パッケージの電極部１８を、第１のボール１２１と、その上に重ねられた第２のボール１２２と、これらをボールパッド１１４及びＰＯＰパッド１１９に接続する半田１２３とから構成しているので、製造コストの削減及び製造時間の短縮ができ、製品の低価格化を実現できる。
第３の実施形態．
図８は、本発明の第３の実施形態に係るＰＯＰ型半導体装置の構成の一例を概略的に示す縦断面図であり、図９（ａ）及び（ｂ）は、第３の実施形態に係るＰＯＰ型半導体装置の製造方法の一例を概略的に示す製造工程図である。また、図１０は、第３の実施形態に係るＰＯＰ型半導体装置のリードフレームの一例を概略的に示す平面図である。図８及び図９（ｂ）において、図７に示される構成と同一又は対応する構成には、同じ符号を付す。
図８に示されるように、第３の実施形態に係るＰＯＰ型半導体装置は、図７に示される第２の実施形態に係るＰＯＰ型半導体装置をリードフレーム１４０に接合した構成を有している。図に示されるように、リードフレーム１４０は、例えば、部材１４１を覆うモールド樹脂１４４と、モールド樹脂１４４の外側に固定されたリード端子部１４２とから構成される。図９（ａ）に示されるようなリードフレーム１４０のインナーリード部１４２ａ上に、図９（ｂ）に示されるように、上記第１の実施形態に係る半導体チップ内蔵パッケージ１０１又は上記第２の実施形態に係るＰＯＰ型半導体装置の半田端子１１３を置き、フラックス又は半田ペーストを供給した後に、例えば、リフロー法などの加熱工程により半田接合する。その後、必要があればフラックス成分を洗浄で除去する。さらに、外部リード１４２ｂを曲げ、切断して、図８に示されるようなリードフレーム付きのＰＯＰ型半導体装置が完成する。
第３の実施形態に係るＰＯＰ型半導体装置及びその製造方法によれば、半導体チップ内蔵パッケージ上に他の半導体チップ内蔵パッケージを重ねた積層構造を採用しているので、実装面積の削減を実現することができる。また、第３の実施形態に係るＰＯＰ型半導体装置及びその製造方法によれば、半導体チップ内蔵パッケージの電極部１８を、第１のボール１２１と、その上に重ねられた第２のボール１２２と、これらをボールパッド１１４及びＰＯＰパッド１１９に接続する半田１２３とから構成しているので、製造コストの削減及び製造時間の短縮ができ、製品の低価格化を実現できる。さらに、第３の実施形態に係るＰＯＰ型半導体装置及びその製造方法によれば、ユーザからの要望に応じたリード端子付き半導体チップ内蔵パッケージ又はリード端子付きＰＯＰ型半導体装置を提供できる。
第４の実施形態．
図１１は、本発明の第４の実施形態に係る半導体チップ内蔵パッケージ１０１ｄの上面の一例を概略的に示す平面図である。図１１において、図２の構成と同一又は対応する構成には、同じ符号を付す。第４の実施形態に係る半導体チップ内蔵パッケージ１０１ｄは、モールド樹脂１２０の表面側に備えられた第３の外部接続用電極としてのＰＯＰ用パッド１１９ａと、ＰＯＰ用パッド１１９とＰＯＰ用パッド１１９ａとを接続する再配線１１９ｂとを有する点が、上記第１の実施形態に係る半導体チップ内蔵パッケージ１０１と相違する。上記以外の点において、第４の実施形態に係る半導体チップ内蔵パッケージ１０１ｄ及びその製造方法は、上記第１の実施形態に係る半導体チップ内蔵パッケージ１０１と同じである。
また、第４の実施形態に係る半導体チップ内蔵パッケージ１０１ｄの製造方法においては、第１の実施形態を説明する図４（ａ）の工程において、ステンレス板１３０上にＰＯＰ用パッド１１９、ＰＯＰ用パッド１１９ａ、及びＰＯＰ用パッド１１９とＰＯＰ用パッド１１９ａとを接続する再配線１１９ｂを形成する。上記以外の点において、第４の実施形態に係る半導体チップ内蔵パッケージ１０１ｄの製造方法は、上記第１の実施形態に係る半導体チップ内蔵パッケージ１０１の製造方法と同じである。
第４の実施形態に係る半導体チップ内蔵パッケージ１０１ｄ及びその製造方法によれば、異なるサイズの半導体チップ内蔵パッケージを積層することが可能になる。
なお、第４の実施形態に係る半導体チップ内蔵パッケージ１０１ｄを、第２の実施形態又は第３の実施形態に係るＰＯＰ型半導体装置を構成するパッケージとして使用することができる。
１０１，１０１ａ〜１０１ｄ 半導体チップ内蔵パッケージ、 １１１ ガラスエポキシ基板、 １１１ａ ガラスエポキシ基板の第１の面、 １１１ｂ ガラスエポキシ基板の第２の面、 １１２ ガラスエポキシ基板の貫通配線、 １１３ 半田端子、 １１４ ボールパッド、 １１５ 半導体チップ、 １１６ ボンディングパッド、 １１７ 金線、 １１８ 電極部、 １１９，１１９ａ ＰＯＰ用パッド、 １１９ｂ 再配線、 １２０ モールド樹脂、 １２０ａ モールド樹脂の表面、 １２１ 第１のボール、 １２１ａ 第１のボールの芯部、 １２１ｂ 第１のボールの表面部、 １２２ 第２のボール、 １２２ａ 第２のボールの芯部、 １２２ｂ 第２のボールの表面部、 １２３ 半田、 １２３ａ，１２３ｂ 半田材料、 １３０ ステンレス板、 １４０ リードフレーム、 １４４ モールド樹脂。

Claims (11)

  1. 配線パターン及び／又は貫通配線を有する配線基板の第２の面上に、電極としてのボールパッドを形成し、及び、半導体チップを搭載するステップと、
    前記ボールパッド上に半田材料及び第１のボールを置き、加熱して前記第１のボールを前記ボールパッドに半田接合するステップと、
    支持板上に第２の外部接続用電極を形成し、該第２の外部接続用電極上に半田材料及び第２のボールを置き、加熱して前記第２のボールを第２の外部接続用電極に半田接合するステップと、
    前記第１のボール上に前記第２のボールが重なるように前記配線基板上に前記支持板を置き、加熱して前記第１のボールと前記第２のボールを半田接合するステップと、
    前記半導体チップ、及び、前記第１のボールと前記第２のボールと前記半田とから構成される電極部を、モールド樹脂で封止するステップと、
    前記支持板を剥がして第２の外部接続用電極を露出させるステップとを有し、
    前記第１のボール及び前記第２のボールのそれぞれは、前記半田の融点よりも高いガラス転移点を持つ芯部を有する
    ことを特徴とする半導体チップ内蔵パッケージの製造方法。
  2. 前記第１のボール及び前記第２のボールのそれぞれは、前記芯部の外周を覆う外面部をさらに有することを特徴とする請求項１に記載の半導体チップ内蔵パッケージの製造方法。
  3. 前記芯部は、金属、合成樹脂、セラミックスのいずれかの材料で構成され、
    前記外面部は、金属材料で構成される
    ことを特徴とする請求項２に記載の半導体チップ内蔵パッケージの製造方法。
  4. 前記モールド樹脂の表面側に第３の外部接続用電極を形成するステップと、
    前記第２の外部接続用電極と前記第３の外部接続用電極とを接続する再配線を形成するステップと
    をさらに有することを特徴とする請求項１乃至３のいずれか１項に記載の半導体チップ内蔵パッケージの製造方法。
  5. 前記支持板は、ステンレス板であることを特徴とする請求項１乃至３のいずれか１項に記載の半導体チップ内蔵パッケージの製造方法。
  6. 前記支持板は、ステンレス板と、該ステンレス板上に形成された樹脂層とを有し、
    前記支持板上の前記第２の外部接続用電極は、前記樹脂層上に配置される
    ことを特徴とする請求項１乃至３のいずれか１項に記載の半導体チップ内蔵パッケージの製造方法。
  7. 前記配線基板の前記第２の面の反対側の第１の面に半田材料からなる第１の外部接続用電極を形成するステップをさらに有することを特徴とする請求項１乃至６のいずれか１項に記載の半導体チップ内蔵パッケージの製造方法。
  8. 請求項１乃至７のいずれか１項に記載の半導体チップ内蔵パッケージの製造方法により第１の半導体チップ内蔵パッケージを形成するステップと、
    請求項７に記載の半導体チップ内蔵パッケージの製造方法により第２の半導体チップ内蔵パッケージを形成するステップと、
    前記第１の半導体チップ内蔵パッケージの第２の外部接続用電極上に前記第２の半導体チップ内蔵パッケージの第１の外部接続用電極が接続されるように、前記第１の半導体チップ内蔵パッケージ上に前記第２の半導体チップ内蔵パッケージを重ねて配置し、加熱して半田接合するステップと
    を有することを特徴とするパッケージ・オン・パッケージ型半導体装置の製造方法。
  9. 請求項４に記載の半導体チップ内蔵パッケージの製造方法により第１の半導体チップ内蔵パッケージを形成するステップと、
    請求項７に記載の半導体チップ内蔵パッケージの製造方法により第２の半導体チップ内蔵パッケージを形成するステップと、
    前記第１の半導体チップ内蔵パッケージの第３の外部接続用電極上に前記第２の半導体チップ内蔵パッケージの第１の外部接続用電極が接続されるように、前記第１の半導体チップ内蔵パッケージ上に前記第２の半導体チップ内蔵パッケージを重ねて配置し、加熱して半田接合するステップと
    を有することを特徴とするパッケージ・オン・パッケージ型半導体装置の製造方法。
  10. 配線パターン及び／又は貫通配線を有する配線基板の第２の面上に、電極パッドを形成し、及び、半導体チップを搭載するステップと、
    前記電極パッド上に半田材料及び第１の電極を置き、加熱して前記第１の電極を前記電極パッドに半田接合するステップと、
    支持板上に第２の外部接続用電極を形成し、該第２の外部接続用電極上に半田材料及び第２の電極を置き、加熱して前記第２の電極を第２の外部接続用電極に半田接合するステップと、
    前記第１の電極上に前記第２の電極が重なるように前記配線基板上に前記支持板を置き、加熱して前記第１の電極と前記第２の電極を半田接合するステップと、
    前記半導体チップ、及び、前記第１の電極と前記第２の電極と前記半田とから構成される電極部を、モールド樹脂で封止するステップと、
    前記支持板を剥がして第２の外部接続用電極を露出させるステップとを有し、
    前記第１の電極及び前記第２の電極のそれぞれは、前記半田の融点よりも高いガラス転移点を持つ芯部を有する
    ことを特徴とする半導体チップ内蔵パッケージの製造方法。
  11. 前記第１の電極及び前記第２の電極は、ボール形状であることを特徴とする請求項１０に記載の半導体チップ内蔵パッケージの製造方法。
JP2009177856A 2009-07-30 2009-07-30 半導体チップ内蔵パッケージ及びその製造方法、並びに、パッケージ・オン・パッケージ型半導体装置及びその製造方法 Active JP5214554B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009177856A JP5214554B2 (ja) 2009-07-30 2009-07-30 半導体チップ内蔵パッケージ及びその製造方法、並びに、パッケージ・オン・パッケージ型半導体装置及びその製造方法
US12/838,910 US8314492B2 (en) 2009-07-30 2010-07-19 Semiconductor package and package-on-package semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009177856A JP5214554B2 (ja) 2009-07-30 2009-07-30 半導体チップ内蔵パッケージ及びその製造方法、並びに、パッケージ・オン・パッケージ型半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2011035056A JP2011035056A (ja) 2011-02-17
JP5214554B2 true JP5214554B2 (ja) 2013-06-19

Family

ID=43526215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009177856A Active JP5214554B2 (ja) 2009-07-30 2009-07-30 半導体チップ内蔵パッケージ及びその製造方法、並びに、パッケージ・オン・パッケージ型半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US8314492B2 (ja)
JP (1) JP5214554B2 (ja)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006052616A1 (en) 2004-11-03 2006-05-18 Tessera, Inc. Stacked packaging improvements
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
JP2012114173A (ja) * 2010-11-23 2012-06-14 Shinko Electric Ind Co Ltd 半導体装置の製造方法及び半導体装置
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
JP5837339B2 (ja) * 2011-06-20 2015-12-24 新光電気工業株式会社 半導体装置の製造方法及び半導体装置
US9105483B2 (en) 2011-10-17 2015-08-11 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
ITVI20120145A1 (it) 2012-06-15 2013-12-16 St Microelectronics Srl Struttura comprensiva di involucro comprendente connessioni laterali
US8658466B2 (en) * 2012-06-18 2014-02-25 Chipbond Technology Corporation Semiconductor package structure and method for making the same
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US8928134B2 (en) 2012-12-28 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package bonding structure and method for forming the same
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
JP5862584B2 (ja) * 2013-03-08 2016-02-16 株式会社村田製作所 モジュールおよびこのモジュールの製造方法ならびにこのモジュールを備える電子装置
US8970024B2 (en) 2013-03-14 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with molding material forming steps
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
KR102065008B1 (ko) * 2013-09-27 2020-01-10 삼성전자주식회사 적층형 반도체 패키지
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
ES2743679T3 (es) * 2014-04-14 2020-02-20 Procter & Gamble Aparato para fabricar bolsas
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9543488B2 (en) * 2014-06-23 2017-01-10 Seoul Viosys Co., Ltd. Light emitting device
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
JP6620989B2 (ja) * 2015-05-25 2019-12-18 パナソニックＩｐマネジメント株式会社 電子部品パッケージ
US10231338B2 (en) * 2015-06-24 2019-03-12 Intel Corporation Methods of forming trenches in packages structures and structures formed thereby
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10566289B2 (en) 2015-10-13 2020-02-18 Samsung Electronics Co., Ltd. Fan-out semiconductor package and manufacturing method thereof
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
KR102420126B1 (ko) * 2016-02-01 2022-07-12 삼성전자주식회사 반도체 소자
US10297575B2 (en) 2016-05-06 2019-05-21 Amkor Technology, Inc. Semiconductor device utilizing an adhesive to attach an upper package to a lower die
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US11735551B2 (en) * 2019-03-25 2023-08-22 Intel Corporation Aligned core balls for interconnect joint stability
US20230187367A1 (en) * 2021-12-10 2023-06-15 Advanced Semiconductor Engineering, Inc. Electronic package structure and method for manufacturing the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3409957B2 (ja) * 1996-03-06 2003-05-26 松下電器産業株式会社 半導体ユニット及びその形成方法
JP2848357B2 (ja) * 1996-10-02 1999-01-20 日本電気株式会社 半導体装置の実装方法およびその実装構造
JP3500995B2 (ja) * 1998-12-18 2004-02-23 株式会社デンソー 積層型回路モジュールの製造方法
JP2000311921A (ja) * 1999-04-27 2000-11-07 Sony Corp 半導体装置およびその製造方法
JP2003174122A (ja) * 2001-12-04 2003-06-20 Toshiba Corp 半導体装置
JP2004349495A (ja) * 2003-03-25 2004-12-09 Seiko Epson Corp 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
US7378297B2 (en) * 2004-07-01 2008-05-27 Interuniversitair Microelektronica Centrum (Imec) Methods of bonding two semiconductor devices
JP2006196709A (ja) * 2005-01-13 2006-07-27 Sharp Corp 半導体装置およびその製造方法
JP5192825B2 (ja) * 2006-01-17 2013-05-08 スパンション エルエルシー 半導体装置およびその製造方法、ならびに積層半導体装置の製造方法
JP3960479B1 (ja) 2006-07-07 2007-08-15 国立大学法人九州工業大学 両面電極構造の半導体装置の製造方法
JP4899962B2 (ja) * 2007-03-23 2012-03-21 セイコーエプソン株式会社 電子デバイスの接続方法
US7786001B2 (en) * 2007-04-11 2010-08-31 International Business Machines Corporation Electrical interconnect structure and method
JP5179787B2 (ja) * 2007-06-22 2013-04-10 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
JP4917979B2 (ja) * 2007-07-09 2012-04-18 半導体特許株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20110024904A1 (en) 2011-02-03
JP2011035056A (ja) 2011-02-17
US8314492B2 (en) 2012-11-20

Similar Documents

Publication Publication Date Title
JP5214554B2 (ja) 半導体チップ内蔵パッケージ及びその製造方法、並びに、パッケージ・オン・パッケージ型半導体装置及びその製造方法
JP3910598B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP4199588B2 (ja) 配線回路基板の製造方法、及び、この配線回路基板を用いた半導体集積回路装置の製造方法
JP5249173B2 (ja) 半導体素子実装配線基板及びその製造方法
KR101193416B1 (ko) 3차원 실장 반도체 장치 및 그의 제조 방법
JP3960479B1 (ja) 両面電極構造の半導体装置の製造方法
JP6244147B2 (ja) 半導体装置の製造方法
JP6125332B2 (ja) 半導体装置
JP2006222164A (ja) 半導体装置及びその製造方法
JPH11312749A (ja) 半導体装置及びその製造方法及びリードフレームの製造方法
TWI801417B (zh) 半導體元件用基板及其製造方法、半導體裝置及其製造方法
JP5406572B2 (ja) 電子部品内蔵配線基板及びその製造方法
JP5442236B2 (ja) 電子部品内蔵配線基板の製造方法、電子部品内蔵配線基板及び半導体装置
CN107622996B (zh) 三维高密度扇出型封装结构及其制造方法
CN112768437B (zh) 多层堆叠封装结构和多层堆叠封装结构的制备方法
CN107039387A (zh) 引线框架、半导体装置及引线框架的制造方法
JP2003258011A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4010311B2 (ja) 半導体装置および半導体装置の製造方法
JP2020129637A (ja) 電子装置及び電子装置の製造方法
JP3801188B2 (ja) 半導体装置および半導体装置の製造方法
CN107301954A (zh) 封装基板的制作方法
JP5429890B2 (ja) 配線用電子部品及びその製造方法、並びに該配線用電子部品を組み込んで用いる電子デバイスパッケージ及びその製造方法
KR101134706B1 (ko) 리드 프레임 및 이의 제조 방법
JP2007157846A (ja) 半導体装置の製造方法
US20090206481A1 (en) Stacking of transfer carriers with aperture arrays as interconnection joints

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120709

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130227

R150 Certificate of patent or registration of utility model

Ref document number: 5214554

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250