JP4199588B2 - 配線回路基板の製造方法、及び、この配線回路基板を用いた半導体集積回路装置の製造方法 - Google Patents
配線回路基板の製造方法、及び、この配線回路基板を用いた半導体集積回路装置の製造方法 Download PDFInfo
- Publication number
- JP4199588B2 JP4199588B2 JP2003122611A JP2003122611A JP4199588B2 JP 4199588 B2 JP4199588 B2 JP 4199588B2 JP 2003122611 A JP2003122611 A JP 2003122611A JP 2003122611 A JP2003122611 A JP 2003122611A JP 4199588 B2 JP4199588 B2 JP 4199588B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- manufacturing
- bumps
- forming
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体チップを搭載する配線回路基板の製造方法、及び、この配線回路基板を用いた半導体集積回路装置の製造方法に関するものである。
【０００２】
【従来の技術】
従来から、半導体チップを搭載して、プリント配線に接続される半導体実装用インターポーザー等と称される配線回路基板には、ポリイミドフィルム等の樹脂をベースとするタイプ（例えば、特許文献１参照）が広く知られている。
【０００３】
このポリイミドフィルムをベースとするタイプの製法の一例について説明すると、まず初めに、ポリイミドフィルムを用意して、そのベースの両主面に、厚さ例えば０．２μｍ程度の薄い銅膜を例えばスパッタリングにより形成し、その後、貫通孔をドリルにより、或いは、プレス加工により形成する。この貫通孔は、両主面に形成される配線膜間を接続するために形成するものである。その後、無電解メッキにより、厚さ例えば５μｍ程度の銅膜を上記銅膜表面に形成し、次いで、ベース両面の銅膜上にパターニング用レジスト膜を形成して、このレジスト膜をマスクとして上記銅膜上に電解メッキにより銅配線膜（厚さ例えば３０μｍ）を形成し、表側に形成された銅配線膜は、通常の回路配線を構成し、裏側に形成された銅配線膜は、グランドライン及び電源ラインを構成するようにする。
【０００４】
次に、マスクとして用いた上記レジスト膜を除去し、その後、銅のソフトエッチングにより銅配線膜形成にあたって、下地として上記レジスト膜の形成前に全面的に形成されていた薄い上記銅膜を除去する。これにより銅配線膜同士が薄い銅膜で電気的に短絡された状態でなくなり、各銅配線膜が互いに独立した状態になる。
【０００５】
次に、表側の表面に絶縁性樹脂膜を塗布し、露光、現像によりパターニングし、半田ボールを形成すべき部分と半導体チップと接合すべき部分が開口を有するようにし、その後、上記ベースをその裏側から選択的にエッチングして上記銅配線膜のＬＳＩと接続すべき部分を露出させて、その後、例えば金の無電解メッキにより銅配線膜の表面の半田ボール等のボール電極あるいはＬＳＩとの接続性を高める。これにより、インターポーザーと称される配線基板が出来上がる。
【０００６】
この配線基板は、裏面側にて半導体チップと緩衝性接着剤を介して接着され、その後、銅配線膜のリード先端が半導体チップ電極にマイクロ接合され、その後、そのマイクロ接合部分を樹脂により封止して、しかる後、上記ベースの反半導体チップ側の銅配線膜のメッキされ絶縁性樹脂膜の開口に露出する部分に半田ボールが搭載され、その後、リフローにより半田ボールの整形がなされる。
【０００７】
【特許文献１】
特開２００１−３３２６５４号公報
（段落〔００６３〕‐〔００９６〕、第１図乃至第３図）
【０００８】
【発明が解決しようとする課題】
ところで、このポリイミドフィルムをベースにするタイプには、一般的に次のような問題がある。まず、高集積化を図るべく二層回路を得るために、その両面に回路を形成し、その両面の回路間を接続するようにする場合、機械的孔開けが必要であり、高集積化及び小型化に伴って孔の微細化が必要となるので、二層回路間の接続が難しくなる傾向にある。また、孔の加工精度（位置及び形状）及び最終パッケージ外形とボールの位置精度を高めることが難しく、要求される精度を得ることが難しくなりつつある。
【０００９】
また、ポリイミドフィルムをベースにしているため、配線回路基板として完成した段階における物理的強度を充分に高めることが難しく、パッケージング工程において変形等が生じやすいという問題がある。即ち、捩れや変形等が生じやすく、半導体チップを平坦な面に実装することが困難になるという問題がある。また、搬送や取り扱いの関係から、十分な機械的強度を確保するには、配線膜の厚さと絶縁フィルムの厚さを１００μｍ程度にする必要があり、薄型化に限界があるという問題がある。さらに、ベースを成すポリイミドフィルムが絶縁性材料であるので、電解メッキは、電位付与が困難なため、事実上不可能である。そのため、パッケージング工程において後付により半田ボールを搭載する必要があるという問題がある。即ち、半田と銅の接合強度の関係から接着力が極めて劣るので、ボール落ち不良を防止するために配線膜の半田ボール搭載部に非常に広い面積を割く必要がある。これは、半田ボール配置ピッチにおける各半田ボール間に通すことのできる配線数を少なくしなければならないことに繋がり、延いては、高集積化を阻む大きな原因になる。
【００１０】
また、基板実装後に行われる温度サイクル試験で判定されるボール落ちに関する信頼性を改善するために、半田ボール１個あたりに割くエリア面積を広くする必要があり、そのためボール間を通る配線の本数が制約され、延いてはボール数を増やして高密度化する設計が制約されるという問題もある。また、ベースを成すポリイミドフィルムは、製造上の搬送キャリアの役割もあるため、薄膜化が難しいので、材料使用量の低減、材料価格の低減が難しく、また、両面の回路間の接続性が悪いという問題もあり、更に、厚さ分のポリイミドに吸収される水分が多く、実装時のパッケージクラックをもたらす原因にもなるという問題もある。
【００１１】
また、この配線回路基板を積層して、半導体集積回路装置を製造する場合には、半田ボールを介在して配線回路基板間を接続する必要があるが、接続の際には、半田ボールの熱による溶融加圧により半田が変形して、半導体チップへのダメージが生じやすいという問題がある。また、半田ボールの高さにはバラツキが生じやすく、配線回路基板を精度良く積層していくことは困難であるという問題がある。
【００１２】
本発明は、上記事情を鑑みてなされたものであり、その目的とするところは、製造過程における種々の問題を解決して、品質及び生産効率の向上を図ると共に、薄型化及び高集積化を実現する配線回路基板の製造方法、及び、この配線回路基板を用いた半導体集積回路装置の製造方法を提供することにある。
【００１３】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明は、エッチングストップ層を挟んでバンプ形成用金属層と配線膜形成用金属層とを有する多層金属板を用いて、配線回路基板を製造する配線回路基板の製造方法であって、前記バンプ形成用金属層の表面に、エッチングにより、半導体チップを搭載する領域を囲うように配列され、他の配線回路基板との電気的導通部分となる複数のバンプを、少なくとも１組形成するバンプ形成工程を含むことを特徴とする。
【００１４】
また、請求項２記載の発明は、請求項１記載の配線回路基板の製造方法であって、前記バンプ形成工程においては、前記複数のバンプを形成すると共に、前記複数のバンプの並びを囲う外枠部を、さらに形成することを特徴とする。
【００１５】
また、請求項３記載の発明は、請求項１乃至請求項２に記載の配線回路基板の製造方法であって、前記半導体チップを搭載する領域に半導体チップを搭載した後、前記外枠部内の領域に絶縁材を充填する充填工程を、さらに含むことを特徴とする。
【００１６】
また、請求項４記載の発明は、請求項３に記載の配線回路基板の製造方法であって、前記充填工程においては、前記外枠部内の領域を蓋により封止し、前記複数のバンプの表面と前記蓋とを密着させた状態で、前記絶縁材を充填することを特徴とする。
【００１７】
また、請求項５記載の発明は、請求項３又は請求項４に記載の配線回路基板の製造方法であって、前記充填工程の後に、前記半導体チップ、前記複数のバンプ及び前記外枠の表面を面一に研磨する研磨工程を、さらに含むことを特徴とする。
【００１８】
上記課題を解決するために、請求項６記載の発明は、エッチングストップ層を挟んでバンプ形成用金属層と配線膜形成用金属層とを有する多層金属板を用いて、配線回路基板を製造する配線回路基板の製造方法であって、前記バンプ形成用金属層の表面に、エッチングにより、半導体チップを搭載する部分となる凸部と、この凸部を囲うように配列され、他の配線回路基板との電気的導通部分となる複数のバンプを、少なくとも１組形成するバンプ形成工程を含むことを特徴とする。
【００１９】
また、請求項７記載の発明は、請求項６記載の配線回路基板の製造方法であって、前記バンプ形成工程においては、前記凸部及び前記複数のバンプを形成すると共に、前記複数のバンプの並びを囲う外枠部を形成することを特徴とする。
【００２０】
また、請求項８記載の発明は、請求項６又は請求項７に記載の配線回路基板の製造方法であって、前記外枠部内の領域に絶縁材を充填する第１の充填工程を、さらに含むことを特徴とする。
【００２１】
また、請求項９記載の発明は、請求項８に記載の配線回路基板の製造方法であって、前記第１の充填工程の後に、前記凸部、前記複数のバンプ及び前記外枠部の表面を面一に研磨する研磨工程を、さらに含むことを特徴とする。
【００２２】
また、請求項１０記載の発明は、請求項９記載の配線回路基板の製造方法であって、前記研磨工程の後に、前記凸部をエッチングして、半導体チップを搭載する領域を形成する搭載領域形成工程を、さらに含むことを特徴とする。
【００２３】
また、請求項１１記載の発明は、請求項１乃至請求項２に記載の配線回路基板の製造方法であって、前記半導体チップを搭載する領域に半導体チップを搭載した後、前記半導体チップを搭載する領域に絶縁材を充填する第２の充填工程を、さらに含むことを特徴とする。
【００２４】
また、請求項１２記載の発明は、請求項３又は請求項１１に記載の配線回路基板の製造方法であって、前記搭載は、フリップチップ、又は、ワイヤーボンディングにより行われることを特徴とする。
【００２５】
また、請求項１３記載の発明は、請求項３、請求項８又は請求項１１に記載の配線回路基板の製造方法であって、前記絶縁材は、熱可塑性樹脂、熱硬化性樹脂又はセラミック樹脂の何れかであることを特徴とする。
【００２６】
また、請求項１４記載の発明は、請求項１乃至請求項１３の何れか一項に記載の配線回路基板の製造方法であって、前記配線膜形成用金属層の表面をエッチングすることにより、前記複数のバンプと対応する位置に第１の配線膜を形成する第１の配線膜形成工程を、さらに含むことを特徴とする。
【００２７】
また、請求項１５記載の発明は、請求項１４記載の配線回路基板の製造方法であって、前記第１の配線膜の表面に、前記複数のバンプと対応する位置に第１の孔部が形成された第１の絶縁膜を形成する第１の絶縁膜形成工程を、さらに含むことを特徴とする。
【００２８】
また、請求項１６記載の発明は、請求項１５記載の配線回路基板の製造方法であって、前記第１の絶縁膜の表面に金属メッキを施すことにより、前記第１の孔部に第１のメッキバンプを形成する第１のメッキバンプ形成工程を、さらに含むことを特徴とする。
【００２９】
また、請求項１７記載の発明は、請求項１６記載の配線回路基板の製造方法であって、前記第１のメッキバンプ形成工程の後に、前記第１の絶縁膜の表面に第２の配線膜形成用金属層を積層して、前記第２の配線膜形成用金属層の表面をエッチングすることにより、前記第１のメッキバンプと対応する位置に第２の配線膜を形成する第２の配線膜形成工程を、さらに含むことを特徴とする。
【００３０】
また、請求項１８記載の発明は、請求項１７記載の配線回路基板の製造方法であって、前記第２の配線膜の表面に、前記第１のメッキバンプと対応する位置に第２の孔部が形成された第２の絶縁膜を形成する第２の絶縁膜形成工程を、さらに含むことを特徴とする。
【００３１】
また、請求項１９記載の発明は、請求項１８記載の配線回路基板の製造方法であって、前記第２の絶縁膜の表面に金属メッキを施すことにより、前記第２の孔部に第２のメッキバンプを形成する第２のメッキバンプ形成工程を、さらに含むことを特徴とする。
【００３２】
上記課題を解決するために、請求項２０記載の発明は、請求項１６又は請求項１９に記載の配線回路基板を複数用いて、半導体集積回路装置を製造する半導体集積回路装置の製造方法であって、前記配線回路基板を複数積層した後、個々の配線回路基板の前記外枠部内の領域に充填された絶縁材と、これに隣接する他の配線回路基板の前記第１の絶縁膜又は前記第２の絶縁膜とを溶着することで、これらを固定する積層工程を含むことを特徴とする。
【００３３】
また、請求項２１記載の発明は、請求項２０記載の半導体集積回路装置の製造方法であって、前記積層工程においては、前記個々の配線回路基板のバンプと、これに隣接する他の配線回路基板のメッキバンプとを電気的に接合させることを特徴とする。
【００３４】
また、請求項２２記載の発明は、請求項２１記載の半導体集積回路装置の製造方法であって、前記バンプ形成用金属層及び前記メッキバンプは、共に銅材からなり、前記電気的な接合は、Ｃｕ−Ｃｕ接合技術により行われることを特徴とする。
【００３５】
また、請求項２３記載の発明は、請求項２０乃至請求項２２の何れか一項に記載の半導体集積回路装置の製造方法であって、前記積層され固定された複数の配線回路基板の同一面にある複数を、個別にダイシングするダイシング工程を、さらに含むことを特徴とする。
【００３６】
【発明の実施の形態】
以下、本発明に係る配線回路基板の製造方法、及び、この配線回路基板を用いた半導体集積回路装置の製造方法の様々な実施形態について、図面を参照しながら具体的に説明する。
【００３７】
［第１の実施形態］
＜配線回路基板の製造方法＞
図１に、本実施形態における配線回路基板及び半導体集積回路装置の各製造工程における構成を表す断面図を示す。尚、当該配線回路基板は、配線膜が単層構造となっている。
【００３８】
図１（Ａ）に示すように、まず、半導体チップを搭載するための配線回路基板の母材である多層金属板１を用意する。当該多層金属板１は、厚さ７０〜１５０μｍの銅箔からなるバンプ形成用金属層２の一方の主面に、厚さ０．５〜２μｍのニッケル層からなるエッチングストップ層３を介して、厚さ９〜３５μｍの銅箔からなる配線膜形成用金属層４が積層されてなる。
【００３９】
（配線膜形成工程）
次に、図１（Ｂ）に示すように、配線膜形成用金属層４を部分的にマスキング、具体的には、所定の配線パターンを残す形状にてマスキングした後、これをエッチングすることで、即ち、選択的エッチングによりパターニングすることで、配線膜４ａを形成する。この選択的エッチングにおいて、エッチングストップ層３は、バンプ形成用金属層２がエッチングされることを阻む。因みに、この選択的エッチングの具体例としては、サブトラクティブ法（Ｓｕｂｔｒａｃｔｉｖｅｐｒｏｃｅｓｓ）によるアルカリエッチングがある。また、アディティブ法（Ａｄｄｉｔｉｖｅ ｐｒｏｃｅｓｓ）によりエッチングを行う場合には、多層金属板１に替わり、単層金属板（必要に応じてＮｉ／Ａｕ／Ｎｉ／Ｃｕの組み合わせ）を用意することになる。
【００４０】
（絶縁膜形成工程）
次に、図１（Ｃ）に示すように、配線膜４ａの形成面に、例えばポリイミド等の熱可塑性樹脂（場合によっては、熱硬化性樹脂）からなる絶縁膜５を接着する。さらに、この絶縁膜５の所定の位置、具体的には、後述するスタック用端子バンプ８と対応する位置に孔部６を形成する。因みに、絶縁膜５に孔部６を形成する手法としては、レーザーにより加工する方法や、絶縁膜５を配線膜４ａの形成面に接着する以前に、パンチングにより形成する方法や、絶縁膜５を感光性樹脂により構成して、これを感光することで形成する方法などがある。
【００４１】
（メッキバンプ形成工程）
次に、図１（Ｄ）に示すように、絶縁膜５の主面に、例えばフォトレジスト膜を選択的に形成して、このフォトレジスト膜をマスクとして、例えば銅等の金属をメッキすることにより、孔部６にメッキバンプである端子中間バンプ７を形成する。また、必要に応じて、端子中間バンプ７の端面に金をメッキする。尚、端子中間バンプ７を形成した後には、この端子中間バンプ７をマスクとしてフォトレジスト膜をエッチングする必要がある。
【００４２】
ところで、図１（Ｃ）、（Ｄ）の工程は、図１（Ｃ´）に示す工程に置き換えることも可能である。
【００４３】
例えば、図１（Ｃ´）に示すように、図１（Ｂ）の状態において、配線膜４ａの主面に、例えばフォトレジスト膜を選択的に形成して、このフォトレジスト膜をマスクとして、例えば銅等の金属をメッキすることにより、所定の位置、具体的には、後述するスタック用端子バンプ８と対応する位置に端子中間バンプ７を形成して、この端子中間バンプ７に対応した位置に孔部６が形成された絶縁膜５を接着する。尚、このような場合には、絶縁膜５は、熱硬化性樹脂により構成する。
【００４４】
（バンプ形成工程）
次に、図１（Ｅ）に示すように、バンプ形成用金属層２を部分的にマスキング、具体的には、後述するスタック用端子バンプ８とスティフナー９を残す形状にてマスキングした後、これをエッチングすることで、即ち、選択的エッチングによりパターニングすることで、孔部２ａを形成すると共に、他の配線回路基板との電気的導通部分となるバンプである複数のスタック用端子バンプ８と、これら複数のスタック用端子バンプ８の並びを囲う外枠部であるスティフナー９を形成する。この選択的エッチングにおいて、エッチングストップ層３は、配線膜４ａがエッチングされることを阻む。
【００４５】
（充填工程）
次に、図１（Ｆ）に示すように、スタック用端子バンプ８に囲まれる半導体チップ搭載領域の配線膜４ａ上に半導体チップ１０を搭載して、半田ボール１１を形成する。即ち、Ｆｒｉｐ Ｃｈｉｐ実装を行う。これにより、半導体チップ１０は、配線膜４ａ上に実装される。このときの状態を、図２（Ａ）に示す。同図に示すように、本実施形態においては、配線膜４ａ上にスティフナー９を形成することにより、その剛性が高まるため、配線膜４ａの捩れや歪による変形が防がれて、平坦な面に半導体チップ１０を搭載することができる。尚、同図に示すように、配線回路基板は、同一面に複数個を配置することとし、これらを同時に加工する。また、半導体チップ１０を配線膜４ａ上に実装する手法としては、この他にも、例えばワイヤーボンディング（Ｗｉｒｅ Ｂｏｎｄｉｎｇ）による方法や、異方性導電フィルム（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）を用いた接合方法がある。
【００４６】
次に、図１（Ｇ）に示すように、孔部２ａに、例えばエポキシ樹脂等の熱可塑性樹脂や、熱硬化性樹脂からなる絶縁材１２を充填する。これにより、半導体チップ１０を含む、スタック用端子バンプ８や、スティフナー９の表面までが絶縁材１２によりモールドされる。このときの状態を、図２（Ｂ）に示す。
【００４７】
（研磨工程）
次に、図１（Ｈ）に示すように、絶縁材１２によりモールドされたスタック用端子バンプ８や、スティフナー９の表面を研磨機により面一に研磨する。これにより、これらの表面をモールドしていた絶縁材１２が取り除かれて、スタック用端子バンプ８や、スティフナー９の表面が露出する。これにより、半導体チップ１０を搭載した配線回路５０が製造される。このときの状態を、図２（Ｂ）に示す。尚、この際、半導体チップ１０の表面を越えてまで研磨を行い、当該半導体チップ１０の厚さを必要なだけ薄くすることもできる。これにより、インターポーザー厚を薄くして、薄型化及び高集積化（これを積層した場合）の向上を図ることができる。また、このような場合、半導体チップ１０は、絶縁材１２によりモールドされているので、安定性が高く、これを破損することなく研磨を行うことができる。この際、必要に応じて、スタック用端子バンプ８の端面に金をメッキする。
【００４８】
ところで、図１（Ｇ）、（Ｈ）の工程は、図１（Ｇ´）に示す工程に置き換えることも可能である。
【００４９】
例えば、図１（Ｇ´）に示すように、孔部２ａを蓋１３により或る程度の圧力をかけて密着封止して、蓋１３に形成された図示省略の孔部より絶縁材１２を注入し、半導体チップ１０を含む、スタック用端子バンプ８や、スティフナー９をモールドした後、蓋１３を取り除く。即ち、トランスファーモールドを行う。これにより、容易に、且つ、精度良く成型を行うことができる。また、この際、スタック用端子バンプ８や、スティフナー９の表面は、蓋１３により覆われるため、これらは絶縁材１２によりモールドされることがなく、上述したような研磨を行う必要がなくなる。
【００５０】
次に、バーンインテスト（ｂｕｒｎ−ｉｎ ｔｅｓｔ）を行う。即ち、配線回路基板５０に搭載される半導体チップ１０に対して、恒温槽中にて、外部から加速ストレスとなる電源電圧、入力信号を一定時間印加する。その後、外部に取り出し、良品／不良品の判定を行う。これにより不良品が取り除かれる。
【００５１】
＜半導体集積回路装置の製造方法＞
（積層工程）
次に、図１（Ｉ）に示すように、配線回路基板（但し、同一面に複数個を配置したもの）５０の複数を３次元的に積層する。この際、半導体チップ１０をモールドした絶縁材１２にＳｉＯ２やＡｌ系のフィラーが大量に混入された樹脂を用いることにより、これらを同時に加熱圧着（溶着）することが可能になり、且つ、高い寸法安定性を得ることが可能になる。これにより、半導体チップ１０が搭載された状態で、面付けされた状態でも３次元実装を行うことが可能になる。また、この際、個々の配線回路基板の端子中間バンプ７と、これに隣接する他の配線回路基板のスタック用端子バンプ８とを電気的に接合する。尚、これらは、Ｃｕ‐Ｃｕ接合技術を用いて接合する。当該Ｃｕ‐Ｃｕ接合技術は、本願出願人会社が、特開２００２−２６４７９号公報において紹介する技術であり、その内容を簡潔に述べれば、銅配線膜（本実施形態のスタック用端子バンプ８に対応する）の銅バンプ（本実施形態の端子中間バンプ７に対応する）接続部分を、銅バンプ頂面にあたる、或いは、頂面をよぎる上縁を有する形状（例えば、メッシュ状）にして、一方、銅バンプは、その頂面、或いは、この頂面を粗面化して接続性を高めて、これらを熱圧着するというものである。このような技術を用いて接合することにより、端子中間バンプ７とスタック用端子バンプ８は、安定して、且つ、強固に接合される。また、従来の半田による接合においては、フラックスの分解物が残留して、障害を発生させる問題があるが、当該技術においては、このような問題は生じない。このときの状態を、図２（Ｃ）に示す。
【００５２】
ところで、半導体チップ１０は、３次元実装を行う前に、配線膜４ａ上に実装することにしても良い。尚、この詳細については、［第３の実施形態］の処で説明する。
【００５３】
（ダイシング工程）
次に、図１（Ｊ）に示すように、この３次元実装された配線回路基板５０の集合体を、同一面にある複数の配線回路基板５０が個別になるようにダイシングする。この際、必要に応じて、スティフナー９の部分を取り除く。これにより、複数の半導体集積回路装置１００が同時に製造される。従って、生産効率が向上される。このときの状態を、図２（Ｄ）に示す。
【００５４】
以上に説明したように、本実施形態における配線回路基板の製造方法においては、まず、配線膜４ａ上にスティフナー９を形成することにより、その剛性が高まるため、半導体チップ１０を搭載する際には、配線膜４ａの捩れや歪による変形が防がれて、平坦な面に搭載することができる。また、半導体チップ１０を絶縁材１２によりモールドするので、安定性が高く、これを破損することなく研磨して、インターポーザー厚を薄くすることができる。これにより、薄型化及び高集積化（これを積層した場合）の向上を図ることができる。また、孔部２ａを蓋１３により封止して、蓋１３に形成された図示省略の孔部より絶縁材１２を注入し、半導体チップ１０を含む、スタック用端子バンプ８やスティフナー９をモールドする、所謂、トランスファーモールドを行うことで、容易に且つ精度良く成型を行うことができる。また、この場合、スタック用端子バンプ８やスティフナー９の表面は、蓋１３により覆われるため、これらは絶縁材１２によりモールドされることがなく、これらの表面を研磨する工程を省くことができる。
【００５５】
また、以上に説明したように、本実施形態における半導体集積回路装置の製造方法においては、配線回路基板（但し、同一面に複数個を配置したもの）５０の複数を３次元的に積層して、これらを同時に加熱圧着（溶着）することで、高い寸法安定性を得ることができると共に、この際、Ｃｕ接合技術を用いて、個々の配線回路基板の端子中間バンプ７と、これに隣接する他の配線回路基板のスタック用端子バンプ８とを電気的に接合するので、端子中間バンプ７とスタック用端子バンプ８とを安定して、且つ、強固に接合することができる。また、従来の半田による接合においては、フラックスの分解物が残留して、障害を発生させる問題があるが、当該技術においては、このような問題は生じない。また、３次元実装された配線回路基板５０の集合体を、同一面にある複数の配線回路基板５０が個別になるようにダイシングすることで、複数の半導体集積回路装置１００を同時に製造することができ、これをもって、生産効率を向上することができる。
【００５６】
［第２の実施形態］
＜配線回路基板の製造方法＞
図３に、本実施形態における配線回路基板及び半導体集積回路装置の各製造工程における構成を表す断面図を示す。尚、当該配線回路基板は、上述した［第１の実施形態］と基本的に同一の構造を有するものであり、各製造工程に関する種々の他例については、上述した内容と同様であるので、その説明は省略することにする。また、図においては、共通する構成要素に関しては、同一の符号を付することにする。
【００５７】
図３（Ａ）に示すように、まず、半導体チップを搭載するための配線回路基板の母材である多層金属板１を用意する。当該多層金属板１は、厚さ７０〜１５０μｍの銅箔からなるバンプ形成用金属層２の一方の主面に、厚さ０．５〜２μｍのニッケル層からなるエッチングストップ層３を介して、厚さ９〜３５μｍの銅箔からなる配線膜形成用金属層４が積層されてなる。
【００５８】
（バンプ形成工程）
次に、図３（Ｂ）に示すように、バンプ形成用金属層２を部分的にマスキング、具体的には、後述するスタック用端子バンプ８とスティフナー９を残す形状にてマスキングした後、これをエッチングすることで、即ち、選択的エッチングによりパターニングすることで、孔部２ａを形成すると共に、他の配線回路基板との電気的導通部分となるバンプである複数のスタック用端子バンプ８と、これら複数のスタック用端子バンプ８の並びを囲う外枠部であるスティフナー９を形成する。この選択的エッチングにおいて、エッチングストップ層３は、配線膜４ａがエッチングされることを阻む。
【００５９】
（充填工程）
次に、図３（Ｃ）に示すように、スタック用端子バンプ８に囲まれる半導体チップ搭載領域の配線膜４ａ上に半導体チップ１０を搭載して、半田ボール１１を形成する。即ち、Ｆｒｉｐ Ｃｈｉｐ実装を行う。これにより、半導体チップ１０は、配線膜４ａ上に実装される。尚、本実施形態においては、配線膜４ａ上にスティフナー９を形成することにより、その剛性が高まるため、配線膜４ａの捩れや歪による変形が防がれて、平坦な面に半導体チップ１０を搭載することができる。
【００６０】
次に、図３（Ｄ）に示すように、孔部２ａに熱可塑性樹脂や熱硬化性樹脂からなる絶縁材１２を充填する。これにより、半導体チップ１０を含む、スタック用端子バンプ８や、スティフナー９の表面までが絶縁材１２によりモールドされる。
【００６１】
（研磨工程）
次に、図３（Ｅ）に示すように、絶縁材１２によりモールドされたスタック用端子バンプ８や、スティフナー９の表面を研磨機により面一に研磨する。これにより、これらの表面をモールドしていた絶縁材１２が取り除かれて、スタック用端子バンプ８や、スティフナー９の表面が露出する。尚、この際、半導体チップ１０の表面を越えてまで研磨を行い、当該半導体チップ１０の厚さを必要なだけ薄くすることもできる。これにより、インターポーザー厚を薄くして、薄型化及び高集積化（これを積層した場合）の向上を図ることができる。また、このような場合、半導体チップ１０は、絶縁材１２によりモールドされているので、安定性が高く、これを破損することなく研磨を行うことができる。この際、必要に応じて、スタック用端子バンプ８の端面に金をメッキする。
【００６２】
ところで、図３（Ｄ）、（Ｅ）の工程は、図３（Ｄ´）に示す工程に置き換えることも可能である。
【００６３】
例えば、図３（Ｄ´）に示すように、孔部２ａを蓋１３により或る程度の圧力をかけて密着封止して、蓋１３に形成された図示省略の孔部より絶縁材１２を注入し、半導体チップ１０を含む、スタック用端子バンプ８や、スティフナー９をモールドした後、蓋１３を取り除く。即ち、トランスファーモールドを行う。これにより、容易に、且つ、精度良く成型を行うことができると共に、この際、スタック用端子バンプ８や、スティフナー９の表面は、蓋１３により覆われるため、これらは絶縁材１２によりモールドされることがなく、上述したような研磨を行う必要がなくなる。
【００６４】
（配線膜形成工程）
次に、図３（Ｆ）に示すように、配線膜形成用金属層４を部分的にマスキング、具体的には、所定の配線パターンを残す形状にてマスキングした後、これをエッチングすることで、即ち、選択的エッチングによりパターニングすることで、スタック用端子バンプ８と対応する位置に配線膜４ａを形成する。この選択的エッチングにおいて、エッチングストップ層３は、バンプ形成用金属層２がエッチングされることを阻む。
【００６５】
（絶縁膜形成工程）
次に、図３（Ｇ）に示すように、配線膜４ａの形成面に、例えば熱可塑性樹脂（場合によっては、熱硬化性樹脂）からなる絶縁膜５を接着する。さらに、この絶縁膜５の所定の位置、具体的には、スタック用端子バンプ８と対応する位置に孔部６を形成する。
【００６６】
次に、図３（Ｈ）に示すように、孔部６に半田ボール１４を形成する。
【００６７】
次に、図３（Ｉ）に示すように、ダイシングを行うことでスティフナー９の部分を取り除く。これにより、半導体チップ１０を搭載した配線回路基板５１が製造される。
【００６８】
次に、バーンインテスト（ｂｕｒｎ−ｉｎ ｔｅｓｔ）を行う。即ち、配線回路基板５１に搭載される半導体チップ１０に対して、恒温槽中にて、外部から加速ストレスとなる電源電圧、入力信号を一定時間印加する。その後、外部に取り出し、良品／不良品の判定を行う。これにより不良品が取り除かれる。
【００６９】
＜半導体集積回路の製造方法＞
（積載工程）
次に、図３（Ｊ）に示すように、当該配線回路基板５１の複数を３次元的に積層する。この際、半田ボール１４とスタック用端子バンプ８を接合する。これにより、半導体集積回路装置１０１が作成される。
【００７０】
ところで、半導体チップ１０は、３次元実装を行う前の途中過程において、配線膜４ａ上に実装することにしても良い。尚、この詳細については、［第３の実施形態］の処で説明する。
【００７１】
以上に説明したように、本実施形態における配線回路基板の製造方法においては、第１の実施形態と同様に、まず、配線膜４ａ上にスティフナー９を形成することにより、その剛性が高まるため、半導体チップ１０を搭載する際には、配線膜４ａの捩れや歪による変形が防がれて、平坦な面に搭載することができる。また、半導体チップ１０を絶縁材１２によりモールドするので、安定性が高く、これを破損することなく研磨して、インターポーザー厚を薄くすることができる。これにより、薄型化及び高集積化（これを積層した場合）の向上を図ることができる。また、孔部２ａを蓋１３により封止して、蓋１３に形成された図示省略の孔部より絶縁材１２を注入し、半導体チップ１０を含む、スタック用端子バンプ８やスティフナー９をモールドする、所謂、トランスファーモールドを行うことで、容易に且つ精度良く成型を行うことができる。また、この場合、スタック用端子バンプ８やスティフナー９の表面は、蓋１３により覆われるため、これらは絶縁材１２によりモールドされることがなく、これらの表面を研磨する工程を省くことができる。
【００７２】
また、以上に説明したように、本実施形態における半導体集積回路装置の製造方法においては、配線回路基板５１の複数を３次元的に積層する際に、従来の半田ボール１４による接合技術を用いて、個々の配線回路基板のスタック用端子バンプ８と、これに隣接する他の配線回路基板の配線膜４ａとを電気的に接合することができる。
【００７３】
［第３の実施形態］
＜配線回路基板の製造方法＞
図４及び図５に、本実施形態における配線回路基板及び半導体集積回路装置の各製造工程における構成を表す断面図を示す。尚、当該配線回路基板は、上述した［第１の実施形態］と基本的に同一の構造を有するものであり、各製造工程に関する種々の他例については、上述した内容と同様であるので、その説明は省略することにする。また、図においては、共通する構成要素に関しては、同一の符号を付することにする。
【００７４】
図４（Ａ）に示すように、まず、半導体チップを搭載するための配線回路基板の母材である多層金属板１を用意する。当該多層金属板１は、厚さ７０〜１５０μｍの銅箔からなるバンプ形成用金属層２の一方の主面に、厚さ０．５〜２μｍのニッケル層からなるエッチングストップ層３を介して、厚さ９〜３５μｍの銅箔からなる配線膜形成用金属層４が積層されてなる。
【００７５】
（バンプ形成工程）
次に、図４（Ｂ）に示すように、バンプ形成用金属層２を部分的にマスキング、具体的には、後述するスタック用端子バンプ８、スティフナー９及び半導体チップ搭載部分１５を残す形状にてマスキングした後、これをエッチングすることで、即ち、選択的エッチングによりパターニングすることで、孔部２ａを形成すると共に、複数のスタック用端子バンプ８と、これら複数のスタック用端子バンプ８の並びを囲うスティフナー９と、凸部である半導体チップ搭載部分１５を形成する。この選択的エッチングにおいて、エッチングストップ層３は、配線膜４ａがエッチングされることを阻む。
【００７６】
（第１の充填工程）
次に、図４（Ｃ）に示すように、孔部２ａに熱可塑性樹脂や熱硬化性樹脂からなる絶縁材１２を充填する。これにより、スタック用端子バンプ８や、スティフナー９や、半導体チップ搭載部分１５の表面までが絶縁材１２によりモールドされる。
【００７７】
（研磨工程）
次に、図４（Ｄ）に示すように、絶縁材１２によりモールドされたスタック用端子バンプ８や、スティフナー９や、半導体チップ搭載部分１５の表面を研磨機により面一に研磨する。これにより、これらの表面をモールドしていた絶縁材１２が取り除かれて、スタック用端子バンプ８や、スティフナー９や、半導体チップ搭載部分１５の表面が露出する。
【００７８】
次に、図４（Ｅ）に示すように、研磨面、即ち、スタック用端子バンプ８や、スティフナー９や、半導体チップ搭載部分１５の表面にレジストを塗布して、レジスト膜１６を形成する。また、配線膜形成用金属層４の主面にレジストを塗布してレジスト膜１７を形成する。
【００７９】
次に、図４（Ｆ）に示すように、レジスト膜１６を露光及び現像することにより、パターニングを行う。
【００８０】
（搭載領域形成工程）
次に、図４（Ｇ）に示すように、バンプ形成用金属層２を選択的エッチングによりパターニングすることにより半導体チップ搭載孔部１８を形成する。この選択的エッチングにおいて、エッチングストップ層３は、配線膜形成用金属層４がエッチングされることを阻む。さらに、レジスト膜１６、１７を剥離させる。
【００８１】
（第２の充填工程）
次に、図４（Ｈ）に示すように、半導体チップ搭載孔部１８内の配線膜４ａ上に半導体チップ１０を搭載して、半田ボール１１を形成する。即ち、Ｆｒｉｐ Ｃｈｉｐ実装を行う。これにより、半導体チップ１０は、配線膜４ａ上に実装される。尚、本実施形態においては、配線膜４ａ上にスティフナー９を形成することにより、その剛性が高まるため、配線膜４ａの捩れや歪による変形が防がれて、平坦な面に半導体チップ１０を搭載することができる。また、半導体チップ搭載孔部１８をガイドとして半導体チップ１０を配線膜４ａ上に搭載することができるので、適正な位置に、これを位置決めすることができる。尚、半導体チップ搭載孔部１８の深さは、配線膜４ａ上に実装された半導体チップ１０の高さと同様、或いは、それ以上の大きさを有していることとする。
【００８２】
次に、図４（Ｉ）に示すように、半導体チップ搭載孔部１８に熱可塑性樹脂や熱硬化性樹脂からなる絶縁材１２ａを充填する。これにより、半導体チップ１０は表面を残した状態で絶縁材１２ａによりモールドされる。
【００８３】
（配線膜形成工程）
次に、図４（Ｊ）に示すように、配線膜形成用金属層４を部分的にマスキング、具体的には、所定の配線パターンを残す形状にてマスキングした後、これをエッチングすることで、即ち、選択的エッチングによりパターニングすることで、スタック用端子バンプ８と対応する位置に配線膜４ａを形成する。この選択的エッチングにおいて、エッチングストップ層３は、バンプ形成用金属層２がエッチングされることを阻む。
【００８４】
（絶縁膜形成工程）
次に、図４（Ｋ）に示すように、配線膜４ａの形成面に、例えば熱可塑性樹脂（場合によっては、熱硬化性樹脂）からなる絶縁膜５を接着する。さらに、この絶縁膜５の所定の位置、具体的には、スタック用端子バンプ８と対応する位置に孔部６を形成する。
【００８５】
ところで、図４（Ｆ）〜（Ｋ）の工程は、図４（Ｆ´）〜（Ｊ´）に示す工程に置き換えることも可能である。
【００８６】
例えば、図４（Ｆ´）に示すように、レジスト膜１７を露光及び現像することにより、パターニングを行う。さらに、配線膜形成用金属層４を選択的エッチングによりパターニングすることにより、スタック用端子バンプ８と対応する位置に配線膜４ａを形成する。この選択的エッチングにおいて、エッチングストップ層３は、バンプ形成用金属層２がエッチングされることを阻む。さらに、レジスト膜１６、１７を剥離させる。
【００８７】
次に、図４（Ｇ´）に示すように、配線膜４ａの形成面に、例えば熱可塑性樹脂（場合によっては、熱硬化性樹脂）からなる絶縁膜５を接着する。さらに、この絶縁膜５の所定の位置、具体的には、スタック用端子バンプ８と対応する位置に孔部６を形成する。
【００８８】
次に、図４（Ｈ´）に示すように、バンプ形成用金属層２を部分的にマスキング、具体的には、半導体チップ搭載部分１５を除いた形状にてマスキングした後、これをエッチングすることで、即ち、選択的エッチングによりパターニングすることで、半導体チップ搭載部分１５を取り除き半導体チップ搭載孔部１８を形成する。この選択的エッチングにおいて、エッチングストップ層３は、配線膜形成用金属層４がエッチングされることを阻む。
【００８９】
次に、図４（Ｉ´）に示すように、半導体チップ搭載孔部１８内の配線膜４ａ上に半導体チップ１０を搭載して、半田ボール１１を形成する。即ち、ＦｒｉｐＣｈｉｐ実装を行う。これにより、半導体チップ１０は、配線膜４ａ上に実装される。尚、本実施形態においては、配線膜４ａ上にスティフナー９を形成することにより、その剛性が高まるため、配線膜４ａの捩れや歪による変形が防がれて、平坦な面に半導体チップ１０を搭載することができる。また、半導体チップ搭載孔部１８をガイドとして半導体チップ１０を配線膜４ａ上に搭載することができるので、適正な位置に、これを位置決めすることができる。尚、半導体チップ搭載孔部１８の深さは、配線膜４ａ上に実装された半導体チップ１０の高さと同様、或いは、それ以上の大きさを有していることとする。
【００９０】
次に、図４（Ｊ´）に示すように、半導体チップ搭載孔部１８に熱可塑性樹脂や熱硬化性樹脂からなる絶縁材１２ａを充填する。これにより、半導体チップ１０は、例えば表面を残した状態で絶縁材１２ａによりモールドされる。
【００９１】
次に、図４（Ｌ）に示すように、孔部６に半田ボール１４を形成する。
【００９２】
次に、図５（Ｍ）に示すように、ダイシングを行うことでスティフナー９の部分を取り除く。これにより、半導体チップ１０を搭載した配線回路基板５２が製造される。
【００９３】
次に、バーンインテスト（ｂｕｒｎ−ｉｎ ｔｅｓｔ）を行う。即ち、配線回路基板５２に搭載される半導体チップ１０に対して、恒温槽中にて、外部から加速ストレスとなる電源電圧、入力信号を一定時間印加する。その後、外部に取り出し、良品／不良品の判定を行う。これにより不良品が取り除かれる。
【００９４】
＜半導体集積回路装置の製造方法＞
（積層工程）
次に、図５（Ｎ）に示すように、当該配線回路基板５２の複数を３次元的に積層する。この際、半田ボール１４とスタック用端子バンプ８を接合する。これにより、半導体集積回路装置１０２が製造される。
【００９５】
以上に説明したように、本実施形態における配線回路基板の製造方法においては、第１の実施形態と同様に、まず、配線膜４ａ上にスティフナー９を形成することにより、その剛性が高まるため、半導体チップ１０を搭載する際には、配線膜４ａの捩れや歪による変形が防がれて、平坦な面に搭載することができる。また、半導体チップ１０を絶縁材１２ａによりモールドするので、安定性が高く、これを破損することなく研磨して、インターポーザー厚を薄くすることができる。これにより、薄型化及び高集積化（これを積層した場合）の向上を図ることができる。さらに、本実施形態における配線回路基板の製造方法においては、半導体チップ搭載孔部１８をガイドとして半導体チップ１０を配線膜４ａ上に搭載することができるので、適正な位置に、これを位置決めすることができる。
【００９６】
また、以上に説明したように、本実施形態における半導体集積回路装置の製造方法においては、配線回路基板５２の複数を３次元的に積層する際に、従来の半田ボール１４による接合技術を用いて、個々の配線回路基板のスタック用端子バンプ８と、これに隣接する他の配線回路基板の配線膜４ａとを電気的に接合することができる。
【００９７】
［第４の実施形態］
＜配線回路基板の製造方法＞
図６に、本実施形態における配線回路基板及び半導体集積回路装置の各製造工程における構成を表す断面図を示す。尚、当該配線回路基板は、上述した［第１の実施形態］と基本的に同一の構造を有するものであり、各製造工程に関する種々の他例については、上述した内容と同様であるので、その説明は省略することにする。また、図においては、共通する構成要素に関しては、同一の符号を付することにする。
【００９８】
ところで、当該配線回路基板は、上述した［第３の実施形態］と途中（図４（Ｋ）、或いは、図４（Ｊ´））の製造工程が同一であるので、以下においては、これに続く製造工程に関して説明する。
【００９９】
（メッキバンプ形成工程）
図４（Ｋ）、或いは、図４（Ｊ´）に続いて、次に、図６（Ｌ）に示すように、絶縁膜５の主面に、例えばフォトレジスト膜を選択的に形成して、このフォトレジスト膜をマスクとして、例えば銅等の金属をメッキすることにより孔部６に端子中間バンプ７を形成する。また、必要に応じて、端子中間バンプ７の端面に金をメッキする。これにより、半導体チップ１０を搭載した配線回路基板５３が製造される。尚、端子中間バンプ７を形成した後には、この端子中間バンプ７をマスクとしてフォトレジスト膜をエッチングする必要がある。
【０１００】
次に、バーンインテスト（ｂｕｒｎ−ｉｎ ｔｅｓｔ）を行う。即ち、配線回路基板５３に搭載される半導体チップ１０に対して、恒温槽中にて、外部から加速ストレスとなる電源電圧、入力信号を一定時間印加する。その後、外部に取り出し、良品／不良品の判定を行う。これにより不良品が取り除かれる。
【０１０１】
＜半導体集積回路装置の製造方法＞
（積層工程）
次に、図６（Ｍ）に示すように、当該配線回路基板（但し、同一面に複数個を配置したもの）５３の複数を３次元的に積層する。この際、個々の配線回路基板の端子中間バンプ７と、これに隣接する他の配線回路基板のスタック用端子バンプ８とをＣｕ‐Ｃｕ接合技術を用いて電気的に接合する。
【０１０２】
（ダイシング工程）
次に、図６（Ｎ）に示すように、この３次元実装された配線回路基板５３の集合体を、同一面にある複数の配線回路基板５３が個別になるようにダイシングする。この際、必要に応じて、スティフナー９の部分を取り除く。これにより、複数の半導体集積回路装置１０３が同時に製造される。従って、生産効率が向上される。
【０１０３】
以上に説明したように、本実施形態における半導体集積回路装置の製造方法においては、配線回路基板（但し、同一面に複数個を配置したもの）５３の複数を３次元的に積層して、これらを同時に加熱圧着（溶着）することで、高い寸法安定性を得ることができると共に、この際、Ｃｕ接合技術を用いて、個々の配線回路基板の端子中間バンプ７と、これに隣接する他の配線回路基板のスタック用端子バンプ８とを電気的に接合するので、端子中間バンプ７とスタック用端子バンプ８とを安定して、且つ、強固に接合することができる。また、従来の半田による接合においては、フラックスの分解物が残留して、障害を発生させる問題があるが、当該技術においては、このような問題は生じない。また、３次元実装された配線回路基板５３の集合体を、同一面にある複数の配線回路基板５３が個別になるようにダイシングすることで、複数の半導体集積回路装置１０３を同時に製造することができ、これをもって、生産効率を向上することができる。
【０１０４】
［第５の実施形態］
＜配線回路基板の製造方法＞
図７及び図８に、本実施形態における配線回路基板及び半導体集積回路装置の各製造工程における構成を表す断面図を示す。尚、当該配線回路基板は、上述した［第１の実施形態］と基本的に同一の構造を有するものであり、各製造工程に関する種々の他例については、上述した内容と同様であるので、その説明は省略することにする。また、図においては、共通する構成要素に関しては、同一の符号を付することにする。
【０１０５】
図７（Ａ）に示すように、まず、半導体チップを搭載するための配線回路基板の母材である多層金属板１を用意する。当該多層金属板１は、厚さ７０〜１５０μｍの銅箔からなるバンプ形成用金属層２の一方の主面に、厚さ０．５〜２μｍのニッケル層からなるエッチングストップ層３を介して、厚さ９〜３５μｍの銅箔からなる配線膜形成用金属層４が積層されてなる。
【０１０６】
（バンプ形成工程）
次に、図７（Ｂ）に示すように、バンプ形成用金属層２を部分的にマスキング、具体的には、後述するスタック用端子バンプ８、スティフナー９及び半導体チップ搭載部分１５を残す形状にてマスキングした後、これをエッチングすることで、即ち、選択的エッチングによりパターニングすることで、孔部２ａを形成すると共に、複数のスタック用端子バンプ８と、これら複数のスタック用端子バンプ８の並びを囲うスティフナー９と、凸部である半導体チップ搭載部分１５を形成する。この選択的エッチングにおいて、エッチングストップ層３は、配線膜４ａがエッチングされることを阻む。
【０１０７】
（第１の充填工程）
次に、図７（Ｃ）に示すように、孔部２ａに、例えばアルミナ等のセラミック粉末及び樹脂の混合物からなる低温焼成セラミック材１９を充填する。さらに、これを例えば８００℃にて焼結させる。これにより、スタック用端子バンプ８や、スティフナー９や、半導体チップ搭載部分１５の表面までが低温焼成セラミック材１９によりモールドされる。尚、銅材の溶融温度は、約１０５０℃であり、上述の焼結温度よりも高いことから、このように半導体チップ搭載部分１５等をモールドする材料として低温焼成セラミック材１９を用いることも可能になる。
【０１０８】
（研磨工程）
次に、図７（Ｄ）に示すように、低温焼成セラミック材１９によりモールドされたスタック用端子バンプ８や、スティフナー９や、半導体チップ搭載部分１５の表面を研磨機により面一に研磨する。これにより、これらの表面をモールドしていた低温焼成セラミック材１９が取り除かれて、スタック用端子バンプ８や、スティフナー９や、半導体チップ搭載部分１５の表面が露出する。
【０１０９】
（配線膜形成工程）
次に、図７（Ｅ）に示すように、配線膜形成用金属層４を部分的にマスキング、具体的には、所定の配線パターンを残す形状にてマスキングした後、これをエッチングすることで、即ち、選択的エッチングによりパターニングすることでスタック用端子バンプ８と対応する位置に配線膜４ａを形成する。この選択的エッチングにおいて、エッチングストップ層３は、バンプ形成用金属層２がエッチングされることを阻む。
【０１１０】
次に、図７（Ｆ）に示すように、セラミック粉末と樹脂の混合物からなる厚膜ペーストにより受動素子２０を配線膜４ａに形成された孔部に形成する。尚、厚膜ペーストの焼結温度は、８００℃程度であるため、受動素子２０は、印刷により作り込むことができる。
【０１１１】
（絶縁膜形成工程）
次に、図７（Ｇ）に示すように、配線膜４ａの形成面に、例えば熱可塑性樹脂（場合によっては、熱硬化性樹脂）からなる絶縁膜５を接着する。これにより受動素子２０は、絶縁膜５によってモールドされる。さらに、この絶縁膜５の所定の位置、具体的には、スタック用端子バンプ８と対応する位置に孔部６を形成する。
【０１１２】
（メッキバンプ形成工程）
次に、図７（Ｈ）に示すように、絶縁膜５の主面に、例えばフォトレジスト膜を選択的に形成して、このフォトレジスト膜をマスクとして、例えば銅等の金属をメッキすることにより孔部６に端子中間バンプ７を形成する。また、必要に応じて、端子中間バンプ７の端面に金をメッキする。尚、端子中間バンプ７を形成した後には、この端子中間バンプ７をマスクとしてフォトレジスト膜をエッチングする必要がある。
【０１１３】
（搭載領域形成工程）
次に、図７（Ｉ）に示すように、バンプ形成用金属層２を部分的にマスキング、具体的には、半導体チップ搭載部分１５を除いた形状にてマスキングした後、これをエッチングすることで、即ち、選択的エッチングによりパターニングすることで、半導体チップ搭載孔部１８を形成する。この選択的エッチングにおいて、エッチングストップ層３は、配線膜形成用金属層４がエッチングされることを阻む。
【０１１４】
（第２の充填工程）
次に、図８（Ｊ）に示すように、半導体チップ搭載孔部１８内の配線膜４ａ上に半導体チップ１０を搭載して、半田ボール１１を形成する。即ち、Ｆｒｉｐ Ｃｈｉｐ実装を行う。これにより、半導体チップ１０は、配線膜４ａ上に実装される。尚、本実施形態においては、配線膜４ａ上にスティフナー９を形成することにより、その剛性が高まるため、配線膜４ａの捩れや歪による変形が防がれて、平坦な面に半導体チップ１０を搭載することができる。また、半導体チップ搭載孔部１８をガイドとして半導体チップ１０を配線膜４ａ上に搭載することができるので、適正な位置に、これを位置決めすることができる。尚、半導体チップ搭載孔部１８の深さは、配線膜４ａ上に実装された半導体チップ１０の高さと同様、或いは、それ以上の大きさを有していることとする。さらに、半導体チップ搭載孔部１８に熱可塑性樹脂や熱硬化性樹脂からなる絶縁材１２ａを充填する。これにより、半導体チップ１０は、例えば表面を残した状態で絶縁材１２ａによりモールドされる。これにより、半導体チップ１０を搭載した配線回路基板５４が製造される。
【０１１５】
次に、バーンインテスト（ｂｕｒｎ−ｉｎ ｔｅｓｔ）を行う。即ち、配線回路基板５４に搭載される半導体チップ１０に対して、恒温槽中にて、外部から加速ストレスとなる電源電圧、入力信号を一定時間印加する。その後、外部に取り出し、良品／不良品の判定を行う。これにより不良品が取り除かれる。
【０１１６】
＜半導体集積回路装置の製造方法＞
（積層工程）
次に、図８（Ｋ）に示すように、当該配線回路基板（但し、同一面に複数個を配置したもの）５４の複数を３次元的に積層する。また、この際、個々の配線回路基板の端子中間バンプ７と、これに隣接する他の配線回路基板のスタック用端子バンプ８とをＣｕ‐Ｃｕ接合技術を用いて電気的に接合する。
【０１１７】
（ダイシング工程）
次に、図８（Ｌ）に示すように、３次元実装された配線回路基板５４の集合体を、同一面にある複数の配線回路基板５４が個別になるようにダイシングする。この際、必要に応じて、スティフナー９の部分を取り除く。これにより、複数の半導体集積回路装置１０４が同時に製造される。従って、生産効率が向上される。
【０１１８】
以上に説明したように、本実施形態における配線回路基板の製造方法においては、第１の実施形態と同様に、まず、配線膜４ａ上にスティフナー９を形成することにより、その剛性が高まるため、半導体チップ１０を搭載する際には、配線膜４ａの捩れや歪による変形が防がれて、平坦な面に搭載することができる。また、半導体チップ１０を絶縁材１２ａによりモールドするので、安定性が高く、これを破損することなく研磨して、インターポーザー厚を薄くすることができる。これにより、薄型化及び高集積化（これを積層した場合）の向上を図ることができる。さらに、本実施形態における配線回路基板の製造方法においては、半導体チップ搭載孔部１８をガイドとして半導体チップ１０を配線膜４ａ上に搭載することができるので、適正な位置に、これを位置決めすることができる。
【０１１９】
また、以上に説明したように、本実施形態における半導体集積回路装置の製造方法においては、配線回路基板（但し、同一面に複数個を配置したもの）５４の複数を３次元的に積層して、これらを同時に加熱圧着（溶着）することで、高い寸法安定性を得ることができると共に、この際、Ｃｕ接合技術を用いて、個々の配線回路基板の端子中間バンプ７と、これに隣接する他の配線回路基板のスタック用端子バンプ８とを電気的に接合するので、端子中間バンプ７とスタック用端子バンプ８とを安定して、且つ、強固に接合することができる。また、従来の半田による接合においては、フラックスの分解物が残留して、障害を発生させる問題があるが、当該技術においては、このような問題は生じない。また、３次元実装された配線回路基板５４の集合体を、同一面にある複数の配線回路基板５３が個別になるようにダイシングすることで、複数の半導体集積回路装置１０４を同時に製造することができ、これをもって、生産効率を向上することができる。
【０１２０】
［第６の実施形態］
＜配線回路基板の製造方法＞
図９及び図１０に、本実施形態における配線回路基板及び半導体集積回路装置の各製造工程における構成を表す断面図を示す。尚、当該配線回路基板は、配線膜が複層構造となっている他は、上述した［第１の実施形態］と基本的に同一の構造を有するものであり、各製造工程に関する種々の他例については、上述した内容と同様であるので、その説明は省略することにする。また、図においては、共通する構成要素に関しては、同一の符号を付することにする。
【０１２１】
図９（Ａ）に示すように、まず、半導体チップを搭載するための配線回路基板の母材である多層金属板１を用意する。当該多層金属板１は、厚さ７０〜１５０μｍの銅箔からなるバンプ形成用金属層２の一方の主面に、厚さ０．５〜２μｍのニッケル層からなるエッチングストップ層３を介して、厚さ９〜３５μｍの銅箔からなる配線膜形成用金属層４が積層されてなる。
【０１２２】
（第１の配線膜形成工程）
次に、図９（Ｂ）に示すように、配線膜形成用金属層４を部分的にマスキング、具体的には、所定の配線パターンを残す形状にてマスキングした後、これをエッチングすることで、即ち、選択的エッチングによりパターニングすることで第１の配線膜である配線膜４ａを形成する。この選択的エッチングにおいて、エッチングストップ層３は、バンプ形成用金属層２がエッチングされることを阻む。
【０１２３】
（第１の絶縁膜形成工程）（第１のメッキバンプ形成工程）
次に、図９（Ｃ）に示すように、配線膜４ａの形成面に、例えば熱可塑性樹脂（場合によっては、熱硬化性樹脂）からなる第１の絶縁膜である絶縁膜５を接着する。さらに、この絶縁膜５の所定の位置、具体的には、後述するスタック用端子バンプ８と対応する位置に孔部６を形成する。さらに、絶縁膜５の主面に、例えばフォトレジスト膜を選択的に形成して、このフォトレジスト膜をマスクとして、例えば銅等の金属をメッキすることにより孔部６に第１のメッキバンプである端子中間バンプ７を形成する。また、必要に応じて、端子中間バンプ７の端面に金をメッキする。尚、端子中間バンプ７を形成した後には、この端子中間バンプ７をマスクとしてフォトレジスト膜をエッチングする必要がある。
【０１２４】
（第２の配線膜形成工程）
さらに、端子中間バンプ７の端面を含む絶縁膜５の主面に、厚さ９〜３５μｍの銅箔からなる第２の配線膜形成用金属層２１を接着する。次に、図９（Ｄ）に示すように、第２の配線膜形成用金属層２１を部分的にマスキング、具体的には、所定の配線パターンを残す形状にてマスキングした後、これをエッチングすることで、即ち、選択的エッチングによりパターニングすることで、端子中間バンプ７と対応する位置に第２の配線膜である配線膜２１ａを形成する。
【０１２５】
（第２の絶縁膜形成工程）
次に、図９（Ｅ）に示すように、配線膜２１ａの形成面に、例えばエポキシ樹脂やアクリレート等の感光性樹脂（ソルダーレジスト）からなる第２の絶縁膜である絶縁膜２２を接着する。さらに、この絶縁膜２２の所定の位置、具体的には、端子中間バンプ７と対応する位置に第２の孔部である孔部２３を形成する。
【０１２６】
（バンプ形成工程）
次に、図９（Ｆ）に示すように、バンプ形成用金属層２を部分的にマスキング、具体的には、後述するスタック用端子バンプ８とスティフナー９を残す形状にてマスキングした後、これをエッチングすることで、即ち、選択的エッチングによりパターニングすることで、孔部２ａを形成すると共に、複数のスタック用端子バンプ８と、これら複数のスタック用端子バンプ８の並びを囲うスティフナー９を形成する。この選択的エッチングにおいて、エッチングストップ層３は、配線膜４ａがエッチングされることを阻む。
【０１２７】
（充填工程）
次に、図９（Ｇ）に示すように、スタック用端子バンプ８に囲まれる半導体チップ搭載領域の配線膜４ａ上に半導体チップ１０を搭載して、半田ボール１１を形成する。これにより、半導体チップ１０は、配線膜４ａ上に実装される。即ち、Ｆｒｉｐ Ｃｈｉｐ実装を行う。尚、本実施形態においては、配線膜４ａ上にスティフナー９を形成することにより、その剛性が高まるため、配線膜４ａの捩れや歪による変形が防がれて、平坦な面に半導体チップ１０を搭載することができる。
【０１２８】
次に、図１０（Ｈ）に示すように、孔部２ａに熱可塑性樹脂や熱硬化性樹脂からなる絶縁材１２を充填する。これにより、半導体チップ１０を含む、スタック用端子バンプ８や、スティフナー９の表面までが絶縁材１２によりモールドされる。
【０１２９】
（研磨工程）
次に、図１０（Ｉ）に示すように、絶縁材１２によりモールドされたスタック用端子バンプ８や、スティフナー９の表面を研磨機により面一に研磨する。これにより、これらの表面をモールドしていた絶縁材１２が取り除かれて、スタック用端子バンプ８や、スティフナー９の表面が露出する。尚、この際、半導体チップ１０の表面を越えてまで研磨を行い、当該半導体チップ１０の厚さを必要なだけ薄くすることもできる。これにより、インターポーザー厚を薄くして、薄型化及び高集積化（これを積層した場合）の向上を図ることができる。また、このような場合、半導体チップ１０は、絶縁材１２によりモールドされているので、安定性が高く、これを破損することなく研磨を行うことができる。この際、必要に応じて、スタック用端子バンプ８の端面に金をメッキする。
【０１３０】
（第２のメッキバンプ形成工程）
次に、図１０（Ｊ）に示すように、絶縁膜２２の主面に、例えばフォトレジスト膜を選択的に形成して、このフォトレジスト膜をマスクとして、例えば銅等の金属をメッキすることにより孔部２３に第２のメッキバンプである端子中間バンプ２４を形成する。また、必要に応じて、端子中間バンプ２４の端面に金をメッキする。尚、端子中間バンプ２４を形成した後には、この端子中間バンプ２４をマスクとしてフォトレジスト膜をエッチングする必要がある。これにより、半導体チップ１０を搭載した配線回路基板５５が製造される。
【０１３１】
次に、バーンインテスト（ｂｕｒｎ−ｉｎ ｔｅｓｔ）を行う。即ち、配線回路基板５５に搭載される半導体チップ１０に対して、恒温槽中にて、外部から加速ストレスとなる電源電圧、入力信号を一定時間印加する。その後、外部に取り出し、良品／不良品の判定を行う。これにより不良品が取り除かれる。
【０１３２】
＜半導体集積回路装置の製造方法＞
（積層工程）
次に、当該配線回路基板（但し、同一面に複数個を配置したもの）５５の複数を３次元的に積層する。また、この際、個々の配線回路基板の端子中間バンプ２４と、これに隣接する他の配線回路基板のスタック用端子バンプ８とをＣｕ‐Ｃｕ接合技術を用いて電気的に接合する。
【０１３３】
（ダイシング工程）
次に、３次元実装された配線回路基板５５の集合体を、同一面にある複数の配線回路基板５５が個別になるようにダイシングする。この際、必要に応じて、スティフナー９の部分を取り除く。これにより、複数の半導体集積回路装置が同時に製造される。従って、生産効率が向上される。
【０１３４】
尚、当該配線回路基板５５は、配線膜４ａ及び配線膜２１ａの２層構造となっているが、配線膜は３層以上形成されても良い。
【０１３５】
以上に説明したように、本実施形態における配線回路基板の製造方法においては、第１の実施形態と同様に、まず、配線膜４ａ上にスティフナー９を形成することにより、その剛性が高まるため、半導体チップ１０を搭載する際には、配線膜４ａの捩れや歪による変形が防がれて、平坦な面に搭載することができる。また、半導体チップ１０を絶縁材１２によりモールドするので、安定性が高く、これを破損することなく研磨して、インターポーザー厚を薄くすることができる。これにより、薄型化及び高集積化（これを積層した場合）の向上を図ることができる。
【０１３６】
また、以上に説明したように、本実施形態における半導体集積回路装置の製造方法においては、配線回路基板（但し、同一面に複数個を配置したもの）５５の複数を３次元的に積層して、これらを同時に加熱圧着（溶着）することで、高い寸法安定性を得ることができると共に、この際、Ｃｕ接合技術を用いて、個々の配線回路基板の端子中間バンプ２４と、これに隣接する他の配線回路基板のスタック用端子バンプ８とを電気的に接合するので、端子中間バンプ２４とスタック用端子バンプ８とを安定して、且つ、強固に接合することができる。また、従来の半田による接合においては、フラックスの分解物が残留して、障害を発生させる問題があるが、当該技術においては、このような問題は生じない。また、３次元実装された配線回路基板５５の集合体を、同一面にある複数の配線回路基板５５が個別になるようにダイシングすることで、複数の半導体集積回路装置を同時に製造することができ、これをもって、生産効率を向上することができる。
【０１３７】
【発明の効果】
以上に説明したように、本発明に係る配線回路基板の製造方法、及び、この配線回路基板を用いた半導体集積回路装置の製造方法によれば、製造過程における種々の問題を解決して、品質及び生産効率の向上を図ると共に、薄型化及び高集積化を実現することができる。
【図面の簡単な説明】
【図１】本発明に係る配線回路基板及び半導体集積回路装置の［第１の実施形態］における各製造工程における構成を表す断面図である。
【図２】図１に示す配線回路基板及び半導体集積回路装置の主要な製造工程における構成を表す斜視図である。
【図３】本発明に係る配線回路基板及び半導体集積回路装置の［第２の実施形態］における各製造工程における構成を表す断面図である。
【図４】本発明に係る配線回路基板及び半導体集積回路装置の［第３の実施形態］における各製造工程における構成を表す断面図である。
【図５】本発明に係る配線回路基板及び半導体集積回路装置の［第３の実施形態］における各製造工程における構成を表す断面図である。
【図６】本発明に係る配線回路基板及び半導体集積回路装置の［第４の実施形態］における各製造工程における構成を表す断面図である。
【図７】本発明に係る配線回路基板及び半導体集積回路装置の［第５の実施形態］における各製造工程における構成を表す断面図である。
【図８】本発明に係る配線回路基板及び半導体集積回路装置の［第５の実施形態］における各製造工程における構成を表す断面図である。
【図９】本発明に係る配線回路基板の［第６の実施形態］における各製造工程における構成を表す断面図である。
【図１０】本発明に係る配線回路基板の［第６の実施形態］における各製造工程における構成を表す断面図である。
【符号の説明】
１ 多層金属板
２ バンプ形成用金属層
２ａ 孔部
３ エッチングストップ層
４ 配線膜形成用金属層
４ａ 配線膜
５ 絶縁膜
６ 孔部
７ 端子中間バンプ
８ スタック用端子バンプ
９ スティフナー
１０ 半導体チップ
１１ 半田ボール
１２ 絶縁材
１３ 蓋
５０ 配線回路基板
１００ 半導体集積回路装置
【発明の属する技術分野】
本発明は、半導体チップを搭載する配線回路基板の製造方法、及び、この配線回路基板を用いた半導体集積回路装置の製造方法に関するものである。
【０００２】
【従来の技術】
従来から、半導体チップを搭載して、プリント配線に接続される半導体実装用インターポーザー等と称される配線回路基板には、ポリイミドフィルム等の樹脂をベースとするタイプ（例えば、特許文献１参照）が広く知られている。
【０００３】
このポリイミドフィルムをベースとするタイプの製法の一例について説明すると、まず初めに、ポリイミドフィルムを用意して、そのベースの両主面に、厚さ例えば０．２μｍ程度の薄い銅膜を例えばスパッタリングにより形成し、その後、貫通孔をドリルにより、或いは、プレス加工により形成する。この貫通孔は、両主面に形成される配線膜間を接続するために形成するものである。その後、無電解メッキにより、厚さ例えば５μｍ程度の銅膜を上記銅膜表面に形成し、次いで、ベース両面の銅膜上にパターニング用レジスト膜を形成して、このレジスト膜をマスクとして上記銅膜上に電解メッキにより銅配線膜（厚さ例えば３０μｍ）を形成し、表側に形成された銅配線膜は、通常の回路配線を構成し、裏側に形成された銅配線膜は、グランドライン及び電源ラインを構成するようにする。
【０００４】
次に、マスクとして用いた上記レジスト膜を除去し、その後、銅のソフトエッチングにより銅配線膜形成にあたって、下地として上記レジスト膜の形成前に全面的に形成されていた薄い上記銅膜を除去する。これにより銅配線膜同士が薄い銅膜で電気的に短絡された状態でなくなり、各銅配線膜が互いに独立した状態になる。
【０００５】
次に、表側の表面に絶縁性樹脂膜を塗布し、露光、現像によりパターニングし、半田ボールを形成すべき部分と半導体チップと接合すべき部分が開口を有するようにし、その後、上記ベースをその裏側から選択的にエッチングして上記銅配線膜のＬＳＩと接続すべき部分を露出させて、その後、例えば金の無電解メッキにより銅配線膜の表面の半田ボール等のボール電極あるいはＬＳＩとの接続性を高める。これにより、インターポーザーと称される配線基板が出来上がる。
【０００６】
この配線基板は、裏面側にて半導体チップと緩衝性接着剤を介して接着され、その後、銅配線膜のリード先端が半導体チップ電極にマイクロ接合され、その後、そのマイクロ接合部分を樹脂により封止して、しかる後、上記ベースの反半導体チップ側の銅配線膜のメッキされ絶縁性樹脂膜の開口に露出する部分に半田ボールが搭載され、その後、リフローにより半田ボールの整形がなされる。
【０００７】
【特許文献１】
特開２００１−３３２６５４号公報
（段落〔００６３〕‐〔００９６〕、第１図乃至第３図）
【０００８】
【発明が解決しようとする課題】
ところで、このポリイミドフィルムをベースにするタイプには、一般的に次のような問題がある。まず、高集積化を図るべく二層回路を得るために、その両面に回路を形成し、その両面の回路間を接続するようにする場合、機械的孔開けが必要であり、高集積化及び小型化に伴って孔の微細化が必要となるので、二層回路間の接続が難しくなる傾向にある。また、孔の加工精度（位置及び形状）及び最終パッケージ外形とボールの位置精度を高めることが難しく、要求される精度を得ることが難しくなりつつある。
【０００９】
また、ポリイミドフィルムをベースにしているため、配線回路基板として完成した段階における物理的強度を充分に高めることが難しく、パッケージング工程において変形等が生じやすいという問題がある。即ち、捩れや変形等が生じやすく、半導体チップを平坦な面に実装することが困難になるという問題がある。また、搬送や取り扱いの関係から、十分な機械的強度を確保するには、配線膜の厚さと絶縁フィルムの厚さを１００μｍ程度にする必要があり、薄型化に限界があるという問題がある。さらに、ベースを成すポリイミドフィルムが絶縁性材料であるので、電解メッキは、電位付与が困難なため、事実上不可能である。そのため、パッケージング工程において後付により半田ボールを搭載する必要があるという問題がある。即ち、半田と銅の接合強度の関係から接着力が極めて劣るので、ボール落ち不良を防止するために配線膜の半田ボール搭載部に非常に広い面積を割く必要がある。これは、半田ボール配置ピッチにおける各半田ボール間に通すことのできる配線数を少なくしなければならないことに繋がり、延いては、高集積化を阻む大きな原因になる。
【００１０】
また、基板実装後に行われる温度サイクル試験で判定されるボール落ちに関する信頼性を改善するために、半田ボール１個あたりに割くエリア面積を広くする必要があり、そのためボール間を通る配線の本数が制約され、延いてはボール数を増やして高密度化する設計が制約されるという問題もある。また、ベースを成すポリイミドフィルムは、製造上の搬送キャリアの役割もあるため、薄膜化が難しいので、材料使用量の低減、材料価格の低減が難しく、また、両面の回路間の接続性が悪いという問題もあり、更に、厚さ分のポリイミドに吸収される水分が多く、実装時のパッケージクラックをもたらす原因にもなるという問題もある。
【００１１】
また、この配線回路基板を積層して、半導体集積回路装置を製造する場合には、半田ボールを介在して配線回路基板間を接続する必要があるが、接続の際には、半田ボールの熱による溶融加圧により半田が変形して、半導体チップへのダメージが生じやすいという問題がある。また、半田ボールの高さにはバラツキが生じやすく、配線回路基板を精度良く積層していくことは困難であるという問題がある。
【００１２】
本発明は、上記事情を鑑みてなされたものであり、その目的とするところは、製造過程における種々の問題を解決して、品質及び生産効率の向上を図ると共に、薄型化及び高集積化を実現する配線回路基板の製造方法、及び、この配線回路基板を用いた半導体集積回路装置の製造方法を提供することにある。
【００１３】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明は、エッチングストップ層を挟んでバンプ形成用金属層と配線膜形成用金属層とを有する多層金属板を用いて、配線回路基板を製造する配線回路基板の製造方法であって、前記バンプ形成用金属層の表面に、エッチングにより、半導体チップを搭載する領域を囲うように配列され、他の配線回路基板との電気的導通部分となる複数のバンプを、少なくとも１組形成するバンプ形成工程を含むことを特徴とする。
【００１４】
また、請求項２記載の発明は、請求項１記載の配線回路基板の製造方法であって、前記バンプ形成工程においては、前記複数のバンプを形成すると共に、前記複数のバンプの並びを囲う外枠部を、さらに形成することを特徴とする。
【００１５】
また、請求項３記載の発明は、請求項１乃至請求項２に記載の配線回路基板の製造方法であって、前記半導体チップを搭載する領域に半導体チップを搭載した後、前記外枠部内の領域に絶縁材を充填する充填工程を、さらに含むことを特徴とする。
【００１６】
また、請求項４記載の発明は、請求項３に記載の配線回路基板の製造方法であって、前記充填工程においては、前記外枠部内の領域を蓋により封止し、前記複数のバンプの表面と前記蓋とを密着させた状態で、前記絶縁材を充填することを特徴とする。
【００１７】
また、請求項５記載の発明は、請求項３又は請求項４に記載の配線回路基板の製造方法であって、前記充填工程の後に、前記半導体チップ、前記複数のバンプ及び前記外枠の表面を面一に研磨する研磨工程を、さらに含むことを特徴とする。
【００１８】
上記課題を解決するために、請求項６記載の発明は、エッチングストップ層を挟んでバンプ形成用金属層と配線膜形成用金属層とを有する多層金属板を用いて、配線回路基板を製造する配線回路基板の製造方法であって、前記バンプ形成用金属層の表面に、エッチングにより、半導体チップを搭載する部分となる凸部と、この凸部を囲うように配列され、他の配線回路基板との電気的導通部分となる複数のバンプを、少なくとも１組形成するバンプ形成工程を含むことを特徴とする。
【００１９】
また、請求項７記載の発明は、請求項６記載の配線回路基板の製造方法であって、前記バンプ形成工程においては、前記凸部及び前記複数のバンプを形成すると共に、前記複数のバンプの並びを囲う外枠部を形成することを特徴とする。
【００２０】
また、請求項８記載の発明は、請求項６又は請求項７に記載の配線回路基板の製造方法であって、前記外枠部内の領域に絶縁材を充填する第１の充填工程を、さらに含むことを特徴とする。
【００２１】
また、請求項９記載の発明は、請求項８に記載の配線回路基板の製造方法であって、前記第１の充填工程の後に、前記凸部、前記複数のバンプ及び前記外枠部の表面を面一に研磨する研磨工程を、さらに含むことを特徴とする。
【００２２】
また、請求項１０記載の発明は、請求項９記載の配線回路基板の製造方法であって、前記研磨工程の後に、前記凸部をエッチングして、半導体チップを搭載する領域を形成する搭載領域形成工程を、さらに含むことを特徴とする。
【００２３】
また、請求項１１記載の発明は、請求項１乃至請求項２に記載の配線回路基板の製造方法であって、前記半導体チップを搭載する領域に半導体チップを搭載した後、前記半導体チップを搭載する領域に絶縁材を充填する第２の充填工程を、さらに含むことを特徴とする。
【００２４】
また、請求項１２記載の発明は、請求項３又は請求項１１に記載の配線回路基板の製造方法であって、前記搭載は、フリップチップ、又は、ワイヤーボンディングにより行われることを特徴とする。
【００２５】
また、請求項１３記載の発明は、請求項３、請求項８又は請求項１１に記載の配線回路基板の製造方法であって、前記絶縁材は、熱可塑性樹脂、熱硬化性樹脂又はセラミック樹脂の何れかであることを特徴とする。
【００２６】
また、請求項１４記載の発明は、請求項１乃至請求項１３の何れか一項に記載の配線回路基板の製造方法であって、前記配線膜形成用金属層の表面をエッチングすることにより、前記複数のバンプと対応する位置に第１の配線膜を形成する第１の配線膜形成工程を、さらに含むことを特徴とする。
【００２７】
また、請求項１５記載の発明は、請求項１４記載の配線回路基板の製造方法であって、前記第１の配線膜の表面に、前記複数のバンプと対応する位置に第１の孔部が形成された第１の絶縁膜を形成する第１の絶縁膜形成工程を、さらに含むことを特徴とする。
【００２８】
また、請求項１６記載の発明は、請求項１５記載の配線回路基板の製造方法であって、前記第１の絶縁膜の表面に金属メッキを施すことにより、前記第１の孔部に第１のメッキバンプを形成する第１のメッキバンプ形成工程を、さらに含むことを特徴とする。
【００２９】
また、請求項１７記載の発明は、請求項１６記載の配線回路基板の製造方法であって、前記第１のメッキバンプ形成工程の後に、前記第１の絶縁膜の表面に第２の配線膜形成用金属層を積層して、前記第２の配線膜形成用金属層の表面をエッチングすることにより、前記第１のメッキバンプと対応する位置に第２の配線膜を形成する第２の配線膜形成工程を、さらに含むことを特徴とする。
【００３０】
また、請求項１８記載の発明は、請求項１７記載の配線回路基板の製造方法であって、前記第２の配線膜の表面に、前記第１のメッキバンプと対応する位置に第２の孔部が形成された第２の絶縁膜を形成する第２の絶縁膜形成工程を、さらに含むことを特徴とする。
【００３１】
また、請求項１９記載の発明は、請求項１８記載の配線回路基板の製造方法であって、前記第２の絶縁膜の表面に金属メッキを施すことにより、前記第２の孔部に第２のメッキバンプを形成する第２のメッキバンプ形成工程を、さらに含むことを特徴とする。
【００３２】
上記課題を解決するために、請求項２０記載の発明は、請求項１６又は請求項１９に記載の配線回路基板を複数用いて、半導体集積回路装置を製造する半導体集積回路装置の製造方法であって、前記配線回路基板を複数積層した後、個々の配線回路基板の前記外枠部内の領域に充填された絶縁材と、これに隣接する他の配線回路基板の前記第１の絶縁膜又は前記第２の絶縁膜とを溶着することで、これらを固定する積層工程を含むことを特徴とする。
【００３３】
また、請求項２１記載の発明は、請求項２０記載の半導体集積回路装置の製造方法であって、前記積層工程においては、前記個々の配線回路基板のバンプと、これに隣接する他の配線回路基板のメッキバンプとを電気的に接合させることを特徴とする。
【００３４】
また、請求項２２記載の発明は、請求項２１記載の半導体集積回路装置の製造方法であって、前記バンプ形成用金属層及び前記メッキバンプは、共に銅材からなり、前記電気的な接合は、Ｃｕ−Ｃｕ接合技術により行われることを特徴とする。
【００３５】
また、請求項２３記載の発明は、請求項２０乃至請求項２２の何れか一項に記載の半導体集積回路装置の製造方法であって、前記積層され固定された複数の配線回路基板の同一面にある複数を、個別にダイシングするダイシング工程を、さらに含むことを特徴とする。
【００３６】
【発明の実施の形態】
以下、本発明に係る配線回路基板の製造方法、及び、この配線回路基板を用いた半導体集積回路装置の製造方法の様々な実施形態について、図面を参照しながら具体的に説明する。
【００３７】
［第１の実施形態］
＜配線回路基板の製造方法＞
図１に、本実施形態における配線回路基板及び半導体集積回路装置の各製造工程における構成を表す断面図を示す。尚、当該配線回路基板は、配線膜が単層構造となっている。
【００３８】
図１（Ａ）に示すように、まず、半導体チップを搭載するための配線回路基板の母材である多層金属板１を用意する。当該多層金属板１は、厚さ７０〜１５０μｍの銅箔からなるバンプ形成用金属層２の一方の主面に、厚さ０．５〜２μｍのニッケル層からなるエッチングストップ層３を介して、厚さ９〜３５μｍの銅箔からなる配線膜形成用金属層４が積層されてなる。
【００３９】
（配線膜形成工程）
次に、図１（Ｂ）に示すように、配線膜形成用金属層４を部分的にマスキング、具体的には、所定の配線パターンを残す形状にてマスキングした後、これをエッチングすることで、即ち、選択的エッチングによりパターニングすることで、配線膜４ａを形成する。この選択的エッチングにおいて、エッチングストップ層３は、バンプ形成用金属層２がエッチングされることを阻む。因みに、この選択的エッチングの具体例としては、サブトラクティブ法（Ｓｕｂｔｒａｃｔｉｖｅｐｒｏｃｅｓｓ）によるアルカリエッチングがある。また、アディティブ法（Ａｄｄｉｔｉｖｅ ｐｒｏｃｅｓｓ）によりエッチングを行う場合には、多層金属板１に替わり、単層金属板（必要に応じてＮｉ／Ａｕ／Ｎｉ／Ｃｕの組み合わせ）を用意することになる。
【００４０】
（絶縁膜形成工程）
次に、図１（Ｃ）に示すように、配線膜４ａの形成面に、例えばポリイミド等の熱可塑性樹脂（場合によっては、熱硬化性樹脂）からなる絶縁膜５を接着する。さらに、この絶縁膜５の所定の位置、具体的には、後述するスタック用端子バンプ８と対応する位置に孔部６を形成する。因みに、絶縁膜５に孔部６を形成する手法としては、レーザーにより加工する方法や、絶縁膜５を配線膜４ａの形成面に接着する以前に、パンチングにより形成する方法や、絶縁膜５を感光性樹脂により構成して、これを感光することで形成する方法などがある。
【００４１】
（メッキバンプ形成工程）
次に、図１（Ｄ）に示すように、絶縁膜５の主面に、例えばフォトレジスト膜を選択的に形成して、このフォトレジスト膜をマスクとして、例えば銅等の金属をメッキすることにより、孔部６にメッキバンプである端子中間バンプ７を形成する。また、必要に応じて、端子中間バンプ７の端面に金をメッキする。尚、端子中間バンプ７を形成した後には、この端子中間バンプ７をマスクとしてフォトレジスト膜をエッチングする必要がある。
【００４２】
ところで、図１（Ｃ）、（Ｄ）の工程は、図１（Ｃ´）に示す工程に置き換えることも可能である。
【００４３】
例えば、図１（Ｃ´）に示すように、図１（Ｂ）の状態において、配線膜４ａの主面に、例えばフォトレジスト膜を選択的に形成して、このフォトレジスト膜をマスクとして、例えば銅等の金属をメッキすることにより、所定の位置、具体的には、後述するスタック用端子バンプ８と対応する位置に端子中間バンプ７を形成して、この端子中間バンプ７に対応した位置に孔部６が形成された絶縁膜５を接着する。尚、このような場合には、絶縁膜５は、熱硬化性樹脂により構成する。
【００４４】
（バンプ形成工程）
次に、図１（Ｅ）に示すように、バンプ形成用金属層２を部分的にマスキング、具体的には、後述するスタック用端子バンプ８とスティフナー９を残す形状にてマスキングした後、これをエッチングすることで、即ち、選択的エッチングによりパターニングすることで、孔部２ａを形成すると共に、他の配線回路基板との電気的導通部分となるバンプである複数のスタック用端子バンプ８と、これら複数のスタック用端子バンプ８の並びを囲う外枠部であるスティフナー９を形成する。この選択的エッチングにおいて、エッチングストップ層３は、配線膜４ａがエッチングされることを阻む。
【００４５】
（充填工程）
次に、図１（Ｆ）に示すように、スタック用端子バンプ８に囲まれる半導体チップ搭載領域の配線膜４ａ上に半導体チップ１０を搭載して、半田ボール１１を形成する。即ち、Ｆｒｉｐ Ｃｈｉｐ実装を行う。これにより、半導体チップ１０は、配線膜４ａ上に実装される。このときの状態を、図２（Ａ）に示す。同図に示すように、本実施形態においては、配線膜４ａ上にスティフナー９を形成することにより、その剛性が高まるため、配線膜４ａの捩れや歪による変形が防がれて、平坦な面に半導体チップ１０を搭載することができる。尚、同図に示すように、配線回路基板は、同一面に複数個を配置することとし、これらを同時に加工する。また、半導体チップ１０を配線膜４ａ上に実装する手法としては、この他にも、例えばワイヤーボンディング（Ｗｉｒｅ Ｂｏｎｄｉｎｇ）による方法や、異方性導電フィルム（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）を用いた接合方法がある。
【００４６】
次に、図１（Ｇ）に示すように、孔部２ａに、例えばエポキシ樹脂等の熱可塑性樹脂や、熱硬化性樹脂からなる絶縁材１２を充填する。これにより、半導体チップ１０を含む、スタック用端子バンプ８や、スティフナー９の表面までが絶縁材１２によりモールドされる。このときの状態を、図２（Ｂ）に示す。
【００４７】
（研磨工程）
次に、図１（Ｈ）に示すように、絶縁材１２によりモールドされたスタック用端子バンプ８や、スティフナー９の表面を研磨機により面一に研磨する。これにより、これらの表面をモールドしていた絶縁材１２が取り除かれて、スタック用端子バンプ８や、スティフナー９の表面が露出する。これにより、半導体チップ１０を搭載した配線回路５０が製造される。このときの状態を、図２（Ｂ）に示す。尚、この際、半導体チップ１０の表面を越えてまで研磨を行い、当該半導体チップ１０の厚さを必要なだけ薄くすることもできる。これにより、インターポーザー厚を薄くして、薄型化及び高集積化（これを積層した場合）の向上を図ることができる。また、このような場合、半導体チップ１０は、絶縁材１２によりモールドされているので、安定性が高く、これを破損することなく研磨を行うことができる。この際、必要に応じて、スタック用端子バンプ８の端面に金をメッキする。
【００４８】
ところで、図１（Ｇ）、（Ｈ）の工程は、図１（Ｇ´）に示す工程に置き換えることも可能である。
【００４９】
例えば、図１（Ｇ´）に示すように、孔部２ａを蓋１３により或る程度の圧力をかけて密着封止して、蓋１３に形成された図示省略の孔部より絶縁材１２を注入し、半導体チップ１０を含む、スタック用端子バンプ８や、スティフナー９をモールドした後、蓋１３を取り除く。即ち、トランスファーモールドを行う。これにより、容易に、且つ、精度良く成型を行うことができる。また、この際、スタック用端子バンプ８や、スティフナー９の表面は、蓋１３により覆われるため、これらは絶縁材１２によりモールドされることがなく、上述したような研磨を行う必要がなくなる。
【００５０】
次に、バーンインテスト（ｂｕｒｎ−ｉｎ ｔｅｓｔ）を行う。即ち、配線回路基板５０に搭載される半導体チップ１０に対して、恒温槽中にて、外部から加速ストレスとなる電源電圧、入力信号を一定時間印加する。その後、外部に取り出し、良品／不良品の判定を行う。これにより不良品が取り除かれる。
【００５１】
＜半導体集積回路装置の製造方法＞
（積層工程）
次に、図１（Ｉ）に示すように、配線回路基板（但し、同一面に複数個を配置したもの）５０の複数を３次元的に積層する。この際、半導体チップ１０をモールドした絶縁材１２にＳｉＯ２やＡｌ系のフィラーが大量に混入された樹脂を用いることにより、これらを同時に加熱圧着（溶着）することが可能になり、且つ、高い寸法安定性を得ることが可能になる。これにより、半導体チップ１０が搭載された状態で、面付けされた状態でも３次元実装を行うことが可能になる。また、この際、個々の配線回路基板の端子中間バンプ７と、これに隣接する他の配線回路基板のスタック用端子バンプ８とを電気的に接合する。尚、これらは、Ｃｕ‐Ｃｕ接合技術を用いて接合する。当該Ｃｕ‐Ｃｕ接合技術は、本願出願人会社が、特開２００２−２６４７９号公報において紹介する技術であり、その内容を簡潔に述べれば、銅配線膜（本実施形態のスタック用端子バンプ８に対応する）の銅バンプ（本実施形態の端子中間バンプ７に対応する）接続部分を、銅バンプ頂面にあたる、或いは、頂面をよぎる上縁を有する形状（例えば、メッシュ状）にして、一方、銅バンプは、その頂面、或いは、この頂面を粗面化して接続性を高めて、これらを熱圧着するというものである。このような技術を用いて接合することにより、端子中間バンプ７とスタック用端子バンプ８は、安定して、且つ、強固に接合される。また、従来の半田による接合においては、フラックスの分解物が残留して、障害を発生させる問題があるが、当該技術においては、このような問題は生じない。このときの状態を、図２（Ｃ）に示す。
【００５２】
ところで、半導体チップ１０は、３次元実装を行う前に、配線膜４ａ上に実装することにしても良い。尚、この詳細については、［第３の実施形態］の処で説明する。
【００５３】
（ダイシング工程）
次に、図１（Ｊ）に示すように、この３次元実装された配線回路基板５０の集合体を、同一面にある複数の配線回路基板５０が個別になるようにダイシングする。この際、必要に応じて、スティフナー９の部分を取り除く。これにより、複数の半導体集積回路装置１００が同時に製造される。従って、生産効率が向上される。このときの状態を、図２（Ｄ）に示す。
【００５４】
以上に説明したように、本実施形態における配線回路基板の製造方法においては、まず、配線膜４ａ上にスティフナー９を形成することにより、その剛性が高まるため、半導体チップ１０を搭載する際には、配線膜４ａの捩れや歪による変形が防がれて、平坦な面に搭載することができる。また、半導体チップ１０を絶縁材１２によりモールドするので、安定性が高く、これを破損することなく研磨して、インターポーザー厚を薄くすることができる。これにより、薄型化及び高集積化（これを積層した場合）の向上を図ることができる。また、孔部２ａを蓋１３により封止して、蓋１３に形成された図示省略の孔部より絶縁材１２を注入し、半導体チップ１０を含む、スタック用端子バンプ８やスティフナー９をモールドする、所謂、トランスファーモールドを行うことで、容易に且つ精度良く成型を行うことができる。また、この場合、スタック用端子バンプ８やスティフナー９の表面は、蓋１３により覆われるため、これらは絶縁材１２によりモールドされることがなく、これらの表面を研磨する工程を省くことができる。
【００５５】
また、以上に説明したように、本実施形態における半導体集積回路装置の製造方法においては、配線回路基板（但し、同一面に複数個を配置したもの）５０の複数を３次元的に積層して、これらを同時に加熱圧着（溶着）することで、高い寸法安定性を得ることができると共に、この際、Ｃｕ接合技術を用いて、個々の配線回路基板の端子中間バンプ７と、これに隣接する他の配線回路基板のスタック用端子バンプ８とを電気的に接合するので、端子中間バンプ７とスタック用端子バンプ８とを安定して、且つ、強固に接合することができる。また、従来の半田による接合においては、フラックスの分解物が残留して、障害を発生させる問題があるが、当該技術においては、このような問題は生じない。また、３次元実装された配線回路基板５０の集合体を、同一面にある複数の配線回路基板５０が個別になるようにダイシングすることで、複数の半導体集積回路装置１００を同時に製造することができ、これをもって、生産効率を向上することができる。
【００５６】
［第２の実施形態］
＜配線回路基板の製造方法＞
図３に、本実施形態における配線回路基板及び半導体集積回路装置の各製造工程における構成を表す断面図を示す。尚、当該配線回路基板は、上述した［第１の実施形態］と基本的に同一の構造を有するものであり、各製造工程に関する種々の他例については、上述した内容と同様であるので、その説明は省略することにする。また、図においては、共通する構成要素に関しては、同一の符号を付することにする。
【００５７】
図３（Ａ）に示すように、まず、半導体チップを搭載するための配線回路基板の母材である多層金属板１を用意する。当該多層金属板１は、厚さ７０〜１５０μｍの銅箔からなるバンプ形成用金属層２の一方の主面に、厚さ０．５〜２μｍのニッケル層からなるエッチングストップ層３を介して、厚さ９〜３５μｍの銅箔からなる配線膜形成用金属層４が積層されてなる。
【００５８】
（バンプ形成工程）
次に、図３（Ｂ）に示すように、バンプ形成用金属層２を部分的にマスキング、具体的には、後述するスタック用端子バンプ８とスティフナー９を残す形状にてマスキングした後、これをエッチングすることで、即ち、選択的エッチングによりパターニングすることで、孔部２ａを形成すると共に、他の配線回路基板との電気的導通部分となるバンプである複数のスタック用端子バンプ８と、これら複数のスタック用端子バンプ８の並びを囲う外枠部であるスティフナー９を形成する。この選択的エッチングにおいて、エッチングストップ層３は、配線膜４ａがエッチングされることを阻む。
【００５９】
（充填工程）
次に、図３（Ｃ）に示すように、スタック用端子バンプ８に囲まれる半導体チップ搭載領域の配線膜４ａ上に半導体チップ１０を搭載して、半田ボール１１を形成する。即ち、Ｆｒｉｐ Ｃｈｉｐ実装を行う。これにより、半導体チップ１０は、配線膜４ａ上に実装される。尚、本実施形態においては、配線膜４ａ上にスティフナー９を形成することにより、その剛性が高まるため、配線膜４ａの捩れや歪による変形が防がれて、平坦な面に半導体チップ１０を搭載することができる。
【００６０】
次に、図３（Ｄ）に示すように、孔部２ａに熱可塑性樹脂や熱硬化性樹脂からなる絶縁材１２を充填する。これにより、半導体チップ１０を含む、スタック用端子バンプ８や、スティフナー９の表面までが絶縁材１２によりモールドされる。
【００６１】
（研磨工程）
次に、図３（Ｅ）に示すように、絶縁材１２によりモールドされたスタック用端子バンプ８や、スティフナー９の表面を研磨機により面一に研磨する。これにより、これらの表面をモールドしていた絶縁材１２が取り除かれて、スタック用端子バンプ８や、スティフナー９の表面が露出する。尚、この際、半導体チップ１０の表面を越えてまで研磨を行い、当該半導体チップ１０の厚さを必要なだけ薄くすることもできる。これにより、インターポーザー厚を薄くして、薄型化及び高集積化（これを積層した場合）の向上を図ることができる。また、このような場合、半導体チップ１０は、絶縁材１２によりモールドされているので、安定性が高く、これを破損することなく研磨を行うことができる。この際、必要に応じて、スタック用端子バンプ８の端面に金をメッキする。
【００６２】
ところで、図３（Ｄ）、（Ｅ）の工程は、図３（Ｄ´）に示す工程に置き換えることも可能である。
【００６３】
例えば、図３（Ｄ´）に示すように、孔部２ａを蓋１３により或る程度の圧力をかけて密着封止して、蓋１３に形成された図示省略の孔部より絶縁材１２を注入し、半導体チップ１０を含む、スタック用端子バンプ８や、スティフナー９をモールドした後、蓋１３を取り除く。即ち、トランスファーモールドを行う。これにより、容易に、且つ、精度良く成型を行うことができると共に、この際、スタック用端子バンプ８や、スティフナー９の表面は、蓋１３により覆われるため、これらは絶縁材１２によりモールドされることがなく、上述したような研磨を行う必要がなくなる。
【００６４】
（配線膜形成工程）
次に、図３（Ｆ）に示すように、配線膜形成用金属層４を部分的にマスキング、具体的には、所定の配線パターンを残す形状にてマスキングした後、これをエッチングすることで、即ち、選択的エッチングによりパターニングすることで、スタック用端子バンプ８と対応する位置に配線膜４ａを形成する。この選択的エッチングにおいて、エッチングストップ層３は、バンプ形成用金属層２がエッチングされることを阻む。
【００６５】
（絶縁膜形成工程）
次に、図３（Ｇ）に示すように、配線膜４ａの形成面に、例えば熱可塑性樹脂（場合によっては、熱硬化性樹脂）からなる絶縁膜５を接着する。さらに、この絶縁膜５の所定の位置、具体的には、スタック用端子バンプ８と対応する位置に孔部６を形成する。
【００６６】
次に、図３（Ｈ）に示すように、孔部６に半田ボール１４を形成する。
【００６７】
次に、図３（Ｉ）に示すように、ダイシングを行うことでスティフナー９の部分を取り除く。これにより、半導体チップ１０を搭載した配線回路基板５１が製造される。
【００６８】
次に、バーンインテスト（ｂｕｒｎ−ｉｎ ｔｅｓｔ）を行う。即ち、配線回路基板５１に搭載される半導体チップ１０に対して、恒温槽中にて、外部から加速ストレスとなる電源電圧、入力信号を一定時間印加する。その後、外部に取り出し、良品／不良品の判定を行う。これにより不良品が取り除かれる。
【００６９】
＜半導体集積回路の製造方法＞
（積載工程）
次に、図３（Ｊ）に示すように、当該配線回路基板５１の複数を３次元的に積層する。この際、半田ボール１４とスタック用端子バンプ８を接合する。これにより、半導体集積回路装置１０１が作成される。
【００７０】
ところで、半導体チップ１０は、３次元実装を行う前の途中過程において、配線膜４ａ上に実装することにしても良い。尚、この詳細については、［第３の実施形態］の処で説明する。
【００７１】
以上に説明したように、本実施形態における配線回路基板の製造方法においては、第１の実施形態と同様に、まず、配線膜４ａ上にスティフナー９を形成することにより、その剛性が高まるため、半導体チップ１０を搭載する際には、配線膜４ａの捩れや歪による変形が防がれて、平坦な面に搭載することができる。また、半導体チップ１０を絶縁材１２によりモールドするので、安定性が高く、これを破損することなく研磨して、インターポーザー厚を薄くすることができる。これにより、薄型化及び高集積化（これを積層した場合）の向上を図ることができる。また、孔部２ａを蓋１３により封止して、蓋１３に形成された図示省略の孔部より絶縁材１２を注入し、半導体チップ１０を含む、スタック用端子バンプ８やスティフナー９をモールドする、所謂、トランスファーモールドを行うことで、容易に且つ精度良く成型を行うことができる。また、この場合、スタック用端子バンプ８やスティフナー９の表面は、蓋１３により覆われるため、これらは絶縁材１２によりモールドされることがなく、これらの表面を研磨する工程を省くことができる。
【００７２】
また、以上に説明したように、本実施形態における半導体集積回路装置の製造方法においては、配線回路基板５１の複数を３次元的に積層する際に、従来の半田ボール１４による接合技術を用いて、個々の配線回路基板のスタック用端子バンプ８と、これに隣接する他の配線回路基板の配線膜４ａとを電気的に接合することができる。
【００７３】
［第３の実施形態］
＜配線回路基板の製造方法＞
図４及び図５に、本実施形態における配線回路基板及び半導体集積回路装置の各製造工程における構成を表す断面図を示す。尚、当該配線回路基板は、上述した［第１の実施形態］と基本的に同一の構造を有するものであり、各製造工程に関する種々の他例については、上述した内容と同様であるので、その説明は省略することにする。また、図においては、共通する構成要素に関しては、同一の符号を付することにする。
【００７４】
図４（Ａ）に示すように、まず、半導体チップを搭載するための配線回路基板の母材である多層金属板１を用意する。当該多層金属板１は、厚さ７０〜１５０μｍの銅箔からなるバンプ形成用金属層２の一方の主面に、厚さ０．５〜２μｍのニッケル層からなるエッチングストップ層３を介して、厚さ９〜３５μｍの銅箔からなる配線膜形成用金属層４が積層されてなる。
【００７５】
（バンプ形成工程）
次に、図４（Ｂ）に示すように、バンプ形成用金属層２を部分的にマスキング、具体的には、後述するスタック用端子バンプ８、スティフナー９及び半導体チップ搭載部分１５を残す形状にてマスキングした後、これをエッチングすることで、即ち、選択的エッチングによりパターニングすることで、孔部２ａを形成すると共に、複数のスタック用端子バンプ８と、これら複数のスタック用端子バンプ８の並びを囲うスティフナー９と、凸部である半導体チップ搭載部分１５を形成する。この選択的エッチングにおいて、エッチングストップ層３は、配線膜４ａがエッチングされることを阻む。
【００７６】
（第１の充填工程）
次に、図４（Ｃ）に示すように、孔部２ａに熱可塑性樹脂や熱硬化性樹脂からなる絶縁材１２を充填する。これにより、スタック用端子バンプ８や、スティフナー９や、半導体チップ搭載部分１５の表面までが絶縁材１２によりモールドされる。
【００７７】
（研磨工程）
次に、図４（Ｄ）に示すように、絶縁材１２によりモールドされたスタック用端子バンプ８や、スティフナー９や、半導体チップ搭載部分１５の表面を研磨機により面一に研磨する。これにより、これらの表面をモールドしていた絶縁材１２が取り除かれて、スタック用端子バンプ８や、スティフナー９や、半導体チップ搭載部分１５の表面が露出する。
【００７８】
次に、図４（Ｅ）に示すように、研磨面、即ち、スタック用端子バンプ８や、スティフナー９や、半導体チップ搭載部分１５の表面にレジストを塗布して、レジスト膜１６を形成する。また、配線膜形成用金属層４の主面にレジストを塗布してレジスト膜１７を形成する。
【００７９】
次に、図４（Ｆ）に示すように、レジスト膜１６を露光及び現像することにより、パターニングを行う。
【００８０】
（搭載領域形成工程）
次に、図４（Ｇ）に示すように、バンプ形成用金属層２を選択的エッチングによりパターニングすることにより半導体チップ搭載孔部１８を形成する。この選択的エッチングにおいて、エッチングストップ層３は、配線膜形成用金属層４がエッチングされることを阻む。さらに、レジスト膜１６、１７を剥離させる。
【００８１】
（第２の充填工程）
次に、図４（Ｈ）に示すように、半導体チップ搭載孔部１８内の配線膜４ａ上に半導体チップ１０を搭載して、半田ボール１１を形成する。即ち、Ｆｒｉｐ Ｃｈｉｐ実装を行う。これにより、半導体チップ１０は、配線膜４ａ上に実装される。尚、本実施形態においては、配線膜４ａ上にスティフナー９を形成することにより、その剛性が高まるため、配線膜４ａの捩れや歪による変形が防がれて、平坦な面に半導体チップ１０を搭載することができる。また、半導体チップ搭載孔部１８をガイドとして半導体チップ１０を配線膜４ａ上に搭載することができるので、適正な位置に、これを位置決めすることができる。尚、半導体チップ搭載孔部１８の深さは、配線膜４ａ上に実装された半導体チップ１０の高さと同様、或いは、それ以上の大きさを有していることとする。
【００８２】
次に、図４（Ｉ）に示すように、半導体チップ搭載孔部１８に熱可塑性樹脂や熱硬化性樹脂からなる絶縁材１２ａを充填する。これにより、半導体チップ１０は表面を残した状態で絶縁材１２ａによりモールドされる。
【００８３】
（配線膜形成工程）
次に、図４（Ｊ）に示すように、配線膜形成用金属層４を部分的にマスキング、具体的には、所定の配線パターンを残す形状にてマスキングした後、これをエッチングすることで、即ち、選択的エッチングによりパターニングすることで、スタック用端子バンプ８と対応する位置に配線膜４ａを形成する。この選択的エッチングにおいて、エッチングストップ層３は、バンプ形成用金属層２がエッチングされることを阻む。
【００８４】
（絶縁膜形成工程）
次に、図４（Ｋ）に示すように、配線膜４ａの形成面に、例えば熱可塑性樹脂（場合によっては、熱硬化性樹脂）からなる絶縁膜５を接着する。さらに、この絶縁膜５の所定の位置、具体的には、スタック用端子バンプ８と対応する位置に孔部６を形成する。
【００８５】
ところで、図４（Ｆ）〜（Ｋ）の工程は、図４（Ｆ´）〜（Ｊ´）に示す工程に置き換えることも可能である。
【００８６】
例えば、図４（Ｆ´）に示すように、レジスト膜１７を露光及び現像することにより、パターニングを行う。さらに、配線膜形成用金属層４を選択的エッチングによりパターニングすることにより、スタック用端子バンプ８と対応する位置に配線膜４ａを形成する。この選択的エッチングにおいて、エッチングストップ層３は、バンプ形成用金属層２がエッチングされることを阻む。さらに、レジスト膜１６、１７を剥離させる。
【００８７】
次に、図４（Ｇ´）に示すように、配線膜４ａの形成面に、例えば熱可塑性樹脂（場合によっては、熱硬化性樹脂）からなる絶縁膜５を接着する。さらに、この絶縁膜５の所定の位置、具体的には、スタック用端子バンプ８と対応する位置に孔部６を形成する。
【００８８】
次に、図４（Ｈ´）に示すように、バンプ形成用金属層２を部分的にマスキング、具体的には、半導体チップ搭載部分１５を除いた形状にてマスキングした後、これをエッチングすることで、即ち、選択的エッチングによりパターニングすることで、半導体チップ搭載部分１５を取り除き半導体チップ搭載孔部１８を形成する。この選択的エッチングにおいて、エッチングストップ層３は、配線膜形成用金属層４がエッチングされることを阻む。
【００８９】
次に、図４（Ｉ´）に示すように、半導体チップ搭載孔部１８内の配線膜４ａ上に半導体チップ１０を搭載して、半田ボール１１を形成する。即ち、ＦｒｉｐＣｈｉｐ実装を行う。これにより、半導体チップ１０は、配線膜４ａ上に実装される。尚、本実施形態においては、配線膜４ａ上にスティフナー９を形成することにより、その剛性が高まるため、配線膜４ａの捩れや歪による変形が防がれて、平坦な面に半導体チップ１０を搭載することができる。また、半導体チップ搭載孔部１８をガイドとして半導体チップ１０を配線膜４ａ上に搭載することができるので、適正な位置に、これを位置決めすることができる。尚、半導体チップ搭載孔部１８の深さは、配線膜４ａ上に実装された半導体チップ１０の高さと同様、或いは、それ以上の大きさを有していることとする。
【００９０】
次に、図４（Ｊ´）に示すように、半導体チップ搭載孔部１８に熱可塑性樹脂や熱硬化性樹脂からなる絶縁材１２ａを充填する。これにより、半導体チップ１０は、例えば表面を残した状態で絶縁材１２ａによりモールドされる。
【００９１】
次に、図４（Ｌ）に示すように、孔部６に半田ボール１４を形成する。
【００９２】
次に、図５（Ｍ）に示すように、ダイシングを行うことでスティフナー９の部分を取り除く。これにより、半導体チップ１０を搭載した配線回路基板５２が製造される。
【００９３】
次に、バーンインテスト（ｂｕｒｎ−ｉｎ ｔｅｓｔ）を行う。即ち、配線回路基板５２に搭載される半導体チップ１０に対して、恒温槽中にて、外部から加速ストレスとなる電源電圧、入力信号を一定時間印加する。その後、外部に取り出し、良品／不良品の判定を行う。これにより不良品が取り除かれる。
【００９４】
＜半導体集積回路装置の製造方法＞
（積層工程）
次に、図５（Ｎ）に示すように、当該配線回路基板５２の複数を３次元的に積層する。この際、半田ボール１４とスタック用端子バンプ８を接合する。これにより、半導体集積回路装置１０２が製造される。
【００９５】
以上に説明したように、本実施形態における配線回路基板の製造方法においては、第１の実施形態と同様に、まず、配線膜４ａ上にスティフナー９を形成することにより、その剛性が高まるため、半導体チップ１０を搭載する際には、配線膜４ａの捩れや歪による変形が防がれて、平坦な面に搭載することができる。また、半導体チップ１０を絶縁材１２ａによりモールドするので、安定性が高く、これを破損することなく研磨して、インターポーザー厚を薄くすることができる。これにより、薄型化及び高集積化（これを積層した場合）の向上を図ることができる。さらに、本実施形態における配線回路基板の製造方法においては、半導体チップ搭載孔部１８をガイドとして半導体チップ１０を配線膜４ａ上に搭載することができるので、適正な位置に、これを位置決めすることができる。
【００９６】
また、以上に説明したように、本実施形態における半導体集積回路装置の製造方法においては、配線回路基板５２の複数を３次元的に積層する際に、従来の半田ボール１４による接合技術を用いて、個々の配線回路基板のスタック用端子バンプ８と、これに隣接する他の配線回路基板の配線膜４ａとを電気的に接合することができる。
【００９７】
［第４の実施形態］
＜配線回路基板の製造方法＞
図６に、本実施形態における配線回路基板及び半導体集積回路装置の各製造工程における構成を表す断面図を示す。尚、当該配線回路基板は、上述した［第１の実施形態］と基本的に同一の構造を有するものであり、各製造工程に関する種々の他例については、上述した内容と同様であるので、その説明は省略することにする。また、図においては、共通する構成要素に関しては、同一の符号を付することにする。
【００９８】
ところで、当該配線回路基板は、上述した［第３の実施形態］と途中（図４（Ｋ）、或いは、図４（Ｊ´））の製造工程が同一であるので、以下においては、これに続く製造工程に関して説明する。
【００９９】
（メッキバンプ形成工程）
図４（Ｋ）、或いは、図４（Ｊ´）に続いて、次に、図６（Ｌ）に示すように、絶縁膜５の主面に、例えばフォトレジスト膜を選択的に形成して、このフォトレジスト膜をマスクとして、例えば銅等の金属をメッキすることにより孔部６に端子中間バンプ７を形成する。また、必要に応じて、端子中間バンプ７の端面に金をメッキする。これにより、半導体チップ１０を搭載した配線回路基板５３が製造される。尚、端子中間バンプ７を形成した後には、この端子中間バンプ７をマスクとしてフォトレジスト膜をエッチングする必要がある。
【０１００】
次に、バーンインテスト（ｂｕｒｎ−ｉｎ ｔｅｓｔ）を行う。即ち、配線回路基板５３に搭載される半導体チップ１０に対して、恒温槽中にて、外部から加速ストレスとなる電源電圧、入力信号を一定時間印加する。その後、外部に取り出し、良品／不良品の判定を行う。これにより不良品が取り除かれる。
【０１０１】
＜半導体集積回路装置の製造方法＞
（積層工程）
次に、図６（Ｍ）に示すように、当該配線回路基板（但し、同一面に複数個を配置したもの）５３の複数を３次元的に積層する。この際、個々の配線回路基板の端子中間バンプ７と、これに隣接する他の配線回路基板のスタック用端子バンプ８とをＣｕ‐Ｃｕ接合技術を用いて電気的に接合する。
【０１０２】
（ダイシング工程）
次に、図６（Ｎ）に示すように、この３次元実装された配線回路基板５３の集合体を、同一面にある複数の配線回路基板５３が個別になるようにダイシングする。この際、必要に応じて、スティフナー９の部分を取り除く。これにより、複数の半導体集積回路装置１０３が同時に製造される。従って、生産効率が向上される。
【０１０３】
以上に説明したように、本実施形態における半導体集積回路装置の製造方法においては、配線回路基板（但し、同一面に複数個を配置したもの）５３の複数を３次元的に積層して、これらを同時に加熱圧着（溶着）することで、高い寸法安定性を得ることができると共に、この際、Ｃｕ接合技術を用いて、個々の配線回路基板の端子中間バンプ７と、これに隣接する他の配線回路基板のスタック用端子バンプ８とを電気的に接合するので、端子中間バンプ７とスタック用端子バンプ８とを安定して、且つ、強固に接合することができる。また、従来の半田による接合においては、フラックスの分解物が残留して、障害を発生させる問題があるが、当該技術においては、このような問題は生じない。また、３次元実装された配線回路基板５３の集合体を、同一面にある複数の配線回路基板５３が個別になるようにダイシングすることで、複数の半導体集積回路装置１０３を同時に製造することができ、これをもって、生産効率を向上することができる。
【０１０４】
［第５の実施形態］
＜配線回路基板の製造方法＞
図７及び図８に、本実施形態における配線回路基板及び半導体集積回路装置の各製造工程における構成を表す断面図を示す。尚、当該配線回路基板は、上述した［第１の実施形態］と基本的に同一の構造を有するものであり、各製造工程に関する種々の他例については、上述した内容と同様であるので、その説明は省略することにする。また、図においては、共通する構成要素に関しては、同一の符号を付することにする。
【０１０５】
図７（Ａ）に示すように、まず、半導体チップを搭載するための配線回路基板の母材である多層金属板１を用意する。当該多層金属板１は、厚さ７０〜１５０μｍの銅箔からなるバンプ形成用金属層２の一方の主面に、厚さ０．５〜２μｍのニッケル層からなるエッチングストップ層３を介して、厚さ９〜３５μｍの銅箔からなる配線膜形成用金属層４が積層されてなる。
【０１０６】
（バンプ形成工程）
次に、図７（Ｂ）に示すように、バンプ形成用金属層２を部分的にマスキング、具体的には、後述するスタック用端子バンプ８、スティフナー９及び半導体チップ搭載部分１５を残す形状にてマスキングした後、これをエッチングすることで、即ち、選択的エッチングによりパターニングすることで、孔部２ａを形成すると共に、複数のスタック用端子バンプ８と、これら複数のスタック用端子バンプ８の並びを囲うスティフナー９と、凸部である半導体チップ搭載部分１５を形成する。この選択的エッチングにおいて、エッチングストップ層３は、配線膜４ａがエッチングされることを阻む。
【０１０７】
（第１の充填工程）
次に、図７（Ｃ）に示すように、孔部２ａに、例えばアルミナ等のセラミック粉末及び樹脂の混合物からなる低温焼成セラミック材１９を充填する。さらに、これを例えば８００℃にて焼結させる。これにより、スタック用端子バンプ８や、スティフナー９や、半導体チップ搭載部分１５の表面までが低温焼成セラミック材１９によりモールドされる。尚、銅材の溶融温度は、約１０５０℃であり、上述の焼結温度よりも高いことから、このように半導体チップ搭載部分１５等をモールドする材料として低温焼成セラミック材１９を用いることも可能になる。
【０１０８】
（研磨工程）
次に、図７（Ｄ）に示すように、低温焼成セラミック材１９によりモールドされたスタック用端子バンプ８や、スティフナー９や、半導体チップ搭載部分１５の表面を研磨機により面一に研磨する。これにより、これらの表面をモールドしていた低温焼成セラミック材１９が取り除かれて、スタック用端子バンプ８や、スティフナー９や、半導体チップ搭載部分１５の表面が露出する。
【０１０９】
（配線膜形成工程）
次に、図７（Ｅ）に示すように、配線膜形成用金属層４を部分的にマスキング、具体的には、所定の配線パターンを残す形状にてマスキングした後、これをエッチングすることで、即ち、選択的エッチングによりパターニングすることでスタック用端子バンプ８と対応する位置に配線膜４ａを形成する。この選択的エッチングにおいて、エッチングストップ層３は、バンプ形成用金属層２がエッチングされることを阻む。
【０１１０】
次に、図７（Ｆ）に示すように、セラミック粉末と樹脂の混合物からなる厚膜ペーストにより受動素子２０を配線膜４ａに形成された孔部に形成する。尚、厚膜ペーストの焼結温度は、８００℃程度であるため、受動素子２０は、印刷により作り込むことができる。
【０１１１】
（絶縁膜形成工程）
次に、図７（Ｇ）に示すように、配線膜４ａの形成面に、例えば熱可塑性樹脂（場合によっては、熱硬化性樹脂）からなる絶縁膜５を接着する。これにより受動素子２０は、絶縁膜５によってモールドされる。さらに、この絶縁膜５の所定の位置、具体的には、スタック用端子バンプ８と対応する位置に孔部６を形成する。
【０１１２】
（メッキバンプ形成工程）
次に、図７（Ｈ）に示すように、絶縁膜５の主面に、例えばフォトレジスト膜を選択的に形成して、このフォトレジスト膜をマスクとして、例えば銅等の金属をメッキすることにより孔部６に端子中間バンプ７を形成する。また、必要に応じて、端子中間バンプ７の端面に金をメッキする。尚、端子中間バンプ７を形成した後には、この端子中間バンプ７をマスクとしてフォトレジスト膜をエッチングする必要がある。
【０１１３】
（搭載領域形成工程）
次に、図７（Ｉ）に示すように、バンプ形成用金属層２を部分的にマスキング、具体的には、半導体チップ搭載部分１５を除いた形状にてマスキングした後、これをエッチングすることで、即ち、選択的エッチングによりパターニングすることで、半導体チップ搭載孔部１８を形成する。この選択的エッチングにおいて、エッチングストップ層３は、配線膜形成用金属層４がエッチングされることを阻む。
【０１１４】
（第２の充填工程）
次に、図８（Ｊ）に示すように、半導体チップ搭載孔部１８内の配線膜４ａ上に半導体チップ１０を搭載して、半田ボール１１を形成する。即ち、Ｆｒｉｐ Ｃｈｉｐ実装を行う。これにより、半導体チップ１０は、配線膜４ａ上に実装される。尚、本実施形態においては、配線膜４ａ上にスティフナー９を形成することにより、その剛性が高まるため、配線膜４ａの捩れや歪による変形が防がれて、平坦な面に半導体チップ１０を搭載することができる。また、半導体チップ搭載孔部１８をガイドとして半導体チップ１０を配線膜４ａ上に搭載することができるので、適正な位置に、これを位置決めすることができる。尚、半導体チップ搭載孔部１８の深さは、配線膜４ａ上に実装された半導体チップ１０の高さと同様、或いは、それ以上の大きさを有していることとする。さらに、半導体チップ搭載孔部１８に熱可塑性樹脂や熱硬化性樹脂からなる絶縁材１２ａを充填する。これにより、半導体チップ１０は、例えば表面を残した状態で絶縁材１２ａによりモールドされる。これにより、半導体チップ１０を搭載した配線回路基板５４が製造される。
【０１１５】
次に、バーンインテスト（ｂｕｒｎ−ｉｎ ｔｅｓｔ）を行う。即ち、配線回路基板５４に搭載される半導体チップ１０に対して、恒温槽中にて、外部から加速ストレスとなる電源電圧、入力信号を一定時間印加する。その後、外部に取り出し、良品／不良品の判定を行う。これにより不良品が取り除かれる。
【０１１６】
＜半導体集積回路装置の製造方法＞
（積層工程）
次に、図８（Ｋ）に示すように、当該配線回路基板（但し、同一面に複数個を配置したもの）５４の複数を３次元的に積層する。また、この際、個々の配線回路基板の端子中間バンプ７と、これに隣接する他の配線回路基板のスタック用端子バンプ８とをＣｕ‐Ｃｕ接合技術を用いて電気的に接合する。
【０１１７】
（ダイシング工程）
次に、図８（Ｌ）に示すように、３次元実装された配線回路基板５４の集合体を、同一面にある複数の配線回路基板５４が個別になるようにダイシングする。この際、必要に応じて、スティフナー９の部分を取り除く。これにより、複数の半導体集積回路装置１０４が同時に製造される。従って、生産効率が向上される。
【０１１８】
以上に説明したように、本実施形態における配線回路基板の製造方法においては、第１の実施形態と同様に、まず、配線膜４ａ上にスティフナー９を形成することにより、その剛性が高まるため、半導体チップ１０を搭載する際には、配線膜４ａの捩れや歪による変形が防がれて、平坦な面に搭載することができる。また、半導体チップ１０を絶縁材１２ａによりモールドするので、安定性が高く、これを破損することなく研磨して、インターポーザー厚を薄くすることができる。これにより、薄型化及び高集積化（これを積層した場合）の向上を図ることができる。さらに、本実施形態における配線回路基板の製造方法においては、半導体チップ搭載孔部１８をガイドとして半導体チップ１０を配線膜４ａ上に搭載することができるので、適正な位置に、これを位置決めすることができる。
【０１１９】
また、以上に説明したように、本実施形態における半導体集積回路装置の製造方法においては、配線回路基板（但し、同一面に複数個を配置したもの）５４の複数を３次元的に積層して、これらを同時に加熱圧着（溶着）することで、高い寸法安定性を得ることができると共に、この際、Ｃｕ接合技術を用いて、個々の配線回路基板の端子中間バンプ７と、これに隣接する他の配線回路基板のスタック用端子バンプ８とを電気的に接合するので、端子中間バンプ７とスタック用端子バンプ８とを安定して、且つ、強固に接合することができる。また、従来の半田による接合においては、フラックスの分解物が残留して、障害を発生させる問題があるが、当該技術においては、このような問題は生じない。また、３次元実装された配線回路基板５４の集合体を、同一面にある複数の配線回路基板５３が個別になるようにダイシングすることで、複数の半導体集積回路装置１０４を同時に製造することができ、これをもって、生産効率を向上することができる。
【０１２０】
［第６の実施形態］
＜配線回路基板の製造方法＞
図９及び図１０に、本実施形態における配線回路基板及び半導体集積回路装置の各製造工程における構成を表す断面図を示す。尚、当該配線回路基板は、配線膜が複層構造となっている他は、上述した［第１の実施形態］と基本的に同一の構造を有するものであり、各製造工程に関する種々の他例については、上述した内容と同様であるので、その説明は省略することにする。また、図においては、共通する構成要素に関しては、同一の符号を付することにする。
【０１２１】
図９（Ａ）に示すように、まず、半導体チップを搭載するための配線回路基板の母材である多層金属板１を用意する。当該多層金属板１は、厚さ７０〜１５０μｍの銅箔からなるバンプ形成用金属層２の一方の主面に、厚さ０．５〜２μｍのニッケル層からなるエッチングストップ層３を介して、厚さ９〜３５μｍの銅箔からなる配線膜形成用金属層４が積層されてなる。
【０１２２】
（第１の配線膜形成工程）
次に、図９（Ｂ）に示すように、配線膜形成用金属層４を部分的にマスキング、具体的には、所定の配線パターンを残す形状にてマスキングした後、これをエッチングすることで、即ち、選択的エッチングによりパターニングすることで第１の配線膜である配線膜４ａを形成する。この選択的エッチングにおいて、エッチングストップ層３は、バンプ形成用金属層２がエッチングされることを阻む。
【０１２３】
（第１の絶縁膜形成工程）（第１のメッキバンプ形成工程）
次に、図９（Ｃ）に示すように、配線膜４ａの形成面に、例えば熱可塑性樹脂（場合によっては、熱硬化性樹脂）からなる第１の絶縁膜である絶縁膜５を接着する。さらに、この絶縁膜５の所定の位置、具体的には、後述するスタック用端子バンプ８と対応する位置に孔部６を形成する。さらに、絶縁膜５の主面に、例えばフォトレジスト膜を選択的に形成して、このフォトレジスト膜をマスクとして、例えば銅等の金属をメッキすることにより孔部６に第１のメッキバンプである端子中間バンプ７を形成する。また、必要に応じて、端子中間バンプ７の端面に金をメッキする。尚、端子中間バンプ７を形成した後には、この端子中間バンプ７をマスクとしてフォトレジスト膜をエッチングする必要がある。
【０１２４】
（第２の配線膜形成工程）
さらに、端子中間バンプ７の端面を含む絶縁膜５の主面に、厚さ９〜３５μｍの銅箔からなる第２の配線膜形成用金属層２１を接着する。次に、図９（Ｄ）に示すように、第２の配線膜形成用金属層２１を部分的にマスキング、具体的には、所定の配線パターンを残す形状にてマスキングした後、これをエッチングすることで、即ち、選択的エッチングによりパターニングすることで、端子中間バンプ７と対応する位置に第２の配線膜である配線膜２１ａを形成する。
【０１２５】
（第２の絶縁膜形成工程）
次に、図９（Ｅ）に示すように、配線膜２１ａの形成面に、例えばエポキシ樹脂やアクリレート等の感光性樹脂（ソルダーレジスト）からなる第２の絶縁膜である絶縁膜２２を接着する。さらに、この絶縁膜２２の所定の位置、具体的には、端子中間バンプ７と対応する位置に第２の孔部である孔部２３を形成する。
【０１２６】
（バンプ形成工程）
次に、図９（Ｆ）に示すように、バンプ形成用金属層２を部分的にマスキング、具体的には、後述するスタック用端子バンプ８とスティフナー９を残す形状にてマスキングした後、これをエッチングすることで、即ち、選択的エッチングによりパターニングすることで、孔部２ａを形成すると共に、複数のスタック用端子バンプ８と、これら複数のスタック用端子バンプ８の並びを囲うスティフナー９を形成する。この選択的エッチングにおいて、エッチングストップ層３は、配線膜４ａがエッチングされることを阻む。
【０１２７】
（充填工程）
次に、図９（Ｇ）に示すように、スタック用端子バンプ８に囲まれる半導体チップ搭載領域の配線膜４ａ上に半導体チップ１０を搭載して、半田ボール１１を形成する。これにより、半導体チップ１０は、配線膜４ａ上に実装される。即ち、Ｆｒｉｐ Ｃｈｉｐ実装を行う。尚、本実施形態においては、配線膜４ａ上にスティフナー９を形成することにより、その剛性が高まるため、配線膜４ａの捩れや歪による変形が防がれて、平坦な面に半導体チップ１０を搭載することができる。
【０１２８】
次に、図１０（Ｈ）に示すように、孔部２ａに熱可塑性樹脂や熱硬化性樹脂からなる絶縁材１２を充填する。これにより、半導体チップ１０を含む、スタック用端子バンプ８や、スティフナー９の表面までが絶縁材１２によりモールドされる。
【０１２９】
（研磨工程）
次に、図１０（Ｉ）に示すように、絶縁材１２によりモールドされたスタック用端子バンプ８や、スティフナー９の表面を研磨機により面一に研磨する。これにより、これらの表面をモールドしていた絶縁材１２が取り除かれて、スタック用端子バンプ８や、スティフナー９の表面が露出する。尚、この際、半導体チップ１０の表面を越えてまで研磨を行い、当該半導体チップ１０の厚さを必要なだけ薄くすることもできる。これにより、インターポーザー厚を薄くして、薄型化及び高集積化（これを積層した場合）の向上を図ることができる。また、このような場合、半導体チップ１０は、絶縁材１２によりモールドされているので、安定性が高く、これを破損することなく研磨を行うことができる。この際、必要に応じて、スタック用端子バンプ８の端面に金をメッキする。
【０１３０】
（第２のメッキバンプ形成工程）
次に、図１０（Ｊ）に示すように、絶縁膜２２の主面に、例えばフォトレジスト膜を選択的に形成して、このフォトレジスト膜をマスクとして、例えば銅等の金属をメッキすることにより孔部２３に第２のメッキバンプである端子中間バンプ２４を形成する。また、必要に応じて、端子中間バンプ２４の端面に金をメッキする。尚、端子中間バンプ２４を形成した後には、この端子中間バンプ２４をマスクとしてフォトレジスト膜をエッチングする必要がある。これにより、半導体チップ１０を搭載した配線回路基板５５が製造される。
【０１３１】
次に、バーンインテスト（ｂｕｒｎ−ｉｎ ｔｅｓｔ）を行う。即ち、配線回路基板５５に搭載される半導体チップ１０に対して、恒温槽中にて、外部から加速ストレスとなる電源電圧、入力信号を一定時間印加する。その後、外部に取り出し、良品／不良品の判定を行う。これにより不良品が取り除かれる。
【０１３２】
＜半導体集積回路装置の製造方法＞
（積層工程）
次に、当該配線回路基板（但し、同一面に複数個を配置したもの）５５の複数を３次元的に積層する。また、この際、個々の配線回路基板の端子中間バンプ２４と、これに隣接する他の配線回路基板のスタック用端子バンプ８とをＣｕ‐Ｃｕ接合技術を用いて電気的に接合する。
【０１３３】
（ダイシング工程）
次に、３次元実装された配線回路基板５５の集合体を、同一面にある複数の配線回路基板５５が個別になるようにダイシングする。この際、必要に応じて、スティフナー９の部分を取り除く。これにより、複数の半導体集積回路装置が同時に製造される。従って、生産効率が向上される。
【０１３４】
尚、当該配線回路基板５５は、配線膜４ａ及び配線膜２１ａの２層構造となっているが、配線膜は３層以上形成されても良い。
【０１３５】
以上に説明したように、本実施形態における配線回路基板の製造方法においては、第１の実施形態と同様に、まず、配線膜４ａ上にスティフナー９を形成することにより、その剛性が高まるため、半導体チップ１０を搭載する際には、配線膜４ａの捩れや歪による変形が防がれて、平坦な面に搭載することができる。また、半導体チップ１０を絶縁材１２によりモールドするので、安定性が高く、これを破損することなく研磨して、インターポーザー厚を薄くすることができる。これにより、薄型化及び高集積化（これを積層した場合）の向上を図ることができる。
【０１３６】
また、以上に説明したように、本実施形態における半導体集積回路装置の製造方法においては、配線回路基板（但し、同一面に複数個を配置したもの）５５の複数を３次元的に積層して、これらを同時に加熱圧着（溶着）することで、高い寸法安定性を得ることができると共に、この際、Ｃｕ接合技術を用いて、個々の配線回路基板の端子中間バンプ２４と、これに隣接する他の配線回路基板のスタック用端子バンプ８とを電気的に接合するので、端子中間バンプ２４とスタック用端子バンプ８とを安定して、且つ、強固に接合することができる。また、従来の半田による接合においては、フラックスの分解物が残留して、障害を発生させる問題があるが、当該技術においては、このような問題は生じない。また、３次元実装された配線回路基板５５の集合体を、同一面にある複数の配線回路基板５５が個別になるようにダイシングすることで、複数の半導体集積回路装置を同時に製造することができ、これをもって、生産効率を向上することができる。
【０１３７】
【発明の効果】
以上に説明したように、本発明に係る配線回路基板の製造方法、及び、この配線回路基板を用いた半導体集積回路装置の製造方法によれば、製造過程における種々の問題を解決して、品質及び生産効率の向上を図ると共に、薄型化及び高集積化を実現することができる。
【図面の簡単な説明】
【図１】本発明に係る配線回路基板及び半導体集積回路装置の［第１の実施形態］における各製造工程における構成を表す断面図である。
【図２】図１に示す配線回路基板及び半導体集積回路装置の主要な製造工程における構成を表す斜視図である。
【図３】本発明に係る配線回路基板及び半導体集積回路装置の［第２の実施形態］における各製造工程における構成を表す断面図である。
【図４】本発明に係る配線回路基板及び半導体集積回路装置の［第３の実施形態］における各製造工程における構成を表す断面図である。
【図５】本発明に係る配線回路基板及び半導体集積回路装置の［第３の実施形態］における各製造工程における構成を表す断面図である。
【図６】本発明に係る配線回路基板及び半導体集積回路装置の［第４の実施形態］における各製造工程における構成を表す断面図である。
【図７】本発明に係る配線回路基板及び半導体集積回路装置の［第５の実施形態］における各製造工程における構成を表す断面図である。
【図８】本発明に係る配線回路基板及び半導体集積回路装置の［第５の実施形態］における各製造工程における構成を表す断面図である。
【図９】本発明に係る配線回路基板の［第６の実施形態］における各製造工程における構成を表す断面図である。
【図１０】本発明に係る配線回路基板の［第６の実施形態］における各製造工程における構成を表す断面図である。
【符号の説明】
１ 多層金属板
２ バンプ形成用金属層
２ａ 孔部
３ エッチングストップ層
４ 配線膜形成用金属層
４ａ 配線膜
５ 絶縁膜
６ 孔部
７ 端子中間バンプ
８ スタック用端子バンプ
９ スティフナー
１０ 半導体チップ
１１ 半田ボール
１２ 絶縁材
１３ 蓋
５０ 配線回路基板
１００ 半導体集積回路装置
Claims (20)
- エッチングストップ層を挟んでバンプ形成用金属層と配線膜形成用金属層とを有する多層金属板を用いて、配線回路基板を製造する配線回路基板の製造方法であって、
前記バンプ形成用金属層の表面に、エッチングにより、半導体チップを搭載する領域を囲うように配列され、他の配線回路基板との電気的導通部分となる複数のバンプを、少なくとも１組形成するバンプ形成工程と、
前記バンプ形成工程においては、前記複数のバンプを形成すると共に、前記複数のバンプの並びを囲う外枠部を形成することと、
前記半導体チップを搭載する領域に半導体チップを搭載した後、前記外枠部内の領域に絶縁材を充填する充填工程と
を含み、
前記充填工程においては、前記外枠部内の領域を蓋により封止し、前記複数のバンプの表面と前記蓋とを密着させた状態で、前記絶縁材を充填する、配線回路基板の製造方法。 - エッチングストップ層を挟んでバンプ形成用金属層と配線膜形成用金属層とを有する多層金属板を用いて、配線回路基板を製造する配線回路基板の製造方法であって、
前記バンプ形成用金属層の表面に、エッチングにより、半導体チップを搭載する領域を囲うように配列され、他の配線回路基板との電気的導通部分となる複数のバンプを、少なくとも１組形成するバンプ形成工程と、
前記バンプ形成工程においては、前記複数のバンプを形成すると共に、前記複数のバンプの並びを囲う外枠部を形成することと、
前記半導体チップを搭載する領域に半導体チップを搭載した後、前記外枠部内の領域に絶縁材を充填する充填工程と
前記充填工程の後に、前記半導体チップ、前記複数のバンプ及び前記外枠の表面を面一に研磨する研磨工程と
を含む、配線回路基板の製造方法。 - エッチングストップ層を挟んでバンプ形成用金属層と配線膜形成用金属層とを有する多層金属板を用いて、配線回路基板を製造する配線回路基板の製造方法であって、
前記バンプ形成用金属層の表面に、エッチングにより、半導体チップを搭載する部分となる凸部と、この凸部を囲うように配列され、他の配線回路基板との電気的導通部分となる複数のバンプを、少なくとも１組形成するバンプ形成工程を含むことを特徴とする配線回路基板の製造方法。 - 前記バンプ形成工程においては、前記凸部及び前記複数のバンプを形成すると共に、前記複数のバンプの並びを囲う外枠部を形成することを特徴とする請求項３記載の配線回路基板の製造方法。
- 前記外枠部内の領域に絶縁材を充填する第１の充填工程を、さらに含むことを特徴とする請求項３又は請求項４に記載の配線回路基板の製造方法。
- 前記第１の充填工程の後に、前記凸部、前記複数のバンプ及び前記外枠部の表面を面一に研磨する研磨工程を、さらに含むことを特徴とする請求項５に記載の配線回路基板の製造方法。
- 前記研磨工程の後に、前記凸部をエッチングして、半導体チップを搭載する領域を形成する搭載領域形成工程を、さらに含むことを特徴とする請求項６記載の配線回路基板の製造方法。
- 前記半導体チップを搭載する領域に半導体チップを搭載した後、前記半導体チップを搭載する領域に絶縁材を充填する第２の充填工程を、さらに含むことを特徴とする請求項７に記載の配線回路基板の製造方法。
- 前記搭載は、フリップチップ、又は、ワイヤーボンディングにより行われることを特徴とする請求項１、２又は８のいずれか１項に記載の配線回路基板の製造方法。
- 前記絶縁材は、熱可塑性樹脂、熱硬化性樹脂又はセラミック樹脂の何れかであることを特徴とする請求項１、２、５又は８のいずれか１項に記載の配線回路基板の製造方法。
- 前記配線膜形成用金属層の表面をエッチングすることにより、前記複数のバンプと対応する位置に第１の配線膜を形成する第１の配線膜形成工程を、さらに含むことを特徴とする請求項１〜１０のいずれか１項に記載の配線回路基板の製造方法。
- 前記第１の配線膜の表面に、前記複数のバンプと対応する位置に第１の孔部が形成された第１の絶縁膜を形成する第１の絶縁膜形成工程を、さらに含むことを特徴とする請求項１１記載の配線回路基板の製造方法。
- 前記第１の絶縁膜の表面に金属メッキを施すことにより、前記第１の孔部に第１のメッキバンプを形成する第１のメッキバンプ形成工程を、さらに含むことを特徴とする請求項１２記載の配線回路基板の製造方法。
- 前記第１のメッキバンプ形成工程の後に、前記第１の絶縁膜の表面に第２の配線膜形成用金属層を積層して、前記第２の配線膜形成用金属層の表面をエッチングすることにより、前記第１のメッキバンプと対応する位置に第２の配線膜を形成する第２の配線膜形成工程を、さらに含むことを特徴とする請求項１３記載の配線回路基板の製造方法。
- 前記第２の配線膜の表面に、前記第１のメッキバンプと対応する位置に第２の孔部が形成された第２の絶縁膜を形成する第２の絶縁膜形成工程を、さらに含むことを特徴とする請求項１４記載の配線回路基板の製造方法。
- 前記第２の絶縁膜の表面に金属メッキを施すことにより、前記第２の孔部に第２のメッキバンプを形成する第２のメッキバンプ形成工程を、さらに含むことを特徴とする請求項１５記載の配線回路基板の製造方法。
- 請求項１３又は請求項１６に記載の配線回路基板を複数用いて、半導体集積回路装置を製造する半導体集積回路装置の製造方法であって、
前記配線回路基板を複数積層した後、個々の配線回路基板の前記外枠部内の領域に充填された絶縁材と、これに隣接する他の配線回路基板の前記第１の絶縁膜又は前記第２の絶縁膜とを溶着することで、これらを固定する積層工程を含むことを特徴とする半導体集積回路装置の製造方法。 - 前記積層工程においては、前記個々の配線回路基板のバンプと、これに隣接する他の配線回路基板のメッキバンプとを電気的に接合させることを特徴とする請求項１７記載の半導体集積回路装置の製造方法。
- 前記バンプ形成用金属層及び前記メッキバンプは、共に銅材からなり、前記電気的な接合は、Ｃｕ−Ｃｕ接合技術により行われることを特徴とする請求項１８記載の半導体集積回路装置の製造方法。
- 前記積層され固定された複数の配線回路基板の同一面にある複数を、個別にダイシングするダイシング工程を、さらに含むことを特徴とする請求項１７〜１９のいずれか１項に記載の半導体集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003122611A JP4199588B2 (ja) | 2003-04-25 | 2003-04-25 | 配線回路基板の製造方法、及び、この配線回路基板を用いた半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003122611A JP4199588B2 (ja) | 2003-04-25 | 2003-04-25 | 配線回路基板の製造方法、及び、この配線回路基板を用いた半導体集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004327856A JP2004327856A (ja) | 2004-11-18 |
| JP4199588B2 true JP4199588B2 (ja) | 2008-12-17 |
Family
ID=33500779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003122611A Expired - Fee Related JP4199588B2 (ja) | 2003-04-25 | 2003-04-25 | 配線回路基板の製造方法、及び、この配線回路基板を用いた半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4199588B2 (ja) |
Families Citing this family (53)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101313391B1 (ko) | 2004-11-03 | 2013-10-01 | 테세라, 인코포레이티드 | 적층형 패키징 |
| JP4556788B2 (ja) * | 2005-07-01 | 2010-10-06 | パナソニック株式会社 | 多段電子部品の製造方法 |
| US8058101B2 (en) | 2005-12-23 | 2011-11-15 | Tessera, Inc. | Microelectronic packages and methods therefor |
| JP5003260B2 (ja) * | 2007-04-13 | 2012-08-15 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US8618652B2 (en) | 2010-04-16 | 2013-12-31 | Intel Corporation | Forming functionalized carrier structures with coreless packages |
| JP5685012B2 (ja) * | 2010-06-29 | 2015-03-18 | 新光電気工業株式会社 | 半導体パッケージの製造方法 |
| US8482111B2 (en) | 2010-07-19 | 2013-07-09 | Tessera, Inc. | Stackable molded microelectronic packages |
| US9159708B2 (en) | 2010-07-19 | 2015-10-13 | Tessera, Inc. | Stackable molded microelectronic packages with area array unit connectors |
| KR101075241B1 (ko) | 2010-11-15 | 2011-11-01 | 테세라, 인코포레이티드 | 유전체 부재에 단자를 구비하는 마이크로전자 패키지 |
| US20120146206A1 (en) | 2010-12-13 | 2012-06-14 | Tessera Research Llc | Pin attachment |
| KR101128063B1 (ko) | 2011-05-03 | 2012-04-23 | 테세라, 인코포레이티드 | 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리 |
| US8618659B2 (en) | 2011-05-03 | 2013-12-31 | Tessera, Inc. | Package-on-package assembly with wire bonds to encapsulation surface |
| US9105483B2 (en) | 2011-10-17 | 2015-08-11 | Invensas Corporation | Package-on-package assembly with wire bond vias |
| KR101343343B1 (ko) * | 2012-01-02 | 2013-12-19 | 한국과학기술원 | 반도체 칩의 3ｄ 적층 패키지 및 그 제조방법 |
| US8946757B2 (en) | 2012-02-17 | 2015-02-03 | Invensas Corporation | Heat spreading substrate with embedded interconnects |
| US9349706B2 (en) | 2012-02-24 | 2016-05-24 | Invensas Corporation | Method for package-on-package assembly with wire bonds to encapsulation surface |
| US8372741B1 (en) | 2012-02-24 | 2013-02-12 | Invensas Corporation | Method for package-on-package assembly with wire bonds to encapsulation surface |
| US8835228B2 (en) | 2012-05-22 | 2014-09-16 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
| JP5335971B2 (ja) * | 2012-05-31 | 2013-11-06 | 日本メクトロン株式会社 | フレキシブルプリント配線板への電子部品の実装方法 |
| US9391008B2 (en) | 2012-07-31 | 2016-07-12 | Invensas Corporation | Reconstituted wafer-level package DRAM |
| US9502390B2 (en) | 2012-08-03 | 2016-11-22 | Invensas Corporation | BVA interposer |
| US8975738B2 (en) | 2012-11-12 | 2015-03-10 | Invensas Corporation | Structure for microelectronic packaging with terminals on dielectric mass |
| US8878353B2 (en) | 2012-12-20 | 2014-11-04 | Invensas Corporation | Structure for microelectronic packaging with bond elements to encapsulation surface |
| US9136254B2 (en) | 2013-02-01 | 2015-09-15 | Invensas Corporation | Microelectronic package having wire bond vias and stiffening layer |
| US8883563B1 (en) | 2013-07-15 | 2014-11-11 | Invensas Corporation | Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation |
| US9023691B2 (en) | 2013-07-15 | 2015-05-05 | Invensas Corporation | Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation |
| US9034696B2 (en) | 2013-07-15 | 2015-05-19 | Invensas Corporation | Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation |
| US9167710B2 (en) | 2013-08-07 | 2015-10-20 | Invensas Corporation | Embedded packaging with preformed vias |
| US9685365B2 (en) | 2013-08-08 | 2017-06-20 | Invensas Corporation | Method of forming a wire bond having a free end |
| US20150076714A1 (en) | 2013-09-16 | 2015-03-19 | Invensas Corporation | Microelectronic element with bond elements to encapsulation surface |
| US9082753B2 (en) | 2013-11-12 | 2015-07-14 | Invensas Corporation | Severing bond wire by kinking and twisting |
| US9087815B2 (en) | 2013-11-12 | 2015-07-21 | Invensas Corporation | Off substrate kinking of bond wire |
| US9379074B2 (en) | 2013-11-22 | 2016-06-28 | Invensas Corporation | Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects |
| US9263394B2 (en) | 2013-11-22 | 2016-02-16 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
| US9583456B2 (en) | 2013-11-22 | 2017-02-28 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
| US9583411B2 (en) | 2014-01-17 | 2017-02-28 | Invensas Corporation | Fine pitch BVA using reconstituted wafer with area array accessible for testing |
| US9214454B2 (en) | 2014-03-31 | 2015-12-15 | Invensas Corporation | Batch process fabrication of package-on-package microelectronic assemblies |
| US10381326B2 (en) | 2014-05-28 | 2019-08-13 | Invensas Corporation | Structure and method for integrated circuits packaging with increased density |
| US9646917B2 (en) | 2014-05-29 | 2017-05-09 | Invensas Corporation | Low CTE component with wire bond interconnects |
| US9412714B2 (en) | 2014-05-30 | 2016-08-09 | Invensas Corporation | Wire bond support structure and microelectronic package including wire bonds therefrom |
| US9735084B2 (en) | 2014-12-11 | 2017-08-15 | Invensas Corporation | Bond via array for thermal conductivity |
| US9888579B2 (en) | 2015-03-05 | 2018-02-06 | Invensas Corporation | Pressing of wire bond wire tips to provide bent-over tips |
| US9502372B1 (en) | 2015-04-30 | 2016-11-22 | Invensas Corporation | Wafer-level packaging using wire bond wires in place of a redistribution layer |
| US9761554B2 (en) | 2015-05-07 | 2017-09-12 | Invensas Corporation | Ball bonding metal wire bond wires to metal pads |
| US10490528B2 (en) | 2015-10-12 | 2019-11-26 | Invensas Corporation | Embedded wire bond wires |
| US9490222B1 (en) | 2015-10-12 | 2016-11-08 | Invensas Corporation | Wire bond wires for interference shielding |
| US10332854B2 (en) | 2015-10-23 | 2019-06-25 | Invensas Corporation | Anchoring structure of fine pitch bva |
| US10181457B2 (en) | 2015-10-26 | 2019-01-15 | Invensas Corporation | Microelectronic package for wafer-level chip scale packaging with fan-out |
| US10043779B2 (en) | 2015-11-17 | 2018-08-07 | Invensas Corporation | Packaged microelectronic device for a package-on-package device |
| US9659848B1 (en) | 2015-11-18 | 2017-05-23 | Invensas Corporation | Stiffened wires for offset BVA |
| US9984992B2 (en) | 2015-12-30 | 2018-05-29 | Invensas Corporation | Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces |
| US9935075B2 (en) | 2016-07-29 | 2018-04-03 | Invensas Corporation | Wire bonding method and apparatus for electromagnetic interference shielding |
| US10299368B2 (en) | 2016-12-21 | 2019-05-21 | Invensas Corporation | Surface integrated waveguides and circuit structures therefor |
-
2003
- 2003-04-25 JP JP2003122611A patent/JP4199588B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004327856A (ja) | 2004-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4199588B2 (ja) | 配線回路基板の製造方法、及び、この配線回路基板を用いた半導体集積回路装置の製造方法 | |
| JP4361826B2 (ja) | 半導体装置 | |
| KR100565930B1 (ko) | 가볍고 얇은 적층형 패키지 반도체 디바이스 및 그 제조방법 | |
| US8415789B2 (en) | Three-dimensionally integrated semicondutor device and method for manufacturing the same | |
| JP4204989B2 (ja) | 半導体装置及びその製造方法 | |
| JP5306634B2 (ja) | 配線基板及び半導体装置及び配線基板の製造方法 | |
| KR100987688B1 (ko) | 프린트 배선 기판 및 프린트 배선 기판의 제조 방법 | |
| US8381394B2 (en) | Circuit board with embedded component and method of manufacturing same | |
| JP4830120B2 (ja) | 電子パッケージ及びその製造方法 | |
| US8138022B2 (en) | Method of manufacturing semiconductor device | |
| JP4955648B2 (ja) | 電子デバイスパッケージ、モジュール、および電子機器 | |
| US20050161833A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP3653452B2 (ja) | 配線回路基板とその製造方法と半導体集積回路装置とその製造方法 | |
| JP4950743B2 (ja) | 積層配線基板及びその製造方法 | |
| JP2010287710A (ja) | 半導体装置およびその製造方法 | |
| JP5406572B2 (ja) | 電子部品内蔵配線基板及びその製造方法 | |
| JP2008300854A (ja) | 半導体装置及びその製造方法 | |
| JP4835264B2 (ja) | 部品内蔵回路モジュール基板 | |
| JP4324732B2 (ja) | 半導体装置の製造方法 | |
| JP5285385B2 (ja) | 積層配線基板の製造方法 | |
| JP2004014651A (ja) | 配線基板、それを用いた半導体装置及び配線基板の製造方法 | |
| JP2002076240A (ja) | 半導体集積回路装置及びその製造方法 | |
| JP2008311347A (ja) | 半導体モジュール及びその製造方法 | |
| JP2005026469A (ja) | 半導体装置およびその製造方法 | |
| JP2014026997A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20051020 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051209 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060425 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060425 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061108 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061107 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070202 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070720 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071019 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071024 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080919 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081003 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 4 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 4 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131010 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |