KR100959856B1 - 인쇄회로기판 제조방법 - Google Patents

인쇄회로기판 제조방법 Download PDF

Info

Publication number
KR100959856B1
KR100959856B1 KR1020080024442A KR20080024442A KR100959856B1 KR 100959856 B1 KR100959856 B1 KR 100959856B1 KR 1020080024442 A KR1020080024442 A KR 1020080024442A KR 20080024442 A KR20080024442 A KR 20080024442A KR 100959856 B1 KR100959856 B1 KR 100959856B1
Authority
KR
South Korea
Prior art keywords
printed circuit
circuit board
solder resist
manufacturing
pads
Prior art date
Application number
KR1020080024442A
Other languages
English (en)
Other versions
KR20090099288A (ko
Inventor
이영미
이용빈
강귀원
김진관
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080024442A priority Critical patent/KR100959856B1/ko
Publication of KR20090099288A publication Critical patent/KR20090099288A/ko
Application granted granted Critical
Publication of KR100959856B1 publication Critical patent/KR100959856B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 도금 공정을 이용하여 미세 피치의 범프를 형성하기 위한 인쇄회로기판 제조방법에 관한 것이다.
본 발명에 따른 인쇄회로기판 제조방법은, 상부에 다수의 패드가 형성된 기판을 준비하는 단계; 상기 준비된 기판 상에 상기 다수의 패드를 덮도록 솔더 레지스트를 도포하는 단계; 상기 다수의 패드 상부가 노출되도록 상기 솔더 레지스트를 패터닝하는 단계; 상기 노출된 다수의 패드 상부에 금속 시드층을 형성하는 단계; 및 상기 금속 시드층이 상기 패터닝된 솔더 레지스트의 높이까지 성장되도록 도금 공정을 진행하여 범프를 형성하는 단계;를 포함한다. 이에 따라, 본 발명에 따른 인쇄회로기판 제조방법은 미세 피치를 갖는 범프를 형성하여 불량 발생률을 감소시킬 수 있으며 제조공정을 단축시킬 수 있는 이점이 있다.
미세 피치, 범프, 프린팅, Tin, 합금, 플립칩

Description

인쇄회로기판 제조방법{Manufacturing Method of Printed Circuit Board}
본 발명은 미세 피치를 갖는 범프를 형성하기 위한 인쇄회로기판 제조방법에 관한 것으로, 보다 자세하게는 패드 상에 금속 시드층을 형성한 후 상기 금속 시드층을 도금하여 수직 기둥형상의 범프를 형성함으로써 이웃하는 범프와의 간격을 일정하게 유지시킬 수 있게 됨에 따라 미세 피치를 갖는 범프의 형성이 가능한 인쇄회로기판 제조방법에 관한 것이다.
최근, 휴대용 전자제품이 소형화되면서 인쇄회로기판에 반도체가 실장되는 공간은 점점 줄어들고 있다. 따라서, 단위 면적당 실장효율을 높이기 위하여 인쇄회로기판의 패키지 방법은 경박단소화되어가고 있다. 이러한 요구로 개발되어 상용화된 것이 반도체 칩의 크기와 거의 같은 크기의 패키지인 CSP(Chip Size Package)이다.
그러나, 최근의 패키지 개발 추세는 반도체 칩의 크기에 맞게 줄이는 것을 넘어서, SCSP(Stacked Chip Size Package)처럼 반도체 칩 위에 다른 반도체 칩을 쌓아 올리거나, 또는 기능이 서로 다른 여러 개의 반도체 칩을 하나의 패키지 안에 배열하는 MCM(Multi-Chip Module) 패키지 등도 개발되고 있다.
또한, 웨이퍼를 개별적인 칩으로 분리하지 않고, 여러 개의 반도체 칩들이 붙어 있는 상태에서 다이 본딩(die bonding), 몰딩(molding), 트리밍(trimming), 마킹(marking) 등의 제조공정을 마친 후, 이를 절단해 곧바로 완제품을 만드는 방법인 웨이퍼 레벨패키지(wafer level package)도 개발되고 있다.
이러한 고집적 패키지 기술 중에서, 생산 효율을 높이기 위해 리드프레임(lead frame)이 없는, 즉 선이 없는 반도체로 불리는 것으로서, 실장시에 반도체 칩을 인쇄회로기판에 직접 장착하는 플립칩(Flip-Chip) 실장 기술 등의 사용이 증가하고 있다.
이하, 관련도면을 참조하여 프린팅 공정을 이용한 인쇄회로기판의 플립칩 범프 제조방법에 대하여 설명하면 다음과 같다.
도 1a 내지 도 1f는 종래 기술에 의한 프린팅 공정을 이용한 인쇄회로기판의 플립칩 범프 제조방법을 순차적으로 나타낸 공정 단면도이다.
먼저, 도 1a에 도시한 바와 같이, 인쇄회로기판으로 형성될 기판(10)을 준비한다.
그런 다음, 상기 준비된 기판(10) 상에 소정의 패턴을 갖도록 다수의 패드(20)를 형성하고, 상기 다수의 패드(20)가 형성된 기판(10) 상에 솔더 레지스 트(Solder Resist: 30)를 도포한다. 이때, 상기 솔더 레지스트(30) 도포 공정은 상기 솔더 레지스트(30)가 상기 다수의 패드(20)의 상부를 모두 덮을 수 있도록 도포한다.
상기 솔더 레지스트(30)를 도포한 다음, 상기 다수의 패드(20) 상의 솔더 레지스트(30)를 오픈(Open)시키기 위한 패터닝을 실시하여, 도 1b에 도시한 바와 같이, 상기 다수의 패드(20)의 상부를 노출시키는 솔더 레지스트 패턴(31)을 형성한다.
그 다음으로, 상기 솔더 레지스트 패턴(31) 상에 인쇄 마스크(40)를 위치시킨다. 상기 인쇄 마스크(40)는 추후 솔더 페이스트(Solder Paste)를 인쇄하는 과정에서 상기 솔더 레지스트 패턴(31) 상에 솔더 페이스트가 도포되지 않도록 함과 동시에, 상기 다수의 패드(20) 상에 도포되는 솔더 페이스트가 일정한 높이를 갖도록 한다.
상기 인쇄 마스크(40)를 솔더 레지스트 패턴(40) 상에 위치시킨 후, 도 1c에 도시한 바와 같이, 상기 기판(10) 상에 솔더 페이스트(50)를 도포한다. 그런 다음, 스퀴지 브레이드(Squeegee braid: 51)를 이용하여 솔더 페이스트(50)를 다수의 패드(20) 상에 인쇄한다.
상기 다수의 패드(20) 상에 솔더 페이스트(50)를 인쇄한 후, 도 1d에 도시한 바와 같이 상기 인쇄 마스크(40)를 제거한다. 상기 인쇄 마스크(40)를 제거한 다음, 리플로우(Reflow) 공정을 진행하여, 도 1e에 도시한 바와 같이 상기 솔더 페이스트(50)를 구형의 솔더 범프(60)로 형성한다.
이때, 상기 리플로우 공정에 의해서 상기 솔더 범프(60)의 양측 하부에 플럭스(Flux: F)가 발생하게 된다. 상기 플럭스(F)를 제거하기 위해 디플럭스(Deflux) 공정을 진행함으로써, 도 1f에 도시한 바와 같이 상기 솔더 범프(60) 하부에 형성된 플럭스(F)를 제거한다.
그러나, 상기와 같은 종래 기술에 의한 인쇄회로기판 제조방법은 다음과 같은 문제점이 있었다.
종래 인쇄회로기판 제조방법에 의해 형성된 다수의 솔더 범프(60)는 리플로우 공정에 의해 그 상부가 구형으로 형성된다. 이때, 상기 인쇄회로기판이 점차 소형화 되어가는 요구를 만족시키기 위해 인쇄회로기판을 미세 패턴으로 형성할 경우 상기 구형의 솔더 범프(60)는 이웃하는 솔더 범프(60)와의 간격 'L'이 점차 짧아지게 됨으로써, 이웃하는 솔더 범프(60)가 서로 절연되지 않고 전기적으로 도통되는 문제점이 있었다.
또한, 상기 프린팅 공정에 의해 솔더 범프(60)를 형성하는 종래 인쇄회로기판은 미세 패턴을 갖는 솔더 범프(60) 형성시 상기 이웃하는 솔더 범프(60)가 서로 전기적으로 연결됨으로써, 불량 발생률이 증가하는 문제점이 있었다.
상기 문제점을 해결하기 위해 이루어진 본 발명에 따른 인쇄회로기판 제조방 법은, 패드 상에 금속 시드층을 형성한 후 상기 금속 시드층을 도금하여 수직 기둥형상의 범프를 형성함으로써 이웃하는 범프와의 간격을 일정하게 유지시킬 수 있게 됨에 따라 미세 피치를 갖는 범프의 형성이 가능한 인쇄회로기판 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명에 따른 인쇄회로기판 제조방법은, 상부에 다수의 패드가 형성된 기판을 준비하는 단계; 상기 준비된 기판 상에 상기 다수의 패드를 덮도록 솔더 레지스트를 도포하는 단계; 상기 다수의 패드 상부가 노출되도록 상기 솔더 레지스트를 패터닝하는 단계; 상기 노출된 다수의 패드 상부에 금속 시드층을 형성하는 단계; 및 상기 금속 시드층이 상기 패터닝된 솔더 레지스트의 높이까지 성장되도록 도금 공정을 진행하여 범프를 형성하는 단계;를 포함한다. 이에 따라, 본 발명에 따른 인쇄회로기판 제조방법은 미세 피치를 갖는 범프를 형성하여 불량 발생률을 감소시킬 수 있으며 제조공정을 단축시킬 수 있는 이점이 있다.
이때, 상기 금속 시드층은 Tin, Tin 합금, SnAg 합금 또는 PbSn 합금 중 선택된 어느 하나의 물질을 이용하여 형성하는 것을 특징으로 하며, 상기 금속 시드층의 도금 공정은 전해 도금 또는 무전해 도금 공정을 이용하는 것을 특징으로 한다.
또한, 상기 금속 시드층의 도금 공정은 상기 솔더 레지스트보다 높게 성장되 도록 진행하여 상부가 볼록한 형상의 범프를 형성하는 것을 특징으로 한다.
아울러, 상기 목적을 달성하기 위한 본 발명의 다른 인쇄회로기판 제조방법은, 상부에 다수의 패드가 형성된 기판을 준비하는 단계; 상기 준비된 기판 상에 상기 다수의 패드를 덮도록 솔더 레지스트를 도포하는 단계; 상기 다수의 패드 상부가 노출되도록 상기 솔더 레지스트를 패터닝하는 단계; 상기 노출된 다수의 패드 상부에 금속층을 형성하는 단계; 상기 형성된 금속층 상에 금속 시드층을 형성하는 단계; 및 상기 금속 시드층이 상기 패터닝된 솔더 레지스트의 높이까지 성장되도록 도금 공정을 진행하여 범프를 형성하는 단계;를 포함한다.
이때, 상기 금속층은 Ni 또는 NiAg 합금으로 형성하는 것을 특징으로 하며, 상기 금속 시드층은 Tin, Tin 합금, SnAg 합금 또는 PbSn 합금 중 선택된 어느 하나의 물질로 형성하는 것을 특징으로 한다.
또한, 상기 금속 시드층의 도금 공정은 전해 도금 또는 무전해 도금 공정을 이용하는 것을 특징으로 한다.
그리고, 상기 금속 시드층의 도금 공정은 상기 솔더 레지스트보다 높게 성장되도록 진행하여 상부가 볼록한 형상의 범프를 형성하는 것을 특징으로 한다.
본 발명에 따른 인쇄회로기판 제조방법은, 패드 상에 금속 시드층을 형성한 후 상기 금속 시드층을 도금하여 수직 기둥형상의 범프를 형성함으로써 이웃하는 범프와의 간격을 일정하게 유지시킬 수 있게 됨에 따라 미세 피치를 갖는 범프를 형성할 수 있는 효과가 있다.
또한, 본 발명에 다른 인쇄회로기판 제조방법은, 상기 범프를 도금 공정을 진행하여 형성하기 때문에 프린팅 공정, 리플로우 공정 및 디플럭스 공정을 생략할 수 있게 됨에 따라 제조공정을 단순화시킬 수 있는 효과가 있다.
본 발명에 따른 인쇄회로기판 제조방법 및 그 효과에 관한 사항은 본 발명의 바람직한 실시예가 도시된 도면을 참조한 아래의 상세한 설명에 의해서 명확하게 이해될 것이다.
제1 실시예
이하, 관련도면을 참조하여 본 발명의 제1 실시예에 따른 인쇄회로기판 제조방법에 대하여 상세하게 설명하면 다음과 같다.
도 2a 내지 도 2c는 본 발명의 제1 실시예에 따른 인쇄회로기판 제조방법을 순차적으로 나타낸 공정 단면도이고, 도 3은 본 발명의 제1 실시예에 따른 인쇄회로기판 제조방법의 변형예를 나타낸 단면도이다.
우선, 도 2a에 도시한 바와 같이, 본 발명의 제1 실시예에 따른 인쇄회로기판 제조방법은, 인쇄회로기판 형성용 기판(110)을 준비한다.
그런 다음, 상기 준비된 기판(110) 상에 다수의 패드(120)를 형성한다. 이 때, 상기 다수의 패드(120)는 이웃하는 패드(120)와 미세 피치(Fine Pitch)를 가지며 형성되고 구리(Cu) 등의 금속으로 형성된다.
상기 다수의 패드(120)를 형성한 후, 상기 기판(110) 상에 상기 다수의 패드(120)를 덮도록 솔더 레지스트(130)를 도포한다. 상기 솔더 레지스트(130)는 후술하는 범프 형성시 범프가 지정된 영역에만 형성되도록 한다.
상기 솔더 레지스트(130)를 형성한 다음, 도 2b에 도시한 바와 같이, 상기 다수의 패드(120) 상에 도포된 솔더 레지스트(130)를 오픈(Open)시켜 다수의 패드(120) 상부가 노출되는 솔더 레지스트 패턴(131)을 형성한다.
이때, 상기 솔더 레지스트(130)를 오픈시켜 솔더 레지스트 패턴(131)을 형성하는 방법은, 상기 다수의 패드(120) 영역만 오픈시키기 위한 노광 및 현상 공정을 진행하거나 레이저(Laser)를 이용하여 선택적으로 다수의 패드(120) 영역만 오픈시키는 방법 중 선택된 어느 하나의 방법을 사용할 수 있다.
상기와 같은 방법에 의해 상부가 노출된 다수의 패드(120) 상에 소정 두께의 금속 시드층(140)을 형성한다. 이때, 상기 금속 시드층(140)은 도전성 금속으로 Tin, Tin 합금, SnAg 합금 또는 PbSn 합금 중 선택된 어느 하나의 물질로 형성하는 것이 바람직하다.
상기 선택된 금속 물질을 이용하여 금속 시드층(140)을 형성한 후, 도 2c에 도시한 바와 같이, 상기 금속 시드층(140)에 도금 공정을 진행하여 성장시킴으로써 범프(150)를 형성한다.
이때, 상기 범프(150)를 형성하기 위한 도금 공정은 전해 도금 또는 무전해 도금 공정을 진행할 수 있다. 그리고, 상기 도금 공정은 상기 범프(150)의 상단 높이가 상기 솔더 레지스트 패턴(131)의 상부와 동일하거나 또는 상기 솔더 레지스트 패턴(131)의 상부 높이보다 높게 형성하는 것이 바람직하다.
그리고, 본 발명의 제1 실시예에 따른 인쇄회로기판의 변형예를 나타낸 도 3에 도시한 바와 같이, 상기 금속 시드층(140)을 상기 솔더 레지스트 패턴(131)의 상부보다 높게 형성 즉, 상기 범프(150)의 상부가 볼록한 형상으로 형성될 때까지 도금 공정을 진행하여 상부가 볼록한 범프(150)를 형성할 수 있다.
상술한 바와 같이, 본 발명의 제1 실시예에 따른 인쇄회로기판 제조방법은, 다수의 패드(120) 상에 프린팅 공정 및 리플로우 공정을 통하여 솔더 범프를 형성하지 않고 도금 공정을 진행하여 금속 시드층(140)을 범프(150)로 형성함으로써, 프린팅 공정, 리플로우 공정 및 디플렉스 공정을 진행하지 않아도 됨에 따라 공정을 단순화시킬 수 있는 이점이 있다.
특히, 본 발명의 제1 실시예에 따른 인쇄회로기판 제조방법은, 상기 범프(150)를 수직 기둥형상으로 상기 솔더 레지스트 패턴(131)의 상부와 동일하거나 조금 높은 높이를 갖도록 형성하여 이웃하는 범프(150)와의 간격 "L"을 효과적으로 줄일 수 있게 됨으로써 미세 피치 패턴을 갖도록 범프(150)를 형성할 수 있으며, 이웃하는 범프(150) 간의 전기적 연결을 방지하여 불량률을 줄일 수 있는 장점이 있다.
실시예 2
이하, 관련도면을 참조하여 본 발명의 제2 실시예에 따른 인쇄회로기판 제조방법에 대하여 보다 자세히 설명하면 다음과 같다.
도 4a 내지 도 4d는 본 발명의 제2 실시예에 따른 인쇄회로기판 제조방법을 순차적으로 나타낸 공정 단면도이고, 도 5는 본 발명의 제2 실시예에 따른 인쇄회로기판 제조방법의 변형예를 나타낸 단면도이다.
먼저, 본 발명의 제2 실시예에 따른 인쇄회로기판 제조방법은, 도 4a에 도시한 바와 같이, 인쇄회로기판 형성용 기판(210)을 준비한다.
그런 다음, 상기 준비된 기판(210) 상에 다수의 패드(220)를 형성한다. 이때, 상기 다수의 패드(220)는 미세 피치(Fine Pitch)로 형성되며 구리(Cu) 등의 금속으로 형성된다.
상기 다수의 패드(220)를 형성한 후, 상기 기판(210) 상에 상기 다수의 패드(220)를 덮도록 솔더 레지스트(230)를 도포한다.
상기 솔더 레지스트(230)를 형성한 다음, 도 4b에 도시한 바와 같이, 상기 다수의 패드(220) 상에 도포된 솔더 레지스트(230)를 오픈시켜 다수의 패드(220) 상부가 노출되는 솔더 레지스트 패턴(231)을 형성한다.
이때, 상기 솔더 레지스트(230)를 오픈시켜 솔더 레지스트 패턴(231)을 형성하는 방법은, 본 발명의 제1 실시예와 같이, 상기 다수의 패드(220) 영역만 오픈시키기 위한 노광 및 현상 공정을 진행하거나 레이저를 이용하여 선택적으로 다수의 패드(220) 영역만 오픈시키는 방법 중 선택된 어느 하나의 방법을 사용하는 것이 바람직하다.
상기와 같은 방법에 의해 상부가 노출된 다수의 패드(220) 상에 금속층(240)을 형성한다. 이때, 상기 금속층(240)은 도전성 금속으로 형성되며, 상기 패드(220)와 후속 공정에 의해 형성될 범프(260)와의 접합력을 증가시키기 위해 형성된다. 특히, 상기 금속층(240)은 Ni 또는 NiAg 합금으로 형성하는 것이 바람직하다.
그런 다음, 도 4c에 도시한 바와 같이, 상기 형성된 금속층(240) 상에 소정 두께의 금속 시드층(250)을 형성한다. 이때, 상기 금속 시드층(250)은 도전성 금속으로 Tin, Tin 합금, SnAg 합금 또는 PbSn 합금 중 선택된 어느 하나의 물질로 형성하는 것이 바람직하다.
그리고, 상기 선택된 금속 물질을 이용하여 금속 시드층(250)을 형성한 후, 상기 금속 시드층(250)에 도금 공정을 진행하여 성장시킴으로써 범프(260)를 형성한다.
이때, 상기 범프(260)를 형성하기 위한 도금 공정은 전해 도금 또는 무전해 도금 공정을 진행할 수 있다. 그리고, 상기 도금 공정은 상기 범프(260)의 상단 높이가 상기 솔더 레지스트 패턴(231)의 상부와 동일하거나 또는 상기 솔더 레지스트 패턴(231)의 상부 높이보다 높게 형성하는 것이 바람직하다.
그리고, 본 발명의 제2 실시예에 따른 인쇄회로기판의 변형예를 나타낸 도 5에 도시한 바와 같이, 상기 금속 시드층(250)을 상기 솔더 레지스트 패턴(231)의 상부보다 높게 형성 즉, 상기 범프(260)의 상부가 볼록한 형상으로 형성될 때까지 도금 공정을 진행하여 상부가 볼록한 범프(260)를 형성할 수 있다.
상술한 바와 같이, 본 발명의 제2 실시예에 따른 인쇄회로기판 제조방법은, 다수의 패드(220) 상에 프린팅 공정 및 리플로우 공정을 통하여 솔더 범프를 형성하지 않고 도금 공정을 진행하여 금속 시드층(250)을 범프(260)로 형성함으로써, 프린팅 공정, 리플로우 공정 및 디플렉스 공정을 진행하지 않아도 됨에 따라 공정을 단순화시킬 수 있는 이점이 있다.
특히, 본 발명의 제2 실시예에 따른 인쇄회로기판 제조방법은, 상기 범프(260)를 수직 기둥형상으로 상기 솔더 레지스트 패턴(231)의 상부와 동일하거나 조금 높은 높이를 갖도록 형성하여 이웃하는 범프(260)와의 간격 "L"을 효과적으로 줄일 수 있게 됨으로써 미세 피치 패턴을 갖도록 범프(260)를 형성할 수 있으며, 이웃하는 범프(260) 간의 전기적 연결을 방지하여 불량률을 줄일 수 있는 장점이 있다.
또한, 상기 다수의 패드(220)와 범프(260) 사이에 Ni 또는 NiAg 합금으로 형성된 금속층(240)을 더 형성함으로써 패드(220)와 범프(260)의 결합력을 높일 수 있게 됨으로써 불량 발생률을 감소시킬 수 있는 효과가 있다.
이상에서 설명한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이나, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1a 내지 도 1f는 종래 기술에 의한 프린팅 공정을 이용한 인쇄회로기판의 플립칩 범프 제조방법을 순차적으로 나타낸 공정 단면도.
도 2a 내지 도 2c는 본 발명의 제1 실시예에 따른 인쇄회로기판 제조방법을 순차적으로 나타낸 공정 단면도.
도 3은 본 발명의 제1 실시예에 따른 인쇄회로기판 제조방법의 변형예를 나타낸 단면도.
도 4a 내지 도 4d는 본 발명의 제2 실시예에 따른 인쇄회로기판 제조방법을 순차적으로 나타낸 공정 단면도.
도 5는 본 발명의 제2 실시예에 따른 인쇄회로기판 제조방법의 변형예를 나타낸 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
110 : 기판 120 : 패드
130 : 솔더 레지스트 131 : 솔더 레지스트 패턴
140 : 금속 시드층 150 : 범프

Claims (9)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 상부에 다수의 패드가 형성된 기판을 준비하는 단계;
    상기 준비된 기판 상에 상기 다수의 패드를 덮도록 솔더 레지스트를 도포하는 단계;
    상기 다수의 패드 상부가 노출되도록 상기 솔더 레지스트를 패터닝하는 단계;
    상기 노출된 다수의 패드 상부에 금속층을 형성하는 단계;
    상기 형성된 금속층 상에 금속 시드층을 형성하는 단계; 및
    상기 금속 시드층이 상기 패터닝된 솔더 레지스트의 높이까지 성장되도록 도금 공정을 진행하여 범프를 형성하는 단계;
    를 포함하는 인쇄회로기판 제조방법.
  6. 제5항에 있어서,
    상기 금속층은 Ni 또는 NiAg 합금으로 형성하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  7. 제5항에 있어서,
    상기 금속 시드층은 Tin, Tin 합금, SnAg 합금 또는 PbSn 합금 중 선택된 어느 하나의 물질로 형성하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  8. 제5항에 있어서,
    상기 금속 시드층의 도금 공정은 전해 도금 또는 무전해 도금 공정을 이용하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  9. 제5항에 있어서,
    상기 금속 시드층의 도금 공정은 금속 시드층의 높이가 상기 솔더 레지스트보다 높게 성장되도록 진행하여 상부가 볼록한 형상의 범프를 형성하는 것을 특징으로 하는 인쇄회로기판 제조방법.
KR1020080024442A 2008-03-17 2008-03-17 인쇄회로기판 제조방법 KR100959856B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080024442A KR100959856B1 (ko) 2008-03-17 2008-03-17 인쇄회로기판 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080024442A KR100959856B1 (ko) 2008-03-17 2008-03-17 인쇄회로기판 제조방법

Publications (2)

Publication Number Publication Date
KR20090099288A KR20090099288A (ko) 2009-09-22
KR100959856B1 true KR100959856B1 (ko) 2010-05-27

Family

ID=41357917

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080024442A KR100959856B1 (ko) 2008-03-17 2008-03-17 인쇄회로기판 제조방법

Country Status (1)

Country Link
KR (1) KR100959856B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6092117B2 (ja) * 2010-12-24 2017-03-08 エルジー イノテック カンパニー リミテッド 印刷回路基板及びその製造方法
KR101894654B1 (ko) 2017-01-19 2018-09-04 조금복 이형지 분리가 용이한 양면접착테이프 및 그 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794849A (ja) * 1993-09-20 1995-04-07 Ibiden Co Ltd 半導体搭載用基板の製造方法
JPH09307216A (ja) * 1996-05-13 1997-11-28 Ngk Spark Plug Co Ltd 配線基板の製造方法及び配線基板
JP2006135277A (ja) * 2004-10-06 2006-05-25 North:Kk 配線基板と、その製造方法
KR100714774B1 (ko) * 2005-12-14 2007-05-04 삼성전기주식회사 합금 솔더 범프를 구비하는 인쇄회로기판 및 그 제작방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794849A (ja) * 1993-09-20 1995-04-07 Ibiden Co Ltd 半導体搭載用基板の製造方法
JPH09307216A (ja) * 1996-05-13 1997-11-28 Ngk Spark Plug Co Ltd 配線基板の製造方法及び配線基板
JP2006135277A (ja) * 2004-10-06 2006-05-25 North:Kk 配線基板と、その製造方法
KR100714774B1 (ko) * 2005-12-14 2007-05-04 삼성전기주식회사 합금 솔더 범프를 구비하는 인쇄회로기판 및 그 제작방법

Also Published As

Publication number Publication date
KR20090099288A (ko) 2009-09-22

Similar Documents

Publication Publication Date Title
US6667190B2 (en) Method for high layout density integrated circuit package substrate
US8759964B2 (en) Wafer level package structure and fabrication methods
US8927344B2 (en) Die substrate with reinforcement structure
US20080230925A1 (en) Solder-bumping structures produced by a solder bumping method
US20120038044A1 (en) Chip scale package and fabrication method thereof
US20070111398A1 (en) Micro-electronic package structure and method for fabricating the same
US7151050B2 (en) Method for fabricating electrical connection structure of circuit board
KR20080053241A (ko) 멀티―칩 패키지 구조 및 그 제조 방법
KR101034161B1 (ko) 반도체 패키지 기판
US20060225917A1 (en) Conductive bump structure of circuit board and fabrication method thereof
US6849955B2 (en) High density integrated circuit packages and method for the same
US10832999B2 (en) Packaging methods for semiconductor devices comprising forming trenches in separation regions between adjacent packaging substrates
US8809117B2 (en) Packaging process tools and packaging methods for semiconductor devices
US20090041981A1 (en) Packaging substrate having electrical connection structure and method for fabricating the same
US7340829B2 (en) Method for fabricating electrical connection structure of circuit board
US20090315179A1 (en) Semiconductor device having solder bumps protruding beyond insulating films
JP2009004454A (ja) 電極構造体及びその形成方法と電子部品及び実装基板
JP2010161419A (ja) 半導体装置の製造方法
KR101211724B1 (ko) 반도체 패키지 및 그 제조방법
KR100959856B1 (ko) 인쇄회로기판 제조방법
JP2008109138A (ja) 積層チップパッケージ及び該パッケージの製造方法
US20110061907A1 (en) Printed circuit board and method of manufacturing the same
KR20110013902A (ko) 패키지 및 그 제조방법
JP2008047710A (ja) 半導体基板、半導体装置およびこれらの製造方法
TWI498982B (zh) 在以焊料遮罩補綴的回焊期間局限導電凸塊材料的半導體裝置和方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130403

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee