JP2006135277A - 配線基板と、その製造方法 - Google Patents

配線基板と、その製造方法 Download PDF

Info

Publication number
JP2006135277A
JP2006135277A JP2005015970A JP2005015970A JP2006135277A JP 2006135277 A JP2006135277 A JP 2006135277A JP 2005015970 A JP2005015970 A JP 2005015970A JP 2005015970 A JP2005015970 A JP 2005015970A JP 2006135277 A JP2006135277 A JP 2006135277A
Authority
JP
Japan
Prior art keywords
film
wiring
layer
forming
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005015970A
Other languages
English (en)
Inventor
Hideki Kotake
秀樹 小竹
Kiyoshi Hyodo
清志 兵頭
Inataro Kurosawa
稲太郎 黒澤
Yukio Hashimoto
幸夫 橋本
Atsushi Yoshino
篤 吉野
Asao Iijima
朝雄 飯島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
North Corp
Invensas Corp
Original Assignee
North Corp
Socketstrate Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by North Corp, Socketstrate Inc filed Critical North Corp
Priority to JP2005015970A priority Critical patent/JP2006135277A/ja
Priority to PCT/US2006/002597 priority patent/WO2006079097A1/en
Priority to JP2007552389A priority patent/JP2008529283A/ja
Publication of JP2006135277A publication Critical patent/JP2006135277A/ja
Priority to US12/941,511 priority patent/US8736064B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0376Flush conductors, i.e. flush with the surface of the printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0733Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1536Temporarily stacked PCBs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Abstract

【課題】 表面が平坦で、電子部品の搭載に支障を来すおそれのない多層配線基板を提供し、更に、多層配線基板を構成する配線板間の必要な電気的接続の信頼度を高くし、更には、製造工数の低減を図る。
【解決手段】キャリア膜4上の中間膜6表面に所定パターンの金属からなる配線膜12、12aを形成した部材2の配線膜12側の表面に選択的にレジスト膜14aを形成し、レジスト膜14aをマスクとして金属を選択的にメッキすることにより導電性ピラー18を形成し、ピラー18形成側の面に、層間絶縁膜20を形成して配線部材を二つつくり、その二つの配線部材を、導電性ピラー18の先端面どうしが接するように位置合わせして積層プレスすることにより一体化し、この配線部材の中間膜6及びキャリア膜4を除去する。
【選択図】 図1

Description

本発明は配線基板、特に配線膜が形成された表面が平坦な配線基板と、その製造方法に関する。
多層配線基板の配線膜間接続を行なう手法の一つとして、例えば導電性バンプを使用する手法があり、それにより相当に配線層の層数の多い、即ち相当に多層の多層配線基板を作ることができ、配線基板の高集積化に寄与している。
そのような技術は、例えば特開平8−195561号等により紹介されている。その紹介された多層化技術の一例を示すと、次の通りである。
即ち、一つの金属層の一部の一方の表面に導電性バンプを形成したものと、層間絶縁膜となる絶縁性樹脂と、上記金属層とは別の金属層とを用意し、上記導電性バンプのある金属層を、その導電性バンプで上記絶縁性樹脂を貫通して上記別の金属層に接続されるようにこれらの部材を加圧及び加熱により積層して一体化し、その後、その両面の金属層を選択的エッチングにより所定の形状にパターニングすることにより配線膜を形成した配線板を複数枚つくり、一方の配線板の一方の主表面に導電性バンプを形成し、その導電性バンプが別途用意した層間絶縁膜を貫通して他方の配線板の配線膜に接続されるようにしてその二つの配線板を積層して配線板積層体をつくるというのがその一例である。
また配線板の表面と、配線板上に形成された配線膜の表面とが面一(ツライチ:同一平面上に位置すること)にした基板の提案もなされている。
ここで、そのように、配線板の表面と配線膜の表面とを面一にすることの意義について、従前の一つの技術を示す図15(A)、(B)を引用して説明する。図15(A)は配線板上をカバーフィルムで覆う前の状態を示し、(B)は覆った後の状態を示す。
この図15に示す従前の技術は、絶縁板aの表面上に配線膜b、b、・・・b’を形成し、その表面をカバーフィルムcで覆うことにより配線基板を形成するというものである。上記配線膜b、b、・・・b’のうち、配線膜b’は他の電子部品、例えば半導体集積回路(以下「IC」という。)の電極と接続される配線膜であり、カバーフィルムcの該配線膜b’を覆う部分は開孔dが形成されており、カバーフィルムcで絶縁板bを覆った後もその配線膜b’が露出して他の電子部品、例えばICの電極と接続ができるようになっている。
また、そのカバーフィルムcはポリイミドフィルム(厚さ例えば12.5μm)fの裏面に接着剤(厚さ例えば12.5μm)gをコーティングしてなる。
このような技術においては、配線膜b、b、・・・b’が絶縁板aの表面上に突起状に形成されているので、配線膜b・b間或いはb・b’間でのブリッジによるショート不良が生じやすい。従って、カバーフィルムによる表面カバーの重要性が高いのである。これは、配線膜b、b、・・・b’の微細化、集積密度の高密度化が進めば進む程、ショート不良が発生しやすくなるので、重要性が高くなる。
しかし、この技術は、カバーフィルムcで絶縁板aの配線膜b、b、・・・b’上を覆ったとき、図15(B)に示すようにそのカバーフィルムcは自身にとっての下地の凹凸に沿ってシワシワになり、また、配線膜b、b、・・・b’の角部に当たって傷つき、絶縁不良の生じる可能性があるという問題がある。
というのは、ポリイミドフィルムは、特に良く使用される感光性ポリイミドフィルムの場合、機械的強度が低いから僅かな集中荷重を受けて傷つくということが起きやすいからである。
また、カバーフィルムcを絶縁板a上に貼り付ける場合、配線膜b’を露出させるための上記開孔dがその配線膜b’と位置を整合させる必要があるが、凹凸のある下地上に貼り付ける場合、位置合わせが難しく、位置ずれが生じやすい。これも、その従前の技術の欠点である。
従って、配線板の表面と、配線板上に形成された配線膜の表面とを面一することは、配線基板の配線密度を高くする要請に応えようとするには避けることのできない課題となりつつある。
そして、その課題を解決しようとする技術として、例えば特公平6−84085公報により紹介された技術がある。
その製造方法は、銅張の半硬化樹脂積層板を用意し、所要の配線膜をエッチング法などで作成したのち、平坦なプレス板で上下から要すれば加熱して、プレスすることにより、配線膜を、その表面が樹脂基板表面に面一になるように埋め込み、且つ、半硬化樹脂を完全硬化させることにより、配線パターンが埋め込まれた面一の基板が形成する。
また、前記層間接続に導電性バンプを介して接続する方式はスルホールメッキ法に比べ、穴のないことでより高密度基板が製造できること、工程が簡略かできることなど、これからの配線基板の要求に対して多くの好ましい特徴を有する。
また、通常の配線基板表面の配線膜が凸であるが、配線膜を基板を成す樹脂の面と面一にすると、部品実装時におけるハンダブリッジを低減できること、及び配線膜が樹脂に埋め込まれているため、樹脂との密着強度が格段に向上するので、基板表面と絶縁膜表面とを均一にする基板技術は今後ますます進む高密度実装の要求に適応可能な将来性のある技術であるとはいえる。
特開平08−195561号公報 特公平06−84085号公報
ところで、前記特許文献1の技術においては、導電性バンプが金属でなく、導電性樹脂を主体とした導電性バンプであるため、バンプ部での寄生抵抗が大きくなること、またバンプと接続する上下の導体金属との密着強度が低く、バンプ上の配線層に半田付けにより、部品実装した場合の強度確保に難点があることなどの欠点があった。
また、特許文献2の技術において、配線膜表面と絶縁基板表面とが面一な基板は、配線パターンが太くまた短い場合は、プレス時に配線がよじれたり、断線したりすることはないが、高密度配線板に要求される配線は微細であり、かつその各配線が長く、多様である場合には単に半硬化性樹脂上に形成した配線パターンをプレスで押し込もうとした場合、絶縁基材が流動するため、配線が切れたり、よじれたり、ショートしたりする等の不具合があった。
本発明は、このような問題を解決すべく為されたものであり、配線板の表面が平坦で、電子部品の搭載を容易にし、また半田つげおけるはんたブリッジの問題を低減し、また部品の半田付け強度を改善した多層配線基板を提供し、更に、多層配線基板を構成する配線板間の必要な電気的接続の信頼度を高くし、更には、製造工数の低減を図ることを目的とする。
請求項1の配線基板の製造方法は、キャリア膜上の中間膜の表面に所定パターンの金属からなる配線膜を形成した部材のその配線膜が形成された側の表面にレジスト膜を形成する工程と、上記レジスト膜をパターニングすることにより開孔を形成する工程と、上記レジスト膜をマスクとして金属を選択的にメッキすることにより導電性ピラーを形成する工程と、上記レジスト膜を除去する工程と、上記導電性ピラーが形成された側の面に、層間絶縁膜を、導電性ピラーの先端面が露出する状態に形成する工程と、上記一連の工程でできた部材と上記工程のキャリア膜上の中間膜の表面に所定パターンの金属からなる配線膜を形成した部材を、上記導電性ピラーと前記配線膜が接するように位置合わせして積層プレスすることにより一体化する工程と、上記二つの部材の上記中間膜及び上記キャリア膜を除去することにより上記層間絶縁膜の両面にその面と表面が面一に埋め込まれた配線膜を有し、且つ、両面に形成された一部の配線膜同士が上記導電性ピラーを介して層間接続され、両面が平坦な配線基板を得る工程と、を少なくとも有することを特徴とする。
請求項2の配線基板の製造方法は、配線膜となる金属膜の表面に第1の層を介して第2の層を積層した二つの三層部材とコア材を用意し、該三層部材をその第2の層にて該コア材の配線が形成されないところの最終的に不要となる不要領域に接着する工程と、上記各三層部材の上記金属膜をパターニングすることにより配線膜を形成する工程と、上記各金属膜が形成された側の面にレジスト膜を形成し、該レジスト膜を露光現像することにより選択的に開孔を形成する工程と、上記レジスト膜をマスクとしてメッキすることにより上記導電性ピラーを形成する工程と、上記レジスト膜を除去し、その後、上記導電性ピラーが形成された両面に、層間絶縁膜を、該導電性ピラーの先端面が露出する状態に形成する工程と、を少なくとも有することを特徴とする。
請求項3の配線基板の製造方法は、請求項2記載の配線基板の製造方法において、前記各層間絶縁膜の形成後において、その表面に上記導電性ピラーと接続された配線膜を形成する工程と、前記二つの三層部材と前記コア材からなる積層体を、その前記接着された不要領域にて切断分離することによりコア材と、三層部材とを分離する工程と、上記分離された各三層部材の第2の層及び第1の層を除去することにより片面が平坦な配線基板を得る工程と、を少なくとも有することを特徴とする。
請求項4の配線基板の製造方法は、請求項2記載の配線基板の製造方法において、予め金属層の表面に中間膜を介して配線膜を形成した三層積層用部材を二つ用意する工程と、前記各層間絶縁膜の形成後において、その表面に、上記三層積層用部材を、これの上記配線膜の一部が前記導電性ピラーと接するように位置合わせし、加熱及び加圧することにより該各三層積層用部材の配線膜が上記各層間絶縁膜にその配線膜の厚さ分埋まるように積層する工程と、前記二つの三層部材と上記二つの三層積層用部材と前記コア材からなる積層体を、その前記接着された不要領域にて切断分離することにより上記コア材と、上記三層部材及び上記三層積層用部材とを分離する工程と、上記分離された各三層部材の第2の層及び第1の層と、各三層積層用部材の上記金属層及び中間膜を除去することにより両面が平坦な配線基板を得る工程と、を少なくとも有することを特徴とする。
請求項5の配線基板の製造方法は、コア配線基板の両面各々に対応して、キャリア膜上に中間膜を介して配線膜を形成し、その配線膜形成面に該配線膜の少なくとも一部と接続された導電性ピラーを形成し、更に該配線膜形成面上に該導電性ピラーの先端面を露出させる状態で層間絶縁膜を形成したピラー付き配線用部材を用意する工程と、上記コア配線基板の両面に、上記各バンプ付き配線用部材を、該コア配線基板の両面の配線膜とそれに対応するピラー付き配線用部材の導電性ピラーとを位置合わせした上で積層して一体化する工程と、上記ピラー付き配線基板のキャリア膜及び中間膜を除去して両面が平坦な多層の配線基板を得る工程と、を少なくとも有することを特徴とする。
請求項6の配線基板の製造方法は、絶縁層の両面に配線膜を形成した配線用部材を複数枚、間に層間絶縁膜を介して重ね、更に両外表面に層間絶縁膜を介して配線膜を形成したコア配線基板を用意する工程と、上記コア配線基板にスルーホール用の貫通孔を形成する工程と、上記コア配線基板の表面に、上記貫通孔表面を含めメッキによりスルーホール配線膜形成用金属膜を形成する工程と、上記コア配線基板の表面の金属膜及びスルーホール用金属膜を選択的にエッチングすることにより、スルーホール配線膜及び普通の配線膜を形成する工程と、上記コア配線基板の両面各々に、キャリア膜上に中間膜を介して配線膜を形成し、該配線膜形成面上に該配線膜と接続された導電性ピラーを形成し、更に該配線膜形成面上に該導電性ピラーの先端面が露出する状態に層間絶縁膜を形成した最外配線用部材を、その導電性ピラーが上記コア配線基板積層体の表面の配線膜に接するように位置合わせして、加熱、加圧により積層一体化する工程と、上記各最外配線用部材の上記キャリア膜及び上記中間膜を除去する工程と、を有することを特徴とする。
請求項7の配線基板の製造方法は、 層間絶縁膜の両面に配線膜が形成された一又は複数枚の中間用配線用部材と、キャリア膜の表面に中間膜を介して金属からなる配線膜を形成した二つの最外層用配線用部材とを用意する工程と、上記一又は複数枚の中間用配線用部材を重ね、その重ねたものの両面各々に、最外層用配線用部材を、その配線膜形成面が上記中間用配線部材側を向く向きで位置合わせして重ね、その状態で、加熱、加圧により積層して一体化する工程と、上記一体化により形成された積層体の両面の上記キャリア膜及び上記中間膜を除去する工程と、上記積層体にスルーホール用の貫通孔を形成する工程と、上記積層体の表面に、上記貫通孔表面を含めメッキによりスルーホール配線膜形成用金属膜を形成する工程と、上記スルーホール用金属膜を選択的にエッチングすることにより、スルーホール配線膜を形成する工程と、を有することを特徴とする。
請求項8の配線基板の製造方法は、請求項6又は7記載の配線基板の製造方法において、前記スルーホール用配線膜形成後、その貫通孔内を金属でメッキにより充填する工程を有することを特徴とする。
請求項9の配線基板は、絶縁層の少なくとも一方の表面部に、配線膜が、該配線膜の表面と絶縁層の表面が同一平面上に位置するように埋込状に形成され、上記配線膜の上記表面の一部に、他と電気的に接続される突起導電膜が形成されてなることを特徴とする。
請求項10の配線基板は、絶縁層の両方の表面部に、配線膜が、該配線膜の表面と絶縁層の表面が同一平面上に位置するように埋込状に形成され、上記配線膜の上記表面の一部に、他と電気的に接続される突起導電膜が形成され、上記絶縁層に、これを貫通し、該絶縁層の両方の表面部の上記配線膜の一部どうしを電気的に接続する導電膜が形成されてなることを特徴とする。
請求項11の配線基板は、請求項9又は10記載の配線基板は、記絶縁層の配線膜が形成された表面に、カバーフィルムが、突起導電膜を覆わないように接着されてなることを特徴とする。
請求項12の配線基板は、請求項9、11又は10記載の配線基板において、前記配線膜の突起導電膜が異方性導電膜を介して他と電気的に接続されてなることを特徴とする。
請求項13の配線基板の製造方法は、絶縁層の少なくとも一方の表面部に、外面と表面が同一平面上に位置する配線膜が形成されたものの上記絶縁層の表面に全面的に導電膜を形成する工程と、上記導電膜を選択的にエッチングすることにより上記配線膜の一部上に残存させて他と電気的に接続される突起導電膜とする工程と、を少なくとも有する。
請求項14の配線基板の製造方法は、絶縁膜の両方の表面部に、配線膜が、該配線膜の表面と絶縁層の表面が同一平面上に位置するように埋込状に形成されたものの上記絶縁層に、その両方の表面部の上記配線膜の一部どうしを結ぶ貫通孔を形成する工程と、上記絶縁膜の貫通孔の内周面を含む表面に、全面的に導電膜を形成する工程と、上記導電膜を選択的にエッチングすることにより、上記貫通孔の内周面上に位置するスルーホール導電膜と、上記絶縁膜の表面部に埋込状に形成された配線膜の一部分上に位置して他と電気的に接続される突起導電膜とを同時に形成する工程と、を少なくとも有することを特徴とする。
請求項1の配線基板の製造方法によれば、キャリア膜上の中間膜の表面に所定パターンの金属からなる配線膜を形成した部材の配線膜が形成された側の表面に選択的にレジスト膜を形成し、そのレジスト膜をマスクとして金属を選択的にメッキすることにより導電性ピラーを形成し、そのピラー形成側の面に、上記一連の工程でできた部材と上記工程のキャリア膜上の中間膜の表面に所定パターンの金属からなる配線膜を形成した部材を、上記導電性ピラーと前記配線膜が接するように位置合わせして積層プレスすることにより一体化し、この配線用部材の上記中間膜及び上記キャリア膜を除去するので、両面が平坦で、導電性ピラーを層間接続手段とする配線基板を得ることができる。
また、配線膜は丈夫なキャリア膜に保持されているので、積層プレス時においても断線、ショート、よじれなどは起きず、キャリア膜に形成された配線模様はそのまま絶縁樹脂に埋め込まれる。
請求項2の配線基板の製造方法によれば、金属膜の表面に第1の層を介して第2の層を積層した二つの三層部材とコア材を用意し、該三層部材をその第2の層にて該コア材の配線が形成されないところの最終的に不要となる不要領域に接着し、上記各三層部材の上記金属膜をパターニングすることにより配線膜を形成し、該配線膜形成面上にレジスト膜を選択的に形成し、該レジスト膜をマスクとしてメッキすることにより上記導電性ピラーを形成し、その後、上記導電性ピラーが形成された両面に、層間絶縁膜を、該導電性ピラーの先端面が露出する状態に形成するので、少なくとも片面に配線膜を有し、また、配線膜は丈夫なキャリア膜に保持されているので、積層プレス時においても断線、ショート、よじれなどは起きず、キャリア膜に形成された配線模様はそのまま絶縁樹脂に埋め込まれる。またその配線膜と層間絶縁膜の表面とが面一の配線膜を有する配線基板を得ることができる。
請求項3の配線基板の製造方法によれば、請求項2の配線基板の製造方法を終えた後、各層間絶縁膜の表面に上記導電性ピラーと接続された配線膜を形成し、前記二つの三層部材と前記コア材からなる積層体を、その前記接着された不要領域にて切断分離することによりコア材と、三層部材とを分離し、その分離された各三層部材の第2の層及び第1の層を除去するので、両面に配線膜を有し、片面が平坦な配線基板を得ることができる。
請求項4の配線基板の製造方法によれば、三層積層用部材を二つ用意する一方で、請求項2記載の配線基板の製造方法を終えた後における層間絶縁膜の表面に、上記三層積層用部材を、該各三層積層用部材の配線膜が上記各層間絶縁膜にその配線膜の厚さ分埋まるように積層し、前記二つの三層部材と上記二つの三層積層用部材と前記コア材からなる積層体を、その前記接着された不要領域にて切断分離することにより上記コア材と、上記三層部材及び上記三層積層用部材とを分離すし、その分離された各三層部材の第2の層及び第1の層と、各三層積層用部材の上記金属層及び中間膜を除去するので、両面が平坦な配線基板を得ることができる。
請求項5の配線基板の製造方法によれば、コア配線基板の両面各々に対応して、キャリア膜上に中間膜を介して配線膜を形成し、その配線膜形成面に導電性ピラーを形成し、更に該配線膜形成面上に該導電性ピラーの先端面を露出させる状態で層間絶縁膜を形成したピラー付き配線用部材を用意し、上記コア配線基板の両面に、該各バンプ付き配線用部材を、上記コア配線基板の両面の配線膜とそれに対応するピラー付き配線用部材の導電性ピラーとを位置合わせした上で積層して一体化し、その後、上記ピラー付き配線基板のキャリア膜及び中間膜を除去するので、両面が平坦な多層の配線基板を得ることができる。
請求項6の配線基板の製造方法によれば、両外表面に層間絶縁膜を介して配線膜を形成したコア配線基板にスルーホール用の貫通孔を形成し、該コア配線基板の表面に、上記貫通孔表面を含めメッキによりスルーホール配線膜形成用金属膜を形成し、上記コア配線基板の表面の金属膜及びスルーホール用金属膜を選択的にエッチングすることにより、スルーホール配線膜及び普通の配線膜を形成し、上記コア配線基板の両面各々に、キャリア膜上に中間膜を介して配線膜を形成し、該配線膜形成面上に該配線膜と接続された導電性ピラーを形成し、更に該配線膜形成面上に該導電性ピラーの先端面が露出する状態に層間絶縁膜を形成した最外配線用部材を、その導電性ピラーが上記コア配線基板積層体の表面の配線膜に接するように位置合わせして、加熱、加圧により積層一体化し、上記各最外配線用部材の上記キャリア膜及び上記中間膜を除去するので、配線膜が形成された最外表面が平坦な多層の配線基板を得ることができる。
請求項7の配線基板の製造方法によれば、両面に配線膜が形成された中間用配線用部材と、二つの最外層用配線用部材とを用意し、中間用配線用部材を重ね、その重ねたものの両面各々に、最外層用配線用部材を、その配線膜形成面が上記中間用は緯線部材側を向く向きで位置合わせして重ね、その状態で、加熱、加圧により積層して一体化し、それによりできた積層体の両面の上記キャリア膜及び上記中間膜を除去し、該積層体にスルーホール用の貫通孔を形成し、該積層体の表面に、上記貫通孔表面を含めメッキによりスルーホール配線膜形成用金属膜を形成し、該スルーホール用金属膜を選択的にエッチングしてスルーホール用配線膜を形成するので、スルーホール配線膜を層間接続手段とし、配線膜が形成された最外表面が平坦な多層の配線基板を得ることができる。
請求項8の配線基板の製造方法によれば、請求項6又は7記載の配線基板の製造方法において、前記スルーホール用配線膜形成後、その貫通孔内を金属でメッキにより充填するので、層間接続の安定性及び層間接続手段の寄生抵抗の低抵抗化を図ることができる。
請求項9の配線基板によれば、絶縁層の表面とそれに埋込状に形成された配線膜の表面とが同一平面上にあるので、上述したことから明らかなように、ブリッジによるショート不良が生じにくい等の利点があるのみならず、配線膜の表面の一部に他と電気的に接続される突起導電膜があるので、配線膜のその一部の実質的高さを絶縁層表面の高さより高くすることができ、該一部と他との接続が、その突起導電膜を介して行うことができ、接続がし易く、また、接続性を良好にすることができる。
請求項10の配線基板によれば、請求項9の配線基板と同様に、ブリッジによるショート不良が生じにくく、また、配線膜の一部と、他との電気的接続がし易く、また、良好な電気的接続がし易いという利点があるが、それにとどまらず、スルーホールによる上下配線間の層間接続ができる。
請求項11の配線基板によれば、請求項9又は10の配線基板において、絶縁膜の表面を、突起導電膜を除きカバーフィルムで覆うので、配線膜をカバーフィルムによって保護することができ、ショート不良等をより確実に保護することができる。
また、カバーフィルムは、突起導電膜の部分を除き、凹凸のない表面を下地面とするので、張り易く、突起導電膜とそれを逃げる逃げ孔との位置が不整合にならないようにするために必要なカバーフィルムの絶縁膜に対する位置合わせをし易い。
更に、カバーフィルムが凹凸のない面に接着されるので、配線膜の角部に当たって傷つき、保護効果が低下するというおそれをなくすことができる。
請求項12の配線基板によれば、異方性導電膜を用いた電気的技術を駆使することができ、しかも、配線基板の配線膜の他と接続すべき部分は、突起導電膜により高くなっているので、異方性導電膜をその突起導電膜により圧縮してその突起導電膜の部分における導電性を局部的により有効に高めることができ、配線膜と他との接続を簡単且つ確実に行うことができる。
請求項13の配線基板の製造方法によれば、絶縁層の表面部に配線膜を両者の表面が面一になるようにしたものの表面に、全面的に導電膜を形成した後、その導電膜を選択的にエッチングするので、その導電膜が配線膜の一部上に残存するようにすることによりその残存部分を以て突起導電膜とすることができ、請求項9等の配線基板を得ることができる。
請求項14の配線基板の製造方法によれば、絶縁層の両面の表面部に配線膜を両者の表面が面一になるようにしたものを用意し、それに貫通孔を形成し、その後、該貫通孔の内周面を含む絶縁層表面に全面的に導電膜を形成し、その導電膜の選択的エッチングにより、スルーホール導電膜と突起導電膜を同時に形成するので、スルーホールによる層間接続技術の工程数を増やすことなく、突起導電膜を有する配線基板を得ることができる。
本発明において、各配線板の層間絶縁膜は、熱硬化性樹脂が好適であるが、熱可塑性樹脂も適用できる 、例えば熱硬化性樹脂としては、エポキシ樹脂、不飽和ポリエステル樹脂、ポリイミド樹脂、シリコーン樹脂、フエノール樹脂など、また熱可塑性樹脂としてはPEEK樹脂、PES樹脂、PPS樹脂、PEN樹脂、PEEK−PES樹脂のポリマーブレンド、液晶ポリマーのなど適用できる。
そして、厚さは例えば数十〜百数十μmが好ましい。
また、配線膜及び層間接続ピラーは、銅、特に純度の高い銅で形成するのが最適である。配線膜の厚さは十数〜数十μmが、そして、層間接続ピラーの高さは例えば数十〜百数十μmが好ましい。
なお、配線用部材どうしの積層時の加熱温度は、例えば150〜350℃が好適であり、また、加圧力は2MPa〜10MPaの範囲が好ましい。
また、配線膜の表面にボンディング性を高める金属が形成された配線板を少なくとも多層の配線基板の表裏両面部に配置することとすれば、IC等の微細ピツチでかつ多端子の電子部品の搭載にきわめて便利である。その金属膜としては、金が好適である。
以下、本発明の詳細を図示実施例に基いて説明する。
図1(A)〜(K)及び図2(L)〜(M)は本発明の第1の実施例の工程(A)〜(M)を順に示す断面図である。
(A)先ず、図1(A)に示すように、三層金属層からなる配線用部材2を用意する。該配線用部材2は、例えば銅からなるキャリア膜4の表面に、例えばニッケルからなるエッチングバリア膜(中間膜)6を形成し、該エッチングバリア膜6の表面に例えば銅からなる配線膜形成用の金属膜8を形成した三層構造を有する。
(B)次に、図1(B)に示すように、上記キャリア膜4の表面を例えばフォトレジストからなる膜10でマスクした状態で上記金属膜8を選択的にエッチングすることにより、配線膜12を形成する。尚、12aは配線膜12のうち導電性ピラーが形成されない方の配線膜である。
(C)次に、図1(C)に示すように、上記配線膜12の形成面上にフォトレジスト膜14を形成する。
(D)次に、図1(D)に示すように、上記フォトレジスト膜14に対して露光処理を施す。14aは露光部分、14bは未露光部分である。
(E)次に、図1(E)に示すように、現像処理を施す。16はこの現像処理により生じた開孔である。
(F)次に、図1(F)に示すように、アフター露光処理を施す。露光量は前回の露光よりも大きくする。更にソフトエッチングをし、更には、超音波洗浄を施す。
(G)次に、図1(G)に示すように、上記レジスト膜14aをマスクとして例えば銅からなる金属膜をメッキすることにより上記開孔16内に導電性ピラー18を形成する。このメッキは導電性ピラー18が上記レジスト膜14aの表面を越える厚さまで行う。
(H)次に、例えばベルトサンダーを用いる等して上記導電性ピラー18の先端をレジスト膜14aの表面と面一(ツライチ:同一平面上に位置すること)になるまで研磨し、図1(H)に示すように、平坦面になるようにする。
(I)次に、図1(H)に示すように、上記フォトレジスト膜14aを剥離する等により除去し、それと共に、キャリア膜4表面の上記保護膜10も除去する。
(J)次に、樹脂、例えばエポキシプリプレグからなる層間絶縁膜20を上記導電性ピラー18形成側の面に圧着するなどの方法で形成し、該層間絶縁膜20を該導電性ピラー18の先端面露出するまで研磨する。図1(J)はその研磨後の状態を示す。
(K)次に、図1(J)に示す状態の絶縁層を形成した配線用部材2と図1(B)に示す状態の配線層のみ形成した配線用部材2を用意し、その二つの配線用部材どうしを、導電性ピラー18・18の先端面どうしが重なるように位置合わせし、加圧、加熱により積層して一体化する。図1(K)はその一体化後の状態を示す。
この積層により、導電性ピラー18と配線層のみ形成した配線用部材2の配線層とが銅・銅接合により接続されると共に、二つの配線用部材2、2が一体化される。
(L)次に、図2(L)に示すように、上記配線用部材2、2の各キャリア膜4、4を例えばエッチングで除去する。
(M)次に、図2(M)に示すように、上記ニッケルからなるエッチングバリア膜6、6を例えばエツチングで除去する。
このような製造方法によれば、層間絶縁膜20の両面に配線膜12、12aが、表面が面一になるように形成された、図2(M)に示すような配線層と絶縁層が面一の配線基板が形成される。
図3(A)〜(H)及び図4(I)〜(M)は本発明の第2の実施例の工程(A)〜(M)を順に示す断面図である。
(A)図3(A)に示すように、例えば樹脂からなるコア材30と、二つの配線用部材32、32を用意し、更に、コア材30の両面の後で不要領域として除去される部分に例えばエポキシ樹脂からなるプリプレグ等からなる接着シート34が形成されている。
尚、上記各配線用部材32は、例えば銅からなるキャリア膜36の一方の表面に、例えばニッケルからなるエッチングバリア膜(中間膜)38を介して例えば銅からなる配線膜形成用金属膜40を形成した三層構造を有し、例えば圧延等により形成することができる。
(B)次に、図3(B)に示すように、コア材30の両面に、キャリアとなる金属膜36側が該コア材30の表面を向く向きの上記配線用部材32、32を上記接着シート34により接着する。尚、この接着シート34は前述のように配線膜が形成される領域(有効領域)には形成されず、不要領域においてのみ形成されていることは前述の通りである。
(C)次に、図3(C)に示すように、上記各配線用部材32、32の配線膜形成用金属膜40を選択的にエッチングすることにより、配線膜42を形成する。
(D)次に、図3(D)に示すように、両方の配線膜42形成面上にそれぞれフォトレジスト膜44を形成する。このレジスト膜44は形成すべき導電性ピラー(48)の先端面の高さと略同じかそれよりも表面が稍低くなる程度の厚さに形成する。
(E)次に、図3(E)に示すように、上記各フォトレジスト膜44を、それに対する露光、現像によってパターニングし、以て開孔46を形成する。
(F)次に、図3(F)に示すように、上記各レジスト膜44をマスクとして例えば銅からなる金属をメッキすることにより導電性ピラー48を形成する。この導電性ピラー48の形成は、図1、図2に示す実施例におけると同様に層間絶縁膜44の表面高さを越える程度に適宜オーバーメッキし、その後、研磨して層間絶縁膜44の表面と導電性ピラー48の表面が面一になるようにすると良い。
(G)次に、図3(G)に示すように、上記各レジスト膜44を除去する。
(H)次に、図3(H)に示すように、配線膜42及び導電性ピラー48が形成された各面上に、層間絶縁膜50を例えば圧着する方法で形成し、その後、該層間絶縁膜50を研磨することにより上記導電性ピラー48の先端面を露出させる。
(I)次に、図4(I)に示すように、上記各層間絶縁膜50、50上に配線用部材52、52をあてがう。
該各配線用部材52、52は例えば銅からなるキャリア膜54の一方の表面に例えばニッケルからなるエッチングバリア膜(中間膜)56を介して例えば銅からなる配線膜60を形成したものである。そして、該各配線用部材52、52はその配線膜60が形成された側の面がその各層間絶縁膜50、50を向く向きで、各導電性ピラー48と対応する配線膜60とが整合するように位置合わせしてあてがうのである。
(J)次に、図4(J)に示すように、上記配線用部材52、52を加熱及び加圧により上記層間絶縁膜50、50に積層し、以て、各導電性ピラー48とそれに対応する配線膜60とを銅・銅接合により一体的に接続すると共に、層間絶縁膜50を配線用部材52と一体化する。
(K)次に、図4(K)に示すように、図4(J)で一体化されたものを上記接着剤34により接着された部分にてカットし、不要部分を有効領域から分離する。
すると、コア材30が、その両面に存在していた配線用部材と分離される。
(L)次に、コア材30の両面に存在し、図4(K)に示す工程(K)でコア材30から分離された配線用部材の上記各キャリア膜54、36を除去する。図4(L)はそのキャリア膜54、36を除去した後の状態を示す。
(M)次に、図4(M)に示すように、上記各エッチングバリア膜58、38を除去する。
このような製造方法によれば、層間絶縁膜50の両面に配線膜60、42が、表面が面一になるように形成された、図4(M)に示すような配線基板が形成される。
そして、コア材30との分離が為されるまでは、その両側に同時に配線基板の形成工程が進行するので、製造効率を向上し、生産性を高めることができる。
(変形例)
図5(H)〜(J)は、図3及び図4に示した実施例の変形例を工程順に示す断面図である。
(H)図3(H)に示すものと同じものを用意し、その後の工程を図3、図4に示した実施例と変える。図5(H)はその図3(H)に示すものと同じものである。
(I)次に、図5(I)に示すように、層間絶縁膜50、50上に例えば銅からなる配線膜形成用金属膜59、59を加熱、加圧により積層する。すると、該金属膜59、59の導電性ピラー48、48と接する部分は銅・銅接合により良好且つ確実に接続され、金属膜59、59のそれ以外の部分は層間絶縁膜50、50と良好に接着した状態になる。
(J)次に、図5(J)に示すように、上記配線膜形成用金属膜59、59を選択的にエッチングすることによりパターニングして配線膜61、61を形成する。
その後は、図4(K)に示すように接着シート34により接着された不要領域部分におけるカットを行い、その後は、配線膜61、61が形成された面をマスクしてキャリア膜36、36を除去し、更には、エッチングバリア膜38を除去する。
すると、片面は層間絶縁膜50表面に凸部を成すように配線膜61が形成され、凹凸があるが、もう一方の面は層間絶縁膜50の表面に、配線膜42が該膜42の表面と該層間絶縁膜50の表面とが面一(ツライチ)になるように、埋め込み状に形成された両面配線タイプの配線板ができる。
該配線板は、コア基板の両面に、配線膜61によって凹凸のある側の面がコア基板を向く向きで加圧、加熱により積層して、最外表面が平坦な多層の配線基板を製造するのに好適である。
図6(A)〜(D)は本発明の第3の実施例を工程順に示す断面図である。
(A)図6(A)に示すように、公知の方法で作成したコア基板70と、二つの配線部材72、72を用意する。
コア基板70は、本例では、4層の配線膜を有し、74は層間絶縁膜、76は内部配線膜、78は外部配線膜、80は層間接続用バンプであり、その表面は外部配線膜78が凸部を成した凹凸がある。
上記各配線部材72、72は、例えば銅からなるキャリア膜82、82の一方の表面に、例えばニッケルからなるエッチングバリア膜84を介して例えば銅からなる配線膜86を形成し、更に例えば銅からなる導電性ピラー88を少なくとも一部の配線膜86上に形成し、その部材の配線膜86、導電性ピラー88が形成された側の面上に、層間絶縁膜90を導電性ピラー88の先端面が露出するように形成したものである。
そして、コア基板70の両面各々に、配線部材72、72を、この導電性ピラー88、88の先端面及び層間絶縁膜90表面がコア基板70を向く向きにし、各導電性ピラー88がそれと対応するコア基板70の各外部配線膜78、78と位置が整合するように位置合わせしてあてがう。
(B)次に、加熱、加圧により上記配線部材72、72を上記コア基板70の両面に積層する。図6(B)はその積層後の状態を示す。
この積層により、各導電性ピラー88はそれぞれその先端面にてコア基板70の外部配線膜78に銅・銅接合により強固に接続されると共に、層間絶縁膜74、90どうしは一体化する。
(C)次に、図6(C)に示すように、上記キャリア膜82、82を例えば銅だけをエッチングする液でエッチングするなどにより除去する。
(D)次に、図6(D)に示すように、上記エッチングバリア膜84を例えばエッチングなどにより除去する。すると、配線層が絶縁層と面一になった6層の配線層を有する多層の配線基板を得ることができる。
このような配線基板の製造方法によれば、表面に配線膜78による凹凸のあるコア基板70をベースとしつつもその両面に上記配線部材72、72を、導電性ピラー88、層間絶縁膜90がコア基板70側を向き、配線膜86、86が外側を向く向きで積層することにより最外表面が平坦な多層の配線基板を得ることができる。
尚、上記実施例では、コア基板70の層数は4層であり、できた配線基板の層数は6層であったが、これは飽くまで一例であり、コア基板70の層数は4層に限定されず、それ以外の層数であっても良く、そのコア基板70の層数に2を足した層数の多層配線基板を得ることができる。
図7(A)〜(H)及び図8(A)〜(H)は本発明の第4の実施例を示す断面図であり、図7(A)〜(H)は最外層用配線部材の製造方法を工程順に示し、図8(A)〜(H)はコア配線板の加工とそのコア配線板への上記最外層用配線部材の一体化と最外層用配線部材への加工により配線基板を完成させる工程を順に示す。
先ず、図7(A)〜(H)を参照して最外層用配線部材の製造方法を説明する。
(A)図7(A)に示すように、三層金属材100を用意する。該三層金属材100は、例えば銅からなるキャリア膜102の一方の表面に例えばニッケルからなるエッチングバリア膜104を介して例えば銅からなる配線膜形成用金属膜106を積層してなるものであり、例えば圧延により形成される。
(B)次に、図7(B)に示すように、上記配線膜形成用金属膜106を選択的にエッチングすることにより配線膜108を形成する。
(C)次に、図7(C)に示すように、導電性ピラー形成用のレジスト膜110を上記配線膜108形成側の面上に選択的に形成する。112は該レジスト膜110に形成された開孔で、該開孔112内に次に述べる導電性ピラー(114)が形成されることになる。(D)次に、図7(D)に示すように、上記レジスト膜110をマスクとして例えば銅をメッキすることにより導電性ピラー114を形成する。この場合、レジスト膜110の表面から稍突出するように形成する。このようにするのは、メツキによる導電性ピラー114の高さのばらつきを次の研磨工程で一定の高さに揃えることができるようにするためである。
(E)次に、図7(E)に示すように、上記導電性ピラー114の突出した部分を研磨して、その先端面がレジスト膜110の表面と面一(ツライチ:同一平面上に位置すること)になるようにする。
(F)次に、図7(F)に示すように、上記レジスト膜110を除去する。
(G)次に、図7(G)に示すように、上記配線膜108及び導電性ピラー114が形成された側の面に層間絶縁膜116を、導電性ピラー114の先端部が露出するように形成する。
(H)次に、上記導電性ピラー114の先端面を研磨してその高さを調整して、図7(H)のように最外層用配線部材118を完成させる。
尚、この最外層用配線部材118は2枚用意し、図8に示す工程に供する。
以下に、図8(A)〜(H)を参照して本実施例の配線基板を得る製造方法の説明をする。
(A)先ず、図8(A)に示すように、コア配線板120を用意する。
このコア配線板120は、内部に4層の配線膜122が層間絶縁膜124を層間手段として形成され、最外表面には配線膜形成用金属膜126、126が全面的に形成されている。
(B)次に、図8(B)に示すように、上記コア配線板120のスルーホールを形成すべき部分に貫通孔128を形成する。
(C)次に、図8(C)に示すように、上記貫通孔128表面を含めコア配線板120の表面に無電解メッキ、電解メッキにより例えば銅等の金属をメッキすることによりスルーホール配線膜130を形成する。
(D)次に、図8(D)に示すように、上記スルーホール配線膜130の内側の孔を導電ペーストないし絶縁ペースト132で埋め、その後、その導電ペーストないし絶縁ペースト132の上下に食み出した部分を研磨して凹凸をなくす。
(E)次に、無電解メッキ及び電解メッキにより、図8(E)に示すように、表面に例えば銅からなる金属膜134を形成する。
(F)次に、図8(F)に示すように、上記金属膜134、スルーホール配線膜130及び金属膜126を選択的にエッチングすることにより配線膜136を形成する。
(G)次に、図8(G)に示すように、図7に示す方法で製造された上記最外層用配線部材118、118を、上記コア配線板120の両面に積層する。
その積層は、各最外層用配線部材118、118を、その導電性ピラー114及び層間絶縁膜116側の面がコア配線板120の表面を向く向きで、各導電性ピラー114がそれに対応する配線膜136と整合するように位置合わせし、その後、加圧、加熱することにより行う。
(H)その後、上記各最外層用配線部材118、118のキャリア膜102、102を除去し、次に、エッチングバリア膜104、104を除去する。図8(H)はそのエッチングバリア膜104、104除去後の状態を示す。
このような配線基板の製造方法によれば、 最表面が平坦なコア配線板に、スルーホール用の貫通孔128を形成し、該貫通孔128表面を含め上記コア配線板の表面に、メッキによりスルーホール配線膜形成用金属膜130を形成し、その内周面を導電ペーストないし絶縁ペースト132で埋め、そのスルーホール用配線膜の最表面上部分及び金属膜126、134のパターニングにより配線膜136を形成し、一方、その最表面各々に対応して、最外層用配線部材118、118を用意し、その各導電性ピラー114が上記コア配線板の配線膜136と接するように位置合わせして積層一体化し、その後、上記キャリア膜102及び上記中間膜104を除去するので、表面が平坦で、スルーホールを層間接続手段として有する多層の配線基板を得ることができる。
図9(A)〜(F)は本発明の第5の実施例を工程順に示す断面図である。
(A)先ず、二つの最外層用配線用部材と、一又は複数の中間用配線部材とを用意する。 先ず、最外層用部材182を用意する。図9(A)では、一つの最外層用部材182を図示するが、実際に用意するのは、二つである。
この最外層用部材182は、例えば銅からなるキャリア膜184の一方の表面に例えばニッケルからなるエッチングバリア膜186を介して例えば銅からなる配線膜形成用金属膜188を形成してなる三層金属材180を用意し、その配線膜形成用金属膜188を選択的にエッチングすることにより配線膜190を形成することによりつくることができる。
一方、中間用配線部材194も用意する。図9(A)では一つの中間用配線部材194のみを示すが、複数であっても良く、本実施例では3個用意する。各中間用配線部材194は、層間絶縁膜196の両面に配線膜形成用金属膜188を形成した三層材192を用意し、その両面の配線膜形成用金属膜188を選択的にエッチングすることによりつくることができる。
(B)次に、上記中間用部材194を複数個、本例では3個、その間に層間絶縁膜202を介して重ね、更に、その重ねたものの両面に、上記最外層用部材182を所定の位置関係で重ね、その後、加熱、加圧により積層することによりこれ等202、194、194、194、202を一体化する。図9(B)はその積層により一体化された状態を示す。
(C)次に、上記一体化された積層体の両面のキャリア膜184を除去し、更にエッチングバリア膜186を除去し、その後、所定位置にスルーホール配線膜形成用の貫通孔204を形成する。図9(C)はその貫通孔204の形成後の状態を示す。
(D)次に、上記貫通孔204内周面を含め上記積層体の表面に無電解メッキにより例えば銅からなる電解メッキ下地膜206を形成し、その後、スルーホール形成用マスク膜となるレジスト膜208を形成する。図9(D)はそのレジスト膜208形成後の状態を示す。
(E)次に、図9(E)に示すように、上記電解メッキ下地膜206上に上記レジスト膜208をマスクとして例えば銅からなるスルーホール配線膜210を形成する。尚、該スルーホール配線膜210の内周面を導電ペーストないし絶縁ペースト132で埋め留用にしても良いことは図8に示す実施例の場合と同じである。
(F)次に、上記レジスト膜208を除去し、更に、上記電解メッキ下地膜206をエッチングにより除去し、配線膜190を露出させる。これにより、スルーホール配線膜210を層間接続手段とする多層の配線基板を提供することができ、積層する中間用部材194の数を増やす程、配線膜の層数を増やし、より配線膜の集積密度を高めることができる。
図10(A)〜(H)は本発明の第6の実施例を工程順に示す断面図である。
(A)図10(A)に示すように、三層金属材140を用意する。該三層金属材140は、例えば銅からなるキャリア膜142の一方の表面に例えばニッケルからなるエッチングバリア膜144を介して例えば銅からなる配線膜形成用下地金属膜146を積層してなるものであり、例えば圧延により形成される。
(B)次に、図10(B)に示すように、上記配線膜形成用金属膜146上に配線膜形成用のレジスト膜148を選択的に形成する。
(C)次に、図10(C)に示すように、上記レジスト膜148をマスクとして金属、例えば銅をメッキすることにより配線膜150を形成し、その後、その配線膜150の表面を粗面化する粗面化処理を行う。
(D)次に、図10(D)に示すように、導電性ピラー形成用のレジスト膜152を選択的に形成する。154はそのレジスト膜152に形成された開孔で、ここに次に述べる導電性ピラー(156)が形成されることになる。
(E)次に、上記レジスト膜152をマスクとして配線膜150の露出面を厚さ0.1〜5μm程度エッチングする。このエッチングは、導電ピラー(156)の形成に先立って粗化面の酸化膜の除去と平面化(上記粗面化により生じた凹凸をなくす)のためである。その後、図10(E)に示すように、上記導電性ピラー形成用レジスト膜152をマスクとして金属、例えば銅をメッキすることにより導電性ピラー156を形成する。この導電性ピラー156は配線膜150の粗面化された表面に形成されるので、配線膜150と導電性ピラー156との密着性が良く、その間の接続性を良好にすることができる。
(F)次に、図10(F)に示すように、上記導電性ピラー形成用レジスト膜152を除去する。158はその除去によりできた配線部材である。
(G)次に、上記配線部材158と、その配線部材158から導電性ピラー156を取り除いた構造(正確には導電性ピラー156を形成しないで済ませた構造の配線部材158aを用意する。
そして、配線部材158の導電性ピラー156及び配線膜150形成側の面と、配線部材158aの配線膜150形成側の面とを対向させ、各導電性ピラー156とそれに対応する配線膜150とが接するように位置合わせし、その配線部材158aと配線部材158との間に層間絶縁膜160を介在させ、その状態で、加熱及び加圧によりその配線部材158a及び158を積層し一体化する。図10(G)はその積層し一体化した後の状態を示す。
(H)その後、配線部材158、158aのキャリア膜142、142を除去し、更に、エッチングバリア膜144、144を除去し、しかる後、上記配線膜形成用下地膜146、146を除去する。
これにより、層間絶縁膜160の両面に、それと表面が面一の配線膜150が形成された配線基板が出来上がる。図10(H)はその配線膜形成用下地膜146、146除去により出来上がった配線基板を示す。
このような配線基板によれば、導電性ピラー156を形成した配線部材158と、それから導電性ピラーを取り除いた構造の配線部材158aとを、導電性ピラー156の先端面とそれに対応する配線膜150とが接する状態で積層して一体化し、上記各配線部材158、158aの上記キャリア膜142、142、上記エッチングバリア膜144、144及び上記下地金属膜146、146を順次除去するので、両面が平坦で、導電性ピラー156を層間接続手段とする配線基板を得ることができる。
尚、本実施例においては、導電性ピラー156を形成した配線部材158と、それから導電性ピラーを取り除いた構造の配線部材158aとを、層間絶縁膜160を介して積層するが、導電性ピラー156を形成した配線部材158・158を用意し、それ等の導電性ピラー156・156どうしを接しさせて、その間に層間絶縁膜160を介在させて積層し、一体化するようにしても良い。
図11(A)〜(F)及び図12(G)〜(I)は本発明の第7の実施例を工程順(A)〜(I)に示す断面図である。
(A)図11(A)に示すように、三層金属板200を用意する。この三層金属板200は、例えば銅からなる支持板202の表面に例えばニッケルからなり、該支持板202よりも顕著に薄いエッチングストップ層204を形成し、更に該エッチングストップ層204の表面に例えば銅からなる配線膜形成用の金属層206を形成したものである。
(B)次に、図11(B)に示すように、上記配線膜形成用の金属層206を選択的にエッチングすることにより、配線膜208、208、・・・208’を形成する。配線膜208、208、・・・208’のうち配線膜208’は他(例えばICの電極)と接続される配線膜である。
(C)配線膜208、208、・・・208’を形成した三層金属板200を一対200・200用意し、その三層金属板200・200どうしを、その配線膜208、208、・・・208’・208、208、・・・208’どうしが対向する向きで、絶縁層210を介して積層する。図11(C)はその積層後の状態を示す。この積層は例えば加熱及び加圧をすることにより行う。
(D)次に、図11(D)に示すように、上記支持板202を除去する。
(E)次に、図11(E)に示すように、スルーホール用の貫通孔212を形成する。
(F)次に、図11(F)に示すように、絶縁層210の表面、具体的には、上記貫通孔212の内周面及びエッチングストップ層202の表面上に、メッキ(無電解メッキ、電解メッキ)により例えば銅からなる導電膜214を形成する。
(G)次に、上記導電膜214の表面にレジスト膜216を形成し、そのレジスト膜216を露光、現像によりパターニングする。図12(G)はその露光、現像によるパターニング後の状態を示す。
(H)次に、図12(H)に示すように、上記レジスト膜216をマスクとして上記導電膜214をエッチングし、更に、エッチングストップ層202をもエッチングすることにより、スルーホール用導電膜218及び突起導電膜220を形成する。
(I)次に、図12(I)に示すように、両表面にカバーフィルム222を接着する。
この接着により配線基板が完成する。
本実施例によれば、ブリッジによるショート不良が生じにくく、また、配線膜208’の一部と、他との電気的接続がし易く、また、良好な電気的接続がし易いという利点があるが、それにとどまらず、スルーホール導電膜218による上下配線膜208・208間の層間接続ができる。
そして、表面を、突起導電膜220及びスルーホール導電膜218を除きカバーフィルム222で覆うので、配線膜208、208、・・・をカバーフィルム222によって保護することができ、ショート不良等をより確実に保護することができる。
また、カバーフィルム222は、凹凸のない表面を下地面とするので、張り易く、突起導電膜220とそれを逃げる逃げ孔224との位置が不整合にならないようにするために必要なカバーフィルム222の絶縁層210に対する位置合わせをし易い。
更に、カバーフィルムが凹凸のない面に接着されるので、配線膜208の角部に当たって傷つき、保護効果が低下するというおそれをなくすことができる。
図13は図12に示した配線基板の変形例を示す断面図で、本変形例は、絶縁層10の同じ側の面に形成された配線膜208・208どうしを、スルーホール導電膜218及び突起導電膜220と同時に形成するクロスオーバー導電膜226により、電気的に接続した点で相違する。しかし、それ以外の点では共通性を有する。
尚、228はリード線が上記スルーホール導電膜218に挿入されて接続された電子部品である。
このように、本発明はクロスオーバー導電膜により同じ側の表面部に形成された配線膜どうしを電気的に接続するという態様でも実施することができる。
図14(A)、(B)は配線基板へのICの実装例の要部を示す断面図である。
図14において、240はIC、242は該IC240がマウンティングされた配線板、244はその配線膜で、この配線膜244が上記配線基板の配線膜208’に突起導電膜220及び異方性導電膜246を介して接続される。
このように、突起導電膜220を形成した配線基板は、異方性導電膜246を他(例えばIC240)と電気的接続手段として用いる技術に最適である。
というのは、配線基板の配線膜208’の他と接続すべき部分は、実質的に、突起導電膜220により高くなっているので、異方性導電膜246をその突起導電膜220により圧縮してその突起導電膜220の部分における導電性を局部的により有効に高めることができ、より良好な電気的接続性を有効、確実に得ることができる。
本発明は、最外表面が平坦な配線基板とその製造方法に広く利用可能性がある。
(A)〜(K)は本発明の第1の実施例の工程(A)〜(M)のうちの工程(A)〜(K)を順に示す断面図である。 (L)〜(M)は本発明の第1の実施例の工程(A)〜(M)のうちの工程(L)〜(M)を順に示す断面図である。 (A)〜(H)は本発明の第2の実施例の工程(A)〜(M)のうちの工程(A)〜(H)を順に示す断面図である。 (I)〜(M)は本発明の第2の実施例の工程(A)〜(M)のうちの工程(I)〜(M)を順に示す断面図である。 (H)〜(J)は、図3及び図4に示した本発明の第2の実施例の変形例を工程順に示す断面図である。 (A)〜(D)は本発明の第3の実施例を工程順に示す断面図である。 (A)〜(H)は本発明の第4の実施例の最外層用配線部材の製造方法を工程順に示す断面図である。 (A)〜(H)は本発明の第4の実施例のコア配線板の加工とそのコア配線板への最外層用配線部材の一体化と最外層用配線部材への加工により配線基板を完成させる工程を順に示す断面図である。 (A)〜(F)は本発明の第5の実施例を工程順に示す断面図である。 (A)〜(H)は本発明の第6の実施例を工程順に示す断面図である。 (A)〜(F)は本発明の第7の実施例の工程(A)〜(I)のうちの工程(A)〜(F)を順に示す断面図である。 (G)〜(I)は本発明の第7の実施例の工程(A)〜(I)のうちの工程(G)〜(I)を順に示す断面図である。 図11、図12に示した方法で製造された配線基板の一つの変形例を示す断面図である。 本発明に係る配線基板への電子部品(IC)の実装例の一つを示す断面図である。 (A)、(B)は絶縁層と配線層の表面を面一に形成する意義を説明するために従前の技術を示すもので、(A)は配線板上をカバーフィルムで覆う前の状態を示し、(B)は覆った後の状態を示す。
符号の説明
2・・・配線部材 、4・・・キャリア膜、6・・・中間膜(エッチングバリア膜)、
8・・・配線膜形成用金属膜、12・・・配線膜、
14a・・・レジスト膜(マスク膜)、16・・・開孔、18・・・導電性ピラー、
20・・・層間絶縁膜、30・・・コア材、32・・・配線部材、34・・・接着剤、
42・・・配線膜、44・・・レジスト膜(マスク膜)、46・・・開孔、
48・・・導電性ピラー、50・・・層間絶縁膜、52・・・配線部材、
54・・・キャリア膜、58・・・中間膜(エッチングバリア膜)、60・・・配線膜、
59・・・配線膜形成用金属膜、60・・・配線膜、70・・・コア配線板、
72・・・配線部材、74・・・層間絶縁膜、76・・・内部の配線膜、
78・・・外部の配線膜、80・・・層間接続用バンプ、82・・・キャリア膜、
84・・・中間膜(エッチングバリア膜)、86・・・配線膜、88・・・導電性ピラー、90・・・層間絶縁膜、100・・・三層金属材、102・・・キャリア膜、
104・・・中間膜(エッチングバリア膜)、106・・・配線膜形成用金属膜、
108・・・配線膜、110・・・レジスト膜(マスク膜)、114・・・導電性ピラー、
116・・・層間絶縁膜、118・・・最外層用配線部材、122・・・配線膜、
124・・・層間絶縁膜、126・・・金属膜、128・・・貫通孔、
130・・・スルーホール配線膜、
132・・・スルーホール配線膜内を埋める導電ペーストないし絶縁ペースト、
134・・・配線膜形成用金属膜、136・・・配線膜、140・・・三層金属材、
142・・・キャリア膜、144・・・中間膜(エッチングバリア膜)、
146・・・配線膜形成用下地膜、148・・・配線間形成用レジスト膜(マスク膜)、150・・・配線膜、152・・・導電性ピラー形成用レジスト膜、
156・・・導電性ピラー、158、158a・・・配線部材、160・・・層間絶縁膜、
208・・・配線膜、208’・・・他と接続される配線膜、210・・・絶縁層、
212・・・スルーホール形成用貫通孔、218・・・スルーホール導電膜、
220・・・突起導電膜、222・・・カバーフィルム、
226・・・クロスオーバー導電膜、240・・・配線基板に実装されるもの(IC)、
246・・・異方性導電膜。

Claims (14)

  1. キャリア膜上の中間膜の表面に所定パターンの金属からなる配線膜を形成した部材のその配線膜が形成された側の表面にレジスト膜を形成する工程と、
    上記レジスト膜をパターニングすることにより開孔を形成する工程と、
    上記レジスト膜をマスクとして金属を選択的にメッキすることにより導電性ピラーを形成する工程と、
    上記レジスト膜を除去する工程と、
    上記導電性ピラーが形成された側の面に、層間絶縁膜を、導電性ピラーの先端面が露出する状態に形成する工程と、
    上記一連の工程でできた部材と上記工程のキャリア膜上の中間膜の表面に所定パターンの金属からなる配線膜を形成した部材を、上記導電性ピラーと前記配線膜が接するように位置合わせして積層プレスすることにより一体化する工程と、
    上記一対の部材の上記中間膜及び上記キャリア膜を除去することにより上記層間絶縁膜の両面にその面と表面が面一に埋め込まれた配線膜を有し、且つ、両面に形成された一部の配線膜同士が上記導電性ピラーを介して層間接続され、両面が平坦な配線基板を得る工程と、
    を少なくとも有することを特徴とする配線基板の製造方法。
  2. 配線膜となる金属膜の表面に第1の層を介して第2の層を積層した二つの三層部材とコア材を用意し、該三層部材をその第2の層にて該コア材の配線が形成されないところの最終的に不要となる不要領域に接着する工程と、
    上記各三層部材の上記金属膜をパターニングすることにより配線膜を形成する工程と、 上記各金属膜が形成された側の面にレジスト膜を形成し、該レジスト膜を露光現像することにより選択的に開孔を形成する工程と、
    上記レジスト膜をマスクとしてメッキすることにより上記導電性ピラーを形成する工程と、
    上記レジスト膜を除去し、その後、上記導電性ピラーが形成された両面に、層間絶縁膜を、該導電性ピラーの先端面が露出する状態に形成する工程と、
    を少なくとも有することを特徴とする配線基板の製造方法。
  3. 前記各層間絶縁膜の形成後において、その表面に上記導電性ピラーと接続された配線膜を形成する工程と、
    前記二つの三層部材と前記コア材からなる積層体を、その前記接着された不要領域にて切断分離することによりコア材と、三層部材とを分離する工程と、
    上記分離された各三層部材の第2の層及び第1の層を除去することにより片面が平坦な配線基板を得る工程と、
    を少なくとも有することを特徴とする請求項2記載の配線基板の製造方法
  4. 予め金属層の表面に中間膜を介して配線膜を形成した三層積層用部材を二つ用意する工程と、
    前記各層間絶縁膜の形成後において、その表面に、上記三層積層用部材を、これの上記配線膜の一部が前記導電性ピラーと接するように位置合わせし、加圧及び加熱することにより該各三層積層用部材の配線膜が上記各層間絶縁膜にその配線膜の厚さ分埋まるように積層する工程と、
    前記二つの三層部材と上記二つの三層積層用部材と前記コア材からなる積層体を、その前記接着された不要領域にて切断分離することにより上記コア材と、上記三層部材及び上記三層積層用部材とを分離する工程と、
    上記分離された各三層部材の第2の層及び第1の層と、各三層積層用部材の上記金属層及び中間膜を除去することにより両面が平坦な配線基板を得る工程と、
    を少なくとも有することを特徴とする請求項2記載の配線基板の製造方法。
  5. コア配線基板の両面各々に対応して、キャリア膜上に中間膜を介して配線膜を形成し、その配線膜形成面に該配線膜の少なくとも一部と接続された導電性ピラーを形成し、更に該配線膜形成面上に該導電性ピラーの先端面を露出させる状態で層間絶縁膜を形成したピラー付き配線用部材を用意する工程と、
    上記コア配線基板の両面に、上記各バンプ付き配線用部材を、該コア配線基板の両面の配線膜とそれに対応するピラー付き配線用部材の導電性ピラーとを位置合わせした上で積層して一体化する工程と、
    上記ピラー付き配線基板のキャリア膜及び中間膜を除去して両面が平坦な多層の配線基板を得る工程と、
    を少なくとも有する配線基板の製造方法。
  6. 絶縁層の両面に配線膜を形成した配線用部材を複数枚、間に層間絶縁膜を介して重ね、更に両外表面に層間絶縁膜を介して配線膜を形成したコア配線基板を用意する工程と、
    上記コア配線基板にスルーホール用の貫通孔を形成する工程と、
    上記コア配線基板の表面に、上記貫通孔表面を含めメッキによりスルーホール配線膜形成用金属膜を形成する工程と、
    上記コア配線基板の表面の金属膜及びスルーホール用金属膜を選択的にエッチングすることにより、スルーホール配線膜及び普通の配線膜を形成する工程と、
    上記コア配線基板の両面各々に、キャリア膜上に中間膜を介して配線膜を形成し、該配線膜形成面上に該配線膜と接続された導電性ピラーを形成し、更に該配線膜形成面上に該導電性ピラーの先端面が露出する状態に層間絶縁膜を形成した最外配線用部材を、その導電性ピラーが上記コア配線基板積層体の表面の配線膜に接するように位置合わせして、加熱、加圧により積層一体化する工程と、
    上記各最外配線用部材の上記キャリア膜及び上記中間膜を除去する工程と、
    を有することを特徴とする配線基板の製造方法。
  7. 層間絶縁膜の両面に配線膜が形成された一又は複数枚の中間用配線用部材と、キャリア膜の表面に中間膜を介して金属からなる配線膜を形成した二つの最外層用配線用部材とを用意する工程と、
    上記一又は複数枚の中間用配線用部材を重ね、その重ねたものの両面各々に、最外層用配線用部材を、その配線膜形成面が上記中間用配線部材側を向く向きで位置合わせして重ね、その状態で、加熱、加圧により積層して一体化する工程と、
    上記一体化により形成された積層体の両面の上記キャリア膜及び上記中間膜を除去する工程と、
    上記積層体にスルーホール用の貫通孔を形成する工程と、
    上記積層体の表面に、上記貫通孔表面を含めメッキによりスルーホール配線膜形成用金属膜を形成する工程と、
    上記スルーホール用金属膜を選択的にエッチングすることにより、スルーホール配線膜を形成する工程と、
    を有することを特徴とする配線基板の製造方法
  8. 前記スルーホール用配線膜形成後、その貫通孔内を金属でメッキにより充填する工程を有する
    ことを特徴とする請求項6又は7記載の配線基板の製造方法。
  9. 絶縁層の少なくとも一方の表面部に、配線膜が、該配線膜の表面と絶縁層の表面が同一平面上に位置するように埋込状に形成され、
    上記配線膜の上記表面の一部に、他と電気的に接続される突起導電膜が形成されてなる
    ことを特徴とする配線基板。
  10. 絶縁層の両方の表面部に、配線膜が、該配線膜の表面と絶縁層の表面が同一平面上に位置するように埋込状に形成され、
    上記配線膜の上記表面の一部に、他と電気的に接続される突起導電膜が形成され、
    上記絶縁層に、これを貫通し、該絶縁層の両方の表面部の上記配線膜の一部どうしを電気的に接続する導電膜が形成されてなる
    ことを特徴とする配線基板。
  11. 前記絶縁層の配線膜が形成された表面に、カバーフィルムが、突起導電膜を覆わないように接着されてなる
    ことを特徴とする請求項9又は10記載の配線基板。
  12. 前記配線膜の突起導電膜が異方性導電膜を介して他と電気的に接続されてなる
    ことを特徴とする請求項9、10又は11記載の配線基板。
  13. 絶縁層の少なくとも一方の表面部に、外面と表面が同一平面上に位置する配線膜が形成されたものの上記絶縁層の表面に全面的に導電膜を形成する工程と、
    上記導電膜を選択的にエッチングすることにより上記配線膜の一部上に残存させて他と電気的に接続される突起導電膜とする工程と、
    を少なくとも有する配線基板の製造方法。
  14. 絶縁膜の両方の表面部に、配線膜が、該配線膜の表面と絶縁層の表面が同一平面上に位置するように埋込状に形成されたものの上記絶縁層に、その両方の表面部の上記配線膜の一部どうしを結ぶ貫通孔を形成する工程と、
    上記絶縁膜の貫通孔の内周面を含む表面に、全面的に導電膜を形成する工程と、
    上記導電膜を選択的にエッチングすることにより、上記貫通孔の内周面上に位置するスルーホール導電膜と、上記絶縁膜の表面部に埋込状に形成された配線膜の一部分上に位置して他と電気的に接続される突起導電膜とを同時に形成する工程と、
    を少なくとも有する配線基板の製造方法。
JP2005015970A 2004-10-06 2005-01-24 配線基板と、その製造方法 Pending JP2006135277A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005015970A JP2006135277A (ja) 2004-10-06 2005-01-24 配線基板と、その製造方法
PCT/US2006/002597 WO2006079097A1 (en) 2005-01-24 2006-01-24 Structure and method of making interconnect element having metal traces embedded in suface of dielectric
JP2007552389A JP2008529283A (ja) 2005-01-24 2006-01-24 誘電体の表面に埋め込まれた金属トレースを有する相互接続要素を作る構成および方法
US12/941,511 US8736064B2 (en) 2005-01-24 2010-11-08 Structure and method of making interconnect element having metal traces embedded in surface of dielectric

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004294260 2004-10-06
JP2005015970A JP2006135277A (ja) 2004-10-06 2005-01-24 配線基板と、その製造方法

Publications (1)

Publication Number Publication Date
JP2006135277A true JP2006135277A (ja) 2006-05-25

Family

ID=39712274

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005015970A Pending JP2006135277A (ja) 2004-10-06 2005-01-24 配線基板と、その製造方法

Country Status (1)

Country Link
JP (1) JP2006135277A (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007324568A (ja) * 2006-06-02 2007-12-13 Samsung Electro-Mechanics Co Ltd パッケージ基板の製造方法
JP2007335698A (ja) * 2006-06-16 2007-12-27 Fujitsu Ltd 配線基板の製造方法
JP2008251638A (ja) * 2007-03-29 2008-10-16 Tdk Corp 電子素子およびその製造方法
JP2009188022A (ja) * 2008-02-04 2009-08-20 Shinko Electric Ind Co Ltd 配線基板の製造方法
KR100959856B1 (ko) * 2008-03-17 2010-05-27 삼성전기주식회사 인쇄회로기판 제조방법
KR101015103B1 (ko) * 2008-03-26 2011-02-16 주식회사 심텍 인쇄회로기판 및 그의 제조 방법
US7989958B2 (en) 2005-06-14 2011-08-02 Cufer Assett Ltd. L.L.C. Patterned contact
US8021922B2 (en) 2005-06-14 2011-09-20 Cufer Asset Ltd. L.L.C. Remote chip attachment
US8053903B2 (en) 2005-06-14 2011-11-08 Cufer Asset Ltd. L.L.C. Chip capacitive coupling
US8283778B2 (en) 2005-06-14 2012-10-09 Cufer Asset Ltd. L.L.C. Thermally balanced via
KR101225921B1 (ko) * 2007-02-16 2013-01-25 쿠퍼 에셋 엘티디. 엘.엘.씨. 도금된 필라 패키지의 형성
KR101231443B1 (ko) * 2011-01-28 2013-02-07 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
KR101251651B1 (ko) * 2006-07-10 2013-04-05 엘지이노텍 주식회사 인쇄 회로기판의 제조방법 및 인쇄 회로기판의 제조 방법에의해 제조된 인쇄 회로기판
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
JP2014082459A (ja) * 2012-10-15 2014-05-08 Samsung Electro-Mechanics Co Ltd 多層プリント回路基板及びその製造方法
JP2016004992A (ja) * 2014-06-16 2016-01-12 恆勁科技股▲ふん▼有限公司 パッケージ方法
KR101613526B1 (ko) * 2014-08-04 2016-04-20 주식회사 심텍 보강 프레임을 갖는 인쇄회로기판 및 그 제조 방법

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9147635B2 (en) 2005-06-14 2015-09-29 Cufer Asset Ltd. L.L.C. Contact-based encapsulation
US9324629B2 (en) 2005-06-14 2016-04-26 Cufer Asset Ltd. L.L.C. Tooling for coupling multiple electronic chips
US8197626B2 (en) 2005-06-14 2012-06-12 Cufer Asset Ltd. L.L.C. Rigid-backed, membrane-based chip tooling
US9754907B2 (en) 2005-06-14 2017-09-05 Cufer Asset Ltd. L.L.C. Tooling for coupling multiple electronic chips
US8283778B2 (en) 2005-06-14 2012-10-09 Cufer Asset Ltd. L.L.C. Thermally balanced via
US8846445B2 (en) 2005-06-14 2014-09-30 Cufer Asset Ltd. L.L.C. Inverse chip connector
US7989958B2 (en) 2005-06-14 2011-08-02 Cufer Assett Ltd. L.L.C. Patterned contact
US8021922B2 (en) 2005-06-14 2011-09-20 Cufer Asset Ltd. L.L.C. Remote chip attachment
US8053903B2 (en) 2005-06-14 2011-11-08 Cufer Asset Ltd. L.L.C. Chip capacitive coupling
US8197627B2 (en) 2005-06-14 2012-06-12 Cufer Asset Ltd. L.L.C. Pin-type chip tooling
US10340239B2 (en) 2005-06-14 2019-07-02 Cufer Asset Ltd. L.L.C Tooling for coupling multiple electronic chips
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
JP2007324568A (ja) * 2006-06-02 2007-12-13 Samsung Electro-Mechanics Co Ltd パッケージ基板の製造方法
JP2007335698A (ja) * 2006-06-16 2007-12-27 Fujitsu Ltd 配線基板の製造方法
KR101251651B1 (ko) * 2006-07-10 2013-04-05 엘지이노텍 주식회사 인쇄 회로기판의 제조방법 및 인쇄 회로기판의 제조 방법에의해 제조된 인쇄 회로기판
KR101225921B1 (ko) * 2007-02-16 2013-01-25 쿠퍼 에셋 엘티디. 엘.엘.씨. 도금된 필라 패키지의 형성
JP2008251638A (ja) * 2007-03-29 2008-10-16 Tdk Corp 電子素子およびその製造方法
JP2009188022A (ja) * 2008-02-04 2009-08-20 Shinko Electric Ind Co Ltd 配線基板の製造方法
KR100959856B1 (ko) * 2008-03-17 2010-05-27 삼성전기주식회사 인쇄회로기판 제조방법
KR101015103B1 (ko) * 2008-03-26 2011-02-16 주식회사 심텍 인쇄회로기판 및 그의 제조 방법
KR101231443B1 (ko) * 2011-01-28 2013-02-07 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
JP2014082459A (ja) * 2012-10-15 2014-05-08 Samsung Electro-Mechanics Co Ltd 多層プリント回路基板及びその製造方法
JP2016004992A (ja) * 2014-06-16 2016-01-12 恆勁科技股▲ふん▼有限公司 パッケージ方法
KR101613526B1 (ko) * 2014-08-04 2016-04-20 주식회사 심텍 보강 프레임을 갖는 인쇄회로기판 및 그 제조 방법

Similar Documents

Publication Publication Date Title
JP2006135277A (ja) 配線基板と、その製造方法
JP5010737B2 (ja) プリント配線板
KR101160498B1 (ko) 프린트 배선판 및 그 제조 방법
JP5084509B2 (ja) 集積回路チップの外面に露出した端子で相互接続するための相互接続要素およびその製造方法、複数の前記相互接続要素を含む多層相互配線基板およびその製造方法、ならびに多層配線基板の製造方法
KR100548607B1 (ko) 배선막간 접속용 부재, 그 제조방법 및 다층배선기판의제조방법
JP4073945B1 (ja) 多層配線基板の製造方法
US8510936B2 (en) Manufacturing method of package carrier
JP2007053327A (ja) 電子部品実装構造及びその製造方法
WO2004103039A1 (ja) 両面配線基板および両面配線基板の製造方法並びに多層配線基板
JP3653452B2 (ja) 配線回路基板とその製造方法と半導体集積回路装置とその製造方法
KR20070068445A (ko) 유전체의 표면에 매입된 금속 트레이스들을 갖는 상호접속소자를 제조하는 구조와 방법
JP4183708B2 (ja) 部品内蔵基板の製造方法
JPWO2006028090A1 (ja) 配線膜間接続用部材とその製造方法
JP2011159869A (ja) 半導体装置の積層構造体とその製造方法
JP2010278379A (ja) 配線基板およびその製造方法
KR101255892B1 (ko) 인쇄회로기판 및 그 제조방법
KR101205464B1 (ko) 인쇄회로기판 제조방법
JP4684454B2 (ja) プリント配線基板の製造方法及びプリント配線基板
JP2007208229A (ja) 多層配線基板の製造方法
JP4794714B2 (ja) 半導体集積回路装置とその製造方法
JP2004031476A (ja) 電子部品内蔵多層プリント基板及びその製造方法
CN108305864B (zh) 端子
KR100796981B1 (ko) 인쇄회로기판 제조방법
JP6387226B2 (ja) 複合基板
US9673063B2 (en) Terminations

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070202

A072 Dismissal of procedure

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20080422