JP2008251638A - 電子素子およびその製造方法 - Google Patents
電子素子およびその製造方法 Download PDFInfo
- Publication number
- JP2008251638A JP2008251638A JP2007088118A JP2007088118A JP2008251638A JP 2008251638 A JP2008251638 A JP 2008251638A JP 2007088118 A JP2007088118 A JP 2007088118A JP 2007088118 A JP2007088118 A JP 2007088118A JP 2008251638 A JP2008251638 A JP 2008251638A
- Authority
- JP
- Japan
- Prior art keywords
- conductor pattern
- conductor
- insulating layer
- transfer substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Manufacturing Of Printed Wiring (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
【解決手段】本実施形態に係る電子素子は、絶縁材33と、絶縁材33の一方の面側に埋め込まれており、かつ絶縁材33の一方の面に露出した第1導体パターン13と、絶縁材33の他方の面側に埋め込まれており、かつ絶縁材33の他方の面に露出した第2導体パターン23と、第1導体パターン13および第2導体パターン23の接続部位において、第1導体パターン13および第2導体パターン23の間に介在する導体層32と、接続部位以外の領域における第1導体パターン13および/または第2導体パターン23上に形成されており、かつ第1導体パターン13および第2導体パターン23の間に介在する絶縁層と、を有する単位構造を少なくとも1つ備える。
【選択図】図9
Description
図1は、本実施形態に係る平面コイルの要部を示す透視上面図であり、図2〜図9は、平面コイルを製造している状態を示す工程図であり、各々図1におけるI−I線断面図で
ある。
本実施形態では、第1実施形態とは、絶縁層31および導体層32の形成方法が異なる方法について説明する。図10〜図12は、第2実施形態に係る導体パターンを形成している状態を示す図である。
第1実施形態では、2つの導体パターンのレイヤからなる電子素子の例について説明したが、本実施形態では、4つの導体パターンのレイヤからなる電子素子の例について説明する。
本実施形態に係る電子素子は、図9に示す工程を経た状態の導体パターンを備える2つの単位構造10を圧着することにより形成される。これにより、4つの導体パターン13、23が積層した電子素子が形成される。
例えば、本実施形態に係る電子部品は、コイル、抵抗等の機能素子を複数内蔵していてもよい。また、本実施形態で挙げた材料や数値は一例であり、これに限定されるものではない。
第1実施形態において、絶縁層31を形成した後に、導体層32を形成する例について説明したが、導体層32を形成した後に絶縁層31を形成してもよい。また、絶縁層31および導体層32を第1転写用基板11側には形成せずに第2転写用基板21側に形成してもよい。さらに、絶縁層31および導体層32を、第1転写用基板11および第2転写用基板21の双方に形成してもよい。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
Claims (8)
- 第1転写用基板上に、第1導体パターンを形成する工程と、
第2転写用基板上に、第2導体パターンを形成する工程と、
前記第1導体パターンおよび/または前記第2導体パターン上において、絶縁層を形成する工程と、
前記第1転写用基板および前記第2転写用基板を対向させ、前記第1導体パターンおよび前記第2導体パターンの間に接着性を有する絶縁材を配置する工程と、
前記第1転写用基板と前記第2転写用基板とを圧着して一体化する工程と、
を有する電子素子の製造方法。 - 前記絶縁層を形成する工程においては、前記第1導体パターンと前記第2導体パターンとの接続部位を除く領域に前記絶縁層を形成し、
前記絶縁層を形成する工程の前あるいは後に、前記接続部位に導体層を形成する工程をさらに有する、
請求項1記載の電子素子の製造方法。 - 前記絶縁層を形成する工程は、
前記第1導体パターンおよび/または前記第2導体パターンの表面を変質させることにより絶縁化処理して、前記絶縁層を形成する工程と、
前記接続部位における前記絶縁層を除去する工程と、
を有する請求項1記載の電子素子の製造方法。 - 前記導体層および前記絶縁層を形成する工程においては、
前記第1導体パターンおよび前記第2導体パターンのいずれか一方上に前記絶縁層を形成し、前記第1導体パターンおよび前記第2導体パターンの他方上に前記導体層を形成する、
請求項2記載の電子素子の製造方法。 - 前記第1転写用基板と前記第2転写用基板とを圧着して一体化する工程の後に、前記第1転写用基板および前記第2転写用基板を除去する工程をさらに有する、
請求項1〜4のいずれかに記載の電子素子の製造方法。 - 前記第1転写用基板と前記第2転写用基板とを圧着して一体化する工程においては、少なくとも前記接続部位の領域に貫通孔が形成された前記絶縁材を介在させて、前記第1転写用基板と前記第2転写用基板とを圧着する、
請求項1〜5のいずれかに記載の電子素子の製造方法。 - 絶縁材と、
前記絶縁材の一方の面側に埋め込まれており、かつ前記絶縁材の前記一方の面に露出した第1導体パターンと、
前記絶縁材の他方の面側に埋め込まれており、かつ前記絶縁材の前記他方の面に露出した第2導体パターンと、
前記第1導体パターンおよび前記第2導体パターンの接続部位において、前記第1導体パターンおよび前記第2導体パターンの間に介在する導体層と、
前記接続部位以外の領域における前記第1導体パターンおよび/または前記第2導体パターン上に形成されており、かつ前記第1導体パターンおよび前記第2導体パターンの間に介在する絶縁層と、
を有する単位構造を少なくとも1つ備える電子素子。 - 前記絶縁層は、前記絶縁材の絶縁耐圧よりも高い絶縁耐圧を有する、
請求項7記載の電子素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007088118A JP4947416B2 (ja) | 2007-03-29 | 2007-03-29 | 電子素子およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007088118A JP4947416B2 (ja) | 2007-03-29 | 2007-03-29 | 電子素子およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008251638A true JP2008251638A (ja) | 2008-10-16 |
JP4947416B2 JP4947416B2 (ja) | 2012-06-06 |
Family
ID=39976283
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007088118A Active JP4947416B2 (ja) | 2007-03-29 | 2007-03-29 | 電子素子およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4947416B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011122246A1 (ja) * | 2010-03-31 | 2011-10-06 | イビデン株式会社 | 配線板及びその製造方法 |
WO2011122245A1 (ja) * | 2010-03-31 | 2011-10-06 | イビデン株式会社 | 配線板及びその製造方法 |
WO2021140971A1 (ja) * | 2020-01-08 | 2021-07-15 | パナソニックIpマネジメント株式会社 | 配線体の製造方法、パターン版、及び配線体 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0684645A (ja) * | 1992-08-28 | 1994-03-25 | Alps Electric Co Ltd | 電子部品 |
JP2001185663A (ja) * | 1999-12-24 | 2001-07-06 | Matsushita Electric Ind Co Ltd | パワーモジュール及びその製造方法 |
JP2002033579A (ja) * | 2000-07-17 | 2002-01-31 | Mitsubishi Electric Corp | 多層プリント配線板およびその製造方法 |
JP2004214633A (ja) * | 2002-12-18 | 2004-07-29 | Tdk Corp | 基板及びその製造方法 |
JP2004289176A (ja) * | 2004-05-27 | 2004-10-14 | Yamaichi Electronics Co Ltd | 配線板の製造方法 |
JP2005310875A (ja) * | 2004-04-19 | 2005-11-04 | Matsushita Electric Ind Co Ltd | 配線基板とそれを用いたバランおよびそれを用いた高周波機器と配線基板の製造方法 |
JP2006135277A (ja) * | 2004-10-06 | 2006-05-25 | North:Kk | 配線基板と、その製造方法 |
-
2007
- 2007-03-29 JP JP2007088118A patent/JP4947416B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0684645A (ja) * | 1992-08-28 | 1994-03-25 | Alps Electric Co Ltd | 電子部品 |
JP2001185663A (ja) * | 1999-12-24 | 2001-07-06 | Matsushita Electric Ind Co Ltd | パワーモジュール及びその製造方法 |
JP2002033579A (ja) * | 2000-07-17 | 2002-01-31 | Mitsubishi Electric Corp | 多層プリント配線板およびその製造方法 |
JP2004214633A (ja) * | 2002-12-18 | 2004-07-29 | Tdk Corp | 基板及びその製造方法 |
JP2005310875A (ja) * | 2004-04-19 | 2005-11-04 | Matsushita Electric Ind Co Ltd | 配線基板とそれを用いたバランおよびそれを用いた高周波機器と配線基板の製造方法 |
JP2004289176A (ja) * | 2004-05-27 | 2004-10-14 | Yamaichi Electronics Co Ltd | 配線板の製造方法 |
JP2006135277A (ja) * | 2004-10-06 | 2006-05-25 | North:Kk | 配線基板と、その製造方法 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011122246A1 (ja) * | 2010-03-31 | 2011-10-06 | イビデン株式会社 | 配線板及びその製造方法 |
WO2011122245A1 (ja) * | 2010-03-31 | 2011-10-06 | イビデン株式会社 | 配線板及びその製造方法 |
CN102845141A (zh) * | 2010-03-31 | 2012-12-26 | 揖斐电株式会社 | 电路板以及电路板的制造方法 |
CN102918939A (zh) * | 2010-03-31 | 2013-02-06 | 揖斐电株式会社 | 电路板及其制造方法 |
US8530755B2 (en) | 2010-03-31 | 2013-09-10 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
US8541693B2 (en) | 2010-03-31 | 2013-09-24 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
JP5352005B2 (ja) * | 2010-03-31 | 2013-11-27 | イビデン株式会社 | 配線板及びその製造方法 |
KR101412389B1 (ko) | 2010-03-31 | 2014-06-25 | 이비덴 가부시키가이샤 | 배선판 및 그 제조 방법 |
CN102845141B (zh) * | 2010-03-31 | 2015-05-20 | 揖斐电株式会社 | 电路板以及电路板的制造方法 |
WO2021140971A1 (ja) * | 2020-01-08 | 2021-07-15 | パナソニックIpマネジメント株式会社 | 配線体の製造方法、パターン版、及び配線体 |
Also Published As
Publication number | Publication date |
---|---|
JP4947416B2 (ja) | 2012-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4894067B2 (ja) | 導体パターンの形成方法 | |
JP6668723B2 (ja) | インダクタ部品 | |
JP6652273B2 (ja) | 平面コイル素子及び平面コイル素子の製造方法 | |
JP6311200B2 (ja) | プリント配線板、電子部品及びプリント配線板の製造方法 | |
JP2008166455A (ja) | コイル装置、及びコイル装置の製造方法 | |
JP2007208263A (ja) | 薄膜キャパシタ内蔵型印刷回路基板の製造方法 | |
TW200938018A (en) | Capacitor-embedded printed wiring board and method of manufacturing the same | |
WO2019111966A1 (ja) | 配線基板、半導体装置、及び配線基板の製造方法 | |
JP5246461B2 (ja) | 電子素子及び電子素子の製造方法 | |
JP4853832B2 (ja) | 導体パターンの形成方法 | |
JP2008159973A (ja) | 電子部品モジュールおよびこれを内蔵した部品内蔵回路基板 | |
JP2011129665A (ja) | 積層配線基板の製造方法 | |
JP4947416B2 (ja) | 電子素子およびその製造方法 | |
KR20130058340A (ko) | 인덕터 및 그 제조 방법 | |
JP4687205B2 (ja) | 電子部品 | |
WO2012124421A1 (ja) | フレキシブル多層基板 | |
JP2011114233A (ja) | 積層配線基板とその製造方法 | |
JP4877598B2 (ja) | 導体パターンの形成方法および電子部品 | |
TW200421961A (en) | Multi-layer wiring substrate and the manufacturing method thereof | |
US20140201992A1 (en) | Circuit board structure having embedded electronic element and fabrication method thereof | |
JP2004288711A (ja) | 電子部品内蔵型多層基板 | |
CN111755203A (zh) | 多层金属膜以及电感器部件 | |
KR101154352B1 (ko) | 임베디드 인쇄회로기판용 부재 및 그 제조 방법 및 임베디드 인쇄회로기판용 부재를 이용한 임베디드 인쇄회로기판 제조 방법 | |
TWI572261B (zh) | 線路結構及線路結構的製作方法 | |
WO2014188493A1 (ja) | 部品内蔵基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091030 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110527 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110531 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110719 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120210 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120223 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150316 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4947416 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |