TWI572261B - 線路結構及線路結構的製作方法 - Google Patents
線路結構及線路結構的製作方法 Download PDFInfo
- Publication number
- TWI572261B TWI572261B TW103137408A TW103137408A TWI572261B TW I572261 B TWI572261 B TW I572261B TW 103137408 A TW103137408 A TW 103137408A TW 103137408 A TW103137408 A TW 103137408A TW I572261 B TWI572261 B TW I572261B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- metal
- metal layer
- patterned
- dielectric
- Prior art date
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本發明是有關於一種線路結構及線路結構的製作方法,且特別是有關於一種應用於線路板的線路結構及線路結構的製作方法。
隨著科技進步,電子產品已普遍地在現代社會中。在這些電子產品的必要零件中,除了晶片(chip)與被動元件(passive component)等電子元件(electric component)之外,承載與配置這些晶片與被動元件的線路板也是不可或缺的重要零件。
習知的線路板可例如由線路層、接地層、電源層以及介電層所組成。電子元件可設置於線路層上,並與其電性連接。此外,電源層可對外連接供應此線路板電力的電源,以驅動裝設於線路板上的電子元件,並使電子元件的輸入/輸出線路可經由線路層傳遞而運作。接地層則可配置於線路層與電源層之間。另外,介電層分別設置於線路層、接地層以及電源層之間,以作為絕緣之用。
在散熱課題上,線路板以往是以線路層來傳遞電子元件所衍生的廢熱,讓電子元件保持在正常的工作溫度下,然而,由於電子元件所衍生的廢熱不斷地在增加,一般的線路層厚度已無法滿足現在線路板之高電性效能及高散熱效率的需求。為了滿足現今高電流以及高散熱效率的處理需求,勢必需要增加線路層的厚度,如此,卻也因而增加了線路以及防焊的製成困難度,進而使生產的良率降低,更提高了生產的成本。
本發明提供一種線路結構及線路結構的製作方法,其製程較簡單,且良率較高。
本發明的一種線路結構的製作方法,其包括下列步驟。首先,提供一基材。基材包括一第一金屬層、一第二金屬層以及一蝕刻終止層。蝕刻終止層設置於第一金屬層以及第二金屬層之間,且第二金屬層的一厚度大於第一金屬層的一厚度。接著,形成一圖案化光阻層於第二金屬層上。接著,以圖案化光阻層為蝕刻罩幕,並以蝕刻終止層為蝕刻屏障,對第二金屬層進行一第一圖案化製程,以形成一第二圖案化金屬層,其中,第二圖案化金屬層包括多個金屬凸塊。接著,以圖案化光阻層為蝕刻罩幕對蝕刻終止層進行一第二圖案化製程,以移除被第二圖案化金屬層所暴露的部份蝕刻終止層。接著,移除圖案化光阻層。之後,形成一第一介電層於第二圖案化金屬層上。第一介電層覆蓋第二圖案
化金屬層。接著,圖案化第一金屬層,以形成一第一圖案化金屬層。第一圖案化金屬層包括多個線路圖案,分別對應金屬凸塊。
本發明的一種線路結構,其包括一第一金屬層、一第一介電層、多個金屬凸塊、一第二介電層以及多個導通孔。第一介電層設置於第一金屬層上。金屬凸塊設置於第一介電層的一表面上,其中,各金屬凸塊的一厚度實質上大於或等於100微米。第二介電層設置於第一介電層的表面並覆蓋金屬凸塊。導通孔分別連接於金屬凸塊與第一金屬層之間。
本發明的一種線路結構的製作方法,其包括下列步驟。首先,提供一基材。基材包括一核心層、兩離型膜以及兩第一金屬層。離型膜分別設置於核心層的相對兩表面上。第一金屬層分別設置於離型膜上。接著,分別形成兩第一介電層於所述兩第一金屬層上。接著,分別形成兩圖案化金屬層於所述兩第一介電層上,其中各圖案化金屬層包括多個金屬凸塊,且各金屬凸塊的一厚度實質上大於或等於100微米。接著,分別形成兩第二介電層於所述兩圖案化金屬層上。兩第二介電層分別覆蓋所述兩圖案化金屬層。令兩離型膜與對應的第一金屬層分離,以形成各自獨立的兩線路結構。
基於上述,本發明利用具有第一金屬層、第二金屬層以及蝕刻終止層的三層複合金屬箔作為線路結構的基材,其第一金屬層的厚度較薄,用以形成多個線路圖案,而第二金屬層的厚度較厚,用以形成多個金屬凸塊,作為線路圖案的電源層或接地層,
以達到承載高電流及進行散熱的功用。位在中間的蝕刻終止層則可作為形成金屬凸塊之圖案化製程的蝕刻屏障,以防止蝕刻第二金屬層時傷害到第一金屬層。由於所述基材可用以製作雙面線路層,因而減少了增層的次數,且簡化了製作流程,進而可提高製程的良率。
此外,本發明亦可利用核心層其相對兩表面分別疊合兩離型膜以及兩第一金屬層所形成的複合式基材,以對稱的方式分別於此基材的雙面上同時進行線路結構的疊構製程,以形成厚度較厚的金屬凸塊並與第一金屬層電性連接,作為第一金屬層的電源層或接地層,以達到承載高電流及進行散熱的作用。由於是以對稱的方式於基材上形成疊構,因而可減少增層的次數,且於拆板後,可同時得到兩個各自獨立的線路結構,有效節省製程時間,更可提高生產效能。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
100、200‧‧‧線路結構
110、210‧‧‧基材
112、216‧‧‧第一金屬層
114、242‧‧‧第二金屬層
114a‧‧‧第二圖案化金屬層
114b、232‧‧‧金屬凸塊
116‧‧‧蝕刻終止層
120‧‧‧光阻層
122‧‧‧圖案化光阻層
122a‧‧‧開口
130、220‧‧‧第一介電層
132‧‧‧第三金屬層
132a‧‧‧第三圖案化金屬層
140、240‧‧‧第二介電層
142‧‧‧第四金屬層
212‧‧‧核心層
214‧‧‧離型膜
216a‧‧‧平滑表面
216b‧‧‧粗糙表面
230‧‧‧圖案化金屬層
250‧‧‧導通孔
D1‧‧‧厚度
圖1A至圖1H是依照本發明的一實施例的一種線路結構的製作方法的流程剖面示意圖。
圖2A至圖2F是依照本發明的一實施例的一種線路結構的製作方法的流程剖面示意圖。
圖1A至圖1H是依照本發明的一實施例的一種線路結構的製作方法的流程剖面示意圖。本實施例的線路結構的製作方法包括下列步驟:首先,請參照圖1A,提供一基材110。基材110包括一第一金屬層112、一第二金屬層114以及一蝕刻終止層116。蝕刻終止層116設置於第一金屬層112以及第二金屬層114之間,並且,如圖1A所示,第二金屬層114的厚度大於第一金屬層112的厚度。在本實施例中,第一金屬層112的厚度可例如介於18微米(μm)至70微米之間,而第二金屬層114的厚度則可介於65微米至500微米之間。較佳的,第二金屬層114的厚度可實質上大於或等於100微米。此外,蝕刻終止層116的厚度可例如介於0.8微米至1.2微米之間。具體而言,第一金屬層112可為透過濺鍍或電鍍製程所形成的電解(Electro Deposit,ED)銅箔,而第二金屬層114則可為透過加熱及碾壓製程所形成的碾壓(Rolled and Annealed,RA)銅箔。第一金屬層112以及第二金屬層114共同包覆蝕刻終止層116以形成基材110。
接著,請同時參照圖1B以及圖1C,各形成一光阻層120於第一金屬層112以及第二金屬層114上,使光阻層120分別覆蓋第一金屬層112以及第二金屬層114的外表面。之後,再圖案化覆蓋於第二金屬層114上的光阻層120,以形成一圖案化光阻層122於第二金屬層114上。圖案化光阻層122具有多個開口122a。
接著,再以圖案化光阻層122為蝕刻罩幕,並以蝕刻終止層116為蝕刻屏障,對如圖1B所示的第二金屬層114進行一第一圖案化製程,以形成如圖1C所示的一第二圖案化金屬層114a,其中,第二圖案化金屬層114a包括多個金屬凸塊114b。在本實施例中,由於第二圖案化金屬層114a的厚度可實質上大於或等於100微米,因此,各金屬凸塊114b的厚度自然亦可大於或等於100微米。
在本實施例中,前述的第一圖案化製程可為一鹼性蝕刻製程,也就是說,第一圖案化製程中所使用的蝕刻液為鹼性蝕刻液,而蝕刻終止層116則可為一抗鹼性蝕刻層,亦即,蝕刻終止層116於第一圖案化製程中不會被鹼性蝕刻液所侵蝕,因而能對第一金屬層112提供一蝕刻屏障,使第一圖案化製程能終止於蝕刻終止層116而不會繼續對第一金屬層112進行蝕刻。在本實施例中,蝕刻終止層116的材料包括錫、鉛、鉻、鎳、銦、鋅、鎢、鉬或其任意組合所構成之群組。當然,本發明並不以此為限。
接著,再如圖1D所示,以圖案化光阻層122為蝕刻罩幕對蝕刻終止層116進行一第二圖案化製程,以移除被第二圖案化金屬層114a所暴露的部份蝕刻終止層116。在本實施例中,第二圖案化製程可為一酸性蝕刻製程,也就是說,第二圖案化製程中所使用的蝕刻液為酸性蝕刻液,以對第二圖案化金屬層114a所暴露的部份蝕刻終止層116進行蝕刻。除此之外,第二圖案化製程亦可為稀釋蝕刻、快速蝕刻(flash etching)或是曝光顯影等製程。
舉例來說,稀釋蝕刻可例如使用稀釋過的蝕刻液對蝕刻終止層116進行蝕刻,以減少其對第一金屬層112的傷害,而快速蝕刻則可利用化學鍍與電鍍的蝕刻速率的不同而形成差分蝕刻的效果,以去除例如透過化學鍍而形成的蝕刻終止層116。當然,任何所屬技術領域中具有通常知識者應了解,本實施例僅用以舉例說明,本發明並不以此為限。
接著,請同時參照圖1D至圖1F,移除如圖1D所示的圖案化光阻層122以及光阻層120以形成如圖1E的結構。之後,再形成一第一介電層130於第二圖案化金屬層114a上,其中,第一介電層130覆蓋第二圖案化金屬層114a。在本實施例中,第一介電層130的外表面如圖1F所示具有一第三金屬層132,而形成第一介電層130於第二圖案化金屬層114a上的方法可包括壓合第一介電層130以及第三金屬層132於第二圖案化金屬層114a上。此外,本實施例更可選擇性地在壓合第一介電層130之前,對圖1E的結構作一棕化(brown oxidation)或粗化處理,以增加第二圖案化金屬層114a與第一介電層130之間的結合力。
接著,請再參照圖1F以及圖1G,對如圖1F所示的第一金屬層112進行圖案化製程,以形成如圖1G所示的一第一圖案化金屬層112a,其中,第一圖案化金屬層112a包括多個線路圖案112b,其分別對應金屬凸塊114b。並且,對如圖1F所示的第三金屬層132進行圖案化製程,以形成如圖1G所示的一第三圖案化金屬層132a。如此,即可初步完成線路結構100的製作。
之後,可再如圖1H所示,分別形成兩第二介電層140於第一圖案化金屬層112a以及第三圖案化金屬層132a上。在本實施例中,各第二介電層140的外表面可如圖1H所示具有一第四金屬層142。當然,本實施例僅用以舉例說明,任何所屬技術領域中具有通常知識者皆可依產品設計自行刪減或是繼續堆疊所需的疊構,本發明並不限定線路結構的疊構層數。
如此,本實施例利用具有第一金屬層112、第二金屬層114以及蝕刻終止層116的三層複合金屬箔作為線路結構的基材,其中,第一金屬層112的厚度較薄,可透過圖案化製程而形成多個線路圖案112b,而第二金屬層114的厚度較厚,可透過圖案化製程而形成多個金屬凸塊114b,作為線路圖案112b的電源層或接地層,以達到承載高電流及進行散熱。並且,此複合金屬箔可用以製作雙面線路層,因而可減少增層的次數,且製程較為簡單,進而可提高製程的良率。
圖2A至圖2F是依照本發明的一實施例的一種線路結構的製作方法的流程剖面示意圖。本實施例更提供另一種線路結構的製作方法,其包括下列步驟:首先,請參照圖2A,提供一基材210。基材210包括一核心層212、兩離型膜(release film)214以及兩第一金屬層216。離型膜214如圖2A所示分別設置於核心層212的相對兩表面上,而第一金屬層216則分別設置於離型膜214上。在本實施例中,第一金屬層216包括一平滑表面216a以及相對於平滑表面216a的一粗糙表面216b,且離型膜214設置於
平滑表面216a上。也就是說,各離型膜214設置於核心層212以及對應的第一金屬層216之間。一般而言,離型膜214為表面具有分離性之薄膜,其與特定的材料在特定的條件下接觸後不具有黏性或僅具有輕微的黏性。
接著,請參照圖2B,分別形成兩第一介電層220於所述兩第一金屬層216上。在本實施例中,第一介電層220是設置於第一金屬層216的粗糙表面216b上,且第一介電層220的材料包括陶瓷或半固化樹脂(prepreg,PP)等導熱性較佳的材質。接著,再如圖2C所示分別形成兩圖案化金屬層230於所述兩第一介電層220上,其中,各圖案化金屬層230如圖2C所示包括多個金屬凸塊232。在本實施例中,第一金屬層216的厚度實質上可為5微米至70微米。而各金屬凸塊232的一厚度D1實質上大於或等於100微米。
接著,請參照圖2D,分別形成兩第二介電層240於所述兩圖案化金屬層230上。兩第二介電層240分別覆蓋所述兩圖案化金屬層230。在本實施例中,第二介電層240的材料包括陶瓷或半固化樹脂等導熱性較佳的材質,且各第二介電層240的外表面可具有一第二金屬層242,而形成第二介電層240於所述圖案化金屬層230上的方法包括壓合第二介電層240以及第二金屬層242於圖案化金屬層230上。
接著。請參照圖2E,利用離型膜214易於剝離的特性,使兩離型膜214分別與對應的第一金屬層216與分離,以暴露出
第一金屬層216的平滑表面216a,並形成如圖2E所示各自獨立的兩線路結構。之後,可再如圖2F所示,形成多個導通孔250於各第一介電層220上,其中,導通孔250分別連接於金屬凸塊232以及對應的第一金屬層216之間,以電性連接金屬凸塊232以及對應的第一金屬層216。如此,即初步完成線路結構200的製作。當然,本實施例僅用以舉例說明,任何所屬技術領域中具有通常知識者皆可依產品設計自行刪減或是繼續堆疊所需的疊構,本發明並不限定線路結構的疊構層數。
依上述製作方法所完成的線路結構200可如圖2F所示,其包括一第一金屬層216、一第一介電層220、多個金屬凸塊232、一第二介電層240以及多個導通孔250。第一介電層220設置於第一金屬層216上,其中,第一金屬層216包括一平滑表面216a以及相對於平滑表面216a的一粗糙表面216b,而第一介電層220則是設置於粗糙表面216b上。金屬凸塊232設置於第一介電層220的表面上,其中,各金屬凸塊232的一厚度D1實質上大於或等於100微米。第二介電層240設置於第一介電層220的表面並覆蓋金屬凸塊232。導通孔250分別連接於金屬凸塊232與第一金屬層250之間。第一介電層220以及第二介電層240的材料包括陶瓷或半固化樹脂等導熱性較佳的材質。
如此,線路結構200利用具有一核心層212、兩離型膜214以及兩第一金屬層216的複合式基材210以對稱的方式分別於此基材210的雙面上同時進行線路結構200的疊構製程,因此,
於拆板後,可同時得到兩個各自獨立的線路結構200,有效節省製程時間,並提高生產效能。並且,線路結構200更利用厚度大於或等於100微米的金屬凸塊232作為第一金屬層216的電源層或接地層,以達到承載高電流及進行散熱。
綜上所述,本發明利用具有第一金屬層、第二金屬層以及蝕刻終止層的三層複合金屬箔作為線路結構的基材,其中,第一金屬層的厚度較薄,可透過圖案化製程而形成多個線路圖案,而第二金屬層的厚度較厚,可透過圖案化製程而形成多個金屬凸塊,作為線路圖案的電源層或接地層,以達到承載高電流及進行散熱的功用。位在中間的蝕刻終止層則可作為圖案化製程的蝕刻屏障,以防止蝕刻第二金屬層時傷害到第一金屬層。如此,所述基材可用以製作雙面線路層,因而可減少增層次數,且製程較為簡單,進而可提高製程的良率。
此外,本發明亦可利用具有一核心層、兩離型膜以及兩第一金屬層的複合式基材以對稱的方式分別於此基材的雙面上同時進行線路結構的疊構製程,以形成厚度較厚的金屬凸塊並與第一金屬層電性連接,以作為第一金屬層的電源層或接地層,以達到承載高電流及進行散熱。由於是以對稱的方式於基材上形成疊構,因而可減少增層的次數,且於拆板後,可同時得到兩個各自獨立的線路結構,有效節省製程時間,並提高生產效能。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的
精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
112‧‧‧第一金屬層
114a‧‧‧第二圖案化金屬層
114b‧‧‧金屬凸塊
116‧‧‧蝕刻終止層
120‧‧‧光阻層
122‧‧‧圖案化光阻層
122a‧‧‧開口
Claims (17)
- 一種線路結構的製作方法,包括:提供一基材,該基材包括一第一金屬層、一第二金屬層以及一蝕刻終止層,該蝕刻終止層設置於該第一金屬層以及該第二金屬層之間,且該第二金屬層的一厚度大於該第一金屬層的一厚度;形成一圖案化光阻層於該第二金屬層上;以該圖案化光阻層為蝕刻罩幕,並以該蝕刻終止層為蝕刻屏障,對該第二金屬層進行一第一圖案化製程,以形成一第二圖案化金屬層,該第二圖案化金屬層包括多個金屬凸塊;以該圖案化光阻層為蝕刻罩幕對該蝕刻終止層進行一第二圖案化製程,以移除被該第二圖案化金屬層所暴露的部份該蝕刻終止層;移除該圖案化光阻層;形成一第一介電層於該第二圖案化金屬層上,其中該第一介電層的一外表面具有一第三金屬層;圖案化該第一金屬層,以形成一第一圖案化金屬層,該第一圖案化金屬層包括多個線路圖案,分別對應該些金屬凸塊;圖案化該第三金屬層,以形成一第三圖案化金屬層;以及分別形成兩第二介電層於該第一圖案化金屬層以及該第三圖案化金屬層上。
- 如申請專利範圍第1項所述的線路結構的製作方法,其中該第一圖案化製程包括一鹼性蝕刻製程。
- 如申請專利範圍第2項所述的線路結構的製作方法,其中該蝕刻終止層包括一抗鹼性蝕刻層。
- 如申請專利範圍第2項所述的線路結構的製作方法,其中該蝕刻終止層的材料包括錫、鉛、鉻、鎳、銦、鋅、鎢、鉬或其組合所構成之群組。
- 如申請專利範圍第2項所述的線路結構的製作方法,其中該第二圖案化製程包括酸性蝕刻、稀釋蝕刻、快速蝕刻(flash etching)或是曝光顯影製程。
- 如申請專利範圍第1項所述的線路結構的製作方法,其中各該金屬凸塊的一厚度實質上大於或等於100微米(μm)。
- 如申請專利範圍第1項所述的線路結構的製作方法,更包括:進行該第一圖案化製程之前,先覆蓋一光阻層於該第一金屬層上;以及進行該第二圖案化製程之後,移除該光阻層。
- 一種線路結構,包括:一第一金屬層;一第一介電層,設置於該第一金屬層上;多個金屬凸塊,設置於該第一介電層的一表面上,其中,各該金屬凸塊的一厚度實質上大於或等於100微米;一第二介電層,設置於該第一介電層的該表面並覆蓋該些金屬凸塊;以及 多個導通孔,分別連接於該些金屬凸塊與該第一金屬層之間。
- 如申請專利範圍第8項所述的線路結構,更包括一第二金屬層,設置於該第二介電層的一外表面上。
- 如申請專利範圍第8項所述的線路結構,其中該第一金屬層包括一平滑表面以及一粗糙表面,該平滑表面相對於該粗糙表面,且該第一介電層設置於該粗糙表面上。
- 如申請專利範圍第8項所述的線路結構,其中該第一介電層以及各該第二介電層的材料包括陶瓷或半固化樹脂(prepreg,PP)。
- 一種線路結構的製作方法,包括:提供一基材,該基材包括一核心層、兩離型膜以及兩第一金屬層,該兩離型膜分別設置於該核心層的相對兩表面上,該兩第一金屬層分別設置於該兩離型膜上;分別形成兩第一介電層於該兩第一金屬層上;分別形成兩圖案化金屬層於該兩第一介電層上,其中各該圖案化金屬層包括多個金屬凸塊,且各該金屬凸塊的一厚度實質上大於或等於100微米;分別形成兩第二介電層於該兩圖案化金屬層上,該兩第二介電層分別覆蓋該兩圖案化金屬層;以及令該兩離型膜與對應的第一金屬層與分離,以形成各自獨立的兩線路結構。
- 如申請專利範圍第12項所述的線路結構的製作方法,更 包括:令該核心層與該兩離型膜分離後,形成多個導通孔於各該第一介電層上,該些導通孔分別連接於該些金屬凸塊以及對應的第一金屬層之間。
- 如申請專利範圍第12項所述的線路結構的製作方法,其中各該第二介電層的一外表面具有一第二金屬層。
- 如申請專利範圍第12項所述的線路結構的製作方法,其中各該第一金屬層包括一平滑表面以及一粗糙表面,該平滑表面相對於該粗糙表面,且該第一介電層設置於該粗糙表面上。
- 如申請專利範圍第12項所述的線路結構的製作方法,其中各該第一介電層以及各該第二介電層的材料包括陶瓷或半固化樹脂(prepreg,PP)。
- 如申請專利範圍第12項所述的線路結構的製作方法,其中該第一金屬層的一厚度實質上為5微米至70微米。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103137408A TWI572261B (zh) | 2014-10-29 | 2014-10-29 | 線路結構及線路結構的製作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103137408A TWI572261B (zh) | 2014-10-29 | 2014-10-29 | 線路結構及線路結構的製作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201616931A TW201616931A (zh) | 2016-05-01 |
TWI572261B true TWI572261B (zh) | 2017-02-21 |
Family
ID=56508731
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW103137408A TWI572261B (zh) | 2014-10-29 | 2014-10-29 | 線路結構及線路結構的製作方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI572261B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113258022B (zh) * | 2020-02-10 | 2024-04-09 | 永恒光实业股份有限公司 | 复合精细遮罩 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200408098A (en) * | 2002-09-26 | 2004-05-16 | Sanyo Electric Co | Method for making an electric circuit device |
TW200621105A (en) * | 2004-12-03 | 2006-06-16 | Sony Chemicals Corp | Manufacturing method of multi-patterned-layer substrate |
-
2014
- 2014-10-29 TW TW103137408A patent/TWI572261B/zh active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200408098A (en) * | 2002-09-26 | 2004-05-16 | Sanyo Electric Co | Method for making an electric circuit device |
TW200621105A (en) * | 2004-12-03 | 2006-06-16 | Sony Chemicals Corp | Manufacturing method of multi-patterned-layer substrate |
Also Published As
Publication number | Publication date |
---|---|
TW201616931A (zh) | 2016-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9603263B2 (en) | Manufacturing method of circuit substrate | |
JP4558776B2 (ja) | 回路基板の製造方法 | |
US20100139965A1 (en) | Embedded circuit substrate and manufacturing method thereof | |
TWI478642B (zh) | 具有內埋元件的電路板及其製作方法 | |
TW201511626A (zh) | 晶片封裝基板及其製作方法 | |
TW201446103A (zh) | 電路板及其製作方法 | |
US20110108315A1 (en) | Process for fabricating circuit substrate, and circuit substrate | |
US9338887B2 (en) | Core substrate, manufacturing method thereof, and structure for metal via | |
TWI419627B (zh) | 線路板結構及其製作方法 | |
JP4460013B2 (ja) | 配線基板の製造方法 | |
TWI459879B (zh) | Method for manufacturing multilayer flexible printed wiring board | |
TWI572261B (zh) | 線路結構及線路結構的製作方法 | |
TW201542061A (zh) | 基板結構及其製作方法 | |
TWI486104B (zh) | 多層配線板 | |
KR100934107B1 (ko) | 미세 피치의 금속 범프를 제공하는 인쇄회로기판 제조 방법 | |
TWI605741B (zh) | 線路板及其製作方法 | |
TWI501706B (zh) | 線路板及其製作方法 | |
KR101441466B1 (ko) | 초박형 패키지기판 및 제조방법 | |
JP2011100792A5 (zh) | ||
US20100193232A1 (en) | Printed circuit board and method of manufacturing the same | |
TWI635790B (zh) | 佈線基板之製造方法 | |
KR101966322B1 (ko) | 금속 적층판 및 그 제조방법 | |
TWI527164B (zh) | 封裝基板之製造方法 | |
TWI632624B (zh) | 封裝基板結構及其製法 | |
JP4503698B2 (ja) | 配線基板の製造方法 |