TWI486104B - 多層配線板 - Google Patents

多層配線板 Download PDF

Info

Publication number
TWI486104B
TWI486104B TW101105393A TW101105393A TWI486104B TW I486104 B TWI486104 B TW I486104B TW 101105393 A TW101105393 A TW 101105393A TW 101105393 A TW101105393 A TW 101105393A TW I486104 B TWI486104 B TW I486104B
Authority
TW
Taiwan
Prior art keywords
layer
conductive pad
wiring board
resin insulating
multilayer wiring
Prior art date
Application number
TW101105393A
Other languages
English (en)
Other versions
TW201244561A (en
Inventor
Takuya Hando
Masahiro Inoue
Hajime Saiki
Atsuhiko Sugimoto
Hidetoshi Wada
Original Assignee
Ngk Spark Plug Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ngk Spark Plug Co filed Critical Ngk Spark Plug Co
Publication of TW201244561A publication Critical patent/TW201244561A/zh
Application granted granted Critical
Publication of TWI486104B publication Critical patent/TWI486104B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

多層配線板 [相關案件之參照]
本專利申請案主張對2011年2月21日提出申請之日本專利申請案第2011-035004號之優先權，以引用的方式將其揭示內容之全文係併入於此。
本發明係關於一多層配線板。更具體地，本發明之某些實施例係關於多層配線板，其包括具有位於其下部之一柱狀部分及位於其上部之一凸狀部分的導電墊。
一多層配線板通常是用作為封裝體而安裝有電子部件。在多層配線板中，增建層係藉由在一芯板的每一側上以一層位於另一層頂上的方式堆疊一樹脂絕緣層及一導體層來形成。在多層配線板中，芯板係由例如一包括玻璃纖維的樹脂製成，並扮演憑藉其高剛性而強化增建層的角色。
不過，由於芯板形成得厚，芯板因而對多層配線板的小型化形成阻礙。另外，由於用來電互連增建層的貫通路孔導體必須設置在芯板中，因此配線長度無可避免地變得較長，其轉而可導致高頻訊號傳輸性能的劣化。
因此，近來已發展出所謂的無芯多層配線板，其未設置芯板，且具有適於小型化及使得高頻訊號傳輸性能增強的結構(JP-A-2009-289848及JP-A-2007-214427)。關於這一類無芯多層配線板，一增建層係形成在一支撐體上，將該支撐體的表面覆以例如一剝離片，其係藉由將 兩個可剝離的金屬薄膜以其中一個位於另一個頂上的方式層疊所製成。隨後，沿著剝離片之一剝離介面將增建層與支撐體分離，製造出預期的多層配線板。
與此同時，位於多層配線板之半導體元件安裝區域上並打算透過覆晶接合連接至半導體元件的導電墊係形成在一位於最頂層的阻劑層下方，以便透過阻劑層中的開口暴露。另外，在某些情況下，導電墊係形成為從阻劑層的表面突出(JP-A-2009-212140)。在這一類情況下，導電墊通常形成為矩形的形狀。當試圖將焊料饋送至具有這一類形狀的導電墊，從而形成一焊料層並將一多層配線板以覆晶接合附接至一半導體元件時，應力集中在個別之導電墊的銳邊上。
結果，裂痕打開了導電墊，其可能導致半導體元件的不良連接或使導電墊損壞。
本發明之實施例之一目標係指向一多層配線板，其包括由一個層疊在另一個頂上之一導體層和一樹脂絕緣層所組成之一增建層；導電墊，其形成在至少一個樹脂絕緣層之一表面上，而從該表面突出；及一焊料層，其形成在該導電墊之一上部表面上方。本發明的目的在於防止應力集中在導電墊上，從而防止半導體元件之不良連接的發生及導電墊的損壞。
為了實現此目標，本發明的實施例係關於一多層配線板，其包括：一增建層，其包括交替層疊之一導體層和一樹脂絕 緣層；及一導電墊，其形成為從該樹脂絕緣層之一表面突出，且具有位於其下部之一柱狀部分與位於其上部之一凸狀部分，其中該導電墊之該凸狀部分之一表面形成一連續彎曲的形狀。
根據本發明之實施例，從該樹脂絕緣層之該表面突出的該導電墊，係由位於該導電墊之該下部或處於其中之一柱狀部分與位於該導電墊之該上部或處於其中之具有一連續彎曲表面之一凸狀部分構成。因此，該導電墊不具有銳邊(例如，在先前技術之導電墊中發現的那些)。甚至在將焊料饋送至該導電墊，從而覆晶接合該多層配線板與該半導體元件時，應力都不會集中在該導電墊上。因此，可防止半導體元件之不良連接的發生與該導電墊的損壞。
甚至在該導電墊僅由一具有一連續彎曲形狀(連續彎曲表面)的凸狀部分構成時，該導電墊不具有任何銳邊，以便同樣可預期產生一工作效能(例如，先前提及者)。不過，若該凸狀部分之末端厚度變得較小，應力將集中在具有最小厚度的末端上。結果，就像在先前技術中一樣，可能發生該半導體元件的不良連接及該導電墊的損壞。不過，只要該導電墊係由位於一下部中之一柱狀部分與位於一上部中之一凸狀部分以上文提及的方式構成的話，便可防止每一該凸狀部分之末端的厚度縮減(將以其他方式由存在一下部中之該柱狀部分引起)。因此 ，不會產生前述缺點。
在該多層配線板及該半導體元件經由該導電墊(每一個均具有一如上文提及的構成)以覆晶接合附接在一起的情況下，較佳的是形成一焊料層，以便覆蓋該導電墊的整體。在此情況下，可將足量的焊料饋送至該導電墊。因此，該多層配線板可以更可靠的方式覆晶接合至該半導體元件。
特別是，本發明的某些實施例進一步包括一覆蓋整個該導電墊的焊料層。
此外，在本發明之一進一步的實施例中，該多層配線板進一步包括一形成在該導電墊與該焊料層之間的阻障金屬層，以便覆蓋整個該導電墊，其中該焊料層覆蓋該導電墊與覆蓋整個該導電墊的該阻障金屬層，且其中使形成在位於該樹脂絕緣層上之該導電墊之一側端面上之該阻障金屬層之一塗布厚度大於形成在位於比該側端面更高之一位置之該導電墊之一表面上之該阻障金屬層之一塗布厚度。
當然，關於此進一步的實施例，在某些例子中，形成在該導電墊之一側端面上之該阻障金屬層的該塗布厚度不需要被作成大於形成在該導電墊之一表面上之該阻障金屬層之一塗布厚度。
更進一步的實施例可包括該多層配線板，其中該焊料層係僅形成在該阻障金屬層上，且不接觸該樹脂絕緣層。
如上文所提及，當將該焊料層形成為覆蓋該導電墊的整體時，該焊料層及該樹脂絕緣層之間的黏附性，特別是該焊料層與該阻劑層之間的黏附性經常是相當的低。因此，在該多層配線板覆晶接合至該半導體元件之前或之後，在該焊料層與該樹脂絕緣層之間可發生剝離，其可能導致半導體元件之不良連接或其類似情形。
不過，當在該導電墊與該焊料層之間形成該阻障金屬層時，如上文所提及，該阻障金屬層對該樹脂絕緣層的黏附性充分高於該焊料層對該樹脂絕緣層的黏附性。 使形成在位於該樹脂絕緣層上之每一導電墊之側端面上之該阻障金屬層的塗布厚度，大於形成在形成於相對該側端面之一較高位置之該導電墊的表面上方之該阻障金屬層的塗布厚度。因此，前述的黏附性增強變得更為顯著。
結果，在將該多層配線板覆晶接合至該半導體元件的之前與之後，該阻障金屬層與該樹脂絕緣層間的剝離因而減少或消除。因此，亦最小化或減少在該焊料層與該樹脂絕緣層間的剝離。由於這些原因而可防止半導體元件之不良連接或與其類似情形的發生。
只要該焊料層僅形成在該阻障金屬層上方以便不與該樹脂絕緣層接觸，便可避免部分剝去例如保持與該樹脂絕緣層相接觸之該焊料層的一端。
如上文所提及，本發明的實施例以一多層配線板來防止應力集中在導電墊上與防止半導體元件之不良連接的發生以及對該導電墊造成損壞，該多層配線板包括： 一增建層，其係由一個層疊在另一個頂上之一導體層和一樹脂絕緣層所組成；一導電墊，其形成在至少一個樹脂絕緣層之一表面上，而從該表面突出；及一焊料層，其形成在該導電墊之一上部表面上方。
本發明的實施例現參照圖式於下文敘述。
多層配線板
第1和2圖為本發明之一第一實施例之一多層配線板的平面圖。第1圖顯示多層配線板由上方觀看時的狀態。第2圖顯示多層配線板由下方觀看時的狀態。第3圖為以放大方式顯示第1和2圖中所示之沿著線I-I截取之多層配線板之一部分的橫剖面圖。第4圖為顯示第3圖所示之導電墊之鄰近區域的放大橫剖面圖。
將在下文敘述之多層配線板為一說明本發明之某些特徵的示範實施例。未將特定限制加諸於該多層配線板上，只要該多層配線板包括：一增建層，其由一個層疊在另一個頂上之一導體層和一樹脂絕緣層所組成；及導電墊，其形成在該樹脂絕緣層之一表面上，而從該表面突出，且其各自具有一位於一下部中的柱狀部分及一位於一上部中的凸狀部分，且只要每一個該導電墊之該凸狀部分之一表面呈現一連續彎曲形狀即可。
在第1至3圖所示之多層配線板10中，將由熱固性樹脂組成物(依需要包括矽石填料)形成之第一樹脂絕緣層21與第二樹脂絕緣層22、以及由例如銅之電導體形成的第一導體層31與第二導體層32以一個位於另一個頂上的 方式堆疊為個別的預定圖案。在第一樹脂絕緣層21上方形成包括開口41A並由例如環氧系阻劑材料形成之第一阻劑層41。在第二樹脂絕緣層22上方形成包括開口或通路孔42A並由例如環氧系阻劑材料形成之第二阻劑層42。
至少由一個堆疊在另一個頂上之第一阻劑層41、第一樹脂絕緣層21、第一導體層31、第二樹脂絕緣層22、第二導體層32及第二阻劑層42組成一增建層。
開口，即通路孔21A與22A分別形成在第一樹脂絕緣層21及第二樹脂絕緣層22之中，以便沿其厚度方向穿透個別的樹脂絕緣層。另外，將通路導體51和52，形成為埋入通路孔21A與22A。通路導體52將第一導體層31電連接至第二導體層32。
在所繪示的實施例中，第一導體層31保持與個別通路導體51電接觸的區域311組成通路地(via land)。第一導體層31保持不與通路導體51電接觸的區域312組成一互連層。同樣地，第二導體層32保持與通路導體52電接觸的區域321組成通路地，而保持不與通路導體52電接觸的區域322組成一互連層。
形成在第一樹脂絕緣層21上的第一導電墊61維持透過第一阻劑層41之個別開口41A暴露。第一導體層31及第一導電墊61經由通路導體51電連接。
第一導電墊61係用作背面地(例如，LGA墊)，以用於將多層配線板10連接至一母板，且其在多層配線板10的背面上排列為一矩形圖案。
在第二阻劑層42之個別的通路孔42A內以埋入通路孔42A的這一類方式形成通路導體53。另外，形成凸起的第二導電墊62，以便從第二阻劑層42之一表面突出，並延續通路導體53。第二導體層32及導電墊62以通路導體53電連接在一起。
第二導電墊62為用於與未繪示之半導體元件覆晶連接的焊墊(例如，FC墊)，並組成一半導體元件安裝區域。第二導電墊62在多層配線板10之表面的約中心處排列為一矩形圖案。
由上文敘述當可明白，第一導電墊61、第一導體層31、第二導體層32及第二導電墊62係沿著多層配線板10的厚度方向以通路導體51、52和53電連接在一起。
如第3和4圖所示，每一第二導電墊62具有位於第二導電墊之下部中的柱狀部分621及位於相同導電墊之上部中並具有連續彎曲表面的凸狀部分622。將由鎳(Ni)/金(Au)鍍膜或其類似者所形成的阻障金屬層63形成為覆蓋每一第二導電墊62的整體。另外，製成由本質上不含鉛(Pb)之例如錫(Sn)-銀(Ag)、錫-銅(Cu)、錫-銀-銅及錫-銻(Sb)之焊料所形成的焊料層64，以便覆蓋阻障金屬層63。
此外，使形成在位於第二阻劑層42上之每一第二導電墊62之側端面62A上方之阻障金屬層63的塗布厚度t1，大於形成在位置比側端面62A高之每一第二導電墊62之表面62B上之阻障金屬層63的塗布厚度t2。另外，僅在阻障金屬層63上方形成焊料層64，以便其不與第二阻劑 層42接觸。
多層配線板10可形成為例如200mm×200mm×0.8mm的尺寸。
如第3和4圖所示，將第二導電墊62形成為從第二阻劑層42的表面突出。每一第二導電墊62係由柱狀部分621與凸狀部分622組成，柱狀部分621位於第二導電墊之下部中，且凸狀部分622位於相同之導電墊的上部中並具有連續彎曲表面。因此，由於每一第二導電墊62不具有銳邊，應力將不會集中在導電墊上，甚至在將焊料饋送至第二導電墊62，以將多層配線板10經由覆晶接合附接至半導體元件時亦然。因此，可防止半導體元件之不良連接的發生與第二導電墊62的損壞。
由於第二導電墊62不具有任何銳邊，因此甚至在每一第二導電墊62僅由具有連續彎曲表面的凸狀部分622組成時，仍可預期類似先前所提及的工作效能。不過，當凸狀部分622之末端厚度變得較小時，應力將集中在具有較小厚度的末端上。結果，如同在先前技術中一般，可能發生半導體元件的不良連接或第二導電墊62的損壞。不過，在本實施例中，每一第二導電墊62係由位於第二導電墊62之下部中的柱狀部分621與位於相同導電墊之上部中的凸狀部分622組成。由於凸狀部分622的末端厚度因為柱狀部分621存在於第二導電墊62的下部中而不會受到縮減，因此將不會發生前文提及的缺點。
在實施例中，由於將焊料層64形成為覆蓋每一第二導電墊62的整體，因此可將足量的焊料饋送至每一第二 導電墊62，藉此可使多層配線板10以更可靠的方式覆晶接合至半導體元件。
此外，在每一第二導電墊62與焊料層64間形成阻障金屬層63，而覆蓋每一第二導電墊62的整體。當將焊料層64形成為覆蓋每一第二導電墊62的整體時，焊料層64與第二阻劑層42之間的黏附性相當低。因此，在將多層配線板10覆晶接合至半導體元件之前或之後，剝離會發生在焊料層64與第二阻劑層42之間，其經常可能導致半導體元件的不良連接。
不過，當在每一第二導電墊62與焊料層64間如上文提及般形成阻障金屬層63時，阻障金屬層63對第二阻劑層42的黏附性充分高於焊料層64對第二阻劑層42的黏附性。此外，使形成在位於每一第二導電墊62之第二阻劑層42上之側端面62A上之阻障金屬層63的塗布厚度t1，大於形成在位置高於側端面62A之每一導電墊62之表面62B上之阻障金屬層63的塗布厚度t2。因此，黏附性的增強變得更為顯著。
因此，在將多層配線板10覆晶接合至半導體元件的之前或之後，於阻障金屬層63與第二阻劑層42之間將不會發生剝離。結果，在焊料層64與第二阻劑層42之間亦將不會出現剝離。因此，可防止半導體元件之不良連接或與其類似情形的發生。
當藉由例如鍍敷技術或其類似技術形成阻障金屬層63時，前述之阻障金屬層63的厚度可藉由其本身來控制。例如，當阻障金屬層63藉由鍍敷技術形成在每一第二 導電墊62的上方時，每一第二導電墊62具有凸狀部分622，該凸狀部分622具有位於凸狀部分622上方之連續彎曲表面。因此，藉由鍍敷產生一陡降(sheer drop)。結果，如上文所提及，形成在位於第二阻劑層42上之每一第二導電墊62之側端面62A上之阻障金屬層63的塗布厚度t1，遂變得大於形成在位置比側端面62A高之每一第二導電墊62之表面62B上之阻障金屬層63的塗布厚度t2。
在實施例中，焊料層64僅形成在阻障金屬層63上，以便不與第二阻劑層42接觸。因此，例如，可免於部分剝去焊料層64保持與第二阻劑層42接觸的末端。
只要可產生前述的工作效能，便無特定限制加諸於組成每一第二導電墊62之柱狀部分621及凸狀部分622的尺寸。
在讓用於形成第二導電墊62之遮罩圖案的開口呈圓形的同時，鍍敷每一第二導電墊62的柱狀部分621，藉此則柱狀部分621可形成為預定的鍍膜。在此同時，個別之第二導電墊62的凸狀部分622可藉由控制欲在鍍敷時內含於鍍敷溶液中的添加劑來形成。此外，凸狀部分622亦可藉由在已鍍敷第二導電墊62之後將遮罩圖案加以各向異性蝕刻或藉由在蝕去遮罩圖案時增加蝕刻時間來製成。
用於製造多層配線板的方法
現敘述一用於製造第1至4圖所示之多層配線板10的方法。第5至14圖顯示多層配線板10之一實施例在不同製造階段的圖。
首先，如第5圖所示，製備在其每一側上具有銅箔12的支撐板11。支撐板11可由例如耐熱樹脂板(例如，雙馬來醯亞胺三樹脂板)及纖維強化樹脂板(例如，玻璃纖維強化環氧樹脂板)之類的形成。接下來，藉由作為黏著層之預浸物層13，在置於支撐板11之每一側上的銅箔12上方以例如真空熱壓透過壓力接合來形成剝離片14。
剝離片14係由例如第一金屬薄膜14a及第二金屬薄膜14b所形成，並以鉻(Cr)之類鍍敷第一金屬薄膜14a與第二金屬薄膜14b間之空間，以便其可憑藉外部拉力彼此剝離開來。第一金屬薄膜14a及第二金屬薄膜14b可由銅箔形成。
接下來，如第6圖所示，在置於支撐板11之任一側上的剝離片14上層疊感光性乾膜，並使之遭受曝光與顯影，從而形成遮罩圖案15。在每一遮罩圖案15中形成與對位記號形成部分Pa及外周部定義部分Po對應的開口。
如第7圖所示，以遮罩圖案15蝕刻在支撐板11之任一側上的剝離片14，從而在與剝離片14之個別開口對應的位置上形成對位記號形成部分Pa及外周部定義部分Po。
第8圖為第7圖所示之組件由上方觀看的平面圖。對位記號形成部分Pa係形成為每一剝離片14中的開口，以便暴露預浸物13。另外，外周部定義部分Po係形成為切口(cutout)，其係藉由切割每一剝離片14的邊緣製成，以便使預浸物13暴露。
在形成對位記號形成部分Pa及外周部定義部分Po之後，將遮罩圖案15蝕去。
較佳的是以蝕刻粗糙化在移除個別的遮罩圖案15後暴露之個別剝離片14的表面。可從而增強每一剝離片14及一欲在下文敘述之樹脂層間的黏附性。
如第9圖所示，將一樹脂薄膜層疊在每一剝離片14上，並在真空中加壓與加熱，從而使之熟化。從而形成第一樹脂絕緣層21。每一個別剝離片14的表面因而覆以第一樹脂絕緣層21。以第一樹脂絕緣層21填充組成個別對位記號形成部分Pa之開口與組成外周部定義部分Po之切口。對位記號AM之一結構遂形成在每一對位記號形成部分Pa中。
外周部定義部分Po亦覆以第一樹脂絕緣層21。因此，可排除下列缺點的發生。也就是說，在一用於以剝離片14執行剝離操作的製程中(該製程在下文敘述)，每一剝離片14的端面(亦即，末端部分、外圍)將從例如個別的預浸物13脫離(變得與之分離)(亦即，在外圍處因而上翹或捲起)。這將讓屬於剝離製程的處理難以在無失敗的情況下執行，如此則難以或不可能製成所欲的多層配線板10。
接下來，如第10圖所示，使第一樹脂絕緣層21暴露至一具有預定強度並來自例如CO2 氣體雷射或YAG雷射的雷射光束，從而製成通路孔21A。隨後，讓包括通路孔21A的第一樹脂絕緣層21遭受粗糙化。當第一樹脂絕緣層21包括一填料時，若第一樹脂絕緣層21遭受粗糙化，則填料將釋出並遺留在第一樹脂絕緣層21上。因此，會依需要以水清洗第一樹脂絕緣層21。
通路孔21A接著遭受除渣及外形蝕刻，藉以清洗個別通路孔21A的內部。當如上文提及般地實行清洗時，可在除渣製程中移除填料，否則其在水清洗期間仍遺留在第一樹脂絕緣層21上。
可在清洗操作與除渣操作間執行吹氣操作。甚至在受分離的填料未能完美地藉由水清洗移除時，可以吹氣操作來補足填料的去除。
隨後，使第一樹脂絕緣層21遭受圖案化鍍敷，從而形成第一導體層31與通路導體51。第一導體層31及通路導體51係如下述般藉由半加成技術形成。首先，在每一第一樹脂絕緣層21上方形成一無電解鍍敷薄膜。隨後，一阻劑接著形成在無電解鍍敷薄膜上方。使位於每一第一樹脂絕緣薄膜21上未形成阻劑之一區域遭受電解鍍銅。在已形成第一導體層31及通路導體51之後，以KOH或其類似物剝離並去除阻劑。
接下來，在使每一第一導體層31遭受粗糙化之後，將一樹脂薄膜層疊在每一第一樹脂絕緣層21上方，以便覆蓋第一導體層31。接著在真空中加壓並加熱以如此方式層疊的薄膜，從而使之固化。之後形成第二樹脂絕緣層22。
如第11圖所示，使第二樹脂絕緣層22暴露至一來自例如CO2 氣體雷射或YAG雷射並具有預定強度的雷射光束，以製成通路孔22A。隨後，讓包括通路孔22A的第二樹脂絕緣層22遭受粗糙化。當第二樹脂絕緣層22包括一填料時，若第二樹脂絕緣層22遭受粗糙化，則填料將被 分離並遺留在第二樹脂絕緣層22之上。因此，會依需要以水清洗第二樹脂絕緣層22。
通路孔22A接著遭受除渣及外形蝕刻，藉以清洗個別通路孔22A的內部。當如上文提及般地實行水清洗時，可在除渣製程中移除填料，否則其在水清洗期間遺留在第二樹脂絕緣層22上。
可在清洗操作與除渣操作間執行吹氣操作。甚至在分離的填料未能完美地藉由水清洗移除時，可以吹氣操作來補足填料的去除。
隨後，使第二樹脂絕緣層22遭受圖案化鍍敷，從而以半加成技術形成第二導體層32與通路導體52，大致上與形成第一導體層31的方式相同。
接下來，在個別的第二樹脂絕緣層22上方形成第二阻劑層42。使每一第二阻劑層42經由預定遮罩遭受曝光與顯影，從而形成開口42A。隨後，以半加成技術形成第二導電墊62及通路導體53，就如同形成第一導體層31的方式一樣。
由於每一第二導電墊62係由柱狀部分621與凸狀部分622組成，因此柱狀部分621在讓用於形成第二導電墊62之遮罩圖案的開口呈圓形的同時，經由鍍敷第二導電墊62而形成為預定的鍍敷薄膜。另外，凸狀部分622係藉由控制內含在執行鍍敷時所用的鍍敷溶液中之一添加劑來形成。凸狀部分622亦可藉由執行各向異性蝕刻或在已透過鍍敷形成第二導電墊62後於蝕去遮罩圖案時增加蝕刻時間來形成。
如第12圖所示，沿著相對每一外周部定義部分Po設置在稍微內側處之一切割線切割透過前述製程製成的層疊化產品10a，從而由層疊化產品10a去除不需要的外周部。因而針對多層配線板定義出一有效區域。
接下來，在已根據每一外周部定義部分Po移除不需要的外周部之後，如第13圖所示，沿著組成層疊化產品10a之剝離片14的第一金屬薄膜14a及第二金屬薄膜14b間的剝離介面剝離層疊化產品10a，藉此由層疊化產品10a除去支撐板11。得到具有相同結構的層疊化產品10b(如第13圖所示的那些)。
隨後，如第14圖所示，蝕刻仍餘留在層疊化產品10b下方之剝離片14的第一金屬薄膜14a，從而在第一樹脂絕緣層21上形成第一導電墊61。形成包括開口41A(如第一導電墊61經此暴露的開口)之第一阻劑層41。另外，使第二導電墊62以每一第二導電墊62的整體均受到覆蓋的這一類方式循序遭受例如無電解鍍鎳及無電解鍍金，從而形成由鎳/金鍍敷薄膜形成的阻障金屬層63。形成焊料層64，以便覆蓋阻障金屬層63之一暴露區域的整體，藉此製成如第1至4圖所示之多層配線板10。
對位記號AM可用作形成例如第一阻劑層41時的位置參考。
在本實施例中，對位記號AM係在製造多層配線板10的製程中形成。不過，對位記號AM並非必須。另外，對位記號AM亦可經由加工(例如，鑽孔)剝離片14取代如本實施例中之蝕刻剝離片14來形成。
雖然本發明已參照特定實例詳細敘述，本發明並未受限於上文提及的特定實施例。本發明可進行任何及全部不偏離本發明之範圍的可行修改與變更。
10‧‧‧多層配線板
10a‧‧‧層疊化產品
10b‧‧‧層疊化產品
11‧‧‧支撐板
12‧‧‧銅箔
13‧‧‧預浸物層
14‧‧‧剝離片
14a‧‧‧第一金屬薄膜
14b‧‧‧第二金屬薄膜
15‧‧‧遮罩圖案
21‧‧‧第一樹脂絕緣層
21A‧‧‧通路孔
22‧‧‧第二樹脂絕緣層
22A‧‧‧通路孔
31‧‧‧第一導體層
311‧‧‧區域
312‧‧‧區域
32‧‧‧第二導體層
321‧‧‧區域
41‧‧‧第一阻劑層
41A‧‧‧開口
42‧‧‧第二阻劑層
42A‧‧‧通路孔
51‧‧‧通路導體
52‧‧‧通路導體
53‧‧‧通路導體
61‧‧‧第一導電墊
62‧‧‧第二導電墊
62A‧‧‧側端面
621‧‧‧柱狀部分
622‧‧‧凸狀部分
62B‧‧‧表面
63‧‧‧阻障金屬層
64‧‧‧焊料層
A1(14a)‧‧‧第一金屬薄膜
AM‧‧‧對位記號
I-I‧‧‧線
Pa‧‧‧對位記號形成部分
Po‧‧‧外周部定義部分
t1‧‧‧塗布厚度
t2‧‧‧塗布厚度
本發明之作為說明之用的實施態樣將參照下列圖式詳細敘述，其中：第1圖為本發明之一第一實施例之一多層配線板的平面圖；第2圖為本發明之第一實施例之多層配線板的平面圖；第3圖為顯示第1和2圖所示之沿著線I-I截取之一部分的多層配線板的放大橫剖面圖；第4圖為顯示第3圖所示之導電墊之鄰近區域的放大橫剖面圖；第5圖顯示處於一特定製造階段的本發明之一實施例；第6圖顯示處於一特定製造階段的本發明之一實施例；第7圖顯示處於一特定製造階段的本發明之一實施例；第8圖顯示處於一特定製造階段的本發明之一實施例；第9圖顯示處於一特定製造階段的本發明之一實施例；第10圖顯示處於一特定製造階段的本發明之一實施例； 第11圖顯示處於一特定製造階段的本發明之一實施例；第12圖顯示處於一特定製造階段的本發明之一實施例；第13圖顯示處於一特定製造階段的本發明之一實施例；及第14圖顯示處於一特定製造階段的本發明之一實施例。
t1‧‧‧塗布厚度
t2‧‧‧塗布厚度
42‧‧‧第二阻劑層
53‧‧‧通路導體
62‧‧‧第二導電墊
62A‧‧‧側端面
621‧‧‧柱狀部分
622‧‧‧凸狀部分
62B‧‧‧表面
63‧‧‧阻障金屬層
64‧‧‧焊料層

Claims (2)

  1. 一種多層配線板，其包括：增建層，其包括交替層疊之導體層和樹脂絕緣層；導電墊，其形成為從該樹脂絕緣層之表面突出，且具有位於其下部之柱狀部分與位於其上部之凸狀部分，其中該導電墊之該凸狀部分之表面形成連續彎曲的形狀；焊料層，其覆蓋整個該導電墊；及阻障金屬層，其形成在該導電墊與該焊料層之間，以便覆蓋整個該導電墊，其中該焊料層覆蓋該導電墊及覆蓋整個該導電墊的該阻障金屬層，且其中使形成在位於該樹脂絕緣層上之該導電墊之側端面上之該阻障金屬層之塗布厚度，大於形成在位於比該側端面更高之位置之該導電墊之表面上之該阻障金屬層之塗布厚度。
  2. 如申請專利範圍第1項所述之多層配線板，其中該焊料層係僅形成在該阻障金屬層上，且不接觸該樹脂絕緣層。
TW101105393A 2011-02-21 2012-02-20 多層配線板 TWI486104B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011035004A JP5530955B2 (ja) 2011-02-21 2011-02-21 多層配線基板

Publications (2)

Publication Number Publication Date
TW201244561A TW201244561A (en) 2012-11-01
TWI486104B true TWI486104B (zh) 2015-05-21

Family

ID=46651823

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101105393A TWI486104B (zh) 2011-02-21 2012-02-20 多層配線板

Country Status (5)

Country Link
US (1) US9119333B2 (zh)
JP (1) JP5530955B2 (zh)
KR (1) KR20120097327A (zh)
CN (1) CN102686024B (zh)
TW (1) TWI486104B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6191048B1 (ja) * 2016-03-30 2017-09-06 住友大阪セメント株式会社 Ｆｐｃ付き光変調器、及びそれを用いた光送信装置
TWI595812B (zh) * 2016-11-30 2017-08-11 欣興電子股份有限公司 線路板結構及其製作方法
US10325842B2 (en) * 2017-09-08 2019-06-18 Advanced Semiconductor Engineering, Inc. Substrate for packaging a semiconductor device package and a method of manufacturing the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009064973A (ja) * 2007-09-06 2009-03-26 Shinko Electric Ind Co Ltd 配線基板の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2760360B2 (ja) * 1990-03-17 1998-05-28 富士通株式会社 はんだバンプとその製造方法
KR970707444A (ko) * 1994-10-28 1997-12-01 야마모토 히데키 프로브 구조(probe structure)
EP0844809B1 (en) * 1996-11-20 2011-08-17 Ibiden Co, Ltd. Solder resist composition and printed circuit boards
US6330967B1 (en) * 1997-03-13 2001-12-18 International Business Machines Corporation Process to produce a high temperature interconnection
JP3701807B2 (ja) * 1999-01-20 2005-10-05 ソニーケミカル株式会社 基板製造方法、及び基板
JP3363832B2 (ja) * 1999-05-13 2003-01-08 アルプス電気株式会社 薄膜構造体およびその製造方法
JP4293500B2 (ja) * 2001-05-07 2009-07-08 第一電子工業株式会社 電子部品の製造方法
US6767819B2 (en) * 2001-09-12 2004-07-27 Dow Corning Corporation Apparatus with compliant electrical terminals, and methods for forming same
JP2004047510A (ja) * 2002-07-08 2004-02-12 Fujitsu Ltd 電極構造体およびその形成方法
US6888255B2 (en) * 2003-05-30 2005-05-03 Texas Instruments Incorporated Built-up bump pad structure and method for same
JP4329532B2 (ja) * 2003-07-15 2009-09-09 日立電線株式会社 平角導体及びその製造方法並びにリード線
JP2007214427A (ja) 2006-02-10 2007-08-23 Shinko Electric Ind Co Ltd 配線基板の製造方法
US7875804B1 (en) * 2006-09-27 2011-01-25 Hutchinson Technology Incorporated Plated ground features for integrated lead suspensions
JP4881211B2 (ja) 2007-04-13 2012-02-22 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP4981712B2 (ja) 2008-02-29 2012-07-25 新光電気工業株式会社 配線基板の製造方法及び半導体パッケージの製造方法
JP5211801B2 (ja) * 2008-03-28 2013-06-12 Ｔｄｋ株式会社 電子部品
JP5203045B2 (ja) 2008-05-28 2013-06-05 日本特殊陶業株式会社 多層配線基板の中間製品、多層配線基板の製造方法
US8188380B2 (en) 2008-12-29 2012-05-29 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
JP2012169591A (ja) * 2011-01-24 2012-09-06 Ngk Spark Plug Co Ltd 多層配線基板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009064973A (ja) * 2007-09-06 2009-03-26 Shinko Electric Ind Co Ltd 配線基板の製造方法

Also Published As

Publication number Publication date
KR20120097327A (ko) 2012-09-03
TW201244561A (en) 2012-11-01
CN102686024A (zh) 2012-09-19
US20120211271A1 (en) 2012-08-23
JP5530955B2 (ja) 2014-06-25
US9119333B2 (en) 2015-08-25
JP2012174870A (ja) 2012-09-10
CN102686024B (zh) 2015-10-07

Similar Documents

Publication Publication Date Title
TWI451536B (zh) 多層配線基板及其製造方法
US8866025B2 (en) Multilayer wiring board
KR101375998B1 (ko) 다층 배선기판의 제조방법 및 다층 배선기판
KR101475109B1 (ko) 다층배선기판 및 그의 제조방법
TWI396493B (zh) 多層配線板及其製造方法
KR101281410B1 (ko) 다층 배선기판
KR20160002069A (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
US9572250B2 (en) Printed circuit board and method for manufacturing the same
JP5302920B2 (ja) 多層配線基板の製造方法
TWI486104B (zh) 多層配線板
JP2013135080A (ja) 多層配線基板の製造方法
KR102534940B1 (ko) 인쇄회로기판
JP5302927B2 (ja) 多層配線基板の製造方法
JP2009076928A (ja) 配線基板の製造方法
JP2005072085A (ja) 配線基板の製造方法、及び配線基板
JP2005093979A (ja) 配線基板の製造方法、及び配線基板
JP2012156325A (ja) 多層配線基板の製造方法、及びペースト印刷用マスク
JP4549694B2 (ja) 配線基板の製造方法及び多数個取り基板
KR101924458B1 (ko) 전자 칩이 내장된 회로기판의 제조 방법
TWI507109B (zh) A supporting substrate for manufacturing a multilayer wiring board, and a method for manufacturing the multilayer wiring board
KR101340349B1 (ko) 패키지 기판 및 이의 제조 방법
JP5269757B2 (ja) 多層配線基板
KR101231443B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR20100084014A (ko) 반도체 패키지와, 이의 제조 방법
JP2005079107A (ja) 配線基板の製造方法、及び配線基板

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees